BESCHREIBUNG
Die Erfindunng betrifft eine Kommunikationseinrichtung zur Übertragung von Daten über die Leitung eines Wechselstrom-Verteilungsnetzes, mit an mehreren Stellen des Netzes dezentral angeordneten Sendern zur Erzeugung von für die zu übertragenden Daten repräsentativen Stromsignalen und zu deren Eingabe in das Netz, und mit mindestens einem den Sendern zugeordneten Empfänger für die in Gegenrichtung des Energieflusses übertragenen Stromsignale.
Derartigen Kommunikationseinrichtungen, welche das elektrische Verteilungsnetz als Kanal für die Übertragung von Informationen verwenden, kommen beispielsweise für das Gebiet der Rundsteuertechnik, für die Fernablesung von Elektrizitäts-, Gasoder Wasserzählern in Haushalten und für die Überwachung und/oder Führung des elektrischen Verteilungsnetzes zur Anwendung. Sie erfordern eine Zweiwegkommunikation, insbesondere eine Signalübertragung in Gegenrichtung des Energieflusses.
Eine für solche Kommunikationseinrichtungen geeignete Sendestufe, welche für die zu übertragenden Daten oder Informationen repräsentative Stromsignale erzeugt und in das Netz eingibt, ist in der europäischen Patentanmeldung Nr. 0 175 863 beschrieben. Der Empfänger steht dann beispielsweise in der Nähe einer Trafo station (Mittel-/Niederspannungstransformator) oder eines Unterwerkes (Hoch-/Mittelspannungstransformator), welche das Netz versorgen, in dem die dem Empfänger zugeordneten Sendestufen eingesetzt sind.
Wenn der Empfänger in einer Trafostation angeordnet ist, enthält er eine Vorrichtung, beispielsweise einen Stromwandler, zur Messung der in der Trafostation auf der Niederspannungsseite auftretenden Ströme. Sind die Sender mit Phase und Nullleiter des Drehstrom/Vierleiter-Netzes verbunden, dann resultiert ein Sendestrom, der sich hauptsächlich in der entsprechenden Netzphase und im Nulleiter feststellen lässt. Daher lassen sich die Sendeströme sämtlicher Sender, unabhängig von der Phase, an die sie angeschlossen sind, durch Überwachung des Stroms im Nulleiter durch den genannten Stromwandler erfassen. Da durch ungünstige Netzkonfigurationen die Ausbreitung der Sendesignale im Niederspannungsnetz beeinträchtigt werden kann, können neben dem Nulleiterstrom auch noch die Phasenströme verarbeitet werden, damit die empfangenen Signale möglichst sicher detektiert werden können.
Unabhängig davon, welche Ströme verarbeitet und auf welcher Spannungsebene diese durch Stromwandler abgegriffen werden, weisen diese stets einen hohen Anteil von Strömen der Netzfrequenz sowie der entsprechenden Harmonischen auf.
Messungen haben gezeigt, dass diese Harmonischen, welche noch bis zu Frequenzen von einigen Kilohertz signifikante Amplituden aufweisen, den grössten Teil des totalen Stroms ausmachen und somit das hauptsächlichste Störsignal darstellen.
Durch die Erfindung soll nun eine Kommunikationseinrichtung der eingangs genannten Art angegeben werden, in dessen Empfänger die genannten Harmonischen der Netzfrequenz und somit das von diesen gebildete Störsignal unterdrückt werden.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass der Empfänger ein Filter zur Unterdrückung der Harmonischen der Netzfrequenz mit einem dem periodischen Frequenzverlauf dieser Harmonischen angepassten periodischen Amplitudengang aufweist, welches Filter eine Stufe zur Verzögerung des Eingangssignals um den Kehrwert der Netzfrequenz sowie eine Addierstufe zur Subtraktion des so verzögerten Signals vom Eingangssignal aufweist.
Nachstehend wird die Erfindung anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels näher erläutert; es zeigen:
Fig. 1 ein Blockschaltbild des Filters eines Empfängers,
Fig. 2 den Amplitudengang des Filters von Fig. 1, und
Fig. 3 ein Schema des Filters von Fig. 1 mit digitalen Komponenten.
Das in den Figuren dargestellte Filter dient zur Unterdrükkung der Netzharmonischen, deren Frequenz bekanntlich von der Netzfrequenz direkt abhängig ist, indem die Harmonischen an ganzzahligen Vielfachen der Netzfrequenz auftreten. Daher weist das dargestellte Filter einen periodischen Amplitudengang mit je einem Dämpfungsmaximum bei den Frequenzen der Harmonischen auf. Da sich die Frequenzen mit variierender Netzfrequenz verschieben, muss auch die Charakteristik des Filters der aktuellen Netzfrequenz angepasst sein. In Fig. 1 ist ein Blockschaltbild eines derartigen Filters dargestellt, welches nachfolgend wegen des periodischen Verlaufs des Amplitudengangs als Kammfilter bezeichnet wird.
Gemäss Fig. 1 beinhaltet das Kammfilter K im wesentlichen eine zwischen seinem Eingang IN und seinem Ausgang OUT liegende und eine Addierstufe 1 enthaltende Hauptleitung 2 sowie eine von dieser abzweigende und an die Addierstufe 1 geführte Verzögerungsleitung 3. In der letzteren wird das Eingangssignal x(t) genau um eine Periode T der Netzspannung mit der Grundfrequenz f(Netz) verzögert und das verzögerte Signal y(t) wird in der Addierstufe 1 vom aktuellen Empfangssignal x(t) subtrahiert. Für das Ausgangssignal z(t) des Kammfilters K gilt somit: z(t) = x(t) - y(t).
Betrachtet man ein Signal x(t) der Netzfrequenz f(Netz) unter der Annahme einer konstanten Amplitude, dann erkennt man, dass durch die genannte Subtraktion x(t) - y(t) eine Auslöschung dieses Signals erfolgt und z(t) = 0 ist. In z(t) ist also kein Anteil der Netzfrequenz mehr enthalten. Gleiches gilt für jede Harmonische der Frequenz N x f(Netz), mit N = 2, 3, 4..., da diese Signale in der Verzögerungsleitung 3 um genau N Perioden verzögert werden, und da durch die anschliessende Subtraktion wiederum eine perfekte Auslöschung dieses Signalanteils erfolgt.
In Fig. 2 ist der Amplitudengang des Kammfilter K von Fig.
1 dargestellt, wobei auf der Abszisse die Frequenz f in Hertz und auf der Ordinate der Betrag A der jeweiligen Amplitude eingetragen ist. Für die Netzfrequenz f(Netz) wurden 50 Hz angenommen.
In einer bevorzugten Ausführungsform wird das Kammfilter K mit digitalen Komponenten realisiert. Dies hat den Vorteil der Konstanz der Filterparameter (Unabhängigkeit von Temperatureinflüssen und dergleichen) und der einfachen Realisierbarkeit (beispielsweise ist keine Abstimmung notwendig). Ausserdem kann der Aufwand für die Signalverarbeitung durch geeignete Wahl der Anzahl der Quantisierungsstufe und/oder der Bitanzahl bei der A/D-Wandlung einfach an die herrschenden Signalverhältnisse, oder mit anderen Worten, an die Dynamik, und an die geforderte Verarbeitungsqualität angepasst werden.
In Fig. 3 ist die Signalverarbeitung bei digitaler Realisierung des Kammfilters K dargestellt. Das analoge Eingangssignal x(t) wird zunächst in einem Abtast- und Halteglied 4 abgetastet und die Abtastwerte werden in einem A/D-Wandler (ADC) 5 analog/digital gewandelt'. Dabei müssen selbstverständlich die bekannten Bedingungen bezüglich Abtastrate und maximaler Frequenz des abgetasteten Signals berücksichtigt werden.
Das abgetastete und digitalisierte Signal kann dann über eine erste Speicherzelle (Latch) 15 an die digitale Addierstufe 1 weitergegeben werden. Zum Erreichen einer Verzögerung wird das Ausgangssignal des A/D-Wandlers 5 in einen Schreib/Lesespeicher (RAM) 6 eingelesen und verbleibt dort für die vorbestimmte Verzögerungsdauer T, nach welcher es ausgelesen und in einem Multiplizierer 7 mit -1 multipliziert wird. Dann wird das Ausgangssignal des Multiplizierers 7 der digitalen Addierstufe 1 zugeführt, wo es mit dem unverzögerten Signal verarbeitet wird.
Die Abtastrate des empfangenen Signals x(t) ist vorzugsweise ein ganzzahliges Vielfaches der Netzfrequenz, beispielsweise 256 x f(Netz) = 12,8 kHz bei f(Netz) = 50Hz. Die Wahl einer Zweierpotenz wie beispielsweise 256 für den Multiplikationsfaktor ermöglicht dabei eine besondere einfache Ausgestaltung der digitalen Schaltung. Die Verzögerungsschaltung, welche das Eingangssignal x(t) um T= 1/f(Netz) verzögert, muss eine dem Multiplikationsfaktor entsprechende Anzahl, hier also 256, Abtastwerte zwischenspeichern können.
Das Kammfilter K enthält eine Stufe SSE für die Erzeugung sämtlicher Steuersignale. Der Eingangstakt C1 der Steuersignalerzeugung SSE hat eine Frequenz- von beispielsweise 8 x 12,8 kHz = 102,4 kHz. Diese Taktfrequenz ist ein Vielfaches der Netzfrequenz f(Netz) von 50Hz und wird der Steuersignalerzeugung SSE von einem Phasenregelkreis (PLL) 8 zugeführt, welcher die mit der Netzspannung synchrone Verarbeitung der Empfangssignale sichert und aus einem Phasendetektor 9, einem Kreisfilter 10, einem spannungsgesteuerten Oszillator (VCO) 11 und aus einem Binärteiler 12 besteht.
Für eine Ausgangsfrequenz C1 des Phasenregelkreises 8 von 102,4 kHz muss bei einer Eingangsfrequenz von 50 Hz auf der Leitung 13 der Binärteiler 12 durch den Faktor M = 102 400/50 = 2048 teilen (siehe als Literatur: Theorie und Anwendungen des Phase Locker Loop von Roland Best, AT Verlag, 1982, Aarau, Schweiz).
Der nachstehend beschriebene Zyklus wird pro Abtastperiode einmal durchlaufen. Dabei wird von einer Abtastrate von 12,8 kHz und einer aktuellen Netzfrequenz von 50 Hz ausgegangen, sowie davon, dass im Schreib/Lesespeicher 6 bereits 256 frühere Abtastwerte gespeichert sind.
In einem ersten Schritt des Zyklus wird aus dem Schreib/ Lesespeicher 6 der vor 256 Abtastwerten, d.h. vor 20 ms, abge speichert Signalwert ausgelesen und in einer zweiten Speicherzelle (Latch) 14 zwischengespeichert, also an deren Ausgang gebracht und ausserdem im digitalen Multiplizierer 7 mit -l multipliziert. Dann wird es an den einen Eingang der Addierstufe 1 gelegt. Die aktuelle Speicher-Adresse des im Schreib/Lesespeicher 6 gespeicherten, verzögerten Signalwerts wird in der Steuersignalerzeugung SSE berechnet.
Anschliessend erfolgt, ausgelöst durch entsprechende Steuersignale der Steuersignalerzeugung SSE, im Abtast- und Halteglied 4 die Abtastung des Eingangssignals x(t) und im A/D Wandler 5 die analog/digital-Wandlung des entsprechenden Wertes. Der resultierende binäre Wert wird in der ersten Speicherzelle (Latch) 15 gespeichert und liegt somit am zweiten Eingang der Addierstufe 1. Gleichzeitig mit der Speicherung in der ersten Speicherzelle 15 wird der Ausgangswert des A/D-Wandlers 5 auch im Schreib/Lesespeicher 6 gespeichert, und zwar unter derselben Adresse wie der zu Beginn des Zyklus aus diesem ausgelesene, verzögerte Wert.
Nun liegen an den Eingängen der Addierstufe 1 sowohl der aktuelle als auch der verzögerte Wert des Eingangssignals x(t), und somit ist am Ausgang der Addierstufe 1 das gewünschte Ausgangssignal z(t) erhältlich. Zur Unterdrückung von unkorrekten Ausgangswerten der Addierstufe 1, welche aufgrund der endlichen Laufzeiten der Signale durch die Bauteile sowie aufgrund der unterschiedlichen Ansteuerzeitpunkte der ersten und zweiten Speicherzelle 15 bzw. 14 entstehen können, ist der Addierstufe 1 eine dritte Speicherzelle 16 nachgeschaltet. In dieser wird das Ausgangssignal der Addierstufe 1 erst dann gespeichert, wenn deren Eingangswerte korrekt an dieser anliegen und wenn deren Ausgangssignal stabil ist.
Anschliessend wird in der Steuersignalerzeugung SSE der Wert der aktuellen Adresse des Schreib/Lesespeichers 6, unter welcher der nächste verzögerte Abtastwert gefunden werden kann, um Eins erhöht, und der Zyklus beginnt von neuem. Die Steuersignalerzeugung SSE enthält somit einen Ringzähler zur Bestimmung der aktuellen Schreib/Lesespeicher-Adresse sowie Sequenzgeneratoren. Die Periode des Ringzählers ist gleich der gewünschten Verzögerungszeit, also 20 ms. In diesen 20 ms müssen 256 unterschiedliche Zellen des Schreib/Lesespeichers 6 aktiviert werden, so dass der Ringzähler 8 Adressleitungen für den Schreib/Lesespeicher 6 definieren muss.
Die Steuersequenzen von Abtast- und Halteglieder 4, A/D Wandler 5, Schreib/Lesezustand des Schreib/Lesespeichers 6, sowie für die Speicherzelle 14, 15 und 16 weisen eine Periode.
dauer von 1/12,8 kHz = 78,125 Mikrosekunden auf. Derartige Steuersequenzen können mit Hilfe von weiteren Zählern und von reinen Lesespeichern einfach erzeugt werden, wobei die Taktfrequenz der entsprechenden Logik ein Mehrfaches der Abtastfrequenz betragen muss. Beim beschriebenen Ausführungsbeispiel wurde diese Taktfrequenz mit 8 x 12,8 kHz = 102,4 kHz festgelegt.
Wie Fig. 2 entnommen werden kann, weist der Amplitudengang des Kammfilters auch bei der Frequenz Null eine Nullstelle auf. Dies ergibt eine weitere vorteilhafte Eigenschaft der vorgeschlagenen Schaltung, die vor allem bei frequenz- oder phasenmodulierten Signalen ausgenützt werden kann: Entsprechende Empfänger enthalten im allgemeinen einen harten Begrenzer, der das Vorzeichen des Eingangssignals detektiert und, je nach Vorzeichen, an den Ausgang entweder + I oder oder eine normierte Spannung legt. Dieser Begrenzer dient zur Elimination von Amplitudenschwankungen im Empfangssignal. Da das beschriebene Kammfilter das Ausgangs signal z(t) in digitaler Form liefert, kann anstelle des Einsatzes eines zusätzlichen nachgeschalteten harten Begrenzers eine blosse Weiterverarbeitung lediglich desjenigen Bits von z(t) erfolgen, welches die Vorzeicheninformation enthält.
Dank der Nullstelle bei der Frequenz Null ergibt sich die für das korrekte Verhalten des harten Begrenzers wichtige Auskopplung von Gleichspannungskomponenten vor dem Begrenzer.
Das beschriebene Kammfilter ist zum Einsatz in Empfängern für Kommunikationssysteme zur Übertragung von Daten über die Leitung eines Wechselstromverteilungsnetzes vorgesehen. Bei derartigen Kommunikationssystemen werden die Daten sowohl in der Richtung als auch in der Gegenrichtung des Energieflusses übertragen. Das elektrische Verteilungsnetz ist bekanntlich für den Energiefluss bei 50 oder 60 Hz optimiert, nicht aber für die Übertragung von Sendersignalen bis zu 10 kHz und höher. Für derartige Signale wird die Übertragungscharakteristik des Kanals durch die momentane Netzkonfiguration, durch die elektrischen Eigenschaften der Leiter und durch diejenige der Lasten bestimmt. Vor allem wegen der ständig variierenden Lasten weist der Kanal für die zu übertragenden Signale zeitlich stark variierende Übertragungseigenschaften auf.
Zu beachten sind insbesondere Resonanzeffekte und stehende Wellen, welche durch Reflexionen der Signale an Impedanzsprüngen auf dem Übertragungsweg verursacht werden und für bestimmte Frequenzen zu bestimmten Zeitpunkten und in bestimmten Netzabschnitten zu starken Dämpfungen und im Extremfall zu einer Verbindungsunterbrechung führen.
Wenn man nun für die Kommunikation eine andere als die durch die genannten Effekte beeinträchtigte Frequenz wählt, dann lässt sich die Verbindung aufrechterhalten. Man verwendet somit vorteilhaft für die Übertragung von Daten Trägersignale unterschiedlicher Frequenzen. Beispielsweise trifft man eine Auswahl von fünf möglichen Sendefrequenzen zwischen 300 Hz und 5 kHz und überträgt die Daten sequentiell oder parallel auf jeder dieser Trägerfrequenzen. Der Empfänger, der die Sendefrequenz und den Übertragungsablauf kennt, wertet die empfangenen Signale aus und bestimmt die wahrscheinlichste Version der empfangenen Datenbits durch geeignete Kombination der empfangenen Daten. Dies kann beispielsweise duch einen bitweisen Mehrheitsentscheid erfolgen.
Eine Verfeinerung lässt sich durch Beurteilung der Empfangsqualität der auf den unterschiedlichen Frequenzen empfangenen Signale erzielen. Dies kann beispielsweise durch Messung des Empfangspegels erfolgen, oder durch die Abschätzung der Übertragungsfehler mittels dem Datensignal zusätzlich beigefügter redundanter Bits, welche eine Fehlererkennung oder Fehlerkorrektur erlauben. Hier erfolgt also eine Gewichtung der Bits der fünf Versionen mit einem Qualitätsfaktor, es handelt sich also um ein sogenanntes Soft Decision Verfahren im Unterschied zu dem zuerst beschriebenen Hard Decision Verfahren .
Bei einem weiteren Verfahren überträgt der Sender die Information nur einmal, benützt aber sämtliche im Vorrat enthaltenen Sendefrequenzen und springt während der Übertragung nach einem auch dem Empfänger bekannten Muster von einer Frequenz zur anderen. Auch hier werden dem Datensignal zur Erhöhung der Redundanz zusätzliche Bits beigefügt. Ein solches Verfahren ist in der Nachrichtentechnik als sogenanntes Frequency-Hopping-Verfahren bekannt.
Das in den Figuren dargestellte Kammfilter K bleibt von Frequenzänderungen des Sendesignals unbeeinflusst, da es seine Eigenschaften über einen weiten Frequenzbereich behält. Das Kammfilter braucht also, mit anderen Worten, nicht der Empfangsfrequenz angepasst zu werden.
DESCRIPTION
The invention relates to a communication device for the transmission of data via the line of an alternating current distribution network, with transmitters arranged decentrally at several points in the network for generating current signals representative of the data to be transmitted and for their input into the network, and with at least one of the transmitters assigned receiver for the current signals transmitted in the opposite direction of the energy flow.
Such communication devices, which use the electrical distribution network as a channel for the transmission of information, are used, for example, in the field of ripple control technology, for remote reading of electricity, gas or water meters in households and for monitoring and / or managing the electrical distribution network. They require two-way communication, in particular signal transmission in the opposite direction to the energy flow.
A transmission stage suitable for such communication devices, which generates current signals representative of the data or information to be transmitted and inputs them into the network, is described in European Patent Application No. 0 175 863. The receiver is then, for example, in the vicinity of a transformer station (medium / low voltage transformer) or a substation (high / medium voltage transformer), which supply the network in which the transmitter stages assigned to the receiver are used.
If the receiver is arranged in a transformer station, it contains a device, for example a current transformer, for measuring the currents occurring in the transformer station on the low-voltage side. If the transmitters are connected to the phase and neutral conductor of the three-phase / four-wire network, this results in a transmission current that can be determined mainly in the corresponding network phase and in the neutral conductor. Therefore, the transmit currents of all transmitters, regardless of the phase to which they are connected, can be detected by monitoring the current in the neutral conductor by means of the current transformer mentioned. Since the propagation of the transmission signals in the low-voltage network can be impaired by unfavorable network configurations, in addition to the neutral current, the phase currents can also be processed so that the received signals can be detected as reliably as possible.
Regardless of which currents are processed and at which voltage level these are tapped by current transformers, these always have a high proportion of currents at the mains frequency and the corresponding harmonics.
Measurements have shown that these harmonics, which still have significant amplitudes up to frequencies of a few kilohertz, make up the largest part of the total current and thus represent the main interference signal.
The invention is now intended to provide a communication device of the type mentioned in the introduction, in whose receiver the harmonics of the network frequency mentioned and thus the interference signal formed by them are suppressed.
This object is achieved according to the invention in that the receiver has a filter for suppressing the harmonics of the network frequency with a periodic amplitude response adapted to the periodic frequency profile of these harmonics, which filter has a stage for delaying the input signal by the reciprocal of the network frequency and an adder stage for subtracting the so delayed signal from the input signal.
The invention is explained in more detail below on the basis of an exemplary embodiment illustrated in the drawings; show it:
1 is a block diagram of the filter of a receiver,
Fig. 2 shows the amplitude response of the filter of Fig. 1, and
Fig. 3 is a schematic of the filter of Fig. 1 with digital components.
The filter shown in the figures serves to suppress the network harmonics, the frequency of which is known to be directly dependent on the network frequency, in that the harmonics occur at integer multiples of the network frequency. The filter shown therefore has a periodic amplitude response, each with a damping maximum at the frequencies of the harmonics. Since the frequencies shift with varying network frequency, the filter characteristics must also be adapted to the current network frequency. 1 shows a block diagram of such a filter, which is referred to below as a comb filter because of the periodic course of the amplitude response.
According to FIG. 1, the comb filter K essentially contains a main line 2, which is located between its input IN and its output OUT and contains an adder 1, and a delay line 3 branching from it and routed to the adder 1. In the latter, the input signal x (t ) exactly one period T of the mains voltage with the fundamental frequency f (mains) and the delayed signal y (t) is subtracted in the adder 1 from the current received signal x (t). The following therefore applies to the output signal z (t) of the comb filter K: z (t) = x (t) - y (t).
If one looks at a signal x (t) of the network frequency f (network) assuming a constant amplitude, one can see that the subtraction x (t) - y (t) leads to an extinction of this signal and z (t) = Is 0. Z (t) therefore no longer contains any part of the network frequency. The same applies to every harmonic of the frequency N xf (network), with N = 2, 3, 4 ..., since these signals are delayed in the delay line 3 by exactly N periods, and because of the subsequent subtraction, this is in turn perfectly extinguished Signal portion takes place.
FIG. 2 shows the amplitude response of the comb filter K from FIG.
1, the frequency f being entered in Hertz on the abscissa and the amount A of the respective amplitude being entered on the ordinate. 50 Hz was assumed for the network frequency f (network).
In a preferred embodiment, the comb filter K is implemented with digital components. This has the advantage of the constancy of the filter parameters (independence from temperature influences and the like) and the simple feasibility (for example, no adjustment is necessary). In addition, the effort for signal processing can be easily adapted to the prevailing signal conditions, or in other words, the dynamics and the required processing quality by suitable selection of the number of the quantization level and / or the number of bits in the A / D conversion.
3 shows the signal processing in the case of a digital implementation of the comb filter K. The analog input signal x (t) is first sampled in a sample and hold element 4 and the sampled values are converted to analog / digital in an A / D converter (ADC) 5. Of course, the known conditions regarding sampling rate and maximum frequency of the sampled signal must be taken into account.
The sampled and digitized signal can then be passed on to the digital adder 1 via a first memory cell (latch) 15. To achieve a delay, the output signal of the A / D converter 5 is read into a read / write memory (RAM) 6 and remains there for the predetermined delay period T, after which it is read out and multiplied by -1 in a multiplier 7. Then the output signal of the multiplier 7 is fed to the digital adder 1, where it is processed with the undelayed signal.
The sampling rate of the received signal x (t) is preferably an integral multiple of the network frequency, for example 256 x f (network) = 12.8 kHz at f (network) = 50 Hz. The choice of a power of two such as 256 for the multiplication factor enables a particularly simple configuration of the digital circuit. The delay circuit, which delays the input signal x (t) by T = 1 / f (network), must be able to buffer a number corresponding to the multiplication factor, in this case 256 samples.
The comb filter K contains a stage SSE for the generation of all control signals. The input clock C1 of the control signal generation SSE has a frequency of, for example, 8 x 12.8 kHz = 102.4 kHz. This clock frequency is a multiple of the network frequency f (network) of 50 Hz and is supplied to the control signal generator SSE by a phase locked loop (PLL) 8, which ensures the processing of the received signals synchronous with the network voltage and from a phase detector 9, a circuit filter 10, and a voltage-controlled oscillator (VCO) 11 and consists of a binary divider 12.
For an output frequency C1 of the phase locked loop 8 of 102.4 kHz with an input frequency of 50 Hz on the line 13, the binary divider 12 must divide by the factor M = 102 400/50 = 2048 (see literature: theory and applications of the phase locker loop by Roland Best, AT Verlag, 1982, Aarau, Switzerland).
The cycle described below is run once per sampling period. A sampling rate of 12.8 kHz and a current mains frequency of 50 Hz are assumed, as well as 256 earlier samples already stored in the read / write memory 6.
In a first step of the cycle, the read / write memory 6 of the 256 samples before, i.e. 20 ms ago, the stored signal value is read out and temporarily stored in a second memory cell (latch) 14, that is to say brought to its output and also multiplied by -l in the digital multiplier 7. Then it is connected to one input of adder 1. The current memory address of the delayed signal value stored in the read / write memory 6 is calculated in the control signal generator SSE.
Subsequently, triggered by corresponding control signals of the control signal generation SSE, the sampling and holding element 4 samples the input signal x (t) and in the A / D converter 5 the analog / digital conversion of the corresponding value. The resulting binary value is stored in the first memory cell (latch) 15 and is therefore at the second input of the adder stage 1. Simultaneously with the storage in the first memory cell 15, the output value of the A / D converter 5 is also stored in the read / write memory 6 at the same address as the delayed value read from it at the beginning of the cycle.
Now both the current and the delayed value of the input signal x (t) are present at the inputs of adder 1, and the desired output signal z (t) is thus available at the output of adder 1. In order to suppress incorrect output values of the adder stage 1, which can arise due to the finite running times of the signals through the components and due to the different activation times of the first and second memory cells 15 and 14, the adder stage 1 is followed by a third memory cell 16. The output signal of the adder 1 is only stored in this when its input values are correctly applied to it and when its output signal is stable.
The value of the current address of the read / write memory 6, under which the next delayed sample value can be found, is then increased by one in the control signal generator SSE, and the cycle begins again. The control signal generation SSE thus contains a ring counter for determining the current read / write memory address and sequence generators. The period of the ring counter is equal to the desired delay time, i.e. 20 ms. In these 20 ms 256 different cells of the read / write memory 6 must be activated, so that the ring counter 8 must define address lines for the read / write memory 6.
The control sequences of sample and hold elements 4, A / D converter 5, read / write state of the read / write memory 6, and for the memory cells 14, 15 and 16 have a period.
duration of 1 / 12.8 kHz = 78.125 microseconds. Such control sequences can easily be generated with the aid of further counters and pure read memories, the clock frequency of the corresponding logic having to be a multiple of the sampling frequency. In the described embodiment, this clock frequency was set at 8 x 12.8 kHz = 102.4 kHz.
As can be seen in FIG. 2, the amplitude response of the comb filter also has a zero at zero frequency. This results in a further advantageous property of the proposed circuit, which can be used above all for frequency- or phase-modulated signals: Corresponding receivers generally contain a hard limiter, which detects the sign of the input signal and, depending on the sign, either + I at the output or or applies a normalized voltage. This limiter is used to eliminate fluctuations in amplitude in the received signal. Since the comb filter described provides the output signal z (t) in digital form, instead of using an additional hard limiter connected downstream, only the bit of z (t) which contains the sign information can be further processed.
Thanks to the zero point at frequency zero, the decoupling of DC voltage components before the limiter is important for the correct behavior of the hard limiter.
The comb filter described is intended for use in receivers for communication systems for the transmission of data via the line of an AC distribution network. In such communication systems, the data are transmitted both in the direction and in the opposite direction of the energy flow. As is known, the electrical distribution network is optimized for the energy flow at 50 or 60 Hz, but not for the transmission of transmitter signals up to 10 kHz and higher. For such signals, the transmission characteristics of the channel are determined by the current network configuration, by the electrical properties of the conductors and by that of the loads. Mainly because of the constantly varying loads, the channel for the signals to be transmitted has time-varying transmission properties.
Particular attention should be paid to resonance effects and standing waves, which are caused by reflections of the signals on impedance jumps on the transmission path and lead to strong attenuation for certain frequencies at certain times and in certain network sections and, in extreme cases, to a connection interruption.
If you now choose a different frequency for the communication than the one affected by the mentioned effects, then the connection can be maintained. Carrier signals of different frequencies are thus advantageously used for the transmission of data. For example, you can choose from five possible transmission frequencies between 300 Hz and 5 kHz and transmit the data sequentially or in parallel on each of these carrier frequencies. The receiver, who knows the transmission frequency and the transmission sequence, evaluates the received signals and determines the most probable version of the received data bits by a suitable combination of the received data. This can be done, for example, with a bit-by-bit majority vote.
A refinement can be achieved by assessing the reception quality of the signals received on the different frequencies. This can be done, for example, by measuring the reception level, or by estimating the transmission errors using the data signal of additionally added redundant bits, which allow error detection or error correction. Here, the bits of the five versions are weighted with a quality factor, so it is a so-called soft decision process in contrast to the hard decision process described first.
In a further method, the transmitter transmits the information only once, but uses all the transmission frequencies contained in the supply and jumps from one frequency to another during the transmission according to a pattern which is also known to the receiver. Here too, additional bits are added to the data signal to increase redundancy. Such a method is known in communications technology as the so-called frequency hopping method.
The comb filter K shown in the figures remains unaffected by frequency changes in the transmission signal, since it retains its properties over a wide frequency range. In other words, the comb filter does not need to be adapted to the reception frequency.