Claims (1)
**WARNUNG** Anfang CLMS Feld konnte Ende DESC uberlappen **.
** WARNING ** Beginning of CLMS field could overlap end of DESC **.
Die Erfindung betrifft einen Spannungsdisknminator mit einem an die Speisestromquelle angeschlossenen Spannungsteiler und mit zwei Difrerenzverstärkem, deren erste Eingänge mit je einem Abgriff des Spannungsteilers, deren zweite Eingänge mit einem rnngangspol des Spannungsdiskrimina- tors verbunden sind, und mit einer logischen Schaltung zwischen den Ausgängen der Differenzverstärker und dem Ausgang des Spannungsdiskriminators.
The invention relates to a voltage discriminator with a voltage divider connected to the supply current source and with two differential amplifiers, the first inputs of which each have a tap on the voltage divider, the second inputs of which are connected to an input pole of the voltage discriminator, and a logic circuit between the outputs of the differential amplifiers and the output of the voltage discriminator.
Eine bekannte Schaltung dieser Art misst die Eingangsspannung gegen ein festes Bezugspotential. Doch ist es für manche Zwecke erwünscht, die Schaltung mit einem zweipoligen Eingang auszuführen, derart, dass Spannungen, welche an beiden Eingängen gleichzeitig auftreten, sogenannte Längsspannungen, die Wirkungsveise nicht beeinflussen.
A known circuit of this type measures the input voltage against a fixed reference potential. However, for some purposes it is desirable to design the circuit with a two-pole input in such a way that voltages which occur simultaneously at both inputs, so-called longitudinal voltages, do not influence the mode of operation.
Ferner sollen am Eingang der Vorrichtung auch hohe Spannungen auftreten können, ohne dass die im Spannungs diskriminator verwendeten Halbleiter zerstört werden. Zu diesem Zweck ist ein zweiter Spannungsteiler vorgesehen, der zwischen dem einen Eingangspol des Spannungsdiskriminators und dem Bezugspotential liegt und dessen Abgriff mit den zweiten Eingängen beider Differenzverstärlier verbunden ist, und ein dritter Spannungsteiler, der zwischen dem anderen Eingangspol des Spannungsdiskriminators und dem Bezugspotential liegt und dessen Abgriff mit einem mittleren Abgriff des ersten Spannungsteilers verbunden ist.
Furthermore, high voltages should also be able to occur at the input of the device without the semiconductors used in the voltage discriminator being destroyed. For this purpose, a second voltage divider is provided, which lies between one input pole of the voltage discriminator and the reference potential and whose tap is connected to the second inputs of both differential amplifiers, and a third voltage divider, which lies between the other input pole of the voltage discriminator and the reference potential and its Tap is connected to a central tap of the first voltage divider.
In einer bevorzugten Ausführungsform des Spannungsdiskriminators kann der Ausgang des Spannungsdiskrimina tors zwei Zustände annehmen, von denen einer einem äusseren Spannungsbereich, der andere dem zweiten äusseren Ele- reich und dem Mittelbereich zugeordnet ist; die logische Schaltung stellt den Zustand am Ausgang des Spannungsdiskriminators entsprechend den genannten Zuordnungen ein, enthält jedoch einen Zeitverzögerungskreis, welcher nur beim Übergang vom ersten äusseren Bereich zum mittleren Bereich den Ausgangszustand mit Verzögerung umstellt.
In a preferred embodiment of the voltage discriminator, the output of the voltage discriminator can assume two states, one of which is assigned to an outer voltage range, the other to the second outer range and the central range; the logic circuit sets the state at the output of the voltage discriminator in accordance with the above-mentioned assignments, but contains a time delay circuit which only changes the initial state with a delay at the transition from the first outer area to the middle area.
Damit kann erreicht werden, dass bei schneller Veränderung der Eingangsspannung von einem zum anderen äusseren Spannungsbereich die Ausgangsspannung dann ihren Zustand wechselt, wenn die Eingangsspannung vom inneren zum äusseren Spannungsbereich übergeht, und dass die Allsgangsspan nung im mittleren Bereich einen definierten Wert annimmt, ohne Rücksicht darauf. in welchem äusseren Bereich sie vorher war.
This means that when the input voltage changes rapidly from one outer voltage range to another, the output voltage changes its state when the input voltage changes from the inner to the outer voltage range, and that the all-output voltage in the middle range assumes a defined value, regardless of this . in which outer area she was before.
Ein Spannungsdiskriminator der genannten Art ist insbesondere verwendbar als Empfangsschaltung für Telegraphiesignale, bei denen zwei Spannungszustände übertragen werden.
A voltage discriminator of the type mentioned can be used in particular as a receiving circuit for telegraphy signals in which two voltage states are transmitted.
wobei beim Empfang keine Verzerrungen auftreten sollen, wobei jedoch bei geöffnetem und bei kurzgeschlossenem Eingang ein bestimmter Ausgangszustand auftreten soll.
no distortions should occur during reception, but a certain output state should occur when the input is open and when the input is short-circuited.
Ein Ausführungsbeispiel einer erfindungsgemässen Schaltung wird im folgenden anhand der Figuren beispielsweise be- sprochen.
An exemplary embodiment of a circuit according to the invention is discussed below with reference to the figures, for example.
Fig. 1 zeigt die Schaltung eines als Telegraphieempfangs- schaltung verwendeten Spannungsdiskriminators;
Fig. 2a und 2b geben Zeitdiagramme für die Ein- und Ausgangsspannungen der Schaltung.
1 shows the circuit of a voltage discriminator used as a telegraphy receiving circuit;
2a and 2b give timing diagrams for the input and output voltages of the circuit.
In Fig. 1 sind 1 und 2 die Eingangsklemmen der Schaltung. Der Eingang 1 ist über einen durch die Widerstände 3 und 5 gebildeten Spannungsteiler und eine Leitung 7 an je einen Eingang der Differenzversfflrker 9 und 10 angeschlossen.
In Fig. 1, 1 and 2 are the input terminals of the circuit. The input 1 is connected to a respective input of the differential amplifier 9 and 10 via a voltage divider formed by the resistors 3 and 5 and a line 7.
Die Leitung 7 ist ausserdem mit dem Mittelpunl,t eines aus den Widerständen 11 und 12 gebildeten und an die Speisespannungsklemmen f und - angeschlossenen Spannungstei ler verbunden. Parallel zu diesem Spannungsteiler liegt ein weiterer Spannungsteiler, welcher aus den Widerständen 13, 15, 16 und 14 gebildet ist.
The line 7 is also connected to the center point of a voltage divider formed from the resistors 11 and 12 and connected to the supply voltage terminals f and -. A further voltage divider, which is formed from resistors 13, 15, 16 and 14, is located parallel to this voltage divider.
Die Eingangsklemmc 2 des Spannungsdiskriminators liegt über einen durch die Widerstände 4 und 6 gebildeten Spannungsteiler an dem Mittelpunkt 8 des Spannungsteilers 13, 15, 16, 14, während die zu beiden Seiten der Mitte liegenden Abgriffe mit den beiden anderen Eingängen der Differenzverstärker in Verbindung stehen. Der Zustand am Ausgang des Verstärkers 9 ist mit A, der am Ausgang des Verstärkers 10 mit B bezeichnet. Bei der in der Figur gezeichneten Anordnung der Eingangsklemmen der Verstärker sind die Zustände A und B für den oberen Spannungsbereich, bei dem der Punkt 1 wesentlich positiver als der Punkt 2 ist, 01, im Mittelbereich 11 und im unteren Bereich 10. Dabei sind mit 1 und 0 die beiden logischen Zustände bezeichnet, wobei die dem Zustand 1 entsprechende Spannung positiver ist als die dem Zustand 0 entsprechende.
The input terminal 2 of the voltage discriminator is connected to the center 8 of the voltage divider 13, 15, 16, 14 via a voltage divider formed by the resistors 4 and 6, while the taps on either side of the center are connected to the other two inputs of the differential amplifier. The state at the output of the amplifier 9 is denoted by A, that at the output of the amplifier 10 is denoted by B. In the arrangement of the input terminals of the amplifier shown in the figure, the states A and B for the upper voltage range, in which point 1 is significantly more positive than point 2, are 01, in the middle range 11 and in the lower range 10 and 0 denotes the two logic states, the voltage corresponding to state 1 being more positive than that corresponding to state 0.
Die Verstärkerausgänge sind an die beiden Eingänge eines RS-Flipflops 19 geschaltet, dessen Ausgangsspannung C den Zustand 1 annimmt, wenn der Eingang A auf 0 geht und den Zustand 0 annimmt, wenn der Eingang B auf 0 geht. Die beiden Verstärkerausgänge sind ausserdem mit den Eingängen eines NICHT-UND-Tores 20 verbunden, dessen Ausgangszustand D auf 0 ist, wenn die Spannung zwischen den Punkten 1 und 2 im Mittelbereich liegt. An den Ausgang des NICHT UND-Tores 20 ist eine aus dem Widerstand 21 und dem Kondensator 22 bestehende Integrationsschaltung angeschlossen, deren Ausgang mit dem Eingang der Schmittschaltung 23 verbunden ist.
The amplifier outputs are connected to the two inputs of an RS flip-flop 19, the output voltage C of which assumes the state 1 when the input A goes to 0 and assumes the state 0 when the input B goes to 0. The two amplifier outputs are also connected to the inputs of a NAND gate 20, the output state D of which is 0 when the voltage between points 1 and 2 is in the middle range. An integration circuit consisting of resistor 21 and capacitor 22 is connected to the output of NAND gate 20, the output of which is connected to the input of Schmitt circuit 23.
Der Ausgang des Flip-Flops 19 und der Ausgang der Schmittschaltung 23 führen zu einem NICHT-UND-Tor 24, dessen Ausgang 25 den Ausgang der Schaltung bildet.
The output of the flip-flop 19 and the output of the Schmitt circuit 23 lead to a NAND gate 24, the output 25 of which forms the output of the circuit.
Ist die Eingangsspannung im oberen Bereich, so ist der Zustand des Ausganges 0, ist die Eingangsspannung im unteren Bereich, ist der Zustand des Ausganges 1. Geht die Spannung vom oberen Bereich in den mittleren Bereich, so geht der Ausgangszustand mit einer kleinen Verzögerung in den Zustand 1.
If the input voltage is in the upper range, the state of the output is 0, if the input voltage is in the lower range, the state of the output is 1. If the voltage goes from the upper range to the middle range, the output state changes to the with a small delay State 1.
In Fig. 2a ist die Spannung an den Eingangsklemmen 1, 2 des Spannungsdiskriminators, in Fig. 2b die entsprechende Ausgangsspannung an der I(lemme 25 dargestellt. In Fig. 2a sind 30, 31, 32 die drei Spannungsbereiche. Oberhalb der Null-Linie 33 ist die Eingangsklemme 1 positiv gegenüber der Klemme 2. Mit 34, 35, 36 sind die Schaltzeiten des Ausganges bezeichnet, mit 37 die Verzögerung zwischen dem Über- gang in den mittleren Bereich und dem Schalten des Ausganges.
2a shows the voltage at the input terminals 1, 2 of the voltage discriminator, and FIG. 2b shows the corresponding output voltage at I (terminal 25. In FIG. 2a, 30, 31, 32 are the three voltage ranges. Above the zero line 33, input terminal 1 is positive compared to terminal 2. 34, 35, 36 indicate the switching times of the output, 37 the delay between the transition to the middle range and the switching of the output.
PATENTANSPRUCH 1
Spannungsdiskriminator mit einem an die Speisestromquelle angeschlossenen Spannungsteiler und mit zwei Diffe renzverstärkern, deren erste Eingänge mit je einem Abgriff des Spannungsteilers, deren zweite Eingänge mit einem Eingangspol des Spannungsdiskriminators verbunden sind, und mit einer logischen Schaltung zwischen den Ausgängen der Differenzverstärker und dem Ausgang des Spannungsdiskriminators, gekennzeichnet durch einen zweiten Spannungsteiler (3, 5), der zwischen dem einen Eingangspol (1) des Spannungsdiskriminators und dem Bezugspotential liegt und dessen Abgriff (7) mit den zweiten Eingängen beider Differenzverstärker (9, 10) verbunden ist, und einen dritten Spannungsteiler (4, 6),
PATENT CLAIM 1
Voltage discriminator with a voltage divider connected to the supply current source and with two differential amplifiers, the first inputs of which each have a tap on the voltage divider, the second inputs of which are connected to an input pole of the voltage discriminator, and with a logic circuit between the outputs of the differential amplifier and the output of the voltage discriminator , characterized by a second voltage divider (3, 5), which is between the one input pole (1) of the voltage discriminator and the reference potential and whose tap (7) is connected to the second inputs of both differential amplifiers (9, 10), and a third voltage divider (4, 6),
der zwischen dem anderen Eingangspol (2) des Spannungsdiskriminators und dem Bezugspotential liegt und dessen Abgriff mit einem mittleren Abgriff (8) des ersten Spannungsteilers (13, 15, 16, 14) verbunden ist.
which lies between the other input pole (2) of the voltage discriminator and the reference potential and whose tap is connected to a central tap (8) of the first voltage divider (13, 15, 16, 14).
UNTERANSPRUCH
Spannungsdiskriminator nach Patentanspruch, in welchem durch die beiden an den ersten Eingängen (17, 18) der Differenzverstärker (9, 10) liegenden Spannungen drei Spannungsbereiche (30, 31, 32) festgelegt sind, dadurch gekennzeichnet, dass der Ausgang (25) des Spannungsdiskriminators zwei Zustände annehmen kann, von denen einer (logisch 0) einem äusseren Spannungsbereich (30), der andere (logisch 1) dem zweiten äusseren Berich (32) und dem Mittelbereich (31) zugeordnet ist, dass die logische Schaltung den Zustand am Ausgang (25) des Spannungsdiskriminators entsprechend den genannten Zuordnungen einstellt, dass sie jedoch einen Zeitverzögerungskreis (21, 22, 23) enthält, welcher nur beim Übergang vom ersten äusseren Bereich (30) zum mittleren Bereich (31) den Ausgangszustand mit Verzögerung umstellt.
SUBClaim
Voltage discriminator according to claim, in which three voltage ranges (30, 31, 32) are defined by the two voltages applied to the first inputs (17, 18) of the differential amplifiers (9, 10), characterized in that the output (25) of the voltage discriminator can assume two states, one of which (logic 0) is assigned to an outer voltage range (30), the other (logic 1) is assigned to the second outer range (32) and the central area (31), so that the logic circuit has the state at the output ( 25) of the voltage discriminator adjusts according to the mentioned assignments, but that it contains a time delay circuit (21, 22, 23) which only changes the initial state with a delay at the transition from the first outer area (30) to the middle area (31).
PATENTANSPRUCH II
Verwendung des Spannungsdiskriminators nach Patentanspruch I zum Empfang von Telegraphie- und Datenleitungssignalen.
PATENT CLAIM II
Use of the voltage discriminator according to claim I for receiving telegraphic and data line signals.