CH551670A - CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE. - Google Patents

CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE.

Info

Publication number
CH551670A
CH551670A CH1341372A CH1341372A CH551670A CH 551670 A CH551670 A CH 551670A CH 1341372 A CH1341372 A CH 1341372A CH 1341372 A CH1341372 A CH 1341372A CH 551670 A CH551670 A CH 551670A
Authority
CH
Switzerland
Prior art keywords
line
circuit arrangement
voltage
function generator
arrangement according
Prior art date
Application number
CH1341372A
Other languages
German (de)
Original Assignee
Landis & Gyr Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Landis & Gyr Ag filed Critical Landis & Gyr Ag
Priority to CH1341372A priority Critical patent/CH551670A/en
Publication of CH551670A publication Critical patent/CH551670A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12Compensating for variations in line impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

  

  
 



   Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Übertragung digitaler Signale über eine Leitung mit einer über ein Anpassungsglied an den Leitungseingang angeschlossenen Signalquelle.



   Eine verzerrungsfreie Nachrichtenübertragung setzt voraus, dass alle Teilschwingungen eines   Nachrichtensignales    auf dem Übertragungsweg gleich behandelt werden. Dies bedeutet, dass die Dämpfung und die Phasenlaufzeit im gesamten Frequenzbereich konstant sein muss. Leitungen erfüllen diese Anforderungen nicht oder nur für eine bestimmte Frequenz.



   Bei der Übertragung digitaler Signale über eine Leitung kommt es in vielen Fällen darauf an, dass die Breite der übertragenen Impulse nicht verfälscht wird. Eine gewisse Verformung der Impulse auf dem Übertragungsweg ist dann nur in dem Masse zugelassen, dass am Ende der Leitung die ursprünglichen Impulsbreiten mit Hilfe von Entzerrer Schaltungen wieder hergestellt werden können.



   Wenn in eine Leitung ein Signal eingespeist wird, das eine Gleichspannungskomponente aufweist, so zeigt die Leitung ein Gleichspannungsaufladeverhalten. Dies wirkt sich derart aus, dass die in die Leitung eingespeisten Impulse je nach ihrer Länge und ihrer Lage innerhalb einer Impulsserie einen unterschiedlichen Gleichspannungshub erhalten. Wenn die am Leitungsende eintreffenden Impulse mit Hilfe eines bei einem bestimmten Schwellenwert ansprechenden elektronischen Schalters entzerrt werden, so ergeben sich gegenüber den in die Leitungen eingespeisten Impulsen entsprechend dem Gleichspannungshub verlängerte oder verkürzte Impulse. Der Einsatz eines solchen Schalters zur Entzerrung war deshalb bisher nur begrenzt möglich.



   Der Erfindung liegt die Aufgabe zugrunde, eine einfache Schaltungsanordnung zu schaffen, die eine möglichst verzerrungsfreie Übertragung digitaler Signale über eine Leitung und die Wiederherstellung der ursprünglichen Impulslänge am Leitungsende mittels eines auf einen bestimmten Schwellenwert ansprechenden Schalters gestattet.



   Diese Aufgabe ist erfindungsgemäss dadurch gelöst, dass die Signalquelle an den Eingang eines Kompensators angeschlossen ist, dessen Ausgang mit dem Leitungseingang verbunden ist und welcher Kompensator solche Eigenschaften aufweist, dass er eine der Gleichspannungsaufladung der Leitung entgegengerichtete Kompensationsspannung erzeugt.



   Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnungen näher erläutert.



   Es zeigen:
Fig. 1 eine Schaltungsanordnung zur Übertragung digitaler Signale,
Fig. 2 Impulsdiagramme und
Fig. 3 und 4 zwei Varianten eines Schaltungsdetails.



   In der Fig. 1 bedeutet   Us    eine Signalquelle, die über ein Anpassungsglied 1 an den Eingang 2 einer Leitung 3 angeschlossen ist. Die Leitung 3 ist beispielsweise ein Koaxialkabel, das eingangsseitig mit einem Widerstand 4 und ausgangsseitig mit einem Widerstand 5 abgeschlossen ist.



   Das Anpassungsglied 1 weist eingangsseitig einen Inverter 6 mit offenem Kollektor auf, der über einen Kollektorwiderstand 7 eine Konstantstromquelle 8 steuert. Diese Konstantstromquelle weist einen Transistor auf, der über einen Emitterwiderstand 10 aus einer Spannungsquelle   +Ug    gespeist ist und mit seinem Kollektor an den Leitungseingang 2 angeschlossen ist.



   Die Signalquelle   Us    ist auch an den Steuereingang 11 eines Kompensators 12 geschaltet, dessen Ausgang 13 mit dem Leitungseingang 2 verbunden ist. Der Kompensator 12 besitzt eingangsseitig zwei hintereinandergeschaltete Inverter 14, 15 mit offenem Kollektor. Kollektorwiderstände 16, 17 der Inverter 14, 15 sind an die Spannungsquelle +UB angeschlossen. Die Ausgangsspannung des Inverters 15 steuert eine durch den Widerstand 17 und einen Transistor 18 gebildete Konstant stromquelle 19. Diese speist einen Funktionsgeber 20, dessen Funktion dem Gleichspannungsaufladeverhalten der Leitung 3 angepasst ist. Der Funktionsgeber 20 ist vorzugsweise ein Zweipol, wobei der durch ihn fliessenden Strom das Eingangssignal und die Spannung das Ausgangssignal des Funktionsgebers darstellt. Das Ausgangssignal steuert eine Konstantstromquelle 21.

  Diese besteht aus einem Transistor 22 der über einen Emitterwiderstand 23 aus einer Spannungsquelle   - UB    gespeist wird und mit seinem Kollektor an den Leitungseingang 2 angeschlossen ist.



   Im folgenden wird die Arbeitsweise der beschriebenen Schaltungsanordnung anhand der in der Fig. 2 gezeigten Impulsdiagramme erläutert.



   In der Fig. 2a ist als Beispiel der zeitliche Verlauf der von der Signalquelle   Us    abgegebenen digitalen Signale dargestellt.



  Bei jedem Impuls wird der Transistor 9 der Konstantstromquelle 8 leitend. Die Konstantstromquelle 8 gibt somit während der Dauer jedes Spannungsimpulses   Us    einen konstanten Strom   Is    an den Leitungseingang 2 ab. Dadurch entsteht gemäss der Fig. 2b am Widerstand 4 eine Spannungskomponente   UES,    die sich aus der zu übertragenden Impulsspannung mit der Amplitude Is   -   R (R bedeutet die Impedanz des Widerstandes 4) und aus dem durch die Gleichspannungsaufladung der Leitung 3 bedingten störenden Gleichspannungshub   UG    zusammensetzt.



   Ohne den Kompensator 12 würde über die Leitung 3 nur die Spannungskomponente UES übertragen. Bei der Entzerrung des am Leitungsausgang verzerrt erscheinenden Abbildes dieses Signals mit Hilfe eines Schwellenschalters könnte als Folge des Gleichspannungshubes die ursprüngliche Breite der einzelnen Impulse nicht mehr reproduziert werden.



   Der Kompensator 12 entzieht dem Leitungseingang 2 einen Kompensationsstrom   IK,    wodurch am Widerstand 4 entsprechend der Fig. 2c eine der Spannungskomponente   UES    überlagerte Kompensationsspannung UEK entsteht, die der Gleichspannungsaufladung der Leitung 3 entgegengerichtet ist. Als Summe UE der Teilspannungen   UFS    und UEK ergibt sich gemäss der Fig. 2d am Leitungseingang 2 ein Signal, das demjenigen der Signalquelle Us entspricht und durch keinen Gleichspannungshub verfälscht ist.



   Der Kompensator 12 arbeitet im einzelnen wie folgt: Die von der Signalquelle   Us    abgegebenen Impulse durchlaufen die Inverter 14 und 15. Der Inverter 14 dient zur Signalumkehrung und der Inverter 15 zur Steuerung der Konstantstromquelle 19.



  Während jedem Impuls gibt die Konstantstromquelle 19 einen konstanten Strom an den Funktionsgeber 20 ab. Dieser erzeugt eine Ausgangsspannung, deren zeitlicher Verlauf der Gleichspannungsaufladung der Leitung 3 entspricht. Die Ausgangsspannung des Funktionsgebers 20 steuert die Konstantstromquelle 21, die dem Leitungseingang 2 einen dieser Spannung proportionalen Kompensationsstrom IK entzieht.



   Das Gleichspannungsaufladeverhalten der jeweils verwendeten Leitung 3 und somit die für eine ideale Kompensation erforderliche Funktion des Funktionsgebers 20 kann leicht experimentell ermittelt werden. In vielen Fällen, insbesondere bei verhältnismässig langen Koaxialkabeln, verläuft die Gleichspannungsaufladung im wesentlichen nach einer Exponentialfunktion, so dass als Funktionsgeber 20 gemäss der Fig. 3 ein aus einem Widerstand 24 und einem diesem parallel geschalteten Kondensator 25 bestehendes RC-Glied eingesetzt werden kann.

  

   Bei kurzen Kabeln folgt die Gleichspannungsaufladung einer abgebrochenen Exponentialfunktion. In diesem Fall kann als Funktionsgeber 20 entsprechend der Fig. 4 ein RC-Glied 24, 25 verwendet werden, dem eine Zenerdiode 26 prallel geschaltet ist. Die Zenerdiode 26 begrenzt die Ausgangs spannung des Funktionsgebers und damit auch den Kompensa tionsstrom   IK,    sobald sie einen vorbestimmten Wert erreicht hat.  



   Die beschriebene Schaltungsanordnung ermöglicht mit einfachen Mitteln eine impulsbreitengetreue Signalübertragung. Durch die Stromeinspeisung der zu übertragenden Impulse und der die Gleichspannungsaufladung kompensierenden Grösse in den Widerstand 4 ergibt sich ein idealer Leitungsabschluss. 



  
 



   The invention relates to a circuit arrangement for the transmission of digital signals via a line with a signal source connected to the line input via an adapter.



   A distortion-free message transmission requires that all partial oscillations of a message signal are treated equally on the transmission path. This means that the attenuation and the phase delay must be constant over the entire frequency range. Cables do not meet these requirements or only meet them for a certain frequency.



   When digital signals are transmitted over a line, it is often important that the width of the transmitted pulses is not corrupted. A certain deformation of the pulses on the transmission path is then only permitted to the extent that the original pulse widths can be restored at the end of the line with the help of equalizer circuits.



   If a signal is fed into a line which has a DC voltage component, the line exhibits a DC voltage charging behavior. This has the effect that the pulses fed into the line receive a different DC voltage swing depending on their length and their position within a pulse series. If the pulses arriving at the end of the line are equalized with the aid of an electronic switch that responds at a certain threshold value, the result is longer or shorter pulses than the pulses fed into the lines according to the DC voltage swing. The use of such a switch for equalization was therefore only possible to a limited extent up to now.



   The invention is based on the object of creating a simple circuit arrangement which allows digital signals to be transmitted over a line with as little distortion as possible and to restore the original pulse length at the end of the line by means of a switch that responds to a certain threshold value.



   This object is achieved according to the invention in that the signal source is connected to the input of a compensator, the output of which is connected to the line input and which compensator has such properties that it generates a compensation voltage opposite to the direct voltage charging of the line.



   An exemplary embodiment of the invention is explained in more detail below with reference to the drawings.



   Show it:
1 shows a circuit arrangement for the transmission of digital signals,
Fig. 2 timing diagrams and
3 and 4 two variants of a circuit detail.



   In FIG. 1, Us denotes a signal source that is connected to input 2 of a line 3 via an adapter 1. The line 3 is, for example, a coaxial cable which is terminated on the input side with a resistor 4 and on the output side with a resistor 5.



   On the input side, the matching element 1 has an inverter 6 with an open collector, which controls a constant current source 8 via a collector resistor 7. This constant current source has a transistor which is fed via an emitter resistor 10 from a voltage source + Ug and is connected to the line input 2 with its collector.



   The signal source Us is also connected to the control input 11 of a compensator 12, the output 13 of which is connected to the line input 2. On the input side, the compensator 12 has two inverters 14, 15 connected in series with an open collector. Collector resistors 16, 17 of the inverters 14, 15 are connected to the voltage source + UB. The output voltage of the inverter 15 controls a constant current source 19 formed by the resistor 17 and a transistor 18. This feeds a function generator 20, the function of which is adapted to the DC voltage charging behavior of the line 3. The function generator 20 is preferably a two-pole, the current flowing through it representing the input signal and the voltage representing the output signal of the function generator. The output signal controls a constant current source 21.

  This consists of a transistor 22 which is fed via an emitter resistor 23 from a voltage source - UB and whose collector is connected to the line input 2.



   The mode of operation of the circuit arrangement described is explained below with reference to the pulse diagrams shown in FIG.



   In FIG. 2a, the time course of the digital signals emitted by the signal source Us is shown as an example.



  With each pulse the transistor 9 of the constant current source 8 becomes conductive. The constant current source 8 thus delivers a constant current Is to the line input 2 for the duration of each voltage pulse Us. This creates a voltage component UES at resistor 4 according to FIG. 2b, which is composed of the pulse voltage to be transmitted with the amplitude Is - R (R means the impedance of resistor 4) and the disruptive DC voltage swing UG caused by the DC voltage charge on line 3 .



   Without the compensator 12, only the voltage component UES would be transmitted via the line 3. If the image of this signal, which appears distorted at the line output, is corrected with the aid of a threshold switch, the original width of the individual pulses could no longer be reproduced as a result of the DC voltage swing.



   The compensator 12 withdraws a compensation current IK from the line input 2, which results in a compensation voltage UEK superimposed on the voltage component UES at the resistor 4 according to FIG. 2c, which counteracts the direct voltage charge on the line 3. As the sum UE of the partial voltages UFS and UEK, according to FIG. 2d, a signal is obtained at the line input 2 which corresponds to that of the signal source Us and is not falsified by any DC voltage swing.



   The compensator 12 works in detail as follows: The pulses emitted by the signal source Us pass through the inverters 14 and 15. The inverter 14 is used for signal reversal and the inverter 15 is used to control the constant current source 19.



  During each pulse, the constant current source 19 delivers a constant current to the function generator 20. This generates an output voltage, the course of which over time corresponds to the DC charge on line 3. The output voltage of the function generator 20 controls the constant current source 21, which draws a compensation current IK proportional to this voltage from the line input 2.



   The DC voltage charging behavior of the line 3 used in each case and thus the function of the function generator 20 required for ideal compensation can easily be determined experimentally. In many cases, especially in the case of relatively long coaxial cables, the direct voltage charging runs essentially according to an exponential function, so that an RC element consisting of a resistor 24 and a capacitor 25 connected in parallel can be used as the function generator 20 according to FIG.

  

   In the case of short cables, the direct voltage charge follows an aborted exponential function. In this case, an RC element 24, 25 can be used as function generator 20 according to FIG. 4, to which a Zener diode 26 is connected in parallel. The Zener diode 26 limits the output voltage of the function generator and thus also the Kompensa tion current IK as soon as it has reached a predetermined value.



   The circuit arrangement described enables signal transmission true to the pulse width with simple means. The supply of current to the pulses to be transmitted and the variable which compensates for the direct voltage charge in the resistor 4 results in an ideal line termination.

 

Claims (1)

PATENTANSPRUCH PATENT CLAIM Schaltungsanordnung zur Übertragung digitaler Signale über eine Leitung mit einer über ein Anpassungsglied (1) an den Leitungseingang angeschlossenen Signalquelle (Us), dadurch gekennzeichnet, dass die Signalquelle (Us) an den Steuereingang (11) eines Kompensators (12) angeschlossen ist, dessen Ausgang (13) mit dem Leitungseingang (2) verbunden ist und welcher Kompensator solche Eigenschaften aufweist, dass er eine der Gleichspannungsaufladung der Leitung (3) entgegengerichtete Kompensationsspannung (UEK) erzeugt. Circuit arrangement for the transmission of digital signals via a line with a signal source (Us) connected to the line input via an adapter (1), characterized in that the signal source (Us) is connected to the control input (11) of a compensator (12), the output of which (13) is connected to the line input (2) and which compensator has such properties that it generates a compensation voltage (UEK) that is opposite to the direct voltage charging of the line (3). UNTERANSPRÜCHE 1. Schaltungsanordnung nach Patentanspruch, dadurch gekennzeichnet, dass der Kompensator (12) einen Funktionsgeber (20) mit einer dem Gleichspannungsaufladeverhalten der Leitung (3) angepassten Funktion aufweist. SUBCLAIMS 1. Circuit arrangement according to claim, characterized in that the compensator (12) has a function generator (20) with a function adapted to the DC voltage charging behavior of the line (3). 2. Schaltungsanordnung nach Unteranspruch 1, dadurch gekennzeichnet, dass der Funktionsgeber (20) ein Zweipol ist, dessen ihn durchfliessender Strom das Eingangssignal und dessen Spannung das Ausgangssignal des Funktionsgebers darstellt. 2. Circuit arrangement according to dependent claim 1, characterized in that the function generator (20) is a two-pole, whose current flowing through it represents the input signal and whose voltage represents the output signal of the function generator. 3. Schaltungsanordnung nach Unteranspruch 2, dadurch gekennzeichnet, dass der Funktionsgeber (20) ein RC-Glied (24, 25) ist. 3. Circuit arrangement according to dependent claim 2, characterized in that the function generator (20) is an RC element (24, 25). 4. Schaltungsanordnung nach Unteranspruch 3, dadurch gekennzeichnet, dass dem RC-Glied (24, 25) eine Zenerdiode (26) parallel geschaltet ist. 4. Circuit arrangement according to dependent claim 3, characterized in that the RC element (24, 25) has a Zener diode (26) connected in parallel. 5. Schaltungsanordnung nach einem der Unteransprüche 2 bis 4, dadurch gekennzeichnet, dass zwischen die Signalquelle (Us) und den Funktionsgeber (20) eine diesen speisende Konstantstromquelle (19) eingeschaltet ist und der Funktionsgeber (20) so geschaltet und ausgestaltet ist, dass seine Ausgangsspannung eine weitere, an den Leitungseingang (2) angeschlossene Konstantstromquelle (21) steuert. 5. Circuit arrangement according to one of the dependent claims 2 to 4, characterized in that between the signal source (Us) and the function generator (20) a constant current source (19) feeding this is switched on and the function generator (20) is switched and configured so that its The output voltage controls another constant current source (21) connected to the line input (2). 6. Schaltungsanordnung nach Patentanspruch, dadurch gekennzeichnet, dass das Anpassungsglied (1) eine von der Signalquelle (U5) gesteuerte, an den Leitungseingang (2) angeschlossene Konstantstromquelle (8) aufweist. 6. Circuit arrangement according to claim, characterized in that the adapter (1) has a constant current source (8) which is controlled by the signal source (U5) and is connected to the line input (2).
CH1341372A 1972-09-13 1972-09-13 CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE. CH551670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH1341372A CH551670A (en) 1972-09-13 1972-09-13 CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1341372A CH551670A (en) 1972-09-13 1972-09-13 CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE.

Publications (1)

Publication Number Publication Date
CH551670A true CH551670A (en) 1974-07-15

Family

ID=4392203

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1341372A CH551670A (en) 1972-09-13 1972-09-13 CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE.

Country Status (1)

Country Link
CH (1) CH551670A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371842A1 (en) 1976-09-30 1978-06-16 Solartron Electronic Group INTERMEDIATE CIRCUIT FOR LARGE INFORMATION RATE LINE
FR2427010A1 (en) * 1978-05-26 1979-12-21 Cii Honeywell Bull Binary signal generator amplitude stabiliser - has current compensator and is esp. for differential amplifier output stages supplying discontinuous loads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371842A1 (en) 1976-09-30 1978-06-16 Solartron Electronic Group INTERMEDIATE CIRCUIT FOR LARGE INFORMATION RATE LINE
FR2427010A1 (en) * 1978-05-26 1979-12-21 Cii Honeywell Bull Binary signal generator amplitude stabiliser - has current compensator and is esp. for differential amplifier output stages supplying discontinuous loads

Similar Documents

Publication Publication Date Title
DE1549050B2 (en) MULTI-LEVEL ANALOG SHIFT REGISTER, IN PARTICULAR FOR A TIME RANGE EQUALIZATION FILTER
DE2047001A1 (en) Method and circuit arrangements for the transmission of data using directional couplers !!
DE3641194A1 (en) GATEWAY
DE2726440C2 (en) Echo cancellation circuit for video signals
DE3015806C2 (en) Circuit arrangement for picking up signals from semiconductor image or line sensors
CH551670A (en) CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF DIGITAL SIGNALS OVER A LINE.
DE1762267A1 (en) Pulse width discriminator
DE2205237C3 (en) Synchronous demodulator circuit for television signals
DE2114232C3 (en) Pulse shaper and delay circuit
DE2826897C2 (en) Circuit arrangement for the floating transmission of signals via isolating points in telecommunications systems
DE3429982A1 (en) CIRCUIT ARRANGEMENT FOR TRANSMITTING BINARY SIGNALS
EP0004054A1 (en) Circuit for automatically equalizing a signal
DE3425574A1 (en) DRIVER CIRCUIT FOR ELECTROMAGNETS
DE3530299A1 (en) CIRCUIT ARRANGEMENT FOR REDUCING EDGE NOISE IN TRANSMITTING VIDEO SIGNALS
DE2137127A1 (en) Circuit arrangement for automatic gain control of a signal amplifier s
DE2443581B2 (en) Circuit arrangement for the detection of interference signal components
DE2654927A1 (en) CIRCUIT ARRANGEMENT FOR SCANNING ONE-SIDED DISTORTED TELE SIGNS
DE2543861A1 (en) CIRCUIT ARRANGEMENT FOR BLOCKING A TWO-DIRECTIONAL AMPLIFIER AGAINST THE RECEPTION OF OUTGOING SIGNALS
DE2511089C3 (en) Circuit for obtaining the vertical pulse from a television synchronization signal
EP1187330A2 (en) Voltage comparator circuit for the envelope of an AC voltage and method of comparing
DE1462659A1 (en) Optimal search filter
DE1951146A1 (en) Phase comparator
DE1791173B1 (en) EQUALIZATION CIRCUIT FOR LINEAR DISTORTED PULSE TRAINS
DE1541762B2 (en) CIRCUIT ARRANGEMENT FOR DETERMINING THE MAXIMUM AMPLITUDE OF A PULSE
DE2454989C3 (en) Circuit arrangement for equalizing a data signal

Legal Events

Date Code Title Description
PL Patent ceased