Fahrtschreiber in mechanischer Fertigungsweise sind bekannt. Sie besitzen den Nachteil, dass ihr Aufbau kompliziert und daher ihre Fertigung aufwendig und teuer ist. Ferner sind sie nicht variabel, d. h., sie können - ohne Änderung nahezu sämtlicher Bauteile - nicht an besondere Anforderungen angepasst werden.
Es ist das Bestreben der vorliegenden Erfindung, diese teuren und komplizierten Geräte unter Anwendung der modernen elektronischen Zähltechnik raumsparend und billig herzustellen.
Erfindungsgemäss wird dieser Zweck dadurch erreicht, dass die Periodendauern von elektrischen Pulsen, deren Impulse von einem Aufnehmer für jede vom Fahrzeug zurückgelegte Einheitsstrecke erzeugt werden, mit Hilfe eines von einer Zähllogik gesteuerten Zählers als Vielfache einer wesentlich kürzeren Taktzeit in digitaler Form gezählt werden, wobei jeweils in einer vorbestimmten Impulsphase der bis dahin erreichte Zählerstand in mindestens einem Speicher gespeichert wird und gleichzeitig der Zähler wieder auf Null zurückgestellt wird.
Anhand der beiliegenden schematischen Zeichnung wird die Erfindung beispielsweise erläutert.
In der Zeichnung bezeichnet die Hinweisziffer 11 eine während der Fahrt eines Fahrzeuges drehende Welle, wie z. B. eine Tachometersaite oder eine Getriebeabtriebwelle.
Auf die Welle 11 ist drehfest ein Rad 12 aufgesetzt, das an seiner Peripherie eine Anzahl achssymmetrisch verteilter Impulsnocken 13 aufweist, die mit einem Impulsgeber 14 zusammenwirken. Der durch die Entfernung durch zwei aufeinanderfolgenden Impulsnocken 13 begrenzte Drehwinkel der Welle 11 entspricht einer vom Fahrzeug zurückgelegten Einheitswegstrecke. Der Impulsgeber 14 kann z. B. ein berührungsloser Schalter sein, der sich beim Vorbeibewegen eines Impulsnockens 13 schliesst und einen Impuls an einen Untersetzer US1 abgibt, worauf er sich bis zum Eintreffen des nächsten Impulsnockens 13 öffnet, so dass während dieser Zeitspanne dem Untersetzer US1 kein Impuls zugeführt wird.
Die Länge der vom Impulsgeber 14 erzeugten Pulsperioden sind somit der Umdrehungsgeschwindigkeit der Welle 11 bzw. der Fahrzeuggeschwindigkeit proportional, da während einer Pulsperiode das Fahrzeug die erwähnte Einheitswegstrecke zurücklegt. Vom Untersetzer US1 werden die Impulse in untersetzter Form z. B. im Verhältnis 1 : 256 oder 1:128 über eine Leitung 1 einer Zähllogik ZL zugeführt, welche von einer vorbestimmten Periodenphase z. B. der negativen Impulsflanke geschaltet wird. Die über die Leitung 1 der Zähllogik zugeführten Impulse werden nachfolgend Wegimpulse genannt. Im vorliegenden Fall entspricht die Periode eines Wegimpulses einer vom Fahrzeug zurückgelegten Wegstrecke von 10 m. Der Zähllogik ZL werden weiter über eine Leitung 2 von einem Taktgeber TG, z. B. einem Schwingquarz Taktimpulse zugeführt.
Die Taktimpulse werden in zwei in Serie geschalteten Untersetzern US2 und US3 untersetzt. Hat der Taktgeber z. B. eine Frequenz von 455 kHz und beträgt die Untersetzung in den Untersetzungen US2 bzw. US3 1: 64 bzw. 1:100, so beträgt die der Zähllogik ZL zugeführte Taktfrequenz 71 Hz. Von der Zähllogik ZL werden die Taktimpulse einem Binärzähler Z über eine Leitung 4 zugeführt und von diesem gezählt. Beim Eintreffen einer negativen Flanke eines Wegimpulses über die Leitung 1 in die Zähllogik ZL wird die Leitung 4 von der Leitung 2 abgetrennt. Nun wird in der Zähllogik ZL während einer halben Taktperiode des Signals 9 ein Übernahmesignal auf die Leitung 6 erzeugt und an einen dem Zähler Z nachgeschalteten Parallel-Serienkonverter PSC gegeben, dem in Serie zwei Schieberegister SR1 und SR2 nachgeschaltet sind.
Erreicht das Übernahmesignal (Leitung 6) den Parallel-Serienkonverter PSC, so wird der Zählerstand parallel in diesen eingelesen.
Während der anschliessenden halben Taktimpulsperiode des Signals 9 wird der Zähler Z durch einen Rückstellimpuls über die Leitung 5 von der Zähllogik ZL auf Null geschaltet und der Zähler Z anschliessend wieder mit Taktimpulsen gespiesen. Nach dem Nullstellen des Zählers Z werden von der Zähllogik ZL durch zehn Taktimpulse über die Leitungen 7 der Parallel-Serienkonverter PSC und die Schieberegister SR1 und SR2 getaktet, so dass beim Eintreffen der nächsten negativen Zeitimpulsflanke (Leitung 1) der Zählerstand wieder in den Parallel-Serienkonverter PSC eingelesen werden kann.
Übersteigt die dem Zähler Z während einer Wegimpulsperiode (Leitung 1) zugeführte Anzahl Taktimpulse (Leitung 4) seine Kapazität, so erzeugt er über eine Leitung 3 ein Signal, das in der Zähllogik ZL das Übernahmesignal (Leitung 6) und das Takten (Leitung 7) verhindert. Beim Eintreffen einer negativen Wegimpulsflanke wird in diesem Fall von der Zähllogik ZL nur das Rückstellsignal (Leitung 5) erzeugt.
Der Zähler Z ist ein 9-Bit-Zähler, wogegen der Parallel Serienkonverter PSC zehn oder mehr Bits aufweist. Den überzähligen Bits können weitere Überwachungssignale zugeführt werden. Z. B. wirkt mit einem Bremspedal 15 ein zweiter Signalgeber 16 zusammen, der bei einer Betätigung des Bremspedals 15 einen Impuls über einen Hilfsspeicher HS an den Parallel-Serienkonverter PSC abgibt, der dort zusammen mit dem vom Zähler Z übernommenen Wert an das Schieberegister SR1 weitergegeben wird. Es kann somit nachträglich festgestellt werden, bei welcher Geschwindigkeit und bei welchem Punkt der Wegstrecke des Fahrzeuges die Bremse betätigt wurde. Im ersten Schieberegister SR1 sind jeweils die jüngsten Daten gespeichert, wogegen die im zweiten Schieberegister SR2 enthaltenen Daten zeitlich älter sind.
Zwischen den beiden Schieberegistern SR1 und SR2 ist eine nicht dargestellte Auswahlschaltung angeordnet, welche z. B. nur jeden vierten Wert des ersten Schieberegisters SR1 in das zweite Schieberegister SR2 eingibt. Da bei Verkehrsunfällen die jüngeren Daten von grösserer Bedeutung sind als die älteren, ist es hierdurch möglich, mit einfachen Mitteln über eine grössere Wegstrecke Daten zu speichern, wobei in der kritischen Phase, d. h. am Ende dieser Wegstrecke, wo das Fahrzeug durch den Aufprall zum Stehen kommt, mehr Daten zur Auswertung verfügbar sind. Der Ausgang des zweiten Schieberegisters SR2 ist mit einer Buchse 17 versehen, an die ein nicht dargestelltes Lesegerät anschliessbar ist, in das die in den Schieberegistern SR1 und SR2 gespeicherten Daten eingegeben werden können.
Hierzu kann am Eingang E ein Schaltkontakt angeordnet sein, bei dessen Betätigung die Zähllogik über die Leitungen 7 den Parallel-Serienkonverter PSC und die Schieberegister SR1 und SR2 taktet.
Durch eine nicht dargestellte, auf einen Eingang D wirkende Drucktaste kann über eine Leitung 8 ein Rückstellimpuls auf die Untersetzer US1 bis 3 und die Zähllogik ZL gegeben werden.
Nach einem nicht dargestellten Ausführungsbeispiel können der Parallel-Serienkonverter PSC und die Schieberegister SR1 und SR2 entfallen und an ihrer Stelle jedem Bit des Zählers Z ein Schieberegister als Speicher zugeordnet sein. In beiden Ausführungsbeispielen ist indessen die Speisespannung des Schieberegisters durch eine von der Fahrzeugstromquelle getrennte Batterie zu halten, da bei einem Betriebsfehler die Speisespannung der Fahrzeugstromquelle ausfallen kann.
Nach einem nicht dargestellten Ausführungsbeispiel wird zwischen Impulsgeber 14 und Untersetzer US1 ein Frequenzwandler angeschlossen, der eine der Geschwindigkeit proportionale Spannung erzeugt, welche mindestens einem Komparator zugeführt wird, dessen Ein- und Ausgänge so beschaltet sind, dass für mindestens ein bestimmtes fei wählbares Geschwindigkeitsintervall ein optisches oder akustisches Signal erzeugt wird.
Mechanical tachographs are known. They have the disadvantage that their structure is complicated and therefore their production is complex and expensive. Furthermore, they are not variable; In other words, they cannot be adapted to special requirements without changing almost all components.
The aim of the present invention is to produce these expensive and complicated devices in a space-saving and inexpensive manner using modern electronic counting technology.
According to the invention, this purpose is achieved in that the period durations of electrical pulses, the pulses of which are generated by a sensor for each unit distance covered by the vehicle, are counted in digital form with the aid of a counter controlled by a counting logic as a multiple of a significantly shorter cycle time, with each in a predetermined pulse phase the count reached up to that point is stored in at least one memory and at the same time the counter is reset to zero.
The invention is explained by way of example with the aid of the accompanying schematic drawing.
In the drawing, reference number 11 denotes a shaft rotating while a vehicle is in motion, such as. B. a speedometer string or a gear output shaft.
A wheel 12 is placed non-rotatably on the shaft 11 and has a number of axially symmetrically distributed pulse cams 13 on its periphery, which interact with a pulse generator 14. The angle of rotation of the shaft 11, limited by the distance by two successive pulse cams 13, corresponds to a unit distance covered by the vehicle. The pulse generator 14 can, for. B. be a contactless switch that closes when a pulse cam 13 moves past and emits a pulse to a coaster US1, whereupon it opens until the arrival of the next pulse cam 13, so that no pulse is fed to the coaster US1 during this period.
The length of the pulse periods generated by the pulse generator 14 are thus proportional to the rotational speed of the shaft 11 or the vehicle speed, since the vehicle covers the mentioned unit distance during a pulse period. From the coaster US1, the pulses in a squat form z. B. in a ratio of 1: 256 or 1: 128 via a line 1 to a counting logic ZL, which is from a predetermined period phase z. B. the negative pulse edge is switched. The pulses fed to the counting logic via line 1 are referred to below as path pulses. In the present case, the period of a distance pulse corresponds to a distance covered by the vehicle of 10 m. The counting logic ZL are further via a line 2 from a clock TG, z. B. a quartz oscillator clock pulses fed.
The clock pulses are scaled down in two scalers US2 and US3 connected in series. Has the clock z. B. a frequency of 455 kHz and the reduction in the reductions US2 or US3 is 1: 64 or 1: 100, the clock frequency fed to the counting logic ZL is 71 Hz. The counting logic ZL sends the clock pulses to a binary counter Z via a Line 4 supplied and counted by this. When a negative edge of a path pulse arrives via line 1 in the counting logic ZL, line 4 is disconnected from line 2. Now in the counting logic ZL during half a clock period of the signal 9, an acceptance signal is generated on the line 6 and given to a parallel-serial converter PSC connected downstream of the counter Z, which is followed by two shift registers SR1 and SR2 in series.
If the takeover signal (line 6) reaches the parallel-serial converter PSC, the counter reading is read into it in parallel.
During the subsequent half clock pulse period of the signal 9, the counter Z is switched to zero by a reset pulse via the line 5 from the counting logic ZL and the counter Z is then fed with clock pulses again. After the counter Z has been set to zero, the counting logic ZL clocks the parallel-serial converter PSC and the shift registers SR1 and SR2 with ten clock pulses via the lines 7, so that when the next negative time pulse edge (line 1) arrives, the counter reading returns to the parallel Serial converter PSC can be read.
If the number of clock pulses (line 4) fed to the counter Z during a distance pulse period (line 1) exceeds its capacity, it generates a signal via line 3, which in the counting logic ZL contains the acceptance signal (line 6) and the clocking (line 7) prevented. In this case, when a negative path pulse edge occurs, only the reset signal (line 5) is generated by the counting logic ZL.
The counter Z is a 9-bit counter, whereas the parallel serial converter PSC has ten or more bits. Additional monitoring signals can be fed to the surplus bits. For example, a second signal generator 16 interacts with a brake pedal 15 which, when the brake pedal 15 is actuated, sends a pulse via an auxiliary memory HS to the parallel-serial converter PSC, which is passed on to the shift register SR1 together with the value taken from counter Z. It can thus be subsequently determined at what speed and at what point along the route of the vehicle the brake was actuated. The most recent data are stored in the first shift register SR1, whereas the data contained in the second shift register SR2 are older in time.
A selection circuit, not shown, is arranged between the two shift registers SR1 and SR2, which z. B. only enters every fourth value of the first shift register SR1 into the second shift register SR2. Since the more recent data are of greater importance than the older ones in traffic accidents, this makes it possible to use simple means to store data over a longer distance, whereby in the critical phase, i. H. at the end of this distance, where the vehicle comes to a standstill due to the impact, more data is available for evaluation. The output of the second shift register SR2 is provided with a socket 17 to which a reader (not shown) can be connected, into which the data stored in the shift registers SR1 and SR2 can be entered.
For this purpose, a switching contact can be arranged at input E, and when it is activated, the counting logic clocks the parallel-serial converter PSC and the shift registers SR1 and SR2 via the lines 7.
By means of a pushbutton (not shown) that acts on an input D, a reset pulse can be given to the coasters US1 to 3 and the counting logic ZL via a line 8.
According to an exemplary embodiment not shown, the parallel-serial converter PSC and the shift registers SR1 and SR2 can be omitted and each bit of the counter Z can be assigned a shift register as a memory. In both exemplary embodiments, however, the supply voltage of the shift register is to be maintained by a battery that is separate from the vehicle power source, since the supply voltage of the vehicle power source can fail in the event of an operating error.
According to an embodiment not shown, a frequency converter is connected between the pulse generator 14 and the reducer US1, which generates a voltage proportional to the speed, which is fed to at least one comparator, the inputs and outputs of which are connected so that an optical speed interval can be selected for at least one specific, freely selectable speed interval or an acoustic signal is generated.