Le brevet principal concerne un dispositif électronique utilisable en télécommunications pour le contrôle d'un code m parmi n dont les éléments sont différenciés par la présence ou l'absence d'une polarité prédéterminée, m étant le nombre d'éléments affectés de cette polarité, comprenant: n conducteurs d'entrée recevant chacun l'un différent desdits signaux;
n transistors d'entrée ayant chacun une électrode de com mande, une électrode de sortie et une électrode commune, ladite électrode de commande étant reliée par l'un de n pre miers moyens de connexion unidirectionnels à l'un correspon dant desdits conducteurs; lesdits n transistors étant, à l'état de repos, polarisés par une source de tension continue, de manière à être conducteurs lorsqu'aucun signal n'est appliqué à leur électrode de commande, et à devenir non conducteurs lorsqu'un signal de polarité donnée est appliqué à cette même électrode de commande, caractérisé par N jeux de deux portes, N étant le nombre des différentes combinaisons m parmi n possibles,
comprenant chacun une première porte à m entrées reliées respectivement à m correspondantes des électrodes de sortie desdits transistors selon une combinaison différente pour chacun desdits jeux ainsi qu'une seconde porte à (n-m) entrées respectivement reliées à (n-m) desdits conducteurs choisis par lesdits n conducteurs, de façon que lesdites m électrodes de sortie n'appartiennent pas à des transistors ayant leur électrode de commande reliée à l'un desdits (n-m) conducteurs par lesdits premiers moyens de connexion unidirectionnels; lesdites première et seconde portes ayant dans chacun desdits jeux un point de sortie commun, et ladite première porte étant main tenue passante à l'état de repos:
par un transistor de sortie commun bloqué à l'état de repos et ayant une électrode de commande, une électrode de sortie et une électrode commune, cette dernière électrode de com mande étant reliée à travers une résistance et par chacun de N seconds moyens de connexion unidirectionnels respectivement à chacun desdits points de sortie desdits jeux; et par un circuit d'utilisation relié à l'électrode de sortie dudit transistor de sortie commun.
La présente invention concerne un dispositif de contrôle d'un groupe de signaux binaires codés selon un code m parmi n , selon la revendication du brevet principal, caractérisé par le fait qu'il comporte une deuxième voie pour les signaux constituée par les n conducteurs de liaison entre les électrodes de sortie des transistors et les entrées des premières portes reliés chacun à une entrée des signaux, que chacun des n conducteurs de chaque voie est relié à un point de raccorde ment ce qui donne 2n points de raccordement pour les deux voies, distincts des entrées, que chaque circuit des n collecteurs et des n bases des n transistors d'entrée est relié à un point de raccordement, ce qui donne n point de raccordement pour les collecteurs et n point de raccordement pour les bases,
les 2n points de raccordement des voies étant connectés par 2n liai sons déconnectables aux 2n points de raccordement des tran sistors, les connecteurs étant constitués de façon à pouvoir réaliser deux circuits différents, l'un permettant le contrôle de la présence de m signaux parmi n, l'autre le contrôle de l'ab sence de m signaux parmi n.
Alors que le brevet principal décrit un dispositif permettant uniquement de contrôler la présence d'un nombre m de signaux binaires appliqués, selon un code m parmi n sur m de ses n entrées, le dispositif suivant la présente invention permet de contrôler, soit la présence, soit l'absence de m signaux parmi n, l'adaptation du dispositif à l'une ou à l'autre de ces deux fonctions étant réalisée par un système de liaisons ou d'aiguillage approprié.
Cette adaptation est particulièrement souple et d'une réali sation aisée car elle ne nécessite aucune modification des éléments constitutifs du dispositif: par conséquent, la structure de ce dispositif reste identique quel que soit le mode de contrôle (présence ou absence) de m signaux parmi n auquel il est destiné, les éléments constitutifs du dispositif qui sont groupés par ensembles pouvant être associés différemment.
L'objet de l'invention est un moyen de vérifier que, dans un premier cas d'assemblage de ces groupes d'éléments constitu tifs, il y a, dans une première forme de combinaison de code reçue, m signaux élémentaires sans polarité et (n-m) signaux ayant une polarité, et que, dans un second cas d'assemblage de ces mêmes groupes, il y a, dans une seconde forme de combi naison de code reçue, m signaux élémentaires avec polarité et (n-m) signaux élémentaires sans polarité.
Les caractéristiques et les avantages de l'invention apparaî tront au cours de la description détaillée qui suit des formes de réalisation de l'invention données uniquement à titre d'exem ples non limitatifs, et, à l'aide des dessins annexés, dans les quels: la fia. 1 représente un schéma de réalisation d'un dispositif selon l'invention appliqué à un code 2 parmi 5 , les liaisons étant établies pour le contrôle de l'absence de 2 parmi 5 pola rités.
la fia. 2a représente la partie femelle d'un connecteur per mettant au dispositif de la fia. 1 de contrôler l'absence de 2 parmi 5 polarités.
la fia. 2b représente la partie femelle d'un connecteur per mettant au dispositif de la fia. 1 de contrôler la présence de 2 parmi 5 polarités.
la fia. 2c représente un ensemble partie femelle d'un connecteur et les contacts d'un relais d'aiguillage permettant au dispositif de contrôler soit la présence, soit l'absence de 2 parmi 5 polarités.
la fia. 3 représente la partie mâle d'un connecteur, dont la partie femelle est représentée à l'une des fia. 2a, 2b ou 2c. la fia. 4a représente la partie mâle d'un connecteur permet tant au dispositif de la fia. 1 de contrôler soit la présence so;' l'absence de 2 parmi 5 polarités.
la fia. 4b représente (en regard de la partie mâle de la fia. 4a), la partie femelle d'un connecteur permettant au dispo sitif de la fia. 1 de contrôler l'absence de 2 parmi 5 polarités. la fia. 4c représente en regard de la partie mâle de la fia. 4a, la partie femelle d'un connecteur telle que représentée fia. 4b. ladite partie femelle ayant subi un retournement de 180 degrés afin de permettre au dispositif de la fia. 1 de contrôler la pré sence de 2 parmi 5 polarités; Le dispositif représenté fia. 1, est composé de deux groupes d'éléments constitutifs pouvant être assemblés différemment.
Le premier groupe comprend, d'une part, deux voies d'en trée VE1 et VE2 ayant chacune cinq conducteurs d'entrée, a1, b1, cl, dl, el pour la voie 1, a2, b2, d2, e2 pour la voie 2 et, d'autre part, dix jeux de deux portes à diodes, les premières portes Plp à PlOp de chacun des dix jeux comportant cha cune deux entrées, ces entrées étant reliées, selon une combi naison 2 parmi 5 propre à chaque première porte , à deux conducteurs de la voie d'entrée VE2, les secondes portes Pls à PlOs de chacun des dix jeux comportant chacune trois entrées, ces entrées étant reliées,
selon une combinaison com plémentaire à celle d'une première porte de même rang, à trois conducteurs de la voie d'entrée VE1.
Les entrées des premières portes sont constituées par les anodes des diodes telles que Dla et Dlb pour la porte Plp, D2a et D2c pour la porte P2p ...
, D10d et D10e pour la porte P1 0p, les cathodes des diodes de chacune des premières portes étant réunies, pour chaque jeu de portes, à un point commun aux cathodes des diodes de chacune des secondes portes correspondantes telles que Dlc, Dld, Dle pour la porte Pls, telles que D2b, D2d, D2e pour la porte P2s ... et telles que Dl Oa, D10b, D10c pour la porte P1 0s, les entrées des secondes portes étant constituées par les anodes desdites diodes.
Les conducteurs d'entrée de la voie VE2 sont délimités, suivant un axe X1, par des points de raccordement tels que X11 pour le conducteur a2, x12 pour le conducteur b2 ... X15 pour le conducteur e2. Les conducteurs d'entrée de la voie VE1 sont délimités, suivant un axe X2, par des points de rac cordement tels que X21 pour le conducteur al, X22 pour le conducteur b1 ... X25 pour le conducteur el.
Le second groupe comprend cinq transistors d'entrée TA, TB, TC, TD, TE de type PNP, la base de chaque transistor étant reliée en point commun, d'une part, à l'extrémité d'une résistance qui leur est propre, Rba pour le transistor TA, Rbb pour le transistor TB ..., Rbe pour le transistor TE, dont l'ex trémité opposée est reliée à la polarité négative de la source de polarisation, d'autre part, à la cathode d'une diode Da pour le transistor TA, Db pour le transistor TB ..., De pour le tran sistor TE, l'anode de chacune de ces diodes étant respective ment reliée à un point de raccordement y1 l pour la diode Da, y12 pour la diode Db ..., y15 pour la diode De, ces points étant délimités par un axe Yl.
Le collecteur de chaque tran sistor est relié respectivement à un point de raccordement y21 pour le transistor TA, y22 pour le transistor TB ..., y25 pour le transistor TE, ces points étant délimités par un axe Y2.
Un ensemble connu de régulation de tension, formé d'une diode Zener DZ en série avec une résistance RE, est relié par ses extrémités à une source de tension continue, dont la pola rité positive prise comme potentiel de référence est reliée à la diode Zener et la polarité négative à la résistance RE; les émetteurs des transistors d'entrée TA à TE, ainsi que l'émet teur d'un transistor de sortie TS sont reliés au point commun à la diode Zener et à la résistance RE.
Le transistor de sortie TS a son collecteur relié à la borne de sortie S de l'installation et au circuit d'utilisation (non figuré sur le dessin). La jonction émetteur-base de ce transistor ainsi qu'un certain nombre de conducteurs unidirectionnels reliés en parallèle sur son circuit de base réunissent de façon perma nente les jeux de portes du premier groupe et les transistors d'entrée du second. La base du transistor TS est reliée, d'une part, au pôle positif de la source par une résistance Rb et, d'autre part, par la résistance Ra, à un nombre de circuits en parallèle égal au nombre des combinaisons possibles avec la code à contrôler, donc ici à dix circuits en parallèle pour un code 2 parmi 5 .
Ainsi, le circuit 1 comprend en série la diode D 1s et la résistance R1 dont une extrémité est reliée au pôle négatif de la source de tension, et l'autre extrémité est en point commun avec la cathode de la diode Dl s et avec les cathodes des portes P1p et P1s, la diode Dls étant orientée de façon à être passante pour le courant fourni par la source de tension connectée à la résistance R1, l'anode de cette diode étant connectée à la résistance Ra. Les autres circuits 2 à 10, comprenant les résistances R2 à R10 et les diodes D 2s à D10s, sont constitués de façon analogue.
On va maintenant donner le fonctionnement du dispositif lorsque celui-ci est câblé, comme le représente la fig. 1, en contrôleur de l'absence de 2 parmi 5 polarités. Le nombre de combinaisons possibles selon ce code est:
EMI0002.0000
Le tableau ci-dessous désigne horizontalement les cinq conducteurs d'entrée a2, b2, c2, d2 et e2 de la voie d'entrée 2 et verticalement les dix combinaisons possibles d'absence de signaux sur 2 parmi 5 de ces conducteurs.
EMI0002.0001
Entrées
<tb> a2 <SEP> b2 <SEP> c2 <SEP> d2 <SEP> e2
<tb> 10 <SEP> + <SEP> + <SEP> +
<tb> et On voit, par exemple que, pour la combinaison No 1, les conducteurs a2 et b2 ne sont pas marqués et que les conduc teurs c2, d2, e2 sont marqués par une polarité positive; que pour la combinaison No 2 les conducteurs a2 et c2 ne sont pas marqués que les conducteurs b2, d2 et e2 sont marqués par une polarité positive etc...
A l'état de repos du dispositif, les conducteurs d'entrée a1, b1, cl, dl, el de la voie 1 sont isolés tandis que les conduc teurs d'entrée a2, b2, c2, d2, e2 de la voie 2 reçoivent tous une polarité positive ou plus précisément le potentiel du pôle positif de la source de tension continue. Ces potentiels polari sent positivement, par rapport aux émetteurs et par les diodes Da à De passantes, les bases des transistors TA à TE qui restens ainsi bloqués, et de ce fait, les diodes Dlc, Dld, Dle à DlOa, D10b, D10c ne sont pas alimentées.
Les entrées de chaque première porte Plp à P10p reçoivent un potentiel positif par 2 parmi 5 conducteurs de la voie d'entrée 2 sur lesquelles elles sont reliées suivant les dix combinaisons diffé rentes mentionnées par le tableau précédent, et les diodes correspondantes Dla-Dlb à D10d-D10e sont passantes, un courant s'établissant par ces diodes et les résistances R1 à R10. Chaque point de sortie commun à chaque première et seconde porte des dix jeux de porte est ainsi porté pratique ment au potentiel positif des conducteurs d'entrée de la voie 2.
Les anodes et les cathodes des diodes D1s à D10s étant por tées au même potentiel positif, aucun courant ne les traverse et le transistor TS est bloqué, sa base, reliée au potentiel positif par la résistance Rb étant polarisée positivement par rapport à son émetteur. Considérons maintenant le cas où le groupe de signaux codés, correspondant à la combinaison No 1 du tableau ci- dessus, est reçu: les polarités positives disparaissent sur les conducteurs a2 et b2 et restent maintenues sur les conducteurs c2, d2, e2.
II est à noter que la connexion des entrées des dix pre mières portes P1p à PlOp sur les conducteurs d'entrée a2, b2, c2, d2, e2 est effectuée dans le même ordre que les absences de polarités données au tableau précédent en fonction des combinaisons 1 à 10, et que la connexion des entrées des dix secondes portes sur les conducteurs d'entrée al, b1, c1, d1, e1 est effectuée dans le même ordre que les polarités positives données audit tableau, en fonction des combinaisons 1 à 10. Ceci permet une reconstitution facile des premières et secondes portes P4 à P7 non représentées sur la figure.
La polarité positive étant maintenue sur les entrées c2, d2, e2, les points communs aux portes P2p et P2s, P3p et Pas, ... PlOp et PlOs et aux résistances R2 à R10 restent au potentiel positif de la source de tension, au moins une diode desdites premières portes étant reliée à une desdites entrées, et comme précédemment aucune diode D2s à D10s n'est traversée par un courant.
Par contre, la polarité positive étant supprimée sur les entrées a2, b2, aucun potentiel positif n'est amené par les diodes D1a et D1b au point commun à R1 et aux portes Plp et Pls; la suppression de la polarité positive sur a2 et b2 entraîne la polarisation négative des bases des transistors TA et TB, par rapport à leur émetteur et l'on voit d'après le tableau précédent que toutes les deuxièmes portes, à l'excep tion de la porte P1s sont reliées à au moins un des collecteurs des transistors TA ou TB, ces deuxièmes portes P2s à P10s ayant toutes leur point commun avec les premières portes correspondantes P2p à P1Op porté au potentiel positif de la source d'alimentation;
les collecteurs des transistors TA et TB où étant reliés aux portes P2s à P1Os par des diodes polarisées en inverse, il ne circule aucun courant dans lesdits collecteurs bien qu'un courant soit établi dans les jonctions émetteur-base de ces transistors.
Aucune tension positive n'apparaissant au point commun de RI, P1s et P1p par l'intermédiaire de l'une de ces portes, la diode Dl s dont l'anode est reliée par Ra et Rb à la polarité positive de la source de tension est passante et un courant s'établit dans le circuit suivant: polarité positive, résistances Rb et Ra, diode D1s, résistance RI, ce qui assure le déblocage du transistor TS.
La chute de tension, ainsi créée dans la résistance Rb, pola rise négativement la base du transistor TS par rapport à son émetteur; ce transistor devient conducteur et délivre un poten tiel positif en sortie S, ce potentiel indiquant que deux absences de polarité parmi cinq ont été effectives sur les entrées du dispositif.
Considérons maintenant le cas anormal où il n'y a dispari tion que d'une polarité, par exemple sur le conducteur a2, les quatre autres conducteurs b2, c2, d2, e2 étant marqués par une polarité positive.
Les polarités positives étant maintenues sur les entrées b2, c2, d2, e2, les points communs à toutes les premières et deuxièmes portes et aux résistances R1 à R10 restent au potentiel positif de la source de tension, au moins une diode de toutes les premières portes étant reliée aux entrées b2, c2, d2, e2, et aucune diode<B>Dl</B> s à D l Os n'est traversée par un courant. La base du transistor TA est polarisée négativement par rap port à son émetteur, mais tous les points communs aux pre mières et secondes portes étant au potentiel positif de la source de tension, le collecteur dudit transistor n'est parcouru par aucun courant, les diodes des portes P1s à P10s étant polari sées en inverse.
Aucune diode<B>Dl</B> s à D l Os n'étant traversée par un courant, la base du transistor de sortie TS reste polarisée positivement par rapport à son émetteur; ce transistor reste donc bloqué, et le point S reste au potentiel négatif indiquant ainsi que la condition m parmi n n'est par remplie sur les fils de la deuxième voie.
Si au contraire il y a disparition de trois polarités, par exemple, sur les conducteurs d'entrée a2, b2, c2, le tableau donné précédemment montre que les points communs aux portes Pop et Pas, P5p et P5s ... P10p et P10s restent au potentiel positif, puisque au moins une diode des premières portes est reliée à une des entrées d2, e2; aucun courant ne traverse les diodes Dos à D10s; les diodes des portes P1p, P2p, P3p ne transmettent aucun potentiel positif aux points com muns des portes P1p et P1s, P2p et P2s, P3p et Pas. La dispa- rition de la polarité positive sur les entrées a2, b2, c2, entraîne la polarisation négative des bases de TA, TB et TC, par rap port à leurs émetteurs.
Aucun courant en provenance de TA, TB ou TC ne passe à travers une diode des deuxièmes portes P4s à P1Os les cathodes de ces diodes étant à la polarité positive de la source de tension; par contre, les cathodes des diodes Dl c, D2b et D3a sont reliées à la polarité négative respectivement par les résistances R1, R2, R3 et un courant traverse les transistors TA, TB, TC ce qui porte les points communs aux portes Pls et Plp, P2s et P2p, Pas et P3p à un potentiel voisin de celui des émetteurs des transistors TA, TB, TC.
Le potentiel des cathodes des diodes Dls, D2s et Dis est légèrement inférieur au potentiel de leurs anodes et un faible courant circule dans chacune d'elles; les résistances Ra et Rb sont parcourues par le courant résultant de ces diodes mais le potentiel de la base du transistor TS, au point commun à Rb et Ra reste supérieur à celui de l'émetteur de TS et ce transistor reste bloqué, cet état confirmant que les absences de marquage ont été reçues de façon incorrecte sur les entrées du dispositif.
Dans le fonctionnement du dispositif en contrôleur de l'ab sence de 2 parmi 5 polarités tel qu'il vient d'être décrit, les liaisons entre les points x et y figurant sur les axes X1 et Yl d'une part, X2 et Y2 d'autre part, sont effectuées telles qu'elles sont représentées fig. 1.
En modifiant ces liaisons, le dispositif selon l'invention peut contrôler la présence de 2 parmi 5 polarités, cette seconde fonction étant décrite dans le brevet principal. Il suffit pour cela: - de relier les points x1 l à x15 de l'axe Xl respectivement aux points Y21 à Y25 de l'axe Y2.
- de relier les points y11 à y15 de l'axe Yl respectivement aux points x21 à x25 de l'axe X2.
- d'isoler les conducteurs d'entrée a2, b2, c2, d2, e2 de la voie VE2 et d'utiliser les conducteurs d'entrée al, b1, cl, dl, el de la voie VE1 pour recevoir les signaux du code 2 parmi 5.
On obtient ainsi un schéma analogue à celui du brevet prin cipal.
Les fig. 2a, 2b, 2c donnent différents modes de câblage pouvant être réalisés sur les broches de la partie femelle Cl d'un connecteur afin de permettre au dispositif, réalisé sous forme de carte de circuits imprimés composant la partie mâle C2 dudit connecteur, représentée fig. 3, de contrôler l'absence ou la présence de 2 parmi 5 polarités.
Dans les fig. 2a, 2b et 2c le connecteur femelle Cl comporte deux jeux de dix broches 1 à 10 et 11 à 20 déterminant vingt points de raccordement, ces broches correspondant dans l'ordre à celles du connecteur mâle C2 de la fig. 3.
Dans la fig. 2a, les broches impaires et paires consécutives, propres à chaque jeu de broches du connecteur femelle Cla, sont reliées entre elles par des liaisons de raccordement réunis sant ainsi les broches 1-2, 3-4, 5-6, 7-8, 9-10 et 11-12, 13 14, 15-16,17-18, l9-20. Par ailleurs, les conducteurs, a, b, c, d, e, de la voie de marquage VM sont reliés respectivement aux broches impaires 1, 3, 5, 7, 9 du premier jeu de broches.
Dans la fig. 2b, les raccordements effectués sur les broches du connecteur femelle Clb sont tels que les broches impaires du premier jeu de broches sont reliées respectivement aux broches paires consécutives dans l'ordre croissant du deuxième jeu de broche; de même, les broches paires du premier jeu sont reliées respectivement aux broches impaires consécutives, dans l'ordre croissant du deuxième jeu de broches. On obtient ainsi des liaisons réunissant, d'une part, les broches 1-l2, 3 14, 5-16, 7-18, 9-20 et, d'autre part, les broches 2-1l, 4-13, 6-15,8-17,10-19.
Par ailleurs, les fils a, b, c, d, e, de la voie de marquage VM sont reliés respectivement aux broches impaires 11, 13, 15, 17, 19 du second jeu de broches. Dans la fig. 2c, les contacts repos d'un relais d'aiguillage A1 commandé par un interrupteur K permettent au dispositif de contrôler l'absence de 2 parmi 5 polarités; les contacts travail de ce relais permettent le contrôle de la présence de 2 parmi 5 polarités.
Les raccordements effectués sur les broches du connecteur femelle C1c sont tels que les points de raccordement des bro ches 1-2 à 9-10 et 11-12 à 19-20 sont réunis par l'intermé diaire des positions de repos des contacts repos-travail ail à ai5 et ai6 à ail 0 du relais d'aiguillage, les lames de ces contacts étant reliées respectivement aux broches impaires et les contacts repos étant reliés respectivement aux broches paires. De plus, les points de raccordement des broches 1-12 à 9-12 et 2-11 à 10-19 sont réunis par l'intermédiaire des positions de travail des contacts repos-travail ail à ai5 et ai6 à ai10. En outre les conducteurs a, b, c, d, e de la voie de marquage VM sont reliés respectivement aux points de raccordement 1, 3, 5, 7, 9 des broches impaires du premier jeu de broches.
Dans la fig. 3, les points a2, b2, c2, d2, e2 sont raccordés respectivement aux points x11, x12, x13, x14, x15, ces derniers étant eux-mêmes reliés respectivement aux broches impaires 1, 3, 5, 7, 9, les liaisons a2-x1 1, b2-x12 ..., e2-x15 désignant les conducteurs d'entrée de la voie VE2.
De même, les points al, b1, c1, dl, el sont raccordés res pectivement aux points x21, x22, x23, x24, x25, ces derniers étant eux-mêmes reliés respectivement aux broches impaires 11, 13, 15, 17, 19, les liaisons a1-x21, b1-x22 ..., e1-x25 désignant les conducteurs d'entrée de la voie VE1.
Les points y1 1, y12, y13, y14, y15, respectivement issus des circuits de base des transistors d'entrée TA, TB, TC, TD, TE, comme indiqué fig. 1, sont respectivement reliés aux broches paires 2, 4, 6, 8, 10, du connecteur mâle C2.
Les points y21, y22, y23, y24, y25, respectivement issus des collecteurs desdits transistors, sont respectivement reliés aux broches paires 12, 14, 16, 18, 20 dudit connecteur.
Le connecteur femelle C1a étant embroché dans le connec teur mâle C2, on obtient en conséquence, d'une part, le rac cordement des fils a à e de la voie de marquage sur les points a2 à e2 des conducteurs d'entrée de la voie VE2 et, d'autre part, les raccordements de points x11-y21, x12-y12...x15- y15 et x21-y21, x22-y22 ... x25-y25 tels qu'ils apparaissent sur la fig. 1, le dispositif pouvant alors fonctionner en contrô leur de l'absence de 2 parmi 5 polarités.
Le connecteur femelle C1b étant embroché dans le connec teur mâle C2, on obtient en conséquence, le raccordement des fils a à e de la voie de marquage sur les points al à el des conducteurs d'entrée de la voie VEl, ainsi que, d'une part, les raccordements des points x11-y21, x12-y22, x13-y23, x14- y24, x15-y25 et d'autre part, les raccordements des points y 11-x21, y12-x22, y13-x23, y14-x24, y15-x25. En considé rant la fig. 1, on constate que les raccordements énumérés ci- dessus permettent de relier d'une part,
les conducteurs d'en trée de la voie 2 aux collecteurs des transistors d'entrée et, d'autre part, les conducteurs d'entrée de la voie 1 aux circuits de base de ces transistors. Cette disposition des circuits du dispositif correspond aux circuits du dispositif décrit dans le brevet principal et autorise, par conséquent, le dispositif selon la présente invention, à fonctionner en contrôleur de la pré sence de 2 parmi 5 polarités.
Le connecteur femelle Clc étant embroché dans le connec teur mâle C2 et le relais d'aiguillage étant au repos, interrup teur K ouvert, on obtient en conséquence des liaisons analo gues à celles décrites lorsque le connecteur femelle Cla est embroché sur le connecteur mâle C2 et le dispositif peut ainsi fonctionner en contrôleur de l'absence de 2 parmi 5 polarités.
Si le relais vient au travail, (interrupteur K fermé) les liai sons obtenues sont alors analogues à celles décrites lorsque le connecteur femelle Clb est embroché sur le connecteur mâle C2 et le dispositif est prêt pour fonctionner en contrôleur de la présence de 2 parmi 5 polarités.
Le tableau suivant indique les liaisons réalisées entre les points de raccordement d'une carte de circuits imprimés, selon que cette carte est embrochée sur un connecteur femelle câblé pour un fonctionnement du dispositif en contrôleur de l'ab sence ou de la présence de 2 parmi 5 polarités.
EMI0004.0015
La configuration des cartes de circuits imprimés et des éven tuels circuits annexés est donnée à titre d'exemples non limita tifs. C'est ainsi que les circuits d'aiguillage peuvent être réalisés par des moyens électroniques (commutation à transistors par exemple) sans pour autant que l'on sorte du domaine de l'in vention.
On notera que les différentes possibilités de raccordement sont réalisées uniquement sur les parties femelles des connec teurs afin que les cartes de circuits imprimés représentant les parties mâles des connecteurs puissent être fabriquées en grande série, ces cartes étant toutes semblables.
Les fig. 4a, 4b, 4c représentent le dispositif selon l'invention réalisé sous une autre forme, les parties mâle et femelle d'un connecteur comportant un nombre de broches supérieur à celui des broches des connecteurs décrits précédemment, les broches du connecteur mâle étant reliées respectivement à un nombre égal de points de raccordement présentés dans un ordre déterminé, certaines broches du connecteur femelle étant reliées entre elles par des liaisons fixées d'une façon définitive de manière que le changement de fonctionnement du dispositif (contrôle d'absence ou de présence de 2 parmi 5 polarités) soit rendu possible par un retournement de 180 degrés de la partie mâle ou femelle du connecteur.
La fig. 4a désigne le connecteur mâle C3, celui-ci compor tant cinq groupes de cinq broches numérotées de 1 à 25 et un nombre égal de points de raccordement les broches 1 à 5 du premier groupe de broches étant reliées respectivement aux points y11, x11, y21, x21, y11, les broches 6 à 10 du deuxième groupe étant reliées respectivement aux points y12, x12, y22, x22, y12 ..., les broches 21 à 25 du cinquième groupe étant respectivement reliées aux points y15, x15, y25, x25, y15. Les points y11 des broches 1 et 5 sont reliés en point commun par une liaison pouvant être soit extérieure aux circuits imprimés comme elle est représentée fig. 4a, soit comprise dans ces circuits; il en est de même pour les points y12 des broches 6 à 10, y13 des broches 11 à 15, etc.
La fig. 4b désigne le connecteur femelle C4, celui-ci com portant un nombre de broches égal à celui du connecteur mâle et ces broches étant disposées, de façon identique, par groupe de cinq et numérotées dans le même ordre que celui décrit précédemment. Des liaisons sont effectuées sur certaines bro ches du connecteur femelle, réunissant les broches 1-2, 3-4, 6-7, 8-9,11-12,13-14,16-17, 18-19, 21-22, 23-24. Les fils a, b, c, d, e, de la voie de marquage sont respectivement reliés, à raison d'un fil par groupe de broche, aux broches 2, 7, 12, 17 et 22 du connecteur femelle.
La fig. 4c désigne le même connecteur femelle dont les broches et les fils de la voie de marquage sont répertoriés et câblés de façon identique, ce connecteur ayant subi une rota tion de 180 degrés de sorte que l'orientation A1-B1 du connecteur femelle C4 représenté fig. 4b correspond à l'orien tation A2-B2 du connecteur mâle C3 représenté fig. 4a, tandis que l'orientation B1-A1 du même connecteur femelle repré senté fig. 4c est de sens inverse.
La partie femelle C4 représentée fig. 4b étant embrochée dans la même orientation que celle du connecteur mâle C3, les fils a, b, ... e de la voie de marquage sont raccordés respective ment aux points x11-y1 1, x12-y12, ... x15-y15 par les points <B>2-1,7-6</B> ... 22-21. On obtient également les liaisons des points de raccordement y21-x21, y22-x22 ... y25-x25 par les points respectifs 3-4, 8-9 ... 23-24; Ces liaisons des points de raccordement x et y énumérés ci-dessus sont celles représen tées fig. 1, les fils a à e de la voie de marquage étant assimilés aux conducteurs d'entrée a2 à e2. Le dispositif est de la sorte apte à fonctionner en contrôleur de l'absence de 2 parmi 5 polarités.
La même partie femelle C4 étant embrochée dans le sens indiqué fig. 4c, c'est-à-dire étant inversée par rapport au connecteur mâle C3, les fils a, b, ... e, de la voie de marquage sont raccordés successivement aux points x25-yl5, x24-y14, ... x21-yl 1, par les points 2-1, 7-6 ... 22-21 du connecteur femelle; on obtient également les liaisons des points de raccor dement y25-x15, y24-x14 ... y21-x11 par les points 3-4, 8-9, ... 23-24 de ce connecteur.
Il est à noter que les liaisons des points de raccordement x et y énumérés ci-dessus sont celles obtenues par embrochage des connecteurs C1b et C2 repré sentés respectivement fig. 2b et fig. 3, à ceci près que les fils a à e sont permutés, le fil a (fig. 4c) jouant le rôle du fil e (fig. 2b), le fil b (fig. 4c) jouant le rôle du fil d (fig. 2b), ... etc.
Cette permutation n'affecte en rien le fonctionnement du dispositif qui est ainsi apte à fonctionner en contrôleur de la présence de 2 parmi 5 polarités, les fils a à e de la voie de marquage étant assimilés aux conducteurs d'entrée al à el Bien entendu, on ne sortirait pas du domaine de l'invention en utilisant des transistors de type NPN opposé à celui indiqué sur la fig. 1; il suffirait alors d'inverser la polarité de la source d'alimentation ainsi que le signe des polarités reçues sur les conducteurs d'entrée et d'orienter convenablement les diodes pour rétablir le fonctionnement correct.
The main patent relates to an electronic device usable in telecommunications for the control of a code m among n whose elements are differentiated by the presence or the absence of a predetermined polarity, m being the number of elements affected by this polarity, comprising: n input conductors each receiving a different one of said signals;
n input transistors each having a control electrode, an output electrode and a common electrode, said control electrode being connected by one of n first unidirectional connecting means to a corresponding one of said conductors; said n transistors being, in the rest state, biased by a DC voltage source, so as to be conductive when no signal is applied to their control electrode, and to become non-conductive when a signal of polarity data is applied to this same control electrode, characterized by N sets of two gates, N being the number of different combinations m among n possible,
each comprising a first gate with m inputs connected respectively to corresponding m of the output electrodes of said transistors according to a different combination for each of said sets as well as a second gate with (nm) inputs respectively connected to (nm) of said conductors chosen by said n conductors, so that said m output electrodes do not belong to transistors having their control electrode connected to one of said (nm) conductors by said first unidirectional connection means; said first and second doors having in each of said sets a common exit point, and said first door being hand held in the idle state:
by a common output transistor blocked in the idle state and having a control electrode, an output electrode and a common electrode, the latter control electrode being connected through a resistor and by each of N second connection means unidirectional respectively at each of said exit points of said sets; and by a user circuit connected to the output electrode of said common output transistor.
The present invention relates to a device for controlling a group of binary signals coded according to a code m out of n, according to the claim of the main patent, characterized in that it comprises a second channel for the signals formed by the n conductors of connection between the output electrodes of the transistors and the inputs of the first gates each connected to a signal input, that each of the n conductors of each channel is connected to a connection point which gives 2n connection points for the two channels, separate from the inputs, that each circuit of the n collectors and the n bases of the n input transistors is connected to a connection point, which gives n connection point for the collectors and n connection point for the bases,
the 2n channel connection points being connected by 2n disconnectable links to the 2n transistor connection points, the connectors being constructed so as to be able to make two different circuits, one allowing the presence of m signals among n to be checked , the other checking for the absence of m signals among n.
While the main patent describes a device making it possible only to check the presence of a number m of binary signals applied, according to a code m among n on m of its n inputs, the device according to the present invention makes it possible to check either the presence , or the absence of m signals among n, the adaptation of the device to one or the other of these two functions being carried out by an appropriate connection or switching system.
This adaptation is particularly flexible and easy to perform because it does not require any modification of the constituent elements of the device: consequently, the structure of this device remains identical regardless of the control mode (presence or absence) of m signals among n for which it is intended, the constituent elements of the device which are grouped in sets which can be associated differently.
The object of the invention is a means of verifying that, in a first case of assembly of these groups of constituent elements, there are, in a first form of code combination received, m elementary signals without polarity and (nm) signals having one polarity, and that, in a second case of assembling these same groups, there are, in a second form of code combination received, m elementary signals with polarity and (nm) elementary signals without polarity.
The characteristics and advantages of the invention will become apparent from the following detailed description of embodiments of the invention given solely by way of nonlimiting examples, and, with the aid of the accompanying drawings, in the which: the fia. 1 shows an embodiment diagram of a device according to the invention applied to a 2 out of 5 code, the links being established to check the absence of 2 out of 5 polarity.
the fia. 2a shows the female part of a connector for putting the device of the fia. 1 to check for the absence of 2 out of 5 polarities.
the fia. 2b shows the female part of a connector for putting the device of the fia. 1 to check for the presence of 2 out of 5 polarities.
the fia. 2c represents an assembly of the female part of a connector and the contacts of a switching relay allowing the device to control either the presence or the absence of 2 out of 5 polarities.
the fia. 3 shows the male part of a connector, the female part of which is shown in one of the fia. 2a, 2b or 2c. the fia. 4a shows the male part of a connector allows both the device of the fia. 1 to control either the presence so; ' the absence of 2 out of 5 polarities.
the fia. 4b represents (opposite the male part of the fia. 4a), the female part of a connector allowing the device of the fia. 1 to check for the absence of 2 out of 5 polarities. the fia. 4c represents opposite the male part of the fia. 4a, the female part of a connector as shown fia. 4b. said female part having undergone a 180 degree reversal in order to allow the device of the fia. 1 to control the presence of 2 out of 5 polarities; The device shown fia. 1, is composed of two groups of constituent elements which can be assembled differently.
The first group includes, on the one hand, two input channels VE1 and VE2 each having five input conductors, a1, b1, cl, dl, el for channel 1, a2, b2, d2, e2 for channel 2 and, on the other hand, ten sets of two diode gates, the first gates Plp to PlOp of each of the ten sets each comprising two inputs, these inputs being linked, according to a 2 out of 5 combination specific to each first door, with two conductors of the input channel VE2, the second gates Pls to PlOs of each of the ten sets each comprising three inputs, these inputs being connected,
according to a combination complementary to that of a first door of the same rank, with three conductors of input channel VE1.
The inputs of the first gates are formed by the anodes of diodes such as Dla and Dlb for the gate Plp, D2a and D2c for the gate P2p ...
, D10d and D10e for the gate P1 0p, the cathodes of the diodes of each of the first gates being united, for each set of gates, at a point common to the cathodes of the diodes of each of the corresponding second gates such as Dlc, Dld, Dle for the gate Pls, such as D2b, D2d, D2e for the gate P2s ... and such as Dl Oa, D10b, D10c for the gate P1 0s, the inputs of the second gates being formed by the anodes of said diodes.
The input conductors of track VE2 are delimited, along an axis X1, by connection points such as X11 for conductor a2, x12 for conductor b2 ... X15 for conductor e2. The input conductors of track VE1 are delimited, along an axis X2, by connection points such as X21 for conductor a1, X22 for conductor b1 ... X25 for conductor el.
The second group includes five input transistors TA, TB, TC, TD, TE of PNP type, the base of each transistor being connected in common point, on the one hand, at the end of a resistance which is specific to them. , Rba for transistor TA, Rbb for transistor TB ..., Rbe for transistor TE, the opposite end of which is connected to the negative polarity of the bias source, on the other hand, to the cathode of a diode Da for the transistor TA, Db for the transistor TB ..., De for the transistor TE, the anode of each of these diodes being respectively connected to a connection point y1 l for the diode Da, y12 for the diode Db ..., y15 for the diode De, these points being delimited by an axis Yl.
The collector of each transistor is respectively connected to a connection point y21 for the transistor TA, y22 for the transistor TB ..., y25 for the transistor TE, these points being delimited by an axis Y2.
A known voltage regulation assembly, formed of a Zener diode DZ in series with a resistor RE, is connected by its ends to a DC voltage source, the positive polarity of which taken as reference potential is connected to the Zener diode and negative polarity to resistor RE; the emitters of the input transistors TA to TE, as well as the emitter of an output transistor TS are connected to the point common to the Zener diode and to the resistor RE.
The output transistor TS has its collector connected to the output terminal S of the installation and to the user circuit (not shown in the drawing). The emitter-base junction of this transistor as well as a certain number of unidirectional conductors connected in parallel on its base circuit permanently join the sets of gates of the first group and the input transistors of the second. The base of transistor TS is connected, on the one hand, to the positive pole of the source by a resistor Rb and, on the other hand, by the resistor Ra, to a number of circuits in parallel equal to the number of possible combinations with the code to be checked, so here with ten circuits in parallel for a 2 out of 5 code.
Thus, circuit 1 comprises in series diode D 1s and resistor R1, one end of which is connected to the negative pole of the voltage source, and the other end is in common with the cathode of diode Dl s and with the cathodes of the gates P1p and P1s, the diode Dls being oriented so as to be conductive for the current supplied by the voltage source connected to the resistor R1, the anode of this diode being connected to the resistor Ra. The other circuits 2 to 10, comprising the resistors R2 to R10 and the diodes D 2s to D10s, are constructed in a similar fashion.
The operation of the device will now be given when the latter is wired, as shown in FIG. 1, controlling the absence of 2 out of 5 polarities. The number of possible combinations according to this code is:
EMI0002.0000
The table below indicates horizontally the five input conductors a2, b2, c2, d2 and e2 of input channel 2 and vertically the ten possible combinations of absence of signals on 2 out of 5 of these conductors.
EMI0002.0001
Entries
<tb> a2 <SEP> b2 <SEP> c2 <SEP> d2 <SEP> e2
<tb> 10 <SEP> + <SEP> + <SEP> +
<tb> and We see, for example, that, for combination No 1, the conductors a2 and b2 are not marked and that the conductors c2, d2, e2 are marked with a positive polarity; that for combination No 2 the conductors a2 and c2 are not marked that the conductors b2, d2 and e2 are marked by a positive polarity etc ...
In the idle state of the device, the input conductors a1, b1, cl, dl, el of channel 1 are isolated while the input conductors a2, b2, c2, d2, e2 of channel 2 all receive a positive polarity or more precisely the potential of the positive pole of the source of direct voltage. These polarized potentials feel positively, with respect to the emitters and by the diodes Da to De passants, the bases of the transistors TA to TE which thus remain blocked, and therefore, the diodes Dlc, Dld, Dle to DlOa, D10b, D10c do not are not powered.
The inputs of each first gate Plp to P10p receive a positive potential by 2 among 5 conductors of the input channel 2 on which they are connected according to the ten different combinations mentioned by the preceding table, and the corresponding diodes Dla-Dlb to D10d-D10e are conducting, a current being established by these diodes and the resistors R1 to R10. Each output point common to each first and second gate of the ten sets of gate is thus brought practically to the positive potential of the input conductors of channel 2.
The anodes and the cathodes of the diodes D1s to D10s being brought to the same positive potential, no current passes through them and the transistor TS is blocked, its base, connected to the positive potential by the resistor Rb being positively biased with respect to its emitter. Let us now consider the case where the group of coded signals, corresponding to the combination No. 1 of the table above, is received: the positive polarities disappear on the conductors a2 and b2 and remain maintained on the conductors c2, d2, e2.
It should be noted that the connection of the inputs of the first ten gates P1p to PlOp on the input conductors a2, b2, c2, d2, e2 is carried out in the same order as the absence of polarities given in the preceding table according to the combinations 1 to 10, and that the connection of the inputs of the ten second gates to the input conductors a1, b1, c1, d1, e1 is carried out in the same order as the positive polarities given in said table, according to the combinations 1 to 10. This allows easy reconstitution of the first and second gates P4 to P7 not shown in the figure.
The positive polarity being maintained on the inputs c2, d2, e2, the points common to the gates P2p and P2s, P3p and Pas, ... PlOp and PlOs and to the resistors R2 to R10 remain at the positive potential of the voltage source, at the at least one diode of said first gates being connected to one of said inputs, and as previously no diode D2s to D10s is crossed by a current.
On the other hand, the positive polarity being removed on the inputs a2, b2, no positive potential is brought by the diodes D1a and D1b to the point common to R1 and to the gates Plp and Pls; the removal of the positive polarity on a2 and b2 leads to the negative polarization of the bases of the transistors TA and TB, with respect to their emitter and it can be seen from the preceding table that all the second gates, with the exception of the gate P1s are connected to at least one of the collectors of the transistors TA or TB, these second gates P2s to P10s all having their point in common with the corresponding first gates P2p to P1Op brought to the positive potential of the power source;
the collectors of transistors TA and TB where being connected to the gates P2s to P10s by reverse biased diodes, no current flows in said collectors although a current is established in the emitter-base junctions of these transistors.
No positive voltage appearing at the common point of RI, P1s and P1p via one of these gates, the diode Dl s whose anode is connected by Ra and Rb to the positive polarity of the voltage source is on and a current is established in the following circuit: positive polarity, resistors Rb and Ra, diode D1s, resistor RI, which unblocks transistor TS.
The voltage drop thus created in resistor Rb negatively polishes the base of transistor TS with respect to its emitter; this transistor becomes conductive and delivers a positive potential at output S, this potential indicating that two polarity absences out of five have been effective on the inputs of the device.
Let us now consider the abnormal case where there is only one polarity disappearance, for example on the conductor a2, the four other conductors b2, c2, d2, e2 being marked by a positive polarity.
The positive polarities being maintained on the inputs b2, c2, d2, e2, the points common to all the first and second gates and to the resistors R1 to R10 remain at the positive potential of the voltage source, at least one diode of all the first gates being connected to inputs b2, c2, d2, e2, and no diode <B> Dl </B> s to D l Os is crossed by a current. The base of transistor TA is negatively biased with respect to its emitter, but all the points common to the first and second gates being at the positive potential of the voltage source, the collector of said transistor is not traversed by any current, the diodes gates P1s to P10s being reverse polarized.
No diode <B> Dl </B> s to Dl Os being crossed by a current, the base of the output transistor TS remains positively polarized with respect to its emitter; this transistor therefore remains blocked, and the point S remains at negative potential thus indicating that the condition m among n is not fulfilled on the wires of the second channel.
If on the contrary there is disappearance of three polarities, for example, on the input conductors a2, b2, c2, the table given previously shows that the points common to the doors Pop and Pas, P5p and P5s ... P10p and P10s remain at positive potential, since at least one diode of the first gates is connected to one of the inputs d2, e2; no current crosses the diodes Dos at D10s; the diodes of the gates P1p, P2p, P3p do not transmit any positive potential to the common points of the gates P1p and P1s, P2p and P2s, P3p and Pas. The disappearance of the positive polarity on the inputs a2, b2, c2, leads to the negative polarization of the bases of TA, TB and TC, with respect to their emitters.
No current coming from TA, TB or TC passes through a diode of the second gates P4s to P10s the cathodes of these diodes being at the positive polarity of the voltage source; on the other hand, the cathodes of the diodes Dl c, D2b and D3a are connected to the negative polarity respectively by the resistors R1, R2, R3 and a current flows through the transistors TA, TB, TC which carries the points common to the gates Pls and Plp , P2s and P2p, Pas and P3p at a potential close to that of the emitters of the transistors TA, TB, TC.
The potential of the cathodes of diodes Dls, D2s and Dis is slightly less than the potential of their anodes and a low current flows in each of them; the resistances Ra and Rb are traversed by the current resulting from these diodes but the potential of the base of the transistor TS, at the point common to Rb and Ra remains higher than that of the emitter of TS and this transistor remains blocked, this state confirming that the missing markings were incorrectly received on the device inputs.
In the operation of the device as a controller for the absence of 2 out of 5 polarities as has just been described, the links between the points x and y appearing on the axes X1 and Yl on the one hand, X2 and Y2 on the other hand, are performed as shown in fig. 1.
By modifying these connections, the device according to the invention can control the presence of 2 out of 5 polarities, this second function being described in the main patent. It suffices for this: - to connect the points x1 l to x15 of the axis Xl respectively to the points Y21 to Y25 of the axis Y2.
- to connect the points y11 to y15 of the axis Yl respectively to the points x21 to x25 of the axis X2.
- isolate the input conductors a2, b2, c2, d2, e2 of the VE2 channel and use the input conductors al, b1, cl, dl, el of the VE1 channel to receive the code signals 2 of 5.
A diagram similar to that of the main patent is thus obtained.
Figs. 2a, 2b, 2c give different wiring methods that can be produced on the pins of the female part C1 of a connector in order to enable the device, produced in the form of a printed circuit board making up the male part C2 of said connector, shown in FIG. 3, to check the absence or the presence of 2 out of 5 polarities.
In fig. 2a, 2b and 2c the female connector C1 comprises two sets of ten pins 1 to 10 and 11 to 20 determining twenty connection points, these pins corresponding in order to those of the male connector C2 of FIG. 3.
In fig. 2a, the odd and consecutive even-numbered pins, specific to each set of pins of the Cla female connector, are interconnected by connecting links together thus forming pins 1-2, 3-4, 5-6, 7-8, 9-10 and 11-12, 13 14, 15-16,17-18, l9-20. Furthermore, the conductors, a, b, c, d, e, of the marking path VM are respectively connected to the odd pins 1, 3, 5, 7, 9 of the first set of pins.
In fig. 2b, the connections made on the pins of the female connector C1b are such that the odd pins of the first set of pins are respectively connected to consecutive even pins in ascending order of the second set of pins; likewise, the even pins of the first set are respectively connected to consecutive odd pins, in ascending order of the second set of pins. We thus obtain links bringing together, on the one hand, pins 1-l2, 3 14, 5-16, 7-18, 9-20 and, on the other hand, pins 2-1l, 4-13, 6 -15.8-17.10-19.
Furthermore, the wires a, b, c, d, e, of the marking channel VM are respectively connected to the odd pins 11, 13, 15, 17, 19 of the second set of pins. In fig. 2c, the rest contacts of a routing relay A1 controlled by a switch K allow the device to check the absence of 2 out of 5 polarities; the NO contacts of this relay allow the presence of 2 out of 5 polarities to be checked.
The connections made on the pins of the female connector C1c are such that the connection points of pins 1-2 to 9-10 and 11-12 to 19-20 are joined together through the rest positions of the rest contacts. work ail to ai5 and ai6 to ail 0 of the switching relay, the blades of these contacts being connected respectively to the odd pins and the rest contacts being respectively connected to the even pins. In addition, the connection points of pins 1-12 to 9-12 and 2-11 to 10-19 are joined together through the working positions of the rest-working contacts ail to ai5 and ai6 to ai10. In addition, the conductors a, b, c, d, e of the marking path VM are respectively connected to the connection points 1, 3, 5, 7, 9 of the odd-numbered pins of the first set of pins.
In fig. 3, points a2, b2, c2, d2, e2 are connected respectively to points x11, x12, x13, x14, x15, the latter themselves being connected respectively to odd pins 1, 3, 5, 7, 9, links a2-x1 1, b2-x12 ..., e2-x15 designating the input conductors of channel VE2.
Likewise, points al, b1, c1, dl, el are connected respectively to points x21, x22, x23, x24, x25, the latter themselves being respectively connected to odd pins 11, 13, 15, 17, 19 , links a1-x21, b1-x22 ..., e1-x25 designating the input conductors of channel VE1.
The points y1 1, y12, y13, y14, y15, respectively coming from the base circuits of the input transistors TA, TB, TC, TD, TE, as indicated in fig. 1, are respectively connected to the even pins 2, 4, 6, 8, 10, of the male connector C2.
The points y21, y22, y23, y24, y25, respectively coming from the collectors of said transistors, are respectively connected to the even pins 12, 14, 16, 18, 20 of said connector.
The female connector C1a being plugged into the male connector C2, we therefore obtain, on the one hand, the connection of the wires a to e of the marking channel on points a2 to e2 of the input conductors of the channel. VE2 and, on the other hand, the point connections x11-y21, x12-y12 ... x15- y15 and x21-y21, x22-y22 ... x25-y25 as they appear in fig. 1, the device then being able to operate by controlling the absence of 2 out of 5 polarities.
The female connector C1b being plugged into the male connector C2, one obtains consequently, the connection of the wires a to e of the marking channel on the points al to el of the input conductors of the channel VEl, as well as, d '' on the one hand, the connections of points x11-y21, x12-y22, x13-y23, x14- y24, x15-y25 and on the other hand, the connections of points y 11-x21, y12-x22, y13-x23, y14-x24, y15-x25. Considering fig. 1, it can be seen that the connections listed above make it possible to connect, on the one hand,
the input conductors of channel 2 to the collectors of the input transistors and, on the other hand, the input conductors of channel 1 to the base circuits of these transistors. This arrangement of the circuits of the device corresponds to the circuits of the device described in the main patent and therefore allows the device according to the present invention to operate as a controller for the presence of 2 out of 5 polarities.
The female connector Clc being plugged into the male connector C2 and the switching relay being at rest, switch K open, connections analogous to those described are obtained as a result when the female connector Cla is plugged into the male connector C2 and the device can thus operate as a controller for the absence of 2 out of 5 polarities.
If the relay comes to work, (switch K closed) the links obtained are then similar to those described when the female connector Clb is plugged into the male connector C2 and the device is ready to operate as a check for the presence of 2 out of 5 polarities.
The following table shows the connections made between the connection points of a printed circuit board, depending on whether this board is plugged into a wired female connector for operation of the device as a check for the absence or presence of 2 among 5 polarities.
EMI0004.0015
The configuration of the printed circuit boards and any attached circuits is given by way of nonlimiting examples. It is in this way that the switching circuits can be produced by electronic means (switching with transistors for example) without departing from the scope of the invention.
It will be noted that the different connection possibilities are made only on the female parts of the connectors so that the printed circuit boards representing the male parts of the connectors can be mass-produced, these cards all being similar.
Figs. 4a, 4b, 4c show the device according to the invention produced in another form, the male and female parts of a connector comprising a number of pins greater than that of the pins of the connectors described above, the pins of the male connector being respectively connected to an equal number of connection points presented in a determined order, certain pins of the female connector being interconnected by links fixed in a definitive manner so that the change in operation of the device (check for the absence or presence of 2 of 5 polarities) is made possible by turning the male or female part of the connector 180 degrees.
Fig. 4a designates the male connector C3, this one comprising five groups of five pins numbered from 1 to 25 and an equal number of connection points pins 1 to 5 of the first group of pins being respectively connected to points y11, x11, y21 , x21, y11, pins 6 to 10 of the second group being respectively connected to points y12, x12, y22, x22, y12 ..., pins 21 to 25 of the fifth group being respectively connected to points y15, x15, y25, x25, y15. The points y11 of pins 1 and 5 are connected in common by a connection which can either be external to the printed circuits as shown in FIG. 4a, or included in these circuits; the same goes for points y12 of pins 6 to 10, y13 of pins 11 to 15, etc.
Fig. 4b designates the female connector C4, the latter having a number of pins equal to that of the male connector and these pins being arranged, identically, in groups of five and numbered in the same order as that described above. Links are made on certain pins of the female connector, bringing together pins 1-2, 3-4, 6-7, 8-9,11-12,13-14,16-17, 18-19, 21-22 , 23-24. The wires a, b, c, d, e, of the marking channel are respectively connected, at the rate of one wire per group of pins, to pins 2, 7, 12, 17 and 22 of the female connector.
Fig. 4c designates the same female connector whose pins and wires of the marking channel are listed and wired identically, this connector having undergone a 180 degree rotation so that the A1-B1 orientation of the female connector C4 shown in fig. . 4b corresponds to the orientation A2-B2 of the male connector C3 shown in fig. 4a, while the B1-A1 orientation of the same female connector shown in fig. 4c is the reverse.
The female part C4 shown in fig. 4b being plugged in in the same orientation as that of the male connector C3, the wires a, b, ... e of the marking channel are connected respectively to points x11-y1 1, x12-y12, ... x15-y15 by the points <B> 2-1,7-6 </B> ... 22-21. We also obtain the connections of the connection points y21-x21, y22-x22 ... y25-x25 by the respective points 3-4, 8-9 ... 23-24; These connections of the x and y connection points listed above are those shown in fig. 1, the wires a to e of the marking channel being assimilated to the input conductors a2 to e2. The device is thus able to operate as a controller for the absence of 2 out of 5 polarities.
The same female part C4 being plugged in in the direction shown in fig. 4c, that is to say being reversed with respect to the male connector C3, the wires a, b, ... e, of the marking channel are successively connected to points x25-yl5, x24-y14, ... x21-yl 1, via points 2-1, 7-6 ... 22-21 of the female connector; the connections of the connection points y25-x15, y24-x14 ... y21-x11 are also obtained via points 3-4, 8-9, ... 23-24 of this connector.
It should be noted that the connections of the connection points x and y listed above are those obtained by plugging in the connectors C1b and C2 shown respectively in fig. 2b and fig. 3, except that the wires a to e are swapped, the wire a (fig. 4c) playing the role of the wire e (fig. 2b), the wire b (fig. 4c) playing the role of the wire d (fig. . 2b), ... etc.
This permutation in no way affects the operation of the device which is thus able to operate as a check for the presence of 2 out of 5 polarities, the wires a to e of the marking channel being assimilated to the input conductors al to el Of course , it would not be departing from the scope of the invention to use transistors of the NPN type opposite to that indicated in FIG. 1; it would then be sufficient to reverse the polarity of the power source as well as the sign of the polarities received on the input conductors and to orient the diodes appropriately to restore correct operation.