Appareil de commutation électronique pour appliquer un courant à au moins un conducteur
dans l'un ou l'autre sens et utilesation de cet appareil
La présente invention a pour objet un appareil de commutation électronique pour appliquer un courant à au moins un conducteur dans l'un ou l'autre sens, lequel appareil comprend une première et une seconde bornes de source pour effectuer la liaison aux pôles positif et négatif d'une source de puissance électrique et une troisième borne pour effectuer une liaison à un point de la source de potentiel intermédiaire à ceux desdits pôles et plusieurs dispositifs de commutation.
Le but de l'invention est l'établissement d'un gppa- reil capable d'améliorer la vitesse de commutation, tout en diminuant la puissance dissipée moyenne.
Selon l'invention l'appareil est caractérisé en ce qu'il comprend au moins quatre dispositifs de commutation à semi-conducteurs pour relier de façon sélective le conducteur aux pôles de la source, chacun de ces dispositifs comprenant une borne connectée en série avec l'une des extrémités du conducteur, une autre borne connectée en série à l'une ou l'autre des bornes de source et une troisième borne à laquelle un signal de commande de commutation est destiné à être appliqué, en ce que le premier dispositif de commutation est connecté de manière à établir, lorsqu'il est enclenché, un courant allant de la première borne de source à une première extrémité du conducteur, le second dispositif de commutation de manière à établir, lorsqu'il est enclenché, un courant allant de ladite première extrémité du conducteur à la seconde borne de source, le troisième dispositif de manière à établir,
lorsqu'il est enclenché, un courant allant de la seconde extrémité du conducteur à la seconde borne de source, et le quatrième dispositif de manière à établir, lorsqu'il est enclenché, un courant allant de ladite première borne de source à ladite seconde extrémité du conducteur, en ce que des moyens limiteurs de courant sont branchés en série, entre ladite première borne de source et les dispositifs de commutation associés, et en ce qu'un écrêteur de tension est relié entre ladite troisième borne et les moyens limiteurs de courant afin d'empêcher à la tension appliquée au conducteur par les moyens limiteurs de cournat, de dépasser une valeur déterminée.
L'invention a aussi pour objet une utilisation de cet appareil pour l'enregistrement et la lecture d'informationes binaires dans une mémoire magnétique, dans laquelle cet appareil connecte de façon sélective l'un de plusieurs conducteurs auxdits bornes de source, qui est caractérisée en ce que lesdits conducteurs sont couplés électromagnétiquement à plusieurs éléments d'emmagasinage de la mémoire.
Le dessin représente, à titre d'exemple, une forme d'exécution de l'appareil.
La fig. 1 est un schéma-bloc d'un ordinateur numérique.
La fig. 2 est un schéma de l'appareil.
La fig. 1 est un schéma-bloc d'un ordinateur numérique conventionnel. Un bloc de programme 10 constitue les moyens d'entrée permettant la programmation.
Une unité de réglage et de commande 11, un registre d'adresses 12, et un registre d'information 13 reçoivent tous des instructions de programme, c'est-à-dire des signaux de commande. Une mémoire à accès rapide, est représentée en 15 dans son ensemble par plusieurs blocs disposés dans un cadre en traits interrompus. La mémoire 15 représente l'une d'un grand nombre d'unités communes et fondamentalement identiques, qui sont actionnées en coopération avec les mêmes unités de réglage, d'adresses et d'informations.
La mémoire 15 comprend une ou plusieurs matrices 16 et des unités de sélection et d'excitation 18 et 20.
Chaque matrice de mémoire comprend généralement plusieurs milliers d'éléments de commutation binaires, tels que des noyaux magnétiques. les noyaux sont enfilés dans une matrice de fils conducteurs appelés lignes. Un noyau donné est sélecté en appliquant un courant d'excitation à deux lignes, qui toutes les deux sont enfilées dans le noyau, c'est-à-dire ont des enroule ments sur le noyau. Le courant est appliqué dans un sens pour une opération d'écriture et en sens inverse pour une opération de lecture. Des réseaux d'isolation de lignes 17 et 19, construits par exemple sous forme de réseaux conventionnels à deux diodes par ligne, permettent une simplification de l'installation en limitant le passage du courant dans une seule voie pour effectuer à la fois les opérations de lecture et d'écriture.
Le courant est appliqué aux lignes par des commutateurs d'excitation qui à leur tour sont commandés par le circuit de décodage. Le courant est appliqué à l'une des lignes par une unité de décodage, de sélection et d'excitation Y 20.
Le seul caractère de la fig. 1 qui la différencie des ordinateurs conventionnels est la position de la ligne en trait interrompu définissant la mémoire 15.
Conformément à l'un des caractères de la forme d'exécution décrite, toutes les fonctions indiquées dans la mémoire 15 peuvent être effectuées avec des circuits construits presque entièrement sous forme de circuits intégrés et qui peuvent par conséquent être assemblés dans un boîtier très petit, et même, si on le désire, sur une même carte portant un réseau de noyaux. Cette construction permet de constituer la matrice de mémoire 16, par plusierus panneaux de noyaux magnétiques, les noyaux dans chacun des panneaux étant enfilés par les lignes X et Y sous forme d'une configuration rectangulaire de rangées et colonnes respectivement.
Le schéma-bloc de la fig. 1, représente une mémoire du type 21/2 D . A titre de comparaison une mémoire à noyaux utilisée couramment au début était du type 3 D , chaque noyau portant quatre enroulements, soit un enroulement X, un enroulement Y, un enroulement d'inhibition et un enroulement capteur. Dans une mémoire du type 21/2 D , le nombre des enroulements est réduit à trois, ceci en supprimant l'enroulement d'inhibition et en intégrant la fonction d'inhibition à la logique d'entrée des lignes Y. Dans la fig. 1 ceci est représenté par l'unité d'entrée 20 reliée à la sortie du registre d'information 13.
Toutefois, les circuits de décodage, de sélection et d'excitation peuvent être utilisés aussi bien dans les mémoires du type 3 D et autres types.
Les interconnexions entre les registres 12 et 13, l'unité 11, et la mémoire 15 ne sont pas décrites en détail; les unités de programmage, de registres et de réglage ne sont pas décrites non plus étant donné que l'on peut utiliser différents types conventionnels.
La fig. 2 est une vue schématique partielle de la mémoire 15, qui représente quelques lignes de matrice 24 pour l'un des axes, les éléments de mémoire magnétiques 22 étant représentés par des traits courts transversaux sur une ligne de matrice 21. I1 est clair qu'en pratique un mémoire peut comprendre beaucoup plus de lignes et que chaque ligne est enfilée dans plusieurs éléments d'emmagasinage. Le nombre d'éléments d'emmagasinage peut se monter à plus d'un millier par ligne.
L'une des extrémités de chaque ligne 24 est reliée, par l'intermédiaire d'une diode de séparation, a un transistor de commutation et par une autre diode de séparation, à un transistor de mise à la masse. Par exemple, l'une des extrémités de la ligne 21 est branchée, par une diode de séparation 23, à un transistor de commutation 25 et par une diode de séparation 26, à un transistor de mise à la masse 27. I1 est clair que tous les transistors 25 et 27 travaillent en commutation. Les termes de commutation et de mise à la masse sont choisis arbitrairement pour différencier les différents niveaux de potentiel. Le transistor de mise à la masse provoque l'application d'un potentiel de masse commun servant de référence.
Le potentiel de commutation provoque l'application d'un potentiel qui est représenté comme étant positif et qui est différent du potentiel de masse.
Les diodes de séparation 23 et 26 sont constituées par un bloc monolithe plat 28. c'est-à-dire que ces diodes peuvent être fabriquées sur un seul bloc en matériau semi-conducteur et le bloc logé dans un boîtier plat conventionnel. Dans la forme d'exécution représentée, ce boîtier plat 28 renferme seize diodes reliées à huit lignes de matrice. Les transistors de commutation 25 et de mise à la masse 27 sont également constitués par un bloc monolithe 30 comprenant également un autre transistor de commutations 25 et un autre transistor de mise à la masse 127. Le bloc monolithe 30 comprend également un circuit de décodage non représenté.
On voit à la fig. 2, que les lignes 24 sont chacune également connectées, à l'autre extrémité, à un autre transistor de commutation et de mise à la masse. Par exemple la ligne supérieure 21 est connectée à un transistor de mise à la masse 31 et, par une diode 32, à un transistor de commutation 33. Le transistor de mise à la masse 31 et le transistor de commutation 33 sont formés dans un bloc monolithe 35 identique au bloc 30.
La diode 32 sert à protéger la jonction base-émetteur du transistor 33 contre les tensions inverses pouvant entrai- ner le claquage. Les diodes intégrées 23 remplissent cette fonction relativement au transistor de commutation 25. La diode 32 est de préférence constituée par un élément discret, étant donné que son intégration dans le bloc 35 augmenterait sensiblement la dissipation thermique requise pour le bloc.
Le reste du circuit de la figure 2 n'est qu'une répétition de ce qui a été décrit, à l'exception de la source d'alimentation représentée au haut de la figure et qui sera décrite maintenant.
Pour pouvoir tirer un courant déterminé, sensiblement indépendant de l'impédance de la mémoire, il est généralement indiqué d'actionner une matrice de mémoire magnétique à partir d'une source à courant constant ou du moins à partir d'une source présentant un certain réglage en courant. Ceci est généralement obtenu en utilisant une tension supérieure à celle qui est nécessaire, en série avec une résistance limitatrice de courant. Lorsqu'on utilise cette technique avec des circuits intégrés monolithes, elle conduit à l'apparition de tensions élevées entre différentes parties du bloc monolithe d'est-à-dire entre deux électrodes d'un transistor.
En d'autres termes une source d'alimentation conventionnelle comprenant une source de tension plus élevée que nécessaire et une résistance limitatrice de courant conduit à l'apparition de tensions élevées indésirables dans le matériau semi-conducteur constituant les diodes 23 et 26 et les transistors de mise sous tension et de mise à la masse.
Selon la variante représentée au haut de la figure 2, une source de courant est constituée par une résistance discrète limitatrice de courant 36, qui est connectée, par une extrémité 38, à une source 37 de tension relativement élevée et dont l'autre extrémité 41 est maintenue, par une diode discrète 40, à la tension plus basse de la borne 39. l'extrémité 41 de la résistance 36 constitue la borne de la source de courant pour les lignes de matrices. La diode 40 empêche la tension appliquée aux éléments semi-conducteurs 28, 30 et 35 de dépasser la tension inférieure engendrée à l'extrémité 41 de la résistance. Il y a lieu de noter qu'il n'est pas indispensable que les éléments tels que la résistance 36 et la diode 40 soient discrets, ceci étant toutefois préférable.
Comme on le voit également à la figure 2, une autre diode 43 est brachée en série entre la borne 41 de la source d'alimentation et le transistor de commutation 25. Elle est disposée de façon telle qu'un courant appliqué à une ligne 24 quelconque depuis la borne 41, passe par la même nombre de diodes, quel que soit le sens de passage du courant dans la ligne 24.
Lors du fonctionnement, on fait passer le courant de gauche à droite (fig. 2) dans la ligne 21 sélectée, en rendant les transistors 25 et 31 conducteurs. La voie de courant à faible résistance, allant de la masse 42 à la borne 41 par les circuits émetteur-collecteur des transistors 31 et 25, provoque la polarisation en sens inverse de la diode 40. Le circuit fonctionne alors comme si la diode 40 n'existait pas. Lorsque les transistors 25 et 31 sont rendus non-conducteurs, la tension à la borne 41 augmente à nouveau jusqu'à la valeur fixée, pour laquelle la diode 40 devient à nouveau conductrice, en empêchant la tension de continuer à augmenter.
On pensait jusqu'à maintenant que lorsqu'aucun courant ne circule dans la ligne 21 au moment où les transistors sont rendus conducteurs, il était nécessaire d'appliquer une tension d'environ vingt-quatre volts pour assurer un faible temps de montée, c'est-à-dire une fermeture rapide du transistor. Une observation et une analyse précise du fonctionnement des circuits connus ont montré que la tension à la borne 41 en l'absence de la diode 40, tombait immédiatement à une tension d'environ quatorze volts sitôt que l'un des transistors de commutation devenait conducteur. La raison de la chute de tension était due à la charge capacitive constituée par les lignes 24 non commutées.
Par exemple, dès que le transistor 25 est rendu conducteur, la capacité répartie entre toutes les lignes reliées aux diodes 23, et entre ces lignes et la masse, se décharge à travers ces diodes et le transistor 25 qui est conducteur. Ceci produit un blocage important pendant la montée du courant de sorte que la tension à la borne 41 n'atteint pas le niveau pour lequel la diode 40 devient conductrice. Dans ces conditions l'adjonction de la diode de blocage 40 n'a que peu d'effet sur le temps de montée. Toutefois la tension élevée de la source 37 bloquée à travers la résistance limitrice 36, par la diode 40, est indiquée pour établir un courant stable dans les lignes sélectées, après la période transistoire d'établissement du courant.
La diode de blocage 40 est particulièrement importante lorsque tous les commutateurs reliés à la source particulière, sont ouverts, en déconnectant toutes les lignes. Si, dans ce cas, la diode 40 n'était pas prévue, la tension à la borne 41 s'éléverait à la valeur maximum de la source, en appliquant, dans l'exemple représenté, une tension de vingt-quatre volts aux éléments semiconducteurs reliés à cette source. La diode de blocage 40, empêche toutefois cette tension de dépasser une valeur relativement basse, de par exemple quatorze volts.
Ainsi, en revenant au circuit de la figure 2, on voit que dans chaque groupe de quatre lignes de mémoire 24 reliées à une paire de transistors de mise à la masse d'un bloc monolithe 30, l'une des lignes de mémoire 21 est sélectée par un courant allant de la gauche à la droite, en rendant les transistors 25 et 31 conducteurs et en ayant les transistors 27 et 33 non-conducteurs. Ceci a pour effet d'appliquer la tension de l'extrémité 41 de la résistance 36 au collecteur du transistor 25 d'où il résulte que le courant traverse successivement, de la source 37 à la masse commune 42, la résistance 36, la diode 43, le circuit collecteur-émetteur du transistors 25, l'une des diodes 23, la ligne 21, le circuit collecteur-émetteur du transistor 31, le courant retournant à la source par la masse commune 42.
De même si l'on ne rend conducteurs que les transistors 33 et 27 on applique un courant de même amplitude à la ligne 21, mais qui va da la droite à la gauche dans la figure 2. En partant de la source 37, le courant traverse successivement le transistor 33, la diode 32, la ligne 21, l'une des diodes 26 et le transistor 27.
Dans chacune de ces conditions de fonctionnement, le courant passant dans la ligne 21 traverse la résistance 36. Toutefois l'impédance de faible valeur de la paire de transistors conducteurs 25 et 31, ou 27 et 33 et des éléments disposés entre eux, maintient la tension appa raiscant à l'extrémité 41 de la résistance, à une valeur inférieure à celle pour laquelle la diode 40 laisse passer un courant appréciable.
Lorsque tous les transistors 25, 27, 31 et 33 ne conduisent pas, de sorte qu'aucun courant n'est appliqué à aucune des lignes reliées à ces transistors, la diode 40 est conductrice et bloque la tension apparaissant à l'extrémité 41 de la résistance 36, au niveau maximum que l'on désire. Le courant de la diode passe à travers la résistance 36.
Grâce à cette disposition, la tension appliquée aux transistors 25, 27, 31 et 33 et aux diodes 23 et 26, ne dépasse jamais la valeur à laquelle la diode 40 bloque l'extrémité 41 de la résistance. De plus le domaine de variation des tensions appliquées à ces transistors et à ces diodes ne s'étend qu'entre cette tension de blocage et la tension de la masse commune 42.
Si deux transistors 25 et 27 ou 31 et 33 étaient rendus simultanément conducteurs à la suite d'une défectuosité quelconque, le courant les traversant serait limité à la même valeur nominale normale. En conséquence une telle défectuosité n'entraîne pas de conditions de fonctionnement sensiblement différentes de celles décrites plus et que l'on désire obtenir pour autant que deux transistors soient disposés en série entre la résistance 41 et la masse commune 42, ceci dans les deux cas. Il en résulte que cette défectuosité n'est pas susceptible d'endommager un composant quelconque du circuit.
Une autre caractéristique de la forme d'exécution représentée à la figure 2 est qu'une seule source d'alimentation, c'est-à-dire une seule combinaison d'une source 37, d'une résistance 36 et d'une diode de blocage 40, suffit pour commander plusieurs lignes de mémoire 24; dans la forme d'exécution relativement simple qui est représentée il en est prévu seize. Ceci permet d'économiser de composants et par conséquent de réduire le prix, le poids, l'encombrement et la dissipation de chaleur.
En résumé l'appareil décrit constitue un circuit de sélection de mémoire, capable d'une fabrication extensive sous forme de circuits intégrés monolithes. Cet appareil permet une économie importante en encombrement et en poids, relativement aux appareils précédents.
Le fait que l'appareil décrit peut être fabriqué sous forme intégrée permet également une fabrication à bas prix, notamment lorsqu'il est fabriqué à grande échelle.
I1 y a lieu de noter que l'appareil décrit n'est pas limité à la commande de mémoires. Ses fonctions de décodage et d'actionnement peuvent être appliquées à d'autres dispositifs électriques. En outre le milieu d'emmagasinage magnétique peut être constitué par des noyaux magnétiques, un film magnétique, des fils plaqués, de tiges plaquées et d'autres milieux magnétiques propres à l'emmagasinage d'informations.
L'appareil décrit a des performances intéressantes particulièrement en ce qui concerne la dissipation de puissance, la vitesse de fonctionnement, la possibilité de commander des charges réactives et de résister aux modifications des tensions et des courants de sortie. Ces avantages sont obtenus indépendamment du type de construction, c'est-à-dire que l'on utilise des composants discrets ou des circuits intégrés.
REVENDICATION I
Appareil de commutation électronique pour appliquer un courant à au moins un conducteur dans l'un ou l'autre sens, comprenant une première et une seconde bornes de source pour effectuer Ia liaison aux pôles positif et négatif d'une source de puissance électrique et une troisième borne pour effectuer une liaison à un point de la source de potentiel intermédiaire à ceux desdits pôles et plusieurs dispositifs de commutation, caractérisé en ce qu'il comprend au moins quatre dispositifs de commutation à semi-conducteurs (33, 31, 27, 25) pour relier de façon sélective le conducteur aux pôles de la source, chacun de ces dispositifs comprenant une borne connectée en série avec l'une des extrémités du conducteur (21), une autre borne connectée en série à l'une ou l'autre des bornes de source (38,
42) et une troisième borne à laquelle un signal de commande de commutation est destiné à être appliqué, en ce que le premier dispositif de commutation (33) est connecté de manière à établir, lorsqu'il est enclenché, un courant allant de la première borne de source (38) a une première extrémité du conducteur, le second dispositif de commutation (31) de manière à établir, lorsqu'il est enclenché, un courant allant de ladite première extrémité du conducteur à la seconde borne de source (42), le troisième dispositif (27) de manière à établir, lorsqu'il est enclenché, un courant allant de la seconde extrémité du conducteur à la seconde borne de source (42), et le quatrième dispositif (25) de manière à établir, lorsqu'il est enclenché, un courant allant de ladite première borne de source (38) à ladite seconde extrémité du conducteur,
en ce que des moyens limiteurs de courant (36) sont branchés en série, entre ladite première borne de source (38) et les dispositifs de commutation associés, et en ce qu'un écrêteur de tension (40) est relié entre ladite troisième borne (39) et les moyens limiteurs de courant afin d'empêcher la tension appliquée au conducteur par les moyens limiteurs de courant, de dépasser une valeur déterminée.
SOUS-REVENDICATIONS a 1. Appareil selon la revendication I, destiné à connecter de facon sélective l'un de plusieurs conducteurs (24) auxdites bornes de source, caractérisé en ce que pour chaque paire de ces conducteurs il comprend au moins six dispositifs de commutation à semi-conducteurs (33, 31, 27, 25, 127 et 125) dont chacun a une borne reliée en série avec une des extrémités d'au moins un autre des conducteurs, une autre borne reliée à, ou en série, avec l'une ou l'autre des bornes de source et une troisième borne à laquelle est destiné à être appliqué un signal de commande de la commutation, et en ce que le premier dispositif de commutation (33) est connecté de manière à établir, lorsqu'il est enclenché, un courant allant de la première des bornes de source (38) à l'une des extrémités des deux conducteurs (21),
le second dispositif de commutation de manière à établir, lorsqu'il est enclenché, un courant allant desdites extrémités des conducteurs (21) à la seconde borne de source (42), les troisième (27) et cinquième (127) dispositifs de commutation de manière à établir, lorsqu'ils sont enclenchés, un courant allant de l'autre extrémité de l'un ou l'autre des conducteurs à la seconde borne de source (42), et les quatrième (25) et sixième (125) dispositifs de commutation de manière à établir, lorsqu'ils sont enclenchés, un courant allant de ladite première borne (41) de source à ladite autre extrémité de l'un ou l'autre des conducteurs.
2. Appareil selon la revendication I ou la sous-revendication 1, caractérisé en ce que les moyens limitateurs de courant comprennent une résistance.
3. Appareil selon la revendication I ou la sous-revendication 1, caractérisé en ce que l'écrêteur de tension comprend une diode reliée entre ladite première borne de source (38) et ladite troisième borne (39), ceci en série avec les moyens limitateurs de courant de manière que le potentiel appliqué aux dispositifs de commutation soit limité, à sa valeur maximum, à la valeur de la tension appliquée à la borne.
REVENDICATION II
Utilisation de l'appareil selon la revendication I et la sous-revendication 1 pour l'enregistrement et la lecture d'information binaires dans une mémoire magnétique, caractérisée en ce que lesdits conducteurs (24) sont couplés électromagnétiquement à plusieurs éléments d'emmagasinage (22) de la mémoire.
**ATTENTION** fin du champ DESC peut contenir debut de CLMS **.
Electronic switching apparatus for applying a current to at least one conductor
in either direction and usefulness of this device
The present invention relates to an electronic switching apparatus for applying a current to at least one conductor in either direction, which apparatus comprises first and second source terminals for effecting the connection to the positive and negative poles. of an electric power source and a third terminal for making a connection to a point of the source of potential intermediate to those of said poles and several switching devices.
The object of the invention is to establish a device capable of improving the switching speed while reducing the average power dissipated.
According to the invention the apparatus is characterized in that it comprises at least four semiconductor switching devices for selectively connecting the conductor to the poles of the source, each of these devices comprising a terminal connected in series with the 'one end of the conductor, another terminal connected in series to one or the other of the source terminals and a third terminal to which a switching control signal is intended to be applied, in that the first switching device switching device is connected so as to establish, when switched on, a current going from the first source terminal to a first end of the conductor, the second switching device so as to establish, when switched on, a current ranging from said first end of the conductor to the second source terminal, the third device so as to establish,
when switched on, a current from the second end of the conductor to the second source terminal, and the fourth device so as to establish, when switched on, a current from said first source terminal to said second end of the conductor, in that current limiting means are connected in series, between said first source terminal and the associated switching devices, and in that a voltage limiter is connected between said third terminal and the current limiting means in order to prevent the voltage applied to the conductor by the current limiting means from exceeding a determined value.
The invention also relates to a use of this apparatus for recording and reading binary information in a magnetic memory, in which this apparatus selectively connects one of several conductors to said source terminals, which is characterized in that said conductors are electromagnetically coupled to a plurality of memory storage elements.
The drawing represents, by way of example, an embodiment of the apparatus.
Fig. 1 is a block diagram of a digital computer.
Fig. 2 is a diagram of the apparatus.
Fig. 1 is a block diagram of a conventional digital computer. A program block 10 constitutes the input means allowing programming.
An adjustment and control unit 11, an address register 12, and an information register 13 all receive program instructions, i.e. control signals. A fast access memory is represented at 15 as a whole by several blocks arranged in a box in dashed lines. Memory 15 represents one of a large number of common and basically identical units, which are operated in cooperation with the same setting, address and information units.
Memory 15 comprises one or more matrices 16 and selection and excitation units 18 and 20.
Each memory array typically includes several thousand binary switching elements, such as magnetic cores. the cores are threaded into a matrix of conductive wires called lines. A given core is selected by applying an excitation current to two lines, both of which are threaded into the core, i.e. have windings on the core. Current is applied in one direction for a write operation and in reverse for a read operation. Line isolation networks 17 and 19, constructed for example in the form of conventional networks with two diodes per line, simplify the installation by limiting the flow of current in a single channel to carry out both the operations of reading and writing.
Current is applied to the lines by excitation switches which in turn are controlled by the decoding circuit. The current is applied to one of the lines by a decoding, selection and excitation unit Y 20.
The only character of FIG. 1 which differentiates it from conventional computers is the position of the dotted line defining memory 15.
In accordance with one of the features of the embodiment described, all of the functions indicated in memory 15 can be performed with circuits constructed almost entirely as integrated circuits and which can therefore be assembled in a very small package, and even, if desired, on the same card carrying a network of cores. This construction makes it possible to constitute the memory matrix 16, by several panels of magnetic cores, the cores in each of the panels being threaded through the lines X and Y in the form of a rectangular configuration of rows and columns respectively.
The block diagram of fig. 1, represents a 21/2 D type memory. By way of comparison, a core memory commonly used at the start was of the 3 D type, each core carrying four windings, namely an X winding, a Y winding, an inhibiting winding and a sensor winding. In a 21/2 D type memory, the number of windings is reduced to three, this by eliminating the inhibition winding and by integrating the inhibition function into the input logic of the Y lines. In fig. 1 this is represented by the input unit 20 connected to the output of the information register 13.
However, the decoding, selection and excitation circuits can be used equally well in 3 D type memories and other types.
The interconnections between registers 12 and 13, unit 11, and memory 15 are not described in detail; the programming, register and control units are also not described since different conventional types can be used.
Fig. 2 is a partial schematic view of the memory 15, which shows a few matrix lines 24 for one of the axes, the magnetic memory elements 22 being represented by short transverse lines on a matrix line 21. It is clear that in practice a memory can include many more lines and that each line is threaded in several elements of storage. The number of storage elements can amount to more than a thousand per line.
One of the ends of each line 24 is connected, via a separating diode, to a switching transistor and via another separating diode, to a grounding transistor. For example, one of the ends of line 21 is connected, by a separation diode 23, to a switching transistor 25 and by a separation diode 26, to a grounding transistor 27. It is clear that all the transistors 25 and 27 operate in commutation. The switching and grounding terms are chosen arbitrarily to differentiate the different potential levels. The grounding transistor causes the application of a common ground potential serving as a reference.
The switching potential causes the application of a potential which is represented as being positive and which is different from the ground potential.
The separation diodes 23 and 26 are constituted by a flat monolith block 28, that is to say that these diodes can be manufactured on a single block of semiconductor material and the block housed in a conventional flat case. In the embodiment shown, this flat box 28 contains sixteen diodes connected to eight matrix lines. The switching 25 and grounding transistors 27 are also formed by a monolith block 30 also comprising another switching transistor 25 and another grounding transistor 127. The monolith block 30 also comprises a non-decoding circuit. represented.
We see in fig. 2, that lines 24 are each also connected, at the other end, to another switching and grounding transistor. For example the upper line 21 is connected to a grounding transistor 31 and, by a diode 32, to a switching transistor 33. The grounding transistor 31 and the switching transistor 33 are formed in a block. monolith 35 identical to block 30.
Diode 32 serves to protect the base-emitter junction of transistor 33 against reverse voltages that may cause breakdown. The integrated diodes 23 perform this function with respect to the switching transistor 25. The diode 32 is preferably constituted by a discrete element, since its integration into the block 35 would substantially increase the heat dissipation required for the block.
The rest of the circuit of Figure 2 is only a repetition of what has been described, with the exception of the power source shown at the top of the figure and which will now be described.
In order to be able to draw a determined current, substantially independent of the impedance of the memory, it is generally advisable to actuate a magnetic memory matrix from a constant current source or at least from a source having a certain current adjustment. This is usually achieved by using a higher voltage than is necessary, in series with a current limiting resistor. When this technique is used with monolithic integrated circuits, it leads to the appearance of high voltages between different parts of the monolith block, that is to say between two electrodes of a transistor.
In other words, a conventional power source comprising a voltage source higher than necessary and a current limiting resistor leads to the appearance of undesirable high voltages in the semiconductor material constituting the diodes 23 and 26 and the transistors. power-up and grounding.
According to the variant shown at the top of FIG. 2, a current source consists of a discrete current-limiting resistor 36, which is connected, by one end 38, to a source 37 of relatively high voltage and of which the other end 41 is maintained, by a discrete diode 40, at the lower voltage of terminal 39. end 41 of resistor 36 constitutes the terminal of the current source for the matrix lines. Diode 40 prevents the voltage applied to semiconductor elements 28, 30 and 35 from exceeding the lower voltage generated at the end 41 of the resistor. It should be noted that it is not essential that the elements such as resistor 36 and diode 40 be discrete, this being however preferable.
As can also be seen in FIG. 2, another diode 43 is connected in series between the terminal 41 of the power source and the switching transistor 25. It is arranged such that a current applied to a line 24 any one from terminal 41, passes through the same number of diodes, whatever the direction of current flow in line 24.
During operation, the current is passed from left to right (fig. 2) in the selected line 21, making transistors 25 and 31 conductive. The low resistance current path, going from ground 42 to terminal 41 through the emitter-collector circuits of transistors 31 and 25, causes diode 40 to be biased in the opposite direction. The circuit then operates as if diode 40 n did not exist. When transistors 25 and 31 are made non-conductive, the voltage at terminal 41 increases again to the set value, at which diode 40 becomes conductive again, preventing the voltage from continuing to rise.
It was until now believed that when no current is flowing in line 21 at the time the transistors are turned on, it is necessary to apply a voltage of about twenty-four volts to ensure a low rise time, c 'that is to say a rapid closing of the transistor. Observation and careful analysis of the operation of known circuits have shown that the voltage at terminal 41 in the absence of diode 40, immediately drops to a voltage of about fourteen volts as soon as one of the switching transistors turns on. . The reason for the voltage drop was due to the capacitive load formed by the unswitched lines 24.
For example, as soon as the transistor 25 is turned on, the capacitance distributed between all the lines connected to the diodes 23, and between these lines and the ground, is discharged through these diodes and the transistor 25 which is on. This produces a large blockage during the rise of the current so that the voltage at terminal 41 does not reach the level at which diode 40 becomes conductive. Under these conditions, the addition of the blocking diode 40 has only little effect on the rise time. However, the high voltage of the source 37 blocked through the limiting resistor 36, by the diode 40, is indicated to establish a stable current in the selected lines, after the transistorical period of establishment of the current.
Blocking diode 40 is particularly important when all the switches connected to the particular source are open, disconnecting all lines. If, in this case, diode 40 was not provided, the voltage at terminal 41 would rise to the maximum value of the source, applying, in the example shown, a voltage of twenty-four volts to the elements semiconductors connected to this source. The blocking diode 40, however, prevents this voltage from exceeding a relatively low value, for example fourteen volts.
Thus, returning to the circuit of FIG. 2, it can be seen that in each group of four memory lines 24 connected to a pair of grounding transistors of a monolith block 30, one of the memory lines 21 is selected by a current running from left to right, making transistors 25 and 31 conductive and having transistors 27 and 33 non-conductive. This has the effect of applying the voltage from the end 41 of the resistor 36 to the collector of the transistor 25 from which it follows that the current passes successively, from the source 37 to the common ground 42, the resistor 36, the diode 43, the collector-emitter circuit of transistors 25, one of the diodes 23, line 21, the collector-emitter circuit of transistor 31, the current returning to the source through common ground 42.
Similarly, if only transistors 33 and 27 are made conductive, a current of the same amplitude is applied to line 21, but which goes from right to left in figure 2. Starting from source 37, the current successively passes through transistor 33, diode 32, line 21, one of diodes 26 and transistor 27.
Under each of these operating conditions, the current flowing in line 21 passes through resistor 36. However, the low value impedance of the pair of conducting transistors 25 and 31, or 27 and 33 and of the elements arranged between them, maintains the voltage appearing at the end 41 of the resistor, at a value lower than that for which the diode 40 lets an appreciable current flow.
When all the transistors 25, 27, 31 and 33 are not conducting, so that no current is applied to any of the lines connected to these transistors, the diode 40 is conducting and blocks the voltage appearing at the end 41 of resistance 36, at the maximum level desired. Current from the diode passes through resistor 36.
Thanks to this arrangement, the voltage applied to transistors 25, 27, 31 and 33 and to diodes 23 and 26 never exceeds the value at which diode 40 blocks the end 41 of the resistor. In addition, the range of variation of the voltages applied to these transistors and to these diodes extends only between this blocking voltage and the voltage of the common ground 42.
If two transistors 25 and 27 or 31 and 33 were made simultaneously conductive as a result of any fault, the current passing through them would be limited to the same normal nominal value. Consequently, such a defect does not lead to operating conditions which are appreciably different from those described above and which it is desired to obtain provided that two transistors are arranged in series between resistor 41 and common ground 42, this in both cases. . As a result, this defect is not liable to damage any component of the circuit.
Another feature of the embodiment shown in Figure 2 is that a single power source, that is to say a single combination of a source 37, a resistor 36 and a diode. blocking 40, is sufficient to control several memory lines 24; in the relatively simple embodiment which is shown, sixteen are provided. This saves on components and therefore reduces the price, weight, size and heat dissipation.
In summary, the apparatus described constitutes a memory selection circuit, capable of extensive fabrication in the form of monolithic integrated circuits. This device allows a significant saving in size and weight, relative to previous devices.
The fact that the apparatus described can be manufactured in integrated form also allows low cost manufacture, especially when it is manufactured on a large scale.
It should be noted that the apparatus described is not limited to the control of memories. Its decoding and actuation functions can be applied to other electrical devices. Further, the magnetic storage medium may consist of magnetic cores, magnetic film, plated wires, plated rods, and other magnetic media suitable for information storage.
The apparatus described has interesting performances particularly with regard to the power dissipation, the speed of operation, the possibility of controlling reactive loads and of resisting changes in output voltages and currents. These advantages are obtained regardless of the type of construction, that is to say whether discrete components or integrated circuits are used.
CLAIM I
Electronic switching apparatus for applying a current to at least one conductor in either direction, comprising first and second source terminals for connecting to the positive and negative poles of an electrical power source and a second source terminal. third terminal for making a connection to a point of the source of potential intermediate to those of said poles and several switching devices, characterized in that it comprises at least four semiconductor switching devices (33, 31, 27, 25 ) to selectively connect the conductor to the poles of the source, each of these devices comprising one terminal connected in series with one end of the conductor (21), another terminal connected in series with one or the other source terminals (38,
42) and a third terminal to which a switching control signal is intended to be applied, in that the first switching device (33) is connected so as to establish, when switched on, a current from the first source terminal (38) has a first end of the conductor, the second switching device (31) so as to establish, when switched on, a current from said first end of the conductor to the second source terminal (42) , the third device (27) so as to establish, when switched on, a current from the second end of the conductor to the second source terminal (42), and the fourth device (25) so as to establish, when 'it is switched on, a current going from said first source terminal (38) to said second end of the conductor,
in that current limiting means (36) are connected in series, between said first source terminal (38) and the associated switching devices, and in that a voltage limiter (40) is connected between said third terminal (39) and the current limiting means in order to prevent the voltage applied to the conductor by the current limiting means from exceeding a determined value.
SUB-CLAIMS a 1. Apparatus according to claim I, for selectively connecting one of several conductors (24) to said source terminals, characterized in that for each pair of these conductors it comprises at least six switching devices. semiconductor (33, 31, 27, 25, 127 and 125) each of which has one terminal connected in series with one end of at least one other of the conductors, another terminal connected to, or in series, with the 'either of the source terminals and a third terminal to which a switching control signal is intended to be applied, and in that the first switching device (33) is connected so as to establish, when' it is switched on, a current going from the first of the source terminals (38) to one of the ends of the two conductors (21),
the second switching device so as to establish, when switched on, a current from said ends of the conductors (21) to the second source terminal (42), the third (27) and fifth (127) switching devices of so as to establish, when engaged, a current from the other end of either conductor to the second source terminal (42), and the fourth (25) and sixth (125) devices switching so as to establish, when engaged, a current from said first source terminal (41) to said other end of either conductor.
2. Apparatus according to claim I or sub-claim 1, characterized in that the current limiting means comprise a resistor.
3. Apparatus according to claim I or sub-claim 1, characterized in that the voltage limiter comprises a diode connected between said first source terminal (38) and said third terminal (39), this in series with the means. current limiters so that the potential applied to the switching devices is limited, at its maximum value, to the value of the voltage applied to the terminal.
CLAIM II
Use of the apparatus according to claim I and sub-claim 1 for recording and reading binary information in a magnetic memory, characterized in that said conductors (24) are electromagnetically coupled to a plurality of storage elements ( 22) from memory.
** ATTENTION ** end of DESC field can contain start of CLMS **.