CA2973530C - Systeme et procede d'essai et de configuration d'un reseau prediffuse programmable par l'utilisateur - Google Patents
Systeme et procede d'essai et de configuration d'un reseau prediffuse programmable par l'utilisateurInfo
- Publication number
- CA2973530C CA2973530C CA2973530A CA2973530A CA2973530C CA 2973530 C CA2973530 C CA 2973530C CA 2973530 A CA2973530 A CA 2973530A CA 2973530 A CA2973530 A CA 2973530A CA 2973530 C CA2973530 C CA 2973530C
- Authority
- CA
- Canada
- Prior art keywords
- shift register
- configuration
- values
- programming
- implementing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
Cette invention concerne un procédé consistant à fournir des valeurs de configuration pour des tables de conversion (LUT) et des commutateurs de routage programmables dans un réseau prédiffusé programmable par l'utilisateur (FPGA) au moyen d'un certain nombre d'agencements à bascule dans un registre à décalage. Ledit registre à décalage peut recevoir des valeurs d'essai dans un mode d'essai d'usine, et des valeurs de configuration de fonctionnement (mettant en uvre toute fonctionnalité du réseau FPGA requise par l'utilisateur) dans un mode opérationnel. Les trains de bits sont fournis à une extrémité du registre à décalage, et acheminés de manière cadencée jusqu'à ce que l'agencement à bascule reçoive sa valeur. Des valeurs peuvent également être acheminées en sortie de manière cadencée à l'autre extrémité du registre à décalage afin d'être comparées au train de bits initial afin d'identifier une altération de valeurs mémorisées, par exemple due à l'exposition aux rayonnements. Une architecture de déclenchement d'horloge est proposée pour charger des données ou lire des données à partir de registres à décalage spécifiques sélectionnés.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP15306641.0A EP3157172B1 (fr) | 2015-10-15 | 2015-10-15 | Système et procédé de test et de configuration d'un réseau fpga |
| EP15306641.0 | 2015-10-15 | ||
| PCT/EP2016/074076 WO2017063957A1 (fr) | 2015-10-15 | 2016-10-07 | Système et procédé d'essai et de configuration d'un réseau prédiffusé programmable par l'utilisateur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CA2973530A1 CA2973530A1 (fr) | 2017-04-20 |
| CA2973530C true CA2973530C (fr) | 2025-09-09 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10746796B2 (en) | System and method for testing and configuration of an FPGA | |
| US9739833B2 (en) | Scan chain for memory sequential test | |
| US8897083B1 (en) | Memory interface circuitry with data strobe signal sharing capabilities | |
| US20080272805A1 (en) | Method and apparatus for boundary scan programming of memory devices | |
| US9423455B2 (en) | Design-for-test techniques for a digital electronic circuit | |
| KR102444327B1 (ko) | 적응형 인터페이스 고 가용성 스토리지 장치 | |
| EP3355196A1 (fr) | Fpga et procédé de fonctionnement | |
| US7739093B2 (en) | Method of visualization in processor based emulation system | |
| JP6257044B2 (ja) | システムオンチップ内のメモリ回路および論理回路のレイアウト | |
| US6059836A (en) | Logic circuit emulator | |
| CA2973530C (fr) | Systeme et procede d'essai et de configuration d'un reseau prediffuse programmable par l'utilisateur | |
| HK40003241A (en) | System and method for testing and configuration of an fpga | |
| HK1236287A (en) | System and method for testing and configuration of an fpga | |
| HK1236287A1 (en) | System and method for testing and configuration of an fpga | |
| HK1236287B (en) | System and method for testing and configuration of an fpga | |
| US9672094B1 (en) | Interconnect circuitry fault detection | |
| EP3376669A1 (fr) | Fpga et procédé de programmation fpga | |
| HK40079336A (en) | System and method for testing and configuration of an fpga | |
| US20250061958A1 (en) | Logic device and system and methods for definition and configuration of a logic device | |
| US9627090B1 (en) | RAM at speed flexible timing and setup control | |
| US10831968B1 (en) | Reconfigurable connections | |
| US10359946B1 (en) | Systems and methods for operating a flash memory in an integrated circuit |