CA1254627A

CA1254627A - Rhythm extractor for data transmission system

Info

Publication number: CA1254627A
Application number: CA000484664A
Authority: CA
Inventors: Jean-Pierre Houdard
Original assignee: Lignes Telegraphiques et Telephoniques LTT SA
Current assignee: Lignes Telegraphiques et Telephoniques LTT SA
Priority date: 1984-06-29
Filing date: 1985-06-20
Publication date: 1989-05-23
Also published as: FR2566979A1; DE3523067C2; NL191105C; DE3523067A1; NL191105B; NL8501813A; FR2566979B1

Abstract

Extracteur de rythme pour système de transmission de données L'invention concerne un extracteur de rythme fournissant un signal de synchronisation correspondant au rythme de transmission de symboles sur une porteuse modulée. L'extracteur comporte: des moyens (1) pour échantillonner et numériser la porteuse modulée; un multiplicateur (2) pour élever au carré chaque valeur du signal d'entrée; un filtre passe-bande (7) dont la fréquence centrale est égale au rythme de transmission des symboles, dont la bande passante est commandable, et dont le retard de transmission est rendu constant quelque soit la bande passante; un détecteur de passage à zéro (8) recevant les valeurs du signal filtré et fournissant un signal traduisant le rythme des symboles transmis; des moyens (16) de contrôle de la pureté spectrale du signal filtré, fournissant un signal logique V indiquant que le régime de fonctionnement est établi et commandant une réduction de la bande passante du filtre (7); et comporte en outre des moyens (17 et 18) pour fournir un signal de synchronisation de remplacement pendant les périodes où la transmission est perturbée. Application aux équipements récepteurs de données. FIGURE UNIQUEThe invention relates to a rhythm extractor providing a synchronization signal corresponding to the rhythm of transmission of symbols on a modulated carrier. The extractor comprises: means (1) for sampling and digitizing the modulated carrier; a multiplier (2) for squaring each value of the input signal; a bandpass filter (7) whose central frequency is equal to the symbol transmission rate, whose bandwidth is controllable, and whose transmission delay is made constant whatever the bandwidth; a zero crossing detector (8) receiving the values of the filtered signal and providing a signal reflecting the rhythm of the symbols transmitted; means (16) for controlling the spectral purity of the filtered signal, supplying a logic signal V indicating that the operating regime is established and controlling a reduction in the passband of the filter (7); and further comprises means (17 and 18) for providing a replacement synchronization signal during periods when the transmission is disrupted. Application to data receiving equipment. SINGLE FIGURE

Description

lZ5~27 Extracteur de rythme pour système de transmission de données L'invention concerne un extracteur de rythme qui, dans la partie réceptrice des équipements de transmission de données, a pour fonction de fournir un signal de synchronisation dont le rythme est identique au rythme de transmission des symboles.
La transmission des symboles par modulation d'une porteuse est réalisée à un rythme constant Fs L'extraction de ce signal de synchroni-sation doit être réalisée avec précision car ce signal est utilisé pour commander réchantillonnage et la démodulation de l'onde porteuse ~es données et le taux des erreurs de démodulation dépend beaucoup de la 10 précision de ce signal de synchronisation.
La suite des symboles transmis étant aléatoire, le signal reçu n'a pas de périodicité apparente, cependant le rythme de transmission des symboles étant constant, le spectre du carré du signal reçu comporte une oscillation à la fréquence Fs. L'extraction de cette oscillation permet 15 d'obtenir un signal de synchronisation. Cette extraction doit ~tre réalisée avec une grande sélectivité pour obtenir une onde sinusoldale pure et en déduire un signal de synchronisation précis. ,~
Il est connu de réaliser un extractéur de rythme comportant: un convertisseur analogique-numériqué recevant la porteuse modulée et 20 restituant une suite de valeurs numériques traduisant son amplitude; un multiplicateur pour élever au carré les valeurs de cette suite; un filtre passe-bas pour réaliser un filtrage préliminaire éliminant les fréquences supérieures à la fréquence Fs; un filtre passe-bande dont la fréquence centrale est égale à Fs et dont la bande passante est fixe; et un dispositif 25 de détection des passages à zéro, fournissant un signal logique quand la suite des valeurs fournies par le filtre passe-bande change de signe. Ce signal logique constitue le signal de synchronisation.
Pour obtenir une bonne précision de la synchronisation, la sélecti-vité du filtre passe-bande doit être très grande. Malheureusement une 30 grande sélectivité entraine une durée de convergence très longue. D'une part, celle-ci allonge la période d'établissement d'une liaison et, d'autre part, quand la liaison est établie, elle nuit parfois à la précision de la ~f~

synchronisation car le dispositif extracteur de rythme n'arrive pas à suivre des fluctuations brusques de la phase des signaux transmis lorsque ceux-ci sont affectes par des perturbations de la ligne de transmission. Il est connu de diminuer la durée de la convergence, lors de l'établissement 5 d'une liaison, en transmettant une séquence particulière de symboles fournissant une oscillation d'amplitude particulièrement forte à la fré-quence Fs. Cette solution nécessite donc la transmission d'une séquence particulière lors de l'établissement d'une liaison, et surtout a pour inconvénient de n'être pas applicable lors d'un régime transitoire dû à une lO perturbation de la ligne.
L'invention a pour objet un extracteur de rythme qui n'a pas cet inconvénient. A cet effett l'extracteur selon l'invention comporte un filtre à bande passante variable, celle-ci étan~ large pendant les régimes transitoires, que ce soit lors de l'établissement d'une liaison ou lors d'une 15 perturbation de la ligne, et étant étroite en régime établi. I~a discrimina-tion entre les régimes transitoires et !e régime établi est réalisée en contrôlant la pureté spectrale du signal de synchronisation obtenu.
Selon l'invention, un extracteur de rythme pour système de transmission de données comportant:
- des moyens pour échantillonner et numériser un signal d'entrée constitué par une porteuse modulée par des symboles transmis à un rythme Fs;
- un multiplicateur pour élever au carré chaque valeur du signal d'entrée;
- un filtre passe-bande dont la fréquence centrale est égale à Fs ~
recevant une suite de valeurs fournies par le multiplicateur et restituant une suite de valeurs y(n), correspondant à un signal filtré;
- un détecteur de passages à zéro recevant les valeurs y(n) et fournissant un signal logique C lorsque cette suite de valeurs change de 30 signe, ce signal C traduisant le rythme des symboles transmis;
est caractérisé en ce que la bande passante du filtre passe-bande est commandable;
et en ce qu'il comporte en outre des moyens pour contrôler la pureté spectrale du signal filtré et fournir un signal de commande V de la ~Z5~6Z7 bande passante du filtre, afin de diminuer sa valeur lorsque le fonctionne-~ ment de ce filtre a atteint son régime permanent.
- L'invention sera mieux comprise et d'autres détails apparaî~ront à
I'aide de la description ci-dessous, d'un exemple de réalisation de l'extrac-5 teur de rythme selon l'invention, et à l'aide de la figure l'accompagnant, qui représente le schéma synoptique de cet exemple de réalisation.
Dans cet exemple, une porteuse de fréquence 1200 Hz est modu-lée selon une modulation QAM qui est une combinaison d'une modulation d'amplitude et d'une modulation de phase permettant de transmettre des 10 symboles pouvant prendre 16 valeurs distinctes à un rythme de 600 bauds.
Un signal analogique constitué de la porteuse modulée est appliquée à une borne d'entrée 17, et un signal de synchronisation représentatif du rythme de transmission des symboles est restitué sur une borne de sortie 15.
Cet exemple de réalisation comporte: un convertisseur 15 analogique-numérique 1; un multiplicateur 2; un filtre passe-bande 7, à
fréquence centrale fixe et à largeur de bande commandable; un circuit 16 de contrôle de pureté spectrale; un détecteur 8 de passage à zéro; un générateur 17 d'un signal d'horloge S; et un dispositif d'aiguillage 18. Le signal analogique appliqué à la borne d'entrée 17 est échantillonné à la 20 fréquence de 9600 Hz et numérisé par le convertisseur analogique-numérique 1. Le générateur de l'horloge d'échantillonnage n'est pas représenté. Chaque valeur fournie par le convertisseur I est élevée au carré par le multiplicateur 2 qui possède deux entrées reliées à la sortie du convertisseur 1. La sortie du multiplexeur 2 est reliée à une première 25 entrée du filtre 7.
Le signal d'entrée a un spectre qui ne comporte pas de raie à la fréquence 600 Hz. Le multiplicateur 2 a pour fonction de falre appara~tre une raie à 600 Hz correspondant à la périodicité cachée des transitions intersymboles, ces transitions étant séparées par des durées aléatoires 30 mais qui sont toujours multiples de F . Le filtre passe-bande 7 a pour rôle d'extraire l'oscillation à 600 Hz en éliminant toutes les autres oscillations, de fréquence proche ou éloignée. Quand la suite de symboles est aléatoire le spectre du signal appliqué au filtre 7 est un spectre continu comportant un maximum à la fréquence 600 Hz; la sélectivité du filtre 7 doit alors 35 être tres grande pour obtenir une oscillation pure à 600 Hz.

, ~.Z~ 6~

Le filtre passe-bande 7 possède une seconde entrée reliée à une sortie du circuit 16 de contrôle de pureté spectrale, et une sortie reliée d'une part à une entrée du détecteur 8 et à une entrée du circuit 16. Le générateur 17 possède une première et une seconde sortie reliées respec-5 tivement à une première et une seconde entrée de l'aiguillage 18. Unepremière et une seconde entrée du générateur 17 sont reliées respective-ment à une sortie du détecteur 8 et à la sortie du circuit 16. L'aiguillage 18 possède une troisième entrée reliée à la sortie du circuit 16, et une sortie reliée à la borne de sortie 15 de l'extracteur de rythme.
Le filtre passe-bande 7 a une fréquence centrale fixe, égale à
600 Hz. Sa bande passante peùt prendre deux valeurs distinctes sous la commande d'un signal logique appliqué à sa seconde entrée. Ce signal logique est constitué par un signal V f ourni par la sortie du circuit 16 lorsque celui-ci détecte une pureté spectrale insuffisante du signal filtré
15 fourni par la sortie du fil~re 7. Ce si~nal filtré, représenté par une suite de valeurs numériques y(n), est appliqué à l'entrée du détecteur 8 de passage à zéro, lequel a pour rôle de fournir un signal logique C lorsque la suite des valeurs y(n) change de signe, ce changement de signe traduisant la fin d'une période de l'onde sinusoldale pure représentée par cette suite.
Le générateur 17 comprend une porte ET 9 et un compteur 10 modulo M. La porte 9 possède deux entrées reliées respectivement à la première et à la seconde entrée du générateur 17 et possède une sortie reliée à la seconde sortie du générateur 17 et à une entrée de remise à
zéro du compteur 10.
La première entrée du générateur 17 reçoit le signal C. Lorsque le signal C et le signal V sont générés simultanément, le générateur 17 transmet sur sa seconde sortie le signal C qui représente le rythme des symboles transmis, et ce signal est transmis par l'aiguillage 18 jusqu'à la borne de sortie 15. D'autre part, le signal C synchronise le signal d'horloge 30 S fourni par la première sortie du générateur 17. Lorsque le signal C n'est pas généré, ou bien lorsque le signal V n'est pas généré, par exemple à la suite d'une interruption momentanée de la transmission, le signal S
continue à être généré par le générateur 17 et il est aiguillé vers la borne de sortie 15 par l'aiguillage 18 afin de constituer un signal de synchronisa-S~27 tion permettant de maintenir un fonctionnement synchrone du récepteur de données relié à la borne 15.
La sortie du circuit 16 fournit le signal logique V lorsque le signal représenté par la suite des valeurs y(n) a une pureté spectrale supérieure à
5 un seuil fixé, c'est-à-dire lorsque le régime de fonctionnement de l'extrac-teur de rythme est établi. Le signal V est appliqué à la seconde entrée du générateur 17 pour valider le signal logique C, et lui permettre alors de synchroniser le signal d'horloge S et d'etre transmis vers la seconde sortie du générateur 17.
Les signaux logiques C et V sont générés sous la forme d'un niveau haut. Le sigr:al V valide la porte 9 pour transmettre le signal C à l'entrée de remise à zéro du compteur 10 et à la seconde sortie du générateur 17.
Le compteur 10 possède une entrée d'horloge non représentée qui reçoit le signal d'horloge d'échantillonnage. Le modulo est égal au rapport M entre 15 la fréquence d'échan~illonnage et la fréquence de transmission des sym-boles, dans cet exemple M = 16. Une sortie du compteur 10 est reliée à la première sortie du générateur 17 et fournit un signal logique de niveau haut lorsque le contenu du compteur 10 passe par la valeur zéro. Ce signal constitue le signal d'horloge S. Il est synchronisé par le signal C lorsque le 20 signal logique V est généré, mais il n'est pas transmis par l'aiguillage 18.
Par contre, lorsque le signal V n'est plus généré le compteur 10 continue à
compter sur sa lancée et le signal S est transmis par l'aiguillage 18 vers la borne 15.
L'aiguillage 18 est constitué de deux portes ET 12 et 13, d'une 25 porte OU 14 et d'un inverseur logique 11. La première entrée de l'aiguillage 18 est reliée à une première entrée de la porte 12, la troisième entrée est reliée à l'entrée de l'inverseur 11 et à une première entrée de la porte 13, et une seconde entrée est reliée à une seconde entrée de la porte 13. Une première et une seconde entrée de la porte 14 sont reliées 30 respectivement aux sorties des portés 12 et 13. La sortie de la porte 14 constitue la sortie de l'aiguillage 18 et est reliée à la borne de sortie 15 de l'extracteur de rythme. Quand le signal V est généré il valide la porte 13 pour transmettre le signal C, et lorsque le signal V n'est pas généré la porte 13 est bloquée et la porte 12 est validée pour transmettre le 35 signal S.

~Z5~Z7 Le filtre passe-bande 7 comporte: un filtre passe-bas 3; deux dispositifs à retard 4 et 5; un multiplexeur 6; quatre multiplica~eurs: 20, 25, 27, e~ 28; deux registres 23 et 24; deux additionneurs 22 et 26; et un dispositif 21 de sélection de coefficients. Le filtre passe-bas 3 est un filtre numérique classique dont la bande passante est de 1200 Hz, ayant une entrée qui constitue la première entrée du filtre 7 et qui est donc reliée à la sortie du multiplicateur 2. Une sortie du filtre passe-bas 3 est reliée à une entrée du dispositif à retard 4 et à une entrée du dispositif à
retard 5. Les sorties de ces dispositifs à retard 4 et 5 sont reliées 10 respectivement à deux entrées du multiplexeur 6.
La seconde entrée du filtre 7 est reliée à une entrée de commande du multiplexeur 6 et à une entrée de commande du dispositif 21 de sélection de coefficients. Trois sorties du dispositif 21 fournissent respec-tivement les valeurs de trois coefficients respectivement à trois pre-15 mières entrées des multiplicateurs: 20, 27, 28. Une seconde entrée du multiplicateur 20 est reliée à une sortie du multiplexeur 6, et sa sortie est reliée à une première entrée de l'additionneur 22. Deux autres entrées de l'additionneur 22 sont reliées respectivement à des sorties du multiplica-teur 27 et du multiplicateur 28.
Une sortie de l'additionneur 22 est reliée d'une part à une premiere entrée de l'additionneur 26 et d'autre part à une entrée du registre 23. Une sortie du registre 23 est reliée à des secondes entrées des multiplicateurs 25 et 27 et à une entrée du registre 24. Une sortie du multiplicateur 25 est reliée à une seconde entrée de l'additionneur 26. Une 25 sortie du registre 24 est reliée à une troisième entrée de l'additionneur 26 et à une seconde entrée du multiplicateur 28. Une sortie de l'additionneur 26 constitue la sortie du filtre passe-bande 7.
Les dispositifs à retard 4 et 5 sont constitués respectivement de cinq registres reliés en série et de trois registres reliés en série pour 30 procurer des retard ll et l2 respectivement égaux à cinq et à trois périodes d'échantillonnage. Ces registres, ainsi que les registres 23 et 24 ont une capacité correspondant à une valeur numérique et sont comman-dées par le signal de l'horloge d'échantillonnage. Quand le signal logique V
est généré, c'est-à-dire quand le régime de fonctionnement est établi, le 35 multiplexeur 6 relie sa seconde entrée à sa sortie pour mettre en service ~Z~6Z7 le dispositif à retard 5 et réciproquement quand le signal logique V n'est pas généré le multiplexeur 6 relie sa première entrée à sa sortie pour mettre en service le dispositif à retard 4. Ces dispositifs à retard ont pour roles de garder constant le retard causé par l'ensemble du filtre 7 quelque 5 soit la valeur de la bande passante qui est commandée.
Les éléments 20 à 28 constituent un filtre récursif du second ordre ayant une fréquence centrale fixe et une bande passante variable qui est déterminée par les valeurs des coefficients fournis par le dispositif 21. Pendant un régime transitoire, le dispositif à retard 4 est en service et 10 le dispositif 21 fournit des coefficients aO ~ - bl, - b2 respectivement aux multiplicateurs 20, 27 et 28. La fonction de transfert de l'ensemble du filtre passe-bande 7 est:
-nl 1 + al . z-l + z-2 Hl (z) = aO . z . -1 -2 (1) 1 + bl Z + b2 Z
où nl est le nombre de périodes d'échantillonnage correspondant 15 au retard ~1 .
La sortie du filtre 7 fournit une suite de valeurs numériques y(n) telles que:
y(n) = w(n). + al .~u (n-l) + w(n-2) (2) où w(n), w(n-l), et w(n-2) sont les valeurs fournies à l'instant 20 considéré respectivement par la sortie de l'additionneur 22, la sortie du registre 23 et la sortie du registre 24. A l'instant considéré, uJ(n) est égal a :
w(n) = aO u(n-nl) - bl .~(n-l) - b2 ._(n où u(n-nl) est la valeur fournie par la sortie du dispositif à retard 25 4 qui provoque un retard de nl périodes d'échantillonnage.
Dans cet exemple, pendant le régime transitoire les coefficients du filtre sont les suivants:
aO = I al - 1,84 bl = ~ 1,66 b2 = 0,81 La bande passante du filtre 7 est alors: -+ 5 Hz à - 1 dB et -+ 50 Hz 30 à - 20 dB.
Quand le signal logique V est généré, c'est-à-dire lorsque le régime permanent est atteint, le dispositif 21 fournit des valeurs :

lZS~627 Ao ,- Bl, - B2 à la place des valeurs aO ~ - bl, et - b2 . La fonction de transfert du filtre 7 devient:
-n2 1 + al . z 1 ~ z 2 H (z) = A . z . 2 lZ5 ~ 27 Rhythm extractor for data transmission system The invention relates to a rhythm extractor which, in the part receiving data transmission equipment, has the function of provide a synchronization signal whose rhythm is identical to the symbol transmission rate.
The transmission of symbols by modulation of a carrier is performed at a constant rate Fs The extraction of this synchronous signal sation must be performed precisely because this signal is used to order sampling and demodulation of the carrier wave ~ es data and the demodulation error rate depends a lot on the 10 accuracy of this synchronization signal.
Since the sequence of symbols transmitted is random, the signal received has no no apparent periodicity, however the rate of transmission of symbols being constant, the spectrum of the square of the received signal includes a oscillation at frequency Fs. The extraction of this oscillation allows 15 to obtain a synchronization signal. This extraction must be performed with great selectivity to obtain a pure sine wave and in deduce a precise synchronization signal. , ~
It is known to produce a rhythm extractor comprising: a analog-to-digital converter receiving the modulated carrier and 20 restoring a series of digital values translating its amplitude; a multiplier to square the values of this sequence; a filter low pass to perform preliminary filtering eliminating frequencies higher than the frequency Fs; a bandpass filter whose frequency central is equal to Fs and whose bandwidth is fixed; and a device 25 zero crossing detection, providing a logic signal when the following the values supplied by the bandpass filter changes sign. This logic signal constitutes the synchronization signal.
To obtain good synchronization accuracy, the selection The speed of the bandpass filter must be very large. Unfortunately a 30 high selectivity results in a very long convergence time. Of a on the one hand, this lengthens the connection establishment period and, on the other hand, when the connection is established, it sometimes affects the accuracy of the ~ f ~

synchronization because the rhythm extractor device cannot keep up sudden fluctuations in the phase of the signals transmitted when these are affected by disturbances in the transmission line. It is known to decrease the duration of convergence, when establishing 5 of a link, by transmitting a particular sequence of symbols providing a particularly large amplitude oscillation at the frequency quence Fs. This solution therefore requires the transmission of a sequence particular when establishing a connection, and especially for disadvantage of not being applicable during a transitional regime due to a lO line disturbance.
The subject of the invention is a rhythm extractor which does not have this disadvantage. To this end, the extractor according to the invention comprises a filter with variable bandwidth, this tends to be wide during the regimes transient, either when establishing a connection or during a 15 line disturbance, and being narrow in steady state. I ~ has discriminated-tion between the transitional regimes and the established regime is carried out in controlling the spectral purity of the synchronization signal obtained.
According to the invention, a rhythm extractor for a data transmission including:
- means for sampling and digitizing an input signal constituted by a carrier modulated by symbols transmitted to a rhythm Fs;
- a multiplier to square each value of the signal entry;
- a bandpass filter whose central frequency is equal to Fs ~
receiving a sequence of values supplied by the multiplier and restoring a series of values y (n), corresponding to a filtered signal;
- a zero crossing detector receiving the values y (n) and providing a logic signal C when this sequence of values changes 30 sign, this signal C translating the rhythm of the symbols transmitted;
is characterized in that the bandwidth of the bandpass filter is controllable;
and in that it further comprises means for controlling the spectral purity of the filtered signal and provide a control signal V of the ~ Z5 ~ 6Z7 bandwidth of the filter, in order to decrease its value when the ~ ment of this filter has reached its steady state.
- The invention will be better understood and other details will appear ~
With the help of the description below, of an exemplary embodiment of the extrac-5 rhythm tester according to the invention, and with the aid of the accompanying figure, which represents the block diagram of this exemplary embodiment.
In this example, a carrier of frequency 1200 Hz is modulated linked according to a QAM modulation which is a combination of a modulation amplitude and phase modulation for transmitting 10 symbols that can take 16 distinct values at a rate of 600 baud.
An analog signal consisting of the modulated carrier is applied to a input terminal 17, and a synchronization signal representative of the rhythm for transmitting symbols is reproduced on an output terminal 15.
This exemplary embodiment includes: a converter 15 analog-digital 1; a multiplier 2; a bandpass filter 7, to fixed center frequency with controllable bandwidth; a circuit 16 spectral purity control; a zero crossing detector 8; a generator 17 of a clock signal S; and a referral device 18. The analog signal applied to input terminal 17 is sampled at the 20 frequency of 9600 Hz and digitized by the analog converter digital 1. The sampling clock generator is not represented. Each value supplied by the converter I is raised to the square by multiplier 2 which has two inputs connected to the output of converter 1. The output of multiplexer 2 is connected to a first 25 filter inlet 7.
The input signal has a spectrum which does not have a line at the frequency 600 Hz. The multiplier 2 has the function of appearing a line at 600 Hz corresponding to the hidden periodicity of the transitions intersymbols, these transitions being separated by random durations 30 but which are always multiple of F. The role of the bandpass filter 7 is to extract the oscillation at 600 Hz by eliminating all the other oscillations, near or far frequency. When the symbol sequence is random the spectrum of the signal applied to filter 7 is a continuous spectrum comprising a maximum at the frequency 600 Hz; the selectivity of the filter 7 must then 35 be very large to obtain a pure oscillation at 600 Hz.

, ~ .Z ~ 6 ~

The bandpass filter 7 has a second input connected to a output of the spectral purity control circuit 16, and a connected output on the one hand to an input of the detector 8 and to an input of the circuit 16. The generator 17 has first and second outputs connected respectively 5 tively to a first and a second input of the switch 18. A first and a second input of the generator 17 are connected respectively-ment to an output of detector 8 and to the output of circuit 16. The switch 18 has a third input connected to the output of circuit 16, and a output connected to the output terminal 15 of the rhythm extractor.
The bandpass filter 7 has a fixed central frequency, equal to 600 Hz. Its bandwidth can take two distinct values under the control of a logic signal applied to its second input. This signal logic consists of a signal V f provided by the output of circuit 16 when this detects an insufficient spectral purity of the filtered signal 15 provided by the outlet of the wire ~ re 7. This filtered si nal, represented by a series of numerical values y (n), is applied to the input of detector 8 of zero crossing, which has the role of providing a logic signal C when the sequence of values y (n) changes sign, this change of sign translating the end of a period of the pure sine wave represented by this sequence.
The generator 17 includes an AND gate 9 and a counter 10 modulo M. Door 9 has two entrances connected respectively to the first and second input of generator 17 and has an output connected to the second output of generator 17 and to a reset input counter zero 10.
The first input of generator 17 receives signal C. When the signal C and signal V are generated simultaneously, generator 17 transmits on its second output signal C which represents the rhythm of symbols transmitted, and this signal is transmitted by the switch 18 until the output terminal 15. On the other hand, signal C synchronizes the clock signal 30 S provided by the first output of generator 17. When signal C is not not generated, or when the signal V is not generated, for example at the following a temporary interruption in transmission, the signal S
continues to be generated by generator 17 and it is routed to the terminal output 15 by the switch 18 in order to constitute a synchronization signal S ~ 27 to maintain synchronous operation of the receiver connected to terminal 15.
The output of circuit 16 provides the logic signal V when the signal represented below by the values y (n) has a spectral purity greater than 5 a fixed threshold, that is to say when the operating regime of the extraction rhythm meter is established. Signal V is applied to the second input of the generator 17 to validate the logic signal C, and then allow it to synchronize the clock signal S and be transmitted to the second output generator 17.
Logic signals C and V are generated as a level high. The sigr: al V validates gate 9 to transmit the signal C to the input to reset counter 10 and to the second output of generator 17.
The counter 10 has a clock input (not shown) which receives the sampling clock signal. The modulo is equal to the ratio M between 15 the sampling frequency and the frequency of transmission of sym boles, in this example M = 16. An output of the counter 10 is connected to the first output of generator 17 and provides a logic level signal high when the content of counter 10 goes through the value zero. This signal constitutes the clock signal S. It is synchronized by the signal C when the 20 logic signal V is generated, but it is not transmitted by the switch 18.
On the other hand, when the signal V is no longer generated the counter 10 continues to rely on its momentum and signal S is transmitted by switch 18 to the terminal 15.
The switch 18 consists of two AND doors 12 and 13, of a 25 OR gate 14 and a logic inverter 11. The first input of switch 18 is connected to a first entrance to door 12, the third input is connected to the input of the inverter 11 and to a first input of gate 13, and a second input is connected to a second input of the door 13. A first and a second entry of door 14 are connected 30 respectively at the outputs of ranges 12 and 13. The output of door 14 constitutes the output of the switch 18 and is connected to the output terminal 15 of the rhythm extractor. When signal V is generated it validates gate 13 to transmit signal C, and when signal V is not generated the door 13 is blocked and door 12 is validated to transmit the 35 signal S.

~ Z5 ~ Z7 The bandpass filter 7 includes: a lowpass filter 3; of them delay devices 4 and 5; a multiplexer 6; four multipliers: 20, 25, 27, e ~ 28; two registers 23 and 24; two adders 22 and 26; and one device 21 for selecting coefficients. The low pass filter 3 is a conventional digital filter with a bandwidth of 1200 Hz, having an input which constitutes the first input of filter 7 and which is therefore connected to the output of the multiplier 2. An output of the low-pass filter 3 is connected to an input of the delay device 4 and to an input of the device to delay 5. The outputs of these delay devices 4 and 5 are connected 10 respectively at two inputs of the multiplexer 6.
The second input of the filter 7 is connected to a control input of the multiplexer 6 and to a control input of the device 21 of selection of coefficients. Three outputs of device 21 provide respec-the values of three coefficients respectively to three pre-15 first entries of the multipliers: 20, 27, 28. A second entry of the multiplier 20 is connected to an output of the multiplexer 6, and its output is connected to a first input of the adder 22. Two other inputs of the adder 22 are respectively connected to outputs of the multiplica-27 and multiplier 28.
An output of the adder 22 is connected on the one hand to a first input of adder 26 and on the other hand to an input of register 23. An output of register 23 is connected to second inputs of the multipliers 25 and 27 and to an entry in the register 24. An exit from the multiplier 25 is connected to a second input of adder 26. A
25 output of register 24 is connected to a third input of adder 26 and to a second input of the multiplier 28. An output of the adder 26 constitutes the output of the bandpass filter 7.
The delay devices 4 and 5 consist respectively of five registers connected in series and three registers connected in series for 30 provide delays ll and l2 equal to five and three respectively sampling periods. These registers, as well as registers 23 and 24 have a capacity corresponding to a numerical value and are controlled by the signal from the sampling clock. When the logic signal V
is generated, i.e. when the operating regime is established, the 35 multiplexer 6 connects its second input to its output to commission ~ Z ~ 6Z7 the delay device 5 and vice versa when the logic signal V is not not generated multiplexer 6 connects its first input to its output to commission the delay device 4. The purpose of these delay devices is roles to keep constant the delay caused by the whole filter 7 whatever 5 or the value of the bandwidth which is controlled.
Elements 20 to 28 constitute a recursive filter of the second order with fixed central frequency and variable bandwidth which is determined by the values of the coefficients provided by the device 21. During a transient regime, the delay device 4 is in service and 10 the device 21 provides coefficients aO ~ - bl, - b2 respectively to multipliers 20, 27 and 28. The transfer function of the whole bandpass filter 7 is:
-nl 1 + al. zl + z-2 Hl (z) = aO. z. -1 -2 (1) 1 + bl Z + b2 Z
where nl is the number of corresponding sampling periods 15 late ~ 1.
The output of filter 7 provides a series of numerical values y (n) as:
y (n) = w (n). + al. ~ u (nl) + w (n-2) (2) where w (n), w (nl), and w (n-2) are the values provided at the time 20 considered respectively by the output of the adder 22, the output of the register 23 and the output of register 24. At the instant considered, uJ (n) is equal at :
w (n) = aO u (n-nl) - bl. ~ (nl) - b2 ._ (n where u (n-nl) is the value provided by the output of the delay device 25 4 which causes a delay of nl sampling periods.
In this example, during the transient regime the coefficients of the filter are as follows:
aO = I al - 1.84 bl = ~ 1.66 b2 = 0.81 The bandwidth of filter 7 is then: - + 5 Hz to - 1 dB and - + 50 Hz 30 to - 20 dB.
When the logic signal V is generated, i.e. when the steady state is reached, device 21 provides values :

lZS ~ 627 Ao, - Bl, - B2 instead of the values aO ~ - bl, and - b2. The function of transfer of filter 7 becomes:
-n2 1 + al. z 1 ~ z 2 H (z) = A. z. 2

2 o 1 +B z~l +B z~
où n2 est le nombre de périodes d'échantillonnage du retard 5 correspondant à T2 .
La suite des valeurs y(n) fournie par la sortie du filtre 7 est alors donnée par les formules:
y(n) =~(n) + al .w(n-l) +u (n-2) avec (5) ~-~(n) = Ao . u(n-n2) - Bl .w(n-l) - B2 .~(n-2) (6) Dans cet exemple les coefficients du filtre ont pour valeurs:
Ao = 1 Bl = - 1,8459 B2 = 0,998 La bande passante obtenue est alors égale à: - 1 Hz à - 1 dB et 20 Hz à - 20 dB.
Cette bande passante très étroite permet d'extraire une oscilla-15 tion à la fréquence Fs et d'une grande pureté bien qu'elle soit noyée dansle spectre continu engendré par la transmission d'une suite aléatoire de symboles.
Au moment de la commutation du multiplexeur 6 et du change-ment des valeurs des coefficients par le dispositif 21, il n'y a pas de 20 discontinuité dans la suite des valeurs y(n) fournie par le filtre 7 car les valeurs numériques u(n-l) et u(n-2) fournies par les registres 23 et 24 correspondent à un régime permanent. Les coefficients du filtre sont choisis en respectant les conditions mathématiques suivantes:
al = 2 cos 0 b2= e Bl = - 2rcos~
B2 = r l>r> e etO= 360 = 360 =cos22,5 pour obtenir un filtre passe-bande dont la fréquence centrale est ~ZS~6'X-~

égale à I fois la fréquence d'échantillonnage. Sa bande passante est réduite pendant le régime établi grâce à r >~.
Le choix de la valeur de la bande passante détermine les valeurs des coefficients mais ces valeurs sont légèrement modifiées ensuite pour 5 que la difference des temps de propagation soit égale à un nombre entier de périodes d'échantillonnages lorsque la bande passante varie, afin de pouvoir réaliser les dispositifs à retard 4 et 5 au moyen d'un nombre entier de registres. Enfin les valeurs nl et n2 sont déterminées afin de satisfaire à la relation:
nl . T + T'l = n2 . T + T'2 où T est la période d'échantillonnage et où Tll et ~'2 sont les temps de propagation de groupe à travers le filtre 7 dans les deux cas considérés. Cette dernière équation ~raduit le fait que le retard du signal à travers le filt, e 7 est maintenu constant par les dispositifs à retard 4 et 5 quand la bande passante varie.
Le circuit 16 de contrôle de pureté spectrale comporte des moyens pour calculer une valeur théorique y'(n) du si~nal filtré par le filtre passe-bande 7, à partir des deux dernières valeurs, y(n-2) et y(n-l), fournies par ce filtre 7 et des moyens pour calculer une valeur quadrati-que moyenne Pe de y'(n) - y(n). Ces moyens comportent trois registres 30, 20 31 et 44; quatre multiplicateurs 33, 40, 41, et 43; et trois additionneurs 32, 39, et 42. Les additionneurs 32 et 39 comportent une première entrée sans inversion de signe et une seconde entrée avec une inversion de signe permettant de réaliser des soustractions.
Les registres 30 et 31 sont reliés en série à l'entrée du circuit 16.
25 Les sorties des registres 30 et 31 sont reliées respectivement à une premiere entrée du multiplicateur 33 et à la seconde entrée de l'addition-neur 32. Une seconde entrée du multiplicateur 33 reçoit une valeur constante 2 cos.0 et sa sortie est reliée à la première entrée de l'additionneur 32. La sortie de l'additionneur 32 est reliée à la première 30 entrée de l'additionneur 39. La seconde entrée de l'additionneur 39 est reliée à l'entrée du circuit 16 et sa sortie est reliée à deux entrées du multiplicateur 40. Une sortie du multiplicateur 40 est reliée à une première entrée du multiplicateur 41.
Une seconde entrée du multiplicateur 41 resoit une valeur cons-35 tante l-K et une sortie est reliée à une premiere entrée de l'additionneur - ~.Z5~6z7 42. Une seconde entrée de l'additionneur 42 est reliée à une sortie du multiplicateur 43 et une sortie est reliée à une entrée du registre 44. La seconde entrée du multiplicateur 43 reçoit une valeur constante et sa sortie est reliée à une seconde entrée de l'additionneur 42.
La sortie de l'additionneur }2 fournit la valeur y'(n) calculée à
partir des valeurs y(n-l) et y(n-2) stockées respectivement par les registres 30 et 31. La valeur y'(n) est calculée par résolution de la suite récurrente linéaire des valeurs fournies précédemment par le filtre 7, selon la formule:
y'(n) = 2(cosû).y(n-1) - y(n-2) avec cos 0 = cos 360 = cos 22,5 dans cet exemple.
L'additionneur 39 permet de calculer la différence entre la valeur théorique y'(n) et la valeur réelle y(n) du signal filtré. La valeur e(n) de la différence est élevée au carré par le multiplicateur 40 puis une moyenne 15 temporelle est réalisée par le multiplicateur 41, l'additionneur 42, le multiplicateur 43, et le registre 44. La constante de temps de cette moyenne temporelle est fixée par la valeur des coefficients l-K et K.
Dans cet exemple, K = O,g9 .
La sortie de l'additionneur 42 fournit la valeur Pe de la moyenne 20 quadratique des valeurs e(n). Cette puissance est nulle lorsque le signal filtré est une sinusolde pure car alors les valeurs fournies par le filtre 7 sont égales aux valeurs théoriques correspondant à une sinusolde.
Le circuit 16 comporte en outre des moyens pour calculer une valeur Ps de la puissance instantanée du signal filtré par le filtre 7. Ces 25 moyens sont constitués par: le registre 30; quatre multiplicateurs 29, 34, 35 et 37; et deux additionneurs 36 et 38. Des premières entrées des multiplicateurs 29 et 34 sont reliées à la sortie du registre 30, et des secondes entrées reçoivent des valeurs constantes: - cos 0 et sin 0 respectivement. La sortie du multiplicateur 29 est reliée à une première 30 entrée de l'additionneur 36. Une seconde entrée de l'additionneur 36 est reliée à l'entrée du circuit 16, et la sortie de l'additionneur 36 est reliée à
deux entrées du multiplicateur 37. La sortie du multiplicateur 37 est reliée à une première entrée de l'additionneur 38. La sortie du multiplica-teur 34 est reliée à deux entrées du multiplicateur 35, et la sortie de ce ~Z5~627 dernier est reliée à une seconde entrée de l'additionneur 38. La sortie de l'addltionneur 38 fournit la valeur Ps .
I~e registre 30, les multiplicateurs 29 et 34, et l'additionneur 36 constituent un réseau numérique fournissant une suite de valeurs com-5 plexes u(n). La fonction de transfert de ce réseau est:
H4 (z) = 1 - cos û . z 1 + j .sin ~ . z 1 .
Lorsque la valeur y(n) est appliquée à l'entrée du circuit 16 ce réseau restitue une valeur complexe:
u(n-l) = ul(n-l) + j .u2(n-1) avec:
ul(n-l) = y(n) - cos ~ . y(n-l) et u2(n-1) = sin 0 . y(n-l).
La puissance du signal filtré de valeur y(n) est:
A2(n-1) = u2(n-1) + u2(n-1) Les multiplicateurs 37 et 35 calculent ces deux carrés et l'addi-15 tionneur 38 fait leur somme, qui est égale à la valeur Ps .
Enfin, le circuit 16 comprend un diviseur 45 et un comparateur 46.
Le diviseur 45 reçoit sur une première et une seconde entrée les valeurs Ps et Pe fournies respectivement par les sorties des additionneurs 38 et 42 et il restitue sur une sortie la valeur du rapport pe. Cette valeur 20 constitue la puissance normalisée du signal d'erreur représenté par la suite des valeurs e(n). Cette valeur est appliquée à une entrée du comparateur 46 qui reçoit sur une seconde entrée une valeur fixe Sq qui détermine le seuil de pureté spectrale à partir duquel le régime est considéré comme établi. La sortie du comparateur 46 constitue la sortie du circuit 16. Elle 25 fournit le signal logique V, de niveau haut, lorsque la valeur pe est inférieure à la valeur Sq .
Le fonctionnement de l'extracteur de rythme selon l'invention ne nécessite pas la transmission d'une séquence particulière de symboles, cependant une séquence particulière donnant un spectre discontinu où la 30 raie 600 Hz est très forte et où les autres raies sont éloignées de 600Hz, a pour avantage de raccourcir la durée de convergence. Dans cet exemple, cette séquence peut être constituée de symboles tels que la phase de 12~4~

I'onde porteuse modulée saute périodiquement de 180, ou 90, ou 270.La durée de convergence est alors égale environ à trois fois la durée d'un symbole. Dans le cas où la séquence est aléatoire, la durée de la convergence est environ dix fois la durée d'un symbole, ce qui est 5 inférieur à la durée d'un régime transitoire dans les dispositifs de type connu. D'autre part, pendant la durée de ce régime transitoire un signal de synchronisation de remplacement est généré, ce qui permet de démoduler correctement la porteuse pendant les régimes transitoires dus à des perturbations de la ligne.
L'invention ne se limite pas à l'exemple de réalisation décrit ci-dessus, de nombreuses variantes sont possibles, il est notamment à la portée de l'homme de l'art de réaliser différemment le filtre à bande passante commandable, de calculer le temps de propagation de groupe dans ce filtre pour les deux valeurs de bande passante, et de déterminer 15 en conséquence les retards complémentaires nécessaires pour obtenir un retard total constant quelque soit la valeur de la bande passante. 2 o 1 + B z ~ l + B z ~
where n2 is the number of delay sampling periods 5 corresponding to T2.
The sequence of values y (n) provided by the output of filter 7 is then given by the formulas:
y (n) = ~ (n) + al .w (nl) + u (n-2) with (5) ~ - ~ (n) = Ao. u (n-n2) - Bl .w (nl) - B2. ~ (n-2) (6) In this example, the filter coefficients have the following values:
Ao = 1 Bl = - 1.8459 B2 = 0.998 The bandwidth obtained is then equal to: - 1 Hz to - 1 dB and 20 Hz to - 20 dB.
This very narrow bandwidth makes it possible to extract an oscilla-15 tion at the frequency Fs and of great purity although it is embedded in the continuous spectrum generated by the transmission of a random sequence of symbols.
When switching multiplexer 6 and changing ment of the values of the coefficients by the device 21, there is no 20 discontinuity in the sequence of values y (n) supplied by the filter 7 because the numerical values u (nl) and u (n-2) provided by registers 23 and 24 correspond to a permanent regime. The filter coefficients are chosen respecting the following mathematical conditions:
al = 2 cos 0 b2 = e Bl = - 2rcos ~
B2 = r l>r> e etO = 360 = 360 = cos22.5 to obtain a bandpass filter whose center frequency is ~ ZS ~ 6'X- ~

equal to I times the sampling frequency. Its bandwidth is reduced during the established regime thanks to r> ~.
The choice of the bandwidth value determines the values coefficients but these values are then slightly modified to 5 that the difference in propagation times is equal to an integer sampling periods when the bandwidth varies, in order to ability to implement delay devices 4 and 5 using an integer registers. Finally the values nl and n2 are determined in order to satisfy to the relationship:
nl. T + T'l = n2. T + T'2 where T is the sampling period and where Tll and ~ '2 are the group propagation times through the filter 7 in both cases considered. This last equation ~ reduces the fact that the signal delay through the filt, e 7 is kept constant by the delay devices 4 and 5 when the bandwidth varies.
The spectral purity control circuit 16 includes means to calculate a theoretical value y '(n) of the si ~ nal filtered by the bandpass filter 7, from the last two values, y (n-2) and y (nl), provided by this filter 7 and means for calculating a quadrati-than average Pe of y '(n) - y (n). These means include three registers 30, 20 31 and 44; four multipliers 33, 40, 41, and 43; and three adders 32, 39, and 42. Adders 32 and 39 have a first entry without sign inversion and a second entry with sign inversion allowing to realize subtractions.
The registers 30 and 31 are connected in series to the input of the circuit 16.
25 The outputs of registers 30 and 31 are respectively connected to a first entry of multiplier 33 and second entry of addition-neur 32. A second input of multiplier 33 receives a value constant 2 cos.0 and its output is connected to the first input of adder 32. The output of adder 32 is connected to the first 30 input of adder 39. The second input of adder 39 is connected to the input of circuit 16 and its output is connected to two inputs of the multiplier 40. An output of multiplier 40 is connected to a first input of multiplier 41.
A second input of the multiplier 41 receives a value cons 35 aunt lK and an output is connected to a first input of the adder - ~ .Z5 ~ 6z7 42. A second input of the adder 42 is connected to an output of the multiplier 43 and an output is connected to an entry in register 44. The second input of multiplier 43 receives a constant value and its output is connected to a second input of adder 42.
The output of the adder} 2 provides the value y '(n) calculated at starting from the values y (nl) and y (n-2) stored respectively by the registers 30 and 31. The value y '(n) is calculated by solving the sequence linear recurrence of the values previously supplied by the filter 7, according to the formula:
y '(n) = 2 (cosû) .y (n-1) - y (n-2) with cos 0 = cos 360 = cos 22.5 in this example.
The adder 39 makes it possible to calculate the difference between the value theoretical y '(n) and the actual value y (n) of the filtered signal. The value e (n) of the difference is squared by the multiplier 40 then an average 15 temporal is carried out by the multiplier 41, the adder 42, the multiplier 43, and register 44. The time constant of this time average is fixed by the value of the coefficients lK and K.
In this example, K = O, g9.
The output of the adder 42 provides the value Pe of the mean 20 quadratic of the values e (n). This power is zero when the signal filtered is a pure sine because then the values provided by the filter 7 are equal to the theoretical values corresponding to a sine wave.
The circuit 16 further comprises means for calculating a Ps value of the instantaneous power of the signal filtered by the filter 7. These 25 means are made up of: register 30; four multipliers 29, 34, 35 and 37; and two adders 36 and 38. From the first entries of multipliers 29 and 34 are connected to the output of register 30, and second inputs receive constant values: - cos 0 and sin 0 respectively. The output of the multiplier 29 is connected to a first 30 adder input 36. A second adder input 36 is connected to the input of circuit 16, and the output of adder 36 is connected to two inputs of multiplier 37. The output of multiplier 37 is connected to a first input of adder 38. The output of the multiplica-tor 34 is connected to two inputs of the multiplier 35, and the output of this ~ Z5 ~ 627 the latter is connected to a second input of the adder 38. The output of the additive 38 supplies the value Ps.
I ~ e register 30, multipliers 29 and 34, and adder 36 constitute a digital network providing a series of values 5 plexes u (n). The transfer function of this network is:
H4 (z) = 1 - cos û. z 1 + j .sin ~. z 1.
When the value y (n) is applied to the input of circuit 16 ce network restores a complex value:
u (nl) = ul (nl) + j .u2 (n-1) with:
ul (nl) = y (n) - cos ~. y (nl) and u2 (n-1) = sin 0. y (nl).
The power of the filtered signal of value y (n) is:
A2 (n-1) = u2 (n-1) + u2 (n-1) Multipliers 37 and 35 calculate these two squares and the addi-15 holder 38 adds up, which is equal to the value Ps.
Finally, circuit 16 includes a divider 45 and a comparator 46.
The divider 45 receives on a first and a second input the values Ps and Pe supplied respectively by the outputs of the adders 38 and 42 and it restores on an output the value of the ratio pe. This value 20 constitutes the normalized power of the error signal shown below e (n) values. This value is applied to a comparator input 46 which receives on a second input a fixed value Sq which determines the spectral purity threshold from which the regime is considered to be established. The output of comparator 46 constitutes the output of circuit 16. It 25 provides logic signal V, high level, when the value pe is lower than the Sq value.
The operation of the rhythm extractor according to the invention does not not require the transmission of a particular sequence of symbols, however a particular sequence giving a discontinuous spectrum where the 30 line 600 Hz is very strong and where the other lines are distant from 600Hz, a the advantage of shortening the convergence time. In this example, this sequence can consist of symbols such as the phase of 12 ~ 4 ~

The modulated carrier wave periodically jumps from 180, or 90, or 270. The convergence time is then approximately three times the duration of a symbol. In the case where the sequence is random, the duration of the convergence is about ten times the duration of a symbol, which is 5 less than the duration of a transient regime in type devices known. On the other hand, during the duration of this transient regime, a signal of replacement synchronization is generated, allowing demodulation correctly the carrier during transient regimes due to line disturbances.
The invention is not limited to the embodiment described above.
above, many variations are possible, it is particularly scope of the skilled person to make the band filter differently controllable bandwidth, calculate group propagation time in this filter for the two bandwidth values, and to determine 15 consequently the additional delays necessary to obtain a constant total delay whatever the value of the bandwidth.

Claims

1. Rhythm extractor for data transmission system comprising:
- means (1) for sampling and digitizing a signal input consisting of a carrier modulated by symbols transmitted to a rhythm Fs;
- a multiplier (2) to square each value of the input signal;
- a bandpass filter (7) whose central frequency is equal to Fs, receiving a series of values provided by the multiplier (2) and restoring a series of values y (n), corresponding to a filtered signal;
- a zero crossing detector (8) receiving the values y (n) and providing a logic signal C when this sequence of values changes sign, this signal C translating the rhythm of the symbols transmitted;
characterized in that the bandwidth of the bandpass filter (7) is controllable;
and in that it further comprises means (16) for controlling the spectral purity of the filtered signal and provide a control signal V of the bandwidth of the filter (7), in order to decrease its value when the operation of this filter (7) has reached its steady state.

2. Rhythm extractor according to claim 1, characterized in what the filter (7) includes:
- a digital filtering circuit (20, and 22 to 28), having a plurality of inputs respectively receiving coefficients whose values determine the bandwidth;
- a selection device (21) providing two sets of values for these coefficients, as a function of the value of the signal V applied to a control input, to control a wide bandwidth when the signal V is absent and narrow bandwidth when signal V is generated;
- a multiplexer (6) controlled by the signal V;
- two delay devices (4, 5) alternately coupled in series with the filtering circuit (20 and 22 to 28) by the multiplexer (6) and providing delays such as delay of the entire pass filter band (7) is constant regardless of the bandwidth value ordered.

3. Rhythm extractor according to claim 1, characterized in what it also includes:
- a generator (17) of a clock signal S, of frequency Fs, having a synchronization input receiving signal C, and a validation receiving signal V;
- a switching device (18) controlled by the signal V for constitute a signal representing the rhythm of the symbols transmitted, or with the clock signal S, or with the signal C, respectively when the signal V is absent and when signal V is generated.

4. Rhythm extractor according to claim 1, characterized in what the means (16) for controlling the spectral purity of the signal C
include:
- means (30 to 33) for calculating a theoretical value y '(n) of signal filtered by the bandpass filter (7), from the last two values y (n) supplied by the filter (7);
- means (39 to 44) for calculating a quadratic value mean Pe of y '(n) - y (n);
- means (29 and 34 to 38) to calculate, from the values y (n), a Ps value of the instantaneous power of the signal filtered by the filter (7);
- means (45, 46) for generating the logic signal V when <Sq where Sq is a predetermined value, setting the purity threshold spectral from which steady state is considered to be established.