BRPI1004891A2 - cartço de circuito integrado que compreende porÇÕes de memària volÁtil e processo para a programaÇço de um cartço de circuito integrado que compreende porÇÕes de memària nço - volÁtil - Google Patents

cartço de circuito integrado que compreende porÇÕes de memària volÁtil e processo para a programaÇço de um cartço de circuito integrado que compreende porÇÕes de memària nço - volÁtil Download PDF

Info

Publication number
BRPI1004891A2
BRPI1004891A2 BRPI1004891-0A BRPI1004891A BRPI1004891A2 BR PI1004891 A2 BRPI1004891 A2 BR PI1004891A2 BR PI1004891 A BRPI1004891 A BR PI1004891A BR PI1004891 A2 BRPI1004891 A2 BR PI1004891A2
Authority
BR
Brazil
Prior art keywords
volatile memory
programming
internal register
integrated circuit
portions
Prior art date
Application number
BRPI1004891-0A
Other languages
English (en)
Inventor
Sirio Giovanni Di
Giovanni Fontana
Original Assignee
Incard Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Incard Sa filed Critical Incard Sa
Publication of BRPI1004891A2 publication Critical patent/BRPI1004891A2/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/355—Personalisation of cards for use
    • G06Q20/3552—Downloading or loading of personalisation data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/356—Aspects of software for card payments
    • G06Q20/3563—Software being resident on card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0866—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by active credit-cards adapted therefor
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system

Abstract

CARTçO DE CIRCUITO INTEGRADO QUE COMPREENDE PORÇÕES DE MEMàRIA VOLÁTIL E PROCESSO PARA A PROGRAMAÇçO DE UM CARTçO DE CIRCUITO INTEGRADO QUE COMPREENDE PORÇÕES DE MEMàRIA NçO-VOLÁTIL. Cartão de Circuito Integrado (Cartão de lC) que compreende porções de memória não-volátil (30), em que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil (25) e um microprocessador (35); o Cartão de Circuito Integrado compreende adicionalmente uma interface serial (45) que armazena o dito arquivo de dados externos recebido nas ditas porções de memória volátil (25), pelo menos um registrador interno (27) que é programável através da dita interface serial (45), sendo que o dito registrador interno gerencia, de acordo com a dita programação, um armazenamento serial nas ditas porções não-voláteis (30) do dito arquivo de dados externos já armazenado nas ditas porções de memória volátil (25), sendo que a dita interface serial (45) e o dito registrador interno (27) gerenciam a programação respectiva de modo paralelo.

Description

"CARTÃO DE CIRCUITO INTEGRADO QUE COMPREENDE PORÇÕES DE
MEMÓRIA VOLÁTIL E PROCESSO PARA A PROGRAMAÇÃO DE UM CARTÃO DE CIRCUITO INTEGRADO QUE COMPREENDE PORÇÕES DE
MEMÓRIA NÃO-VOLÁTIL" Campo de Aplicação
A presente invenção se refere a um Cartão de Circuito Integrado ou Cartão de IC que compreende porções de memória não-volátil, em que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil e um microprocessador. A presente invenção se refere, ainda, a um processo para a
programação de um Cartão de Circuito Integrado que compreende porções de memória não-volátil, em que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil e um microprocessador. Técnica Anterior
Conforme é conhecido, um Cartão de Circuito Integrado, ou Cartão de IC, é um cartão de bolso com circuitos integrados incorporados que gerenciam processos e armazenam dados.
Em particular, o Cartão de IC usualmente compreende uma porção de memória não-volátil, bem como porções de memória volátil, um microprocessador e uma lógica de segurança específica, se houver. A programação de dados e dados sensíveis pode ser escrita e lida nessas porções de memória volátil e não-volátil.
O Cartão de IC funciona de acordo com programas ou fluxos de instrução que devem ser adequadamente armazenados em sua porção de memória não-volátil por meio de um processo de programação inicial.
Em geral, os programas ou fluxos de instrução são fornecidos a partir de um fornecedor ou produtor de Cartões de IC e são carregados por um dispositivo de inicialização que faz interface com o Cartão de IC.
Em particular, durante o processo de programação inicial, um conjunto de comandos pré-definidos transfere uma grande quantidade de dados de entrada a partir do dispositivo de inicialização para o Cartão de IC1 enquanto o microprocessador gerencia o armazenamento de dados na porção de memória não-volátil.
Subseqüentemente, as fases de customização permitem o armazenamento de informações sensíveis e detalhes referentes ao usuário do Cartão de IC. Nesse caso, a fim de evitar uma propagação indesejada desses dados sensíveis, os circuitos de segurança são incorporáveis no Cartão de IC.
Referindo-se à Figura 1, um processo de programação típico é esquematicamente mostrado na presente.
Em particular, um terminal do dispositivo de inicialização ou leitor 1 transmite arquivos de dados para um Cartão de IC 3 que armazena os dados externos em uma porção de memória não-volátil 4.
O Cartão de IC 3 também compreende um microprocessador 5 que permite o gerenciamento e o controle dos arquivos de dados quando recebidos, bem como o armazenamento dos mesmos nas porções de memória não-volátil 4.
De modo mais particular, o processo de programação inicial
compreende substancialmente a seguinte etapa:
uma fase de início, em que: o leitor 1 envia para o Cartão de IC 3 um sinal de pré-entrada 10 (sendo mostrado por uma linha hachurada) e o Cartão de IC 3 envia para o leitor 1 um sinal de pré-saída 11 (também sendo mostrado por uma linha hachurada quando está pronto para receber arquivos de dados.
Subseqüentemente, o processo de programação inicial compreende uma pluralidade de fases de transmissão em que um conjunto correspondente de pacotes de arquivos de dados é encaminhado pelo leitor 1 em direção ao cartão de IC 3.
De acordo com a Figura 1, o=processo de programação inicial= compreende então: uma primeira fase de transmissão, em que:
o leitor 1 envia para o Cartão de IC 3 um primeiro sinal de entrada
12 que compreende um primeiro pacote de arquivos de dados; e
o Cartão de IC 3 envia para o leitor 1 um primeiro sinal de saída
13 após os arquivos de dados desse primeiro pacote terem sido transmitidos e armazenados na porção de memória não-volátil 4.
Ademais, o processo de programação inicial compreende: uma segunda fase de transmissão que corresponde substancialmente à primeira fase de transmissão e em que:
um segundo sinal de entrada 14, o qual compreende um segundo pacote de arquivos de dados, é enviado a partir do leitor 1 em direção ao Cartão de IC 3; e
um segundo sinal de saída (não mostrado na figura) também é enviado a partir do Cartão de IC 3 para o leitor 1 quando os arquivos de dados do segundo pacote foram completamente transmitidos e armazenados na porção de memória não-volátil 4.
O processo de programação inicial tem continuidade através de fases de transmissão subsequentes até que todos os pacotes de arquivos de dados tenham sido enviados e um sinal de interrupção seja enviado a partir do leitor 1 para o Cartão de IC 3. Substancialmente, o processo de programação inicial é um
processo síncrono, a saber, um novo pacote de arquivos de dados é enviado a partir do leitor somente após o pacote de arquivos de dados anterior ter sido completamente armazenado na porção de memória não-volátil. Na Figura 1, também é indicado o tempo do processo de programação. Em particular, deve-se observar que a primeira fase de transmissão mostra:
um tempo de ativação de início Tc: tempo necessário para que o primeiro sinal de entrada 12 alcance o Cartão de IC 3;
um tempo de retenção Ts: tempo necessário para que o Cartão de IC 3 execute o comando de escrita e armazene o pacote de arquivos de dados na porção de memória não-volátil, sendo que esse tempo de retenção corresponde ao intervalo de tempo entre a recepção do primeiro sinal de entrada 12 e o envio do primeiro sinal de saída 13;
um tempo de retorno Tr: tempo necessário para que o primeiro sinal de saída 13, sendo transmitido para o Cartão de IC 3, chegue ao leitor 1; e
um tempo de espera Tt: tempo necessário para que o leitor 1 prepare e encaminhe um próximo pacote de arquivos de dados para o Cartão de IC 3.
Ademais, o tempo de retenção Ts compreende ainda: um tempo de preparação Tp: durante o qual a porção de memória não-volátil 4 do Cartão de IC 3 está pronta para armazenar um primeiro pacote
de arquivos de dados;
um tempo de escrita Tw: durante o qual os arquivos de dados do primeiro pacote são completamente escritos na porção de memória não-volátil
4, sendo , em particular, Tw < Ts.
Subseqüentemente, a seqüência de tempo citada acima é reiniciada, tendo início no em um tempo de ativação de início Tc adicional.
O processo de programação inicial exige, então, um longo tempo de execução, sendo que o tempo necessário para armazenamento de um pacote de arquivos de dados é pelo menos igual ao tempo de retenção Ts1 isto é, o tempo durante o qual o pacote de arquivos de dados foi completamente escrito na porção de memória não-volátil e todas as verificações de um armazenamento correto são completadas. Portanto, a fim de armazenar todos os N pacotes de arquivos de dados na porção de memória não-volátil do Cartão de IC 3, o tempo total exigido é substancialmente igual a N*Tp.
Ademais, o Cartão de IC 3 pode exigir um processo de programação de atualização em que as partes dos arquivos de dados que já foram armazenadas na porção de memória não-volátil são adicionadas ou substituídas. O processo de programação de atualização corresponde substancialmente ao processo de programação inicial tanto em termos de comandos quanto de tempo necessário.
Durante os processos de programação inicial e de atualização, uma grande quantidade de dados é transferida/escrita do leitor para o Cartão de IC1 porém, o tempo de gerenciamento e de execução se torna muito extenso e a velocidade de execução dos processos é, então, excessivamente reduzida com um custo de fabricação subseqüente excessivamente alto.
O problema que fundamenta a presente invenção é fornecer uma maneira simples e fácil de reduzir o tempo de execução dos processos de programação inicial e de atualização, captando, desse modo, um Cartão de IC e um processo para armazenamento de arquivos de dados que permite reduzir o tempo de programação e que tem características estruturais e funcionais para garantir um armazenamento completo e rápido de arquivos de dados, superando, assim, os limites e as desvantagens que ainda afetam os Cartões de IC e os processos de programação sendo realizados de acordo com a técnica anterior.
Sumário da Invenção
A idéia de solução que é a base da presente invenção é fornecer um processo de programação que permite a recepção de dados a partir do leitor e o armazenamento de dados na mémoria volátil, reduzindo muito o tempo de execução, sem aumentar o custo de fabricação.
De acordo com essa idéia de solução, o problema técnico" mencionado acima é resolvido por um Cartão de Circuito Integrado que compreende porções de memória não-volátil, sendo que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil e um microprocessador caracterizado por compreender uma interface serial que armazena os ditos arquivos de dados externos recebidos nas ditas porções de memória volátil, pelo menos um registrador interno que é programável através da dita interface serial, em que o gerenciamento do registrador iriterno está em conformidade com a dita programação de um armazenamento serial nas ditas porções de memória não-volátil dos ditos arquivos de dados externos já armazenados nas ditas porções de memória volátil, sendo que a dita interface serial e o dito registrador interno gerenciam a programação respectiva de uma maneira paralela.
O Cartão de Circuito Integrado compreende, ainda, meios de formatação adequados para transformar os ditos arquivos de dados externos em páginas de dados correspondentes sendo armazenados na dita porção de memória volátil, sendo que cada um das ditas páginas de dados tem tamanhos pré-definidos.
Em particular, o registrador interno é uma memória do tipo FIFO.
O Cartão de Circuito Integrado compreende, ainda, meios de escrita adequados para o armazenamento de ditas páginas de dados nas ditas porções de memória não-volátil de acordo com a programação do dito registrador interno, e sendo que o dito meio de controle é adequado para controlar o dito meio de armazenamento e o dito registrador interno de um modo substancialmente independente em relação à dita interface serial.
Esses meios de armazenamento compreendem um elemento de Acesso Direto à Memória que faz interface com o dito registrador interno.
Vantajosamente, a interface serial é um elemento de Receptor- Transmissor Assíncrono Universal.
O problema também é resolvido por um processo para armazenamento de arquivos de dados em um Cartão de Circuito Integrado que compreende porções de memória não-volátil, em que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil e um microprocessador, sendo que o processo é caracterizado por compreender:
uma primeira fase de armazenamento que armazena de um modo
serial os ditos arquivos de dados externos nas ditas porções de memória volátil através da programação de um modo correspondente em um registrador interno;
uma segunda fase de armazenamento que, de acordo com a dita programação do dito registrador interno, armazena, de um modo serial, nas ditas porções de memória não-volátil os ditos arquivos de dados externos já armazenados nas ditas porções de memória volátil;
gerenciar a dita primeira fase serial de armazenamento e a dita segunda fase de armazenamento serial de um modo paralelo em relação uma à outra.
Vantajosamente, a dita primeira fase de armazenamento serial
compreende adicionalmente a etapa de:
transformar cada um dos arquivos de dados externos recebidos em páginas de dados correspondentes, sendo que cada uma das ditas páginas de dados tem tamanhos pré-definidos.
A primeira fase de armazenamento serial compreende: usar uma memória do tipo FIFO como um registrador interno; usar um Elemento de Receptor-Transmissor Assíncrono Universal para receber e armazenar os ditos arquivos de dados externos.
O processo de programação que compreende adicionalmente a
etapa de:
controlar a dita primeira fase de armazenamento serial, a dita segunda fase de armazenamento serial e o dito registrador interno em um modo substancialmente independente.
As características e vantagens do Cartão de IC e do processo de programação, de acordo com a presente invenção, se tornarão evidentes a partir da descrição dada abaixo por meio de um exemplo indicativo e não- Iimitante fornecido com referência aos desenhos em anexo.
Breve Descrição dos Desenhos
Em tais desenhos:
A Figura 1 mostra esquematicamente um diagrama de tempo referente a um Cartão de IC e a um leitor em um processo de programação de acordo com a técnica anterior;
A Figura 2 mostra esquematicamente um diagrama de tempo referente a um Cartão de IC e a um leitor em um processo de programação de acordo com a presente invenção; e
A Figura 3 mostra esquematicamente um esquema em blocos do Cartão de IC e de um leitor de acordo com a presente invenção.
Descrição Detalhada
Referindo-se às Figuras, um Cartão de IC1 de acordo com a presente invenção, é esquematicamente mostrado e globalmente indicado com 20.
Em particular, o Cartão de IC compreende porções de memória volátil 25, como uma RAM, e porções de memória não-volátil 30, como uma ROM e/ou uma EEPROM ou similares. Ademais, o Cartão de IC 20 compreende um microprocessador 35 que executa as instruções do programa para o gerenciamento do processo de programação e para o controle dos dados.
O Cartão de IC 20 também compreende uma interface serial síncrono, como um elemento de Receptor-Transmissor Assíncrono Universal 45 ou UART. Tipicamente, o elemento de UART converte dados entre modos paralelos e seriais e é usado ρ ara comunicações seriais/paralelas entre o Cartão de IC e as portas de dispositivo periféricas.
Um leitor 50 faz interface com o Cartão de IC 20 para transmitir os dados de inicialização, os quais têm que ser armazenados nas porções de memória não-volátil 30. Os dados de inicialização estão contidos nos arquivos de dados.
Vantajosamente, de acordo com a presente invenção, o Cartão de IC 20 faz interface com o leitor 50 através do elemento de UART 45 que recebe os arquivos de dados transmitidos pelo leitor 50 e armazena esses arquivos de dados nas porções de memória volátil 25.
O Cartão de IC 20 compreende, adicionalmente, pelo menos um registrador interno 27 incluído, de preferência, nas porções de memória volátil 25.
Ademais, o Cartão de IC 20 compreende meios de formatação, (não mostrado nas figuras), os quais são adequados para a formatação ou transformação dos ditos arquivos de dados em uma ou mais páginas de dados 21, as quais são armazenadas nas porções de memória volátil 25. As páginas de dados 21 são páginas que tem tamanhos pré-definidos substancialmente correspondentes aos tamanhos das páginas de memória física de hardware, de tal modo a otimizar o uso das páginas de dados 21, em termos de tempo de
transferência e de área-ocupada.
O registrador interno 27 é adequadamente programado pelo elemento de UART 45 a fim de mapear e/ou programar os arquivos de dados recebidos, isto é, a página de dados correspondente 21 sendo armazenada nas porções de memória volátil 25 pelo elemento de UART 45.
Em particular, o registrador interno 27 compreende um conjunto de elementos 28, sendo que cada um é associado a uma página de dados 21 através de campos de identificação pré-definidos. A título de exemplificação, um elemento 28 poderia compreender:
um campo de identificação que compreende um indicador para uma página de dados correspondente 21 que é associada e já armazenada na porção volátil 25;
um campo de porção que compreende uma referência a uma
porção de arquivos de dados já armazenada que deve ser atualizada; sendo que esse campo é, em geral, usado na atualização do processo do programa.
Cada arquivo de dados 21 sendo transmitido pelo leitor 50 em direção ao Cartão de IC 20 é recebido pelo elemento de UART 45 e transformado pelos meios de formatação nas páginas de dados correspondentes 21 que são temporariamente armazenadas nas porções de memória volátil 25. Portanto, um indicador é armazenado no elemento correspondente 28 do registrador interno 27 pelo elemento de UART 45 e pelos microprocessador 35.
O registrador interno 27 é, de modo adequado, uma memória do
tipo FIFO, em que o primeiro elemento de entrada é o primeiro elemento de saída.
O Cartão de IC 20, de acordo com a presente invenção, compreende adicionalmente um meio de armazenamento (não mostrado nas figuras), o qual armazena as páginas de dados 21 nas páginas de dados definitivas correspondentes 40 que definem os programas e fluxos de instrução para o funcionamento do próprio Cartão de IC 20.
Vantajosamente, devido ao registrador interno de FIFO 27, o armazenamento das páginas de dados 21 na porção de memória não-volátil 30 é executado de um modo serial e, portanto, na mesma ordem usada pelo leitor 50 para transmitir os arquivos de dados.
Ademais, o Registrador interno de FIFO 27 permite que o meio de armazenamento armazene simultaneamente as páginas de dados 21 e, desse modo, em um modo paralelo ao armazenamento na memória volátil 25 dos outros arquivos de dados sendo recebidos pelos elemento de UART 45.
Dessa maneira, o Registrador interno de FIFO 27 e o elemento de UART 45 estão funcionando substancialmente em um modo independente e
paralelo em relação um ao outro.
Ademais, o Cartão de IC 20 compreende meio de controle que é adequado para verificar que o registrador interno 27 está vazio ou completo e para verificar o funcionamento do meio de armazenamento para controlar as páginas de dados definitivas 40 que são corretamente armazenadas.
Em particular, o meio de controle permite o controle do
funcionamento do leitor 50 através da transmissão de um sinal de interrupção, um sinal de espera ou um sinal de erro para o leitor 50 diretamente quando o registrador interno 27 é respectivamente vazio, completo ou quando um erro ocorre no momento de armazenamento.
Vantajosamente, os meios de controle operam em um modo
substancialmente assíncrono em relação ao elemento de UART 45 e ao registrador interno 27 e, então, um desses pode ser suspendido se um controle não é transmitido sem que o Cartão de IC seja completamente bloqueado e, portanto, o gerenciamento dos dados é externamente recebido e internamente
armazenado.
Ademais, o meio de controle controla a programação do registrador interno 27 para evitar a presença de páginas de dados duplicadas 21 sendo armazenadas na memória volátil 25. Um controle ou uma verificação são realizados nos campos de identificação dos elementos 28 já presentes para cada página de dados 21 a ser inserida em um elemento 28 do registrador interno, 27. Dessa maneira, as páginas de dados 21 eventualmente já presentes podem ser substituídas pela página de dados atualizada 21.
Esse mecanismo evita armazenamento inútil de arquivos de dados duplos, reduzindo adicionalmente o tempo de programação.
Outros controles podem ser evidentemente realizados no conteúdo de cada arquivo de dados recebido do leitor 50 e no conteúdo das páginas de dados correspondentes 21 ou em uma porção dos mesmos (soma de verificação), sendo que tais controles são diferentes em termos de velocidade de execução.
Em uma modalidade, o Cartão de IC 20 compreende um elemento de acesso direto à memória ou elemento de DMA, não mostrado nas figuras. O elemento de DMA faz interface com o registrador interno 27 e, após ser ativado pelo microprocessador 35, gerencia o armazenamento na porção de memória não-volátil 30 dos arquivos de dados 21 já armazenados na porção de memória volátil 25.
Vantajosamente, devido à presente modalidade, em particular à presença do elemento de UART e, eventualmente, ao elemento de DMA, durante o processo de programação, o microprocessador 35 está substancialmente em um estado de inatividade enquanto gerencia a inicialização de tais elementos apenas.
Substancialmente, de acordo com a presente invenção, o registrador interno 27 e o elemento de UART 45, que fazem interface com o leitor 50, implantam um processo de programação assíncrona, embora permitam individualmente a realização e o gerenciamento de uma programação
em um modo serial.
Em particular, isso permite a economia de tempo de execução durante a programação inicial e durante o processo de atualização.
Ademais, o elemento de UART 45, que é substancialmente assíncrono, funciona independentemente do- microprocessador 35 e, em particular, gerencia os arquivos de dados recebidos a partir do leitor 50 também quando o microprocessador 35 e a porção de memória volátil 25 não estão prontos para armazenar tais arquivos de dados.
Referindo-se à Figura 2, um processo de programação, de acordo com a presente invenção, é esquematicamente mostrado na presente. O processo de programação pode ser um processo inicial ou um processo de
atualização e compreende:
uma primeira fase de transmissão: em que o leitor 50 envia para o Cartão de IC 20 um sinal de pré-entrada 100 (sendo mostrado por uma linha hachurada) e o Cartão de IC 20, em particular o microcontrolador 35, envia para o leitor 35 um sinal de pré-saída 111 (também sendo mostrado por uma linha hachurada quando está pronto para receber arquivos de dados.
Subseqüentemente, o processo de programação compreende uma pluralidade de fases de transmissão em que um conjunto correspondente de pacotes de arquivos de dados é transmitido pelo leitor 50 em direção ao Cartão de IC 20 e recebido pelo elemento de UART 45. Portanto, o processo de programação compreende:
uma primeira fase de transmissão, em que:
o leitor 50 envia para o elemento de UART 45 um primeiro sinal de entrada 112 que compreende um primeiro pacote de arquivos de dados; e
o elemento de UART 45 envia para o leitor 50 um primeiro sinal de saída 113, após o primeiro pacote de arquivos de dados ter sido completa e corretamente recebido pelo elemento de UART 45.
Ademais, o processo de programação compreende:
uma segunda fase de transmissão que corresponde substancialmente à primeira fase de transmissão e em que:
um segundo sinal de entrada 114, o qual compreende um segundo pacote de arquivos de dados, é enviado a partir do leitor 50 em
direção ao Cartão de IC 45; e um segundo sinal de saída (não mostrado na figura) é enviado a
partir do elemento de UART 45 para o leitor 50 quando o segundo pacote de arquivos de dados tiver sido completa e corretamente recebido.
O processo de programação tem continuidade através de etapas de transmissão subsequentes até que todos os pacotes de arquivos de dados tenham sido enviados e um sinal de interrupção seja enviado a partir do leitor
50 para o Cartão de IC 20.
Vantajosamente, de acordo com a presente invenção, o elemento de UART 45, o microprocessador 35 e o registrador interno 27 permitem o gerenciamento em um modo paralelo em relação um ao outro: uma primeira fase de armazenamento que armazena, em u m
modo serial, os arquivos de dados externos nas porções de memória volátil 25 e programa, em um modo correspondente, o registrador interno 27 através da identificação dos arquivos de dados que foram armazenados; e
uma segunda fase de armazenamento que, de acordo com a programação do registrador interno 27, armazena em um modo serial, nas porções de memória não-volátil 30, os arquivos de dados que já foram armazenados nas porções de memória volátil 25.
Ademais, durante a primeira fase de armazenamento serial, o elemento de UART 45 e o meio de transformação adequado para transformar os arquivos de dados externos nas páginas de dados correspondentes 21, sendo que cada página tem tamanhos pré-definidos.
Vantajosamente, o registrador interno 27 é um registrador FIFO, e cada elemento 28 compreende campos de identificação pré-definidos que identificam, de um modo correspondente, cada página de dados 21.
Desse modo, o processo de programação é assíncrono e um novo pacote de arquivos de dados é transmitido para o Cartão de ^IC 20 e armazenado nas porções de memória volátil 25 enquanto um arquivo de dados anterior é armazenado na porção de memória não-volátil 30.
Ademais, devido à presente invenção, é possível, durante o processo de programação, executar os controles da primeira fase de armazenamento serial, da segunda fase de armazenamento serial e do registrador interno 27 simultaneamente e de um modo substancialmente independente um do outro. Isso permite, vantajosamente, que se mantenha uma fase de armazenamento enquanto outra fase de armazenamento é temporariamente interrompida, por exemplo, se um controle ou verificação não é transmitido.
Ademais, o processo executa tais controles ou verificações a fim de verificar se o registrador interno 27 está vazio ou completo e para encaminhar o sinal correspondente para gerenciar a primeira fase de armazenamento ou a segunda fase de armazenamento.
Ademais, o processo executa controles ou verificações durante a programação do registrador interno 27 através da verificação de que páginas de dados duplas 21 não são armazenadas. Em particular, esses controles são executados através da comparação dos campos de identificação das novas páginas de dados 21 a serem inseridas com o conteúdo dos elementos 28 já no registrador interno 27, e, se uma página de dados 21 estiver presente, é substituída pela nova página de dados, sendo que a última é a versão atualizada.
Além disso, se o registrador interno 27 estiver complete, então, um sinal de espera é enviado diretamente para o leitor 50 através do meio de controle, enquanto, ao mesmo tempo, o segundo estágio de armazenamento continua esvaziando o registrador interno 27 e permitindo, ainda, o recebimento
de mais arquivos de dados.
Adicionalmente, o processo de. programaçãp verifica que os dados transmitidos são insatisfatoriamente armazenados durante a primeira fase de armazenamento e durante a segunda fase de armazenamento.
Em particular, se um erro ocorre durante a segunda fase de armazenamento, o meio de controle envia um sinal de erro para o leitor 50 a fim de reenviar os arquivos de dados correspondentes para a página de dados 21, a qual foi erroneamente armazenada. Esse sinal de erro é enviado, em particular, pelo meio de controle para o leitor 50 em um dos sinais de saída subsequentes 113. Embora os arquivos de dados correspondentes sejam identificados pelo identificador contido no registrador interno 27 e processado
pelo meio de transformação.
Desse modo, vantajosamente, os sinais de controle são processados de uma maneira assíncrona ou de um modo independente em relação aos sinais de entrada 114 recebidos pelo elemento de UART 45.
Finalmente, a segunda fase de armazenamento também pode compreender controles ou verificações adicionais que, em particular, permitem a leitura dos dados somente após o armazenamento dos mesmos na porção de
memória não-volátil 30.
Na Figura 2, o tempo do processo de programação, de acordo com a presente invenção, também é fornecido. Em particular, durante a
primeira fase de programação, há:
um tempo de ativação de início Tc: tempo necessário para que o
primeiro sinal de entrada 112 alcance o Cartão de IC 20;
um tempo de retenção Ts: tempo necessário para que o elemento
de UART 45 receba os arquivos de dados;
um tempo de retorno Tr: tempo necessário para que o primeiro sinal de saída 113 sendo transmitido a partir do elemento de UART 45 alcance o leitor 50; e
um tempo de espera Tt: tempo necessário para que o leitor 50 prepare e encaminhe um próximo pacote de arquivos de dados para o Cartão de IC 20.
Ademais, de acordo com a presente invenção, a segunda fase de
armazenamento inclui adicionalmente:
um tempo de escrita Tw: tempo necessário para armazenar arquivos de dados armazenados na porção de memória volátil 25 e, então, na mémoria volátil 30 de acordo com a programação do registrador interno 27. Dessa maneira, o tempo de escrita Tw é sobreposto, independente e desvinculado do tempo de retenção Ts, do tempo de retorno Tr e do tempo de espera Tt.
O cartão de IC 20, de acordo com a presente invenção, exige um tempo de transferência muito curto em relação ao usado na técnica anterior. De fato, há um mascaramento e uma sobreposição das duas fases de armazenamento que ocorrem independentemente uma da outra.
Ademais, o tempo de retenção Ts que depende principalmente do elemento de UART 45 é extremamente reduzido em relação ao mesmo tempo exigido pelas soluções da técnica anterior.
A vantagem principal do cartão de IC e do processo de programação, de acordo com a presente invenção, é o aumento da velocidade de execução devido ao processo assíncrono, o que permite o armazenamento de arquivos de dados na mémoria volátil enquanto simultaneamente outros arquivos de dados são externamente recebidos e armazenados.
Outra vantagem significante se refere à possibilidade de executar essa programação sem exigir uma alteração do equipamento a ser usado e, portanto, sem aumentar os custos de produção. Outra vantagem é a possibilidade de limitar o uso do microprocessador durante as fases de programação ou atualização, sendo que
o processador é, de outro modo, empregáveL
Outra vantagem do processo de programação, de acordo com a presente invenção, é evitar o tempo de inatividade, bem como a possibilidade de fornecer um controle mais eficaz dos dados armazenados na porção de
memória não-volátil.
Evidentemente, a redução do tempo de programação, de acordo com a presente invenção, é evidente ao considerar o único cartão de IC, porém, é ainda mais evidente ao considerar o armazenamento de programas ou fluxos de instruções de um fabricante de cartões de IC nos quais múltiplos
dados de arquivo devem ser transferidos.
Evidentemente, uma pessoa versada na técnica, a fim de satisfazer as necessidades, especificações e acessórios atuais, pode realizar muitas modificações e variações no cartão de IC e no processo de programação, conforme descrito acima, estando essas dentro do escopo de proteção da invenção, conforme definido pelas seguintes reivindicações.

Claims (10)

1. CARTÃO DE CIRCUITO INTEGRADO QUE COMPREENDE PORÇÕES DE MEMÓRIA.VOLÁTIL, em que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil (25) e um microprocessador (35) caracterizado pelo fato de que compreende uma interface serial (45) que armazena os ditos arquivos de dados recebidos nas ditas porções de memória volátil (25), pelo menos um registrador interno (27) que é programável através da dita interface serial (45), sendo que o dito registrador interno (27) gerencia, de acordo com a dita programação, um armazenamento serial nas ditas porções de memória não- volátil (30) dos ditos arquivos de dados externos já armazenados nas ditas porções de memória volátil (25), em que a dita interface serial (45) e o dito registrador interno (27) gerenciam a programação respectiva de uma maneira paralela.
2. CARTÃO DE CIRCUITO INTEGRADO, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente os meios de formatação adequado para transformar os ditos arquivos de dados externos em páginas de dados correspondentes (21) sendo armazenadas nas ditas porções de memória volátil (25), sendo que cada uma das ditas páginas de dados (21) tem tamanhos pré-definidos.
3. CARTÃO DE CIRCUITO INTEGRADO, de acordo com a reivindicação 2, caracterizado pelo fato de que o dito registrador interno (27) é uma memória do tipo FIFO.
4. CARTÃO DE CIRCUITO INTEGRADO, de acordo com a reivindicação 3, caracterizado pelo fato de que compreende adicionalmente meios adequados para o armazenamento da dita página de dados (21) nas ditas porções de memória não-volátil (30), de acordo com a programação do dito registrador interno (27), e meios de controle adequados para controlar o dito meio de armazenamento e o dito registrador interno (27) de um modo substancialmente independente em relação à dita interface serial (45).
5. CARTÃO DE CIRCUITO INTEGRADO, de acordo com a reivindicação 4, caracterizado pelo fato de que o dito meio de armazenamento compreende um elemento de Acesso Direto à Memória (DMA) que faz interface com o dito registrador interno (27).
6. CARTÃO DE CIRCUITO INTEGRADO, de acordo com uma ou mais das reivindicações precedentes, caracterizado pelo fato de que a dita interface serial é um elemento de Receptor-Transmissor Assíncrono Universal (45)
7. PROCESSO PARA A PROGRAMAÇÃO DE UM CARTÃO DE CIRCUITO INTEGRADO QUE COMPREENDE PORÇÕES DE MEMÓRIA NÃO-VOLÁTIL (30), em que uma pluralidade de arquivos de dados externos são armazenáveis, e que compreende porções de memória volátil (25) e um microprocessador (35), caracterizado pelo fato de que compreende: uma primeira fase de armazenamento que armazena de um modo serial os ditos arquivos de dados externos nas ditas porções de memória volátil (25) através da programação de um modo correspondente em um registrador interno (27); uma segunda fase de armazenamento que, de acordo com a dita programação do dito registrador interno (27), armazena de um modo serial, nas ditas porções de memória não-volátil (30), os ditos arquivos de dados externos já armazenados nas ditas porções de memória volátil (25); gerenciar a dita primeira fase de armazenamento serial e a dita segunda fase de armazenamento serial de um modo paralelo em relação uma à outra.
8. PROCESSO PARA PROGRAMAÇÃO, de acordo com a reivindicação 7, caracterizado pelo fato de que a dita primeira fase de armazenamento serial compreende adicionalmente a etapa de: transformar cada um dos arquivos de dados externos em páginas de dados correspondentes (21), sendo que cada uma dasa ditas páginas, de dados (21) tem tamanhos pré-definidos.
9. PROCESSO PARA PROGRAMAÇÃO, de acordo com a reivindicação 8, caracterizado pelo fato de que a dita primeira fase de armazenamento serial compreende: usar uma memória do tipo FIFO como um registrador interno (27); usar um elemento de receptor-transmissor universal assíncrono (45) a fim de receber e armazenar o dito arquivo de dados externos.
10. PROCESSO PARA PROGRAMAÇÃO, de acordo com a reivindicação 9, caracterizado pelo fato de que compreende a etapa de: controlar a dita primeira fase de armazenamento serial, a dita segunda fase de armazenamento serial e o dito registrador interno (27) de um modo substancialmente independente em relação um ao outro.
BRPI1004891-0A 2009-12-04 2010-11-30 cartço de circuito integrado que compreende porÇÕes de memària volÁtil e processo para a programaÇço de um cartço de circuito integrado que compreende porÇÕes de memària nço - volÁtil BRPI1004891A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITMI20092143 2009-12-04

Publications (1)

Publication Number Publication Date
BRPI1004891A2 true BRPI1004891A2 (pt) 2013-03-19

Family

ID=42209078

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1004891-0A BRPI1004891A2 (pt) 2009-12-04 2010-11-30 cartço de circuito integrado que compreende porÇÕes de memària volÁtil e processo para a programaÇço de um cartço de circuito integrado que compreende porÇÕes de memària nço - volÁtil

Country Status (3)

Country Link
US (1) US8550363B2 (pt)
EP (1) EP2330499A1 (pt)
BR (1) BRPI1004891A2 (pt)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2306416A1 (en) * 2009-09-25 2011-04-06 Incard SA Improved method for pre-personalizing an IC Card
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549974B2 (en) * 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
JPH117505A (ja) * 1997-06-17 1999-01-12 Fujitsu Ltd カード型記憶媒体
WO2001029762A2 (en) * 1999-10-20 2001-04-26 Spyrus, Inc. Method and system for an integrated circuit card interface device with multiple modes of operation
JP2006139556A (ja) * 2004-11-12 2006-06-01 Toshiba Corp メモリカード及びそのカードコントローラ
JP2009157493A (ja) * 2007-12-25 2009-07-16 Sharp Corp データ転送制御装置及びｉｃカード
US20100005199A1 (en) * 2008-07-07 2010-01-07 Texas Instruments Incorporated Direct memory access (dma) data transfers with reduced overhead

Also Published As

Publication number Publication date
US8550363B2 (en) 2013-10-08
EP2330499A1 (en) 2011-06-08
US20110138088A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
BRPI1004891A2 (pt) cartço de circuito integrado que compreende porÇÕes de memària volÁtil e processo para a programaÇço de um cartço de circuito integrado que compreende porÇÕes de memària nço - volÁtil
CN106462520B (zh) 用于与非易失性双列直插式存储器模块的控制器通信的技术
JP6336498B2 (ja) マルチプロセッサシステムにおけるプロセッサ間プロトコル
US7318117B2 (en) Managing flash memory including recycling obsolete sectors
US9418224B2 (en) Portable electronic device and control method of portable electronic device
BRPI0621301A2 (pt) método para a inicialização de um dispositivo de computador principal a partir de um dispositivo mmc/sd, dispositivo de computador principal inicializável a partir de um dispositivo mmc/sd e método de dispositivo mmc/sd a partir do qual um dispositivo de computador principal pode ser inicializado
US20100122017A1 (en) Memory controller, non-volatile memory system, and host device
US20130232328A1 (en) Method to safely reprogram an fpga
US8904094B2 (en) Memory system in which extended function can easily be set
CN105518621A (zh) 将引导操作并行化
CN111984559B (zh) 用于数据传送的系统及存储器装置
CN109240748B (zh) 应用于嵌入式系统的镜像启动及适配的方法、系统
WO2020158377A1 (ja) 電子制御装置、電子制御装置のセキュリティ検証方法
US9367482B2 (en) Systems and methods to extend ROM functionality
JP2009015428A (ja) プログラム更新方法、情報処理装置、プログラムおよび記録媒体
US9052836B2 (en) Memory system in which extension function can easily be set
EP3236350B1 (en) Tigersharc series dsp start-up management chip and method
US8930613B2 (en) Memory system in which extended function can easily be set
CN210052151U (zh) 一种双芯片程序更新装置
US20140108711A1 (en) Portable secure device providing storage service
TWI710906B (zh) 用來進行主裝置與記憶裝置之間的存取控制的方法以及設備
CN110286935B (zh) 一种双芯片程序更新装置及方法
TWI798743B (zh) 用來進行多系統日誌存取管理之方法、系統單晶片積體電路以及非暫態計算機可讀取媒體
JP3064324B2 (ja) 画像記録装置における制御ソフトウエア仕様変更システム
EP3144905B1 (en) Ic card and ic module

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B25A Requested transfer of rights approved

Owner name: STMICROELECTRONICS N.V. (CL)

B25A Requested transfer of rights approved

Owner name: STMICROELECTRONICS INTERNATIONAL N.V. (CH)

B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 5A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2343 DE 01-12-2015 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.