BRPI0103203B1 - image maker having photodiodes with door and method for manufacturing it - Google Patents
image maker having photodiodes with door and method for manufacturing it Download PDFInfo
- Publication number
- BRPI0103203B1 BRPI0103203B1 BRPI0103203A BR0103203A BRPI0103203B1 BR PI0103203 B1 BRPI0103203 B1 BR PI0103203B1 BR PI0103203 A BRPI0103203 A BR PI0103203A BR 0103203 A BR0103203 A BR 0103203A BR PI0103203 B1 BRPI0103203 B1 BR PI0103203B1
- Authority
- BR
- Brazil
- Prior art keywords
- photodiode
- field plate
- layer
- tft
- photosensor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 239000007787 solid Substances 0.000 claims abstract description 15
- 230000005684 electric field Effects 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 230000005855 radiation Effects 0.000 claims description 13
- 239000002210 silicon-based material Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000003518 caustics Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 238000003384 imaging method Methods 0.000 abstract description 12
- 239000006185 dispersion Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
patente de invenção: "formador de imagem tendo fotodiodos com porta e método para fabricação do mesmo". formador de imagem de estado sólido é proporcionado, o qual compreende um conjunto de formação de imagem de fotodiodos com porta. o formador de imagem compreende uma pluralidade de pixels de fotossensores dispostos em um conjunto de pixels e cada um dos pixels dos fotossensores inclui um fotodiodo tendo uma parede lateral, a parede lateral tendo uma camada dielétrica de porta disposta sobre ela e uma placa de campo disposta em torno do corpo do fotodiodo. a placa de campo compreende silício amorfo disposto na camada dielétrica de porta e se estende substancial e completamente em torno da parede lateral do referido fotodiodo. a placa de campo é acoplada eletricamente ao eletrodo comum do conjunto de formação de imagem de modo que a placa de campo cria uma campo elétrico em torno do corpo do fotodiodo em correspondência com o potencial do referido eletrodo comum. um método de fabricação do conjunto de fotodiodo com porta também é proporcionado.patent: "image maker having photodiodes with door and method for manufacturing the same". A solid state imaging device is provided which comprises a door photodiode imaging set. the image maker comprises a plurality of photosensor pixels arranged in a pixel array and each of the photosensor pixels includes a photodiode having a sidewall, the sidewall having a door dielectric layer disposed thereon and a field plate disposed around the body of the photodiode. the field plate comprises amorphous silicon disposed in the dielectric gate layer and extends substantially and completely around the side wall of said photodiode. The field plate is electrically coupled to the common electrode of the imaging assembly so that the field plate creates an electric field around the photodiode body in correspondence with the potential of said common electrode. A method of manufacturing the door photodiode assembly is also provided.
Description
Relatório Descritivo da Patente de Invenção para "FORMADOR DE IMAGEM TENDO FOTODIODOS COM PORTA E MÉTODO PARA FABRICAÇÃO DO MESMO".Report of the Invention Patent for "IMAGE FORMER HAVING PHOTODIODES WITH DOOR AND METHOD FOR MANUFACTURING THE SAME".
ANTECEDENTES DA INVENÇÃO O Governo dos Estados Unidos tem certos direitos na presente invenção de acordo com o número de contrato 70NANB5H1099 concedido pelo National Institute of Standards and Technology. A invenção refere-se, de um modo geral a dispositivos formadores de imagem de estado sólido de área e especificamente a dispositivos formadores de imagem tendo dispersão de parede lateral de fotodiodo reduzido.BACKGROUND OF THE INVENTION The United States Government has certain rights in the present invention under contract number 70NANB5H1099 granted by the National Institute of Standards and Technology. The invention relates generally to area solid state imaging devices and specifically to imaging devices having reduced photodiode sidewall dispersion.
Dispositivos formadores de imagem de estado sólido são usados para formação de imagem por radiação (por exemplo, raios-X), tais como para uso em diagnósticos médicos. Esses dispositivos formadores de imagem de estado sólido, comumente, compreendem conjuntos de elementos fotossensores com elementos de comutação associados dispostos em fileiras e colunas, com os elementos fotossensores sendo endereçados por fileiras de linhas de varredura (também referidas como linhas de endereço) e colunas de linhas de dados (também referidas como linhas de leitura). Tipicamente, os elementos fotossensores são fotodiodos e os elementos de comutação são transistores de efeito de campo de película fina (FET ou TFTs).Solid state imaging devices are used for radiation imaging (e.g., X-ray), such as for use in medical diagnostics. Such solid state imaging devices commonly comprise sets of photosensor elements with associated switching elements arranged in rows and columns, with the photosensor elements being addressed by rows of scan lines (also referred to as address lines) and columns of data lines (also referred to as reading lines). Typically, the photosensor elements are photodiodes and the switching elements are thin film field effect transistors (FETs or TFTs).
Um dos diversos fatores que podem influenciar o desempenho do formador de imagem de estado sólido é a quantidade ou nível de dispersão de polarização reversa de fotodiodo. Nos dispositivos formadores de imagem de estado sólido aos quais a presente invenção é dirigida, a dispersão de fotodiodos é considerada como tendo dois componentes, a dispersão de parede lateral (das superfícies do fotodiodo com inclinação substancial em relação ao substrato) e dispersão de área (das superfícies de fotodiodos substancialmente paralelas ao substrato).One of several factors that may influence the performance of the solid state imager is the amount or level of photodiode reverse bias dispersion. In solid state imaging devices to which the present invention is directed, photodiode dispersion is considered to have two components, sidewall dispersion (of substantially inclined substrate photodiode surfaces) and area dispersion ( photodiode surfaces substantially parallel to the substrate).
Em dispositivos formadores de imagem a serem usados em aplicações médicas, os fotodiodos em um pixel representativo, tipicamente, têm, aproximadamente, dimensões quadradas da ordem de cerca de 0,1 a 0,4 mm em comprimento e largura. Nesses tamanhos, o componente de dispersão de parede lateral é da mesma ordem de magnitude que o componente de dispersão de área; desse modo, ambos os componentes contribuem, significativamente, para a dispersão, assim, degradando o desempenho do formador de imagem. Por exemplo, em aplicações radiográficas, o tempo de exposição (entre leituras do conjunto) pode ser tão longo quanto dois (2) segundos e uma dispersão de fotodiodos de mesmo 1pA degradará o desempenho significativamente através da saturação da carga que o fotodiodo é capaz de coletar e através da contribuição para o ruído do formador de imagem e deslocamento associado com a corrente de dispersão. A severidade potencial do problema de fotodiodos é melhor apreciada quando é considerado que os fotodiodos podem operar sob uma polarização comum de cerca de 10V, em uma temperatura um pouco acima da temperatura ambiente devido ao calor gerado pelos componentes eletrônicos circundantes. Ainda, o dispositivo formador de imagem pode ter na ordem de um milhão (1 x 106) de fotodiodos, dos quais uma alta percentagem não deve estar defeituosa a fim de evitar ter um número excessivo de pixels ruins. Portanto, é desejável reduzir a dispersão de polarização reversa dos fotodiodos do formador de imagem até uma extensão praticável, ao mesmo tempo em que evita um aumento no custo e/ ou complexidade do processo de fabricação de formador de imagem e enquanto evita qualquer degradação no desempenho ou na confiabilidade.In imaging devices for use in medical applications, photodiodes in a representative pixel typically have approximately square dimensions on the order of about 0.1 to 0.4 mm in length and width. At these sizes, the sidewall scatter component is of the same order of magnitude as the area scatter component; thus, both components contribute significantly to dispersion, thereby degrading the performance of the image maker. For example, in radiographic applications, the exposure time (between set readings) may be as long as two (2) seconds and a scatter of photodiodes of the same 1pA will degrade performance significantly by saturation of the load that the photodiode is capable of. collect and by contributing to the image maker noise and displacement associated with the scatter current. The potential severity of the photodiodes problem is best appreciated when it is considered that photodiodes can operate under a common polarization of about 10V at a temperature slightly above room temperature due to the heat generated by the surrounding electronics. Furthermore, the imaging device may have on the order of one million (1 x 106) photodiodes, of which a high percentage should not be defective in order to avoid having too many bad pixels. Therefore, it is desirable to reduce the reverse bias dispersion of the image maker photodiodes to a practicable extent, while avoiding an increase in the cost and / or complexity of the image maker manufacturing process and while avoiding any performance degradation. or reliability.
SUMÁRIO DA INVENÇÃOSUMMARY OF THE INVENTION
Um formador de imagem de estado sólido é proporcionado que compreende um conjunto de fotodiodos com porta. O formador de imagem compreende uma pluralidade de pixels fotossensores dispostos em um conjunto de pixels e cada um dos pixels fotossensores inclui um fotodiodo tendo uma parede lateral, a parede lateral tendo uma camada dielétrica de porta disposta sobre ela e uma placa de campo disposta em torno do corpo do fotodiodo. Um método de fabricação do fotodiodo com porta também é proporcionado.A solid state imager is provided which comprises a door photodiode array. The image maker comprises a plurality of photosensor pixels arranged in a pixel array and each of the photosensor pixels includes a photodiode having a sidewall, the sidewall having a dielectric door layer disposed thereon and a field plate disposed around it. of the body of the photodiode. A method of manufacturing the door photodiode is also provided.
BREVE DESCRIÇÃO DOS DESENHOSBRIEF DESCRIPTION OF DRAWINGS
Essas e outras características, aspectos e vantagens da presente invenção se tornarão melhor compreendidos quando a descrição detalhada seguinte for lida com referência aos desenhos anexos, em que os numerais de referência semelhantes se referem a componentes semelhantes e em que: As Figuras de 1A - D são vistas de plano de topo substancialmente esquemáticas de um pixel de fotossensor representativo da presente invenção nas várias etapas de um processo de produção.These and other features, aspects and advantages of the present invention will become better understood when the following detailed description is read with reference to the accompanying drawings, in which like reference numerals refer to similar components and wherein: Figures 1A - D are substantially schematic top plan views of a representative photosensor pixel of the present invention at various stages of a production process.
As Figuras 2A - D são vistas seccionais transversais substancialmente esquemáticas tomadas ao longo das linhas observadas nas Figuras 1A - D, respectivamente.Figures 2A-D are substantially schematic cross-sectional views taken along the lines observed in Figures 1A-D, respectively.
As Figuras 3A - D são vistas seccionais transversais substancialmente esquemáticas tomadas ao longo das linhas observadas nas Figuras 1A - D, respectivamente.Figures 3A-D are substantially schematic cross-sectional views taken along the lines observed in Figures 1A-D, respectively.
As Figuras 4 e 5 são vistas seccionais transversais substancialmente esquemáticas do dispositivo ilustrado nas Figuras 2D e 3D, respectivamente, com uma camada final de barreira depositada sobre as superfícies expostas do pixel de fotossensor da presente invenção. A Figura 6 é uma vista em plano de topo substancialmente es-quemática de um pixel de fotossensor representativo de acordo com uma outra modalidade da presente invenção. A Figura 7 é uma vista seccional transversal substancialmente esquemática tomada ao longo da linha de corte 7 - 7 na Figura 6. A Figura 8 é uma vista seccional transversal substancialmente esquemática tomada ao longo da linha de corte 8 - 8 na Figura 6. A Figura 9 é uma vista seccional transversal substancial mente esquemática de uma ilha de fotodiodos representativos de acordo com a presente invenção. A Figura 10 é um gráfico apresentando dados experimentais ilustrando uma diminuição na dispersão de diodos empregando um dispositivo de acordo com a presente invenção. A Figura 11 é uma vista de plano de um conjunto de formadores de imagens mostrando uma pluralidade de pixels representativos e com as respectivas aberturas de TFT de fotorresistores.Figures 4 and 5 are substantially schematic cross-sectional views of the device illustrated in Figures 2D and 3D, respectively, with a final barrier layer deposited on the exposed surfaces of the photosensor pixel of the present invention. Figure 6 is a substantially schematic top plan view of a representative photosensor pixel according to another embodiment of the present invention. Figure 7 is a substantially schematic cross-sectional view taken along section line 7 - 7 in Figure 6. Figure 8 is a substantially schematic cross-sectional view taken along section line 8 - 8 in Figure 6. Figure 9 is a substantially schematic cross-sectional view of a representative photodiode island according to the present invention. Figure 10 is a graph showing experimental data illustrating a decrease in diode dispersion employing a device according to the present invention. Figure 11 is a plan view of a set of image makers showing a plurality of representative pixels and their respective photoresist TFT apertures.
DESCRIÇÃO DETALHADADETAILED DESCRIPTION
Um formador de imagem de radiação 100 (Figura 11) fabricado de acordo com a presente invenção compreende uma pluralidade de fotodi-odos com porta. O termo "formador de imagem", conforme aqui usado, se refere a um dispositivo de estado sólido que está adaptado para absorver radiação incidente de um comprimento de onda particular (tal como fótons ópticos, raios X ou semelhantes) e gerar um sinal elétrico correspondente à radiação absorvida. Como é conhecido na técnica, tipicamente, os pixels são dispostos em um conjunto tendo um padrão de fileiras e colunas. Como cada pixel 110 é endereçável, individualmente, por respectivas fileiras de linhas de varredura e colunas de linhas de dados, a distribuição espacial da radiação absorvida pelo conjunto também é determinável. O conjunto de fotossenso-res é acoplado, eletricamente, aos circuitos elétricos (não mostrados) situados fora do substrato. Aqueles circuitos amplificam e processam os sinais elétricos gerados pelo conjunto.A radiation imager 100 (Figure 11) manufactured in accordance with the present invention comprises a plurality of gate photodiodes. The term "image maker" as used herein refers to a solid state device that is adapted to absorb incident radiation of a particular wavelength (such as optical photons, x-rays or the like) and generate a corresponding electrical signal. to absorbed radiation. As is known in the art, pixels are typically arranged in a set having a row and column pattern. Since each pixel 110 is individually addressable by respective rows of scan lines and columns of data lines, the spatial distribution of the radiation absorbed by the array is also determinable. The photosensor assembly is electrically coupled to the electrical circuits (not shown) outside the substrate. Those circuits amplify and process the electrical signals generated by the set.
Como um exemplo, um conjunto desses pixels pode ser um conjunto formador de imagem luminosa (por exemplo, um conjunto de fotos-sensores, tais como fotodiodos) e pode ser empregado como um formador de imagem de raios X através do acoplamento do conjunto de formadores de imagens luminosas a um cintilador de raios X (que compreende um material que emite fótons ópticos quando a radiação de raios X (ou outro tipo de radiação sendo detectado) é absorvida no cintilador). "Fotodiodos com portas", conforme aqui usado, se refere aos conjuntos de diodos em que há uma faixa (ou correia) de material semicondutor disposta em torno das paredes laterais do corpo do fotodiodo de modo a proporcionar uma "placa de campo" ou meios, quando em operação, de estabelecimento de um campo elétrico em torno do corpo de diodo, de modo a reduzir a dispersão elétrica da paredes laterais do diodo no conjunto. A correia de material semicondutor disposta em torno das paredes laterais do corpo de diodo (com material dielétrico disposto entre o corpo do diodo e a correia de material semicondutor) é tipica e eletricamente acoplada ao anodo do diodo. Essa disposição forma uma "placa de campo" ou estrutura de diodo "com porta" que reduz a dispersão de diodos.As an example, a set of such pixels may be a luminous image forming set (for example, a set of photosensors such as photodiodes) and may be employed as an X-ray image maker by coupling the forming set. from bright images to an X-ray scintillator (comprising a material that emits optical photons when X-ray radiation (or other radiation being detected) is absorbed into the scintillator). "Gate photodiodes" as used herein refers to diode assemblies wherein there is a strip (or strap) of semiconductor material disposed around the sidewalls of the photodiode body to provide a "field plate" or means , when in operation, establishing an electric field around the diode body to reduce electrical dispersion of the diode sidewalls in the assembly. The semiconductor material belt disposed around the sidewalls of the diode body (with dielectric material disposed between the diode body and the semiconductor material belt) is typically electrically coupled to the diode anode. This arrangement forms a "field plate" or "gate" diode structure that reduces diode dispersion.
Existe um número de processos pelos quais os conjuntos de fo-tossensores podem ser fabricados; é desejável que os processos de fabricação proporcionem não só componentes no conjunto que distribuem desempenho desejado, mas também que as etapas de fabricação sejam eficientes de um ponto de vista do tempo e dos recursos. À guisa de exemplo e não de limitação, os dispositivos formadores de imagens aqui descritos são produzidos pelo que é referido como um processo formador de imagem ajustado com máscara reduzida, um aspecto do qual é que os corpos de fotodiodos (compreendendo o material semicondutor do diodo) para os respectivos pixels são depositados antes da deposição dos transistores de películas finas associados. O formador de imagem de estado sólido da presente invenção, que tem dispersão de corrente de polarização reversa diminuída, é fabricado em etapas, com as estruturas resultantes das etapas identificadas sendo ilustradas nas Figuras 1A - D e em vista seccionais transversais correspondentes 2A- D e 3A - D. O método de fabricação de máscara reduzida é discutido, de um modo geral, nas patentes norte-americanas 5.399.844; 5.435.608; e 5.480.810; todas as quais são cedidas ao presente cessionário. A presente invenção proporciona modificações no processo para obter a configuração de pixel resultando na redução na dispersão de polarização reversa dos fotodiodos.There are a number of processes by which the photosensor assemblies can be manufactured; It is desirable for manufacturing processes to provide not only components in the assembly that deliver desired performance, but also that manufacturing steps are time and resource efficient. By way of example and not limitation, the imaging devices described herein are produced by what is referred to as a reduced mask adjusted image forming process, an aspect of which is that photodiode bodies (comprising diode semiconductor material ) for the respective pixels are deposited prior to deposition of the associated thin film transistors. The solid state imager of the present invention, which has decreased reverse bias current dispersion, is fabricated in steps, with the resulting structures of the identified steps being illustrated in Figures 1A-D and corresponding cross-sectional views 2A-D and 3A - D. The method of manufacturing reduced mask is generally discussed in US Patents 5,399,844; 5,435,608; and 5,480,810; all of which are assigned to this assignee. The present invention provides modifications to the process to achieve pixel configuration resulting in reduction in reverse bias dispersion of photodiodes.
Para fins de ilustração e não de limitação, um pixel representativo 110 é ilustrado nas Figuras e a descrição anexa se refere a esse pixel representativo. Os pixels 110 são dispostos, tipicamente, em um substrato 105 (Figuras 1A - 1D). Cada pixel 110 compreende um fotossensor, tal como um fotodiodo 126, conforme aqui mostrado e descrito e um dispositivo de comutação, tal como um transistor de efeito de campo de película fina (FET), também referido como um TFT. Tipicamente, de acordo com processos conhecidos de fabricação, a fabricação de todos os pixels em um substrato 105 que formará um conjunto particular de fotossensores formadores de imagem prossegue simultaneamente.For purposes of illustration and not limitation, a representative pixel 110 is illustrated in the Figures and the accompanying description refers to that representative pixel. Pixels 110 are typically arranged on a substrate 105 (Figures 1A - 1D). Each pixel 110 comprises a photosensor such as a photodiode 126 as shown and described herein and a switching device such as a thin-film field effect transistor (FET), also referred to as a TFT. Typically, according to known manufacturing processes, the fabrication of all pixels on a substrate 105 that will form a particular set of image-forming photosensors proceeds simultaneously.
De acordo com o método da invenção, uma primeira camada condutora 120 é depositada em uma superfície de substrato 105 (uma porção de primeira camada condutora 120 que permanece após a causticação está ilustrada nas Figuras 1A, 2A, 3A). Um eletrodo de porta 122 e um eletrodo de porta inferior de fotossensor 124 são formados em uma seqüência de causticação comum através da causticação de uma primeira camada condutora 120 de acordo com um padrão, tal como é definido por uma máscara de fotorresistor apropriadamente configurada, que se conforma ao posicionamento desejado do eletrodo de porta 122 e ao eletrodo inferior 124. Como aqui usado, o termo "seqüência comum de causticação" e termos similares se referem à formação coincidente de componentes no pixel, tal como causticação do material subjacente a ser formado em respectivos componentes, em um conjunto de etapas de causticação através de uma máscara de fotorresistor padronizado. A camada condutora 120 da qual o eletrodo de porta 122 e o eletrodo inferior são formados, tipicamente, compreende óxido de índio -estanho (ITO), ou um metal, tal como cromo, titânio, molibdênio, alumínio ou semelhante, depositado em uma ou em múltiplas camadas até uma espessura da ordem de 100 Angstroms a 10.000 Angstroms.According to the method of the invention, a first conductive layer 120 is deposited on a substrate surface 105 (a first conductive layer portion 120 that remains after causticing is illustrated in Figures 1A, 2A, 3A). A gate electrode 122 and a photosensor lower gate electrode 124 are formed in a common caustic sequence by causalizing a first conductive layer 120 according to a pattern as defined by an appropriately configured photoresist mask which conforms to the desired positioning of the gate electrode 122 and the lower electrode 124. As used herein, the term "common caustic sequence" and similar terms refer to the coincident formation of components in the pixel, such as causticity of the underlying material to be formed. in their components, in a set of caustic steps through a standardized photoresist mask. The conductive layer 120 from which the gate electrode 122 and the bottom electrode are typically formed comprises indium tin oxide (ITO), or a metal such as chromium, titanium, molybdenum, aluminum or the like deposited on one or in multiple layers up to a thickness of the order of 100 Angstroms to 10,000 Angstroms.
Após a formação de porta, a ilha de fotodiodos 126 é formada (Figura 1B, 2B, 3B; a porção de eletrodo de diodo inferior subjacente à ilha de diodos 126 está ilustrada em sombreado). A ilha de fotodiodos 126, tipicamente, compreende três camadas (ilustrada com linhas interrompidas em cortes transversais nas Figuras 2B e 3B) de silício amorfo (a-Si) com uma camada de silício amorfo dopado do tipo-n 128 depositada primeiro, seguida por uma camada de silício amorfo não dopado 130, também referido como um silício amorfo intrínseco (i-Si) e, então, uma camada de silício amorfo dopado do tipo-p 132. A representação nas Figuras 2B e 3B são destinadas à ilustração apenas; tipicamente, as camadas do tipo-n e do tipo-p são mais finas do que a camada amorfa não dopada. Além disso, a ilha de fotodiodos pode ter uma camada fina de material transparente condutor, tal como óxido de índio estanho (ITO) disposto através da superfície superior 133 do fotodi-odo. A camada de ITO não é mostrada nas Figuras, a fim de simplificar a ilustração do dispositivo. A espessura preferida da ilha de fotodiodos 126 na faixa de cerca de 0,5 pm a cerca de 2,5 pm.After gate formation, photodiode island 126 is formed (Figure 1B, 2B, 3B; the lower diode electrode portion underlying the diode island 126 is shown in shading). Photodiode island 126 typically comprises three layers (illustrated with broken lines in cross sections in Figures 2B and 3B) of amorphous silicon (a-Si) with a deposited n-type 128 amorphous silicon layer first, followed by an undoped amorphous silicon layer 130, also referred to as an intrinsic amorphous silicon (i-Si) and then a p-type doped amorphous silicon layer 132. The representation in Figures 2B and 3B are for illustration only; typically, the n-type and p-type layers are thinner than the undoped amorphous layer. In addition, the photodiode island may have a thin layer of conductive transparent material such as indium tin oxide (ITO) disposed across the upper surface 133 of the photodiode. The ITO layer is not shown in the Figures to simplify device illustration. The preferred thickness of photodiode island 126 is in the range of about 0.5 pm to about 2.5 pm.
Como com a camada condutora 120, as camadas que compõem a ilha de fotodiodos 126 são, inicialmente, depositadas de modo substancial e uniforme através do substrato 105 e os eletros de porta 122 e os eletros inferiores 124 situados sobre elas. As ilhas de fotodiodos são, então, formadas por meio de causticação através das camadas de silício 132, 130, 128 para expor o eletrodo de porta 122, com a ilha sendo formada (veja a Figura 1B) através de todo, exceto uma pequena porção de contato 123 do eletrodo inferior 124.As with the conductive layer 120, the layers that make up the photodiode island 126 are initially substantially and evenly deposited through the substrate 105 and the gate electrons 122 and the lower electrodes 124 lying thereon. Photodiode islands are then formed by causticing through silicon layers 132, 130, 128 to expose gate electrode 122, with the island being formed (see Figure 1B) through all but a small portion. contact point 123 of lower electrode 124.
Na presente invenção, a causticação do material da ilha de fotodiodos é feita de modo a tornar as paredes laterais dos fotodiodos 134 substancial mente verticais (por exemplo, desejável mente dispostas em um ângulo com relação à superfície de substrato 105 de cerca de 85 a cerca de 90 graus), como é praticável dentro das restrições econômicas e tecnológicas. É especialmente desejado que a parede lateral 134 seja formada tendo pelo menos uma porção da mesma orientada de modo substancialmente vertical.Isso pode ser obtido por uma causticação de íon reativa (RIE), por exemplo, com SF6 ou 20 sccm/ 30 sccm de HCL, em 1,6 W/cm2 e 13,56 MHz, e em uma pressão de cerca de 100m Torr a cerca de 80 mTorr.In the present invention, the causticization of the photodiode island material is such that the photodiode sidewalls 134 are substantially vertical (e.g., desirably arranged at an angle to the substrate surface 105 of about 85 to about 90 degrees), as practicable within the economic and technological constraints. It is especially desired that the sidewall 134 be formed having at least a substantially vertically oriented portion thereof. This can be obtained by reactive ion causticity (RIE), for example with SF6 or 20 sccm / 30 sccm HCL. , at 1.6 W / cm2 and 13.56 MHz, and at a pressure of about 100m Torr at about 80mTorr.
Como uma questão prática, é extremamente difícil com as tecnologias de causticação correntes obter uma parede lateral completamente vertical 134 na ilha de fotodiodos 126. A Figura 9 e a Tabela 1 associada abaixo proporcionam exemplos de contorno e orientação de porções das paredes laterais 134, que são razoavelmente possíveis de obter com uma ilha de diodos com 1,5 mícrons de espessura, usando a causticação de íon reativa da presente invenção. A verticalidade da parede lateral 134 resultante desse processo é determinada parcialmente pela inclinação do fotorre-sistor de padronização; o pós-cozimento do resistor requerido após a deline- ação de padrão do resistor é feito de modo que o resistor não é excessivamente submetido à ligação cruzada durante RIE (que pode tornar o resistor difícil de remover subseqüentemente ao RIE) e tende a tornar o perfil do resistor menos vertical.As a practical matter, it is extremely difficult with current caustic technologies to obtain a completely vertical sidewall 134 on photodiode island 126. Figure 9 and the associated Table 1 below provide examples of contouring and orienting portions of sidewalls 134 which are reasonably achievable with a 1.5 micron thick diode island using the reactive ion causation of the present invention. The verticality of the sidewall 134 resulting from this process is partially determined by the inclination of the standardization photoresist; The aftercoating of the resistor required after the resistor pattern delineation is done so that the resistor is not excessively crosslinked during RIE (which may make the resistor difficult to remove subsequently to RIE) and tends to make the resistor less vertical resistor profile.
TABELA I (Ilha de diodos de 1,5 mícrons de espessura) Pressão de Inclinação Inclinação Extensão de Inclinação RIE (mT) inferior S1 média S2 região media- superior S3 (graus apro- (graus apro- na E (mícrons (graus aproximados) ximados) aproximados) ximados) 100 75° 0o 0,37 até 0,67 77° 80 80° 85° até 90° 0,37 77° 60 76° nenhuma região nenhuma região 67° mediana mediana 50 75° nenhuma região nenhuma região 64° mediana mediana Pode ser visto da tabela 1 que o uso e pressões menores do que cerca de 80 mTorr produzem uma parede lateral não tendo porção substancialmente vertical, mas apenas uma parede lateral inclinada, que diminui em declive da extremidade inferior (S1) para extremidade superior (S3). Em contraste, o uso de uma pressão de 80 - 100 mTorr produz uma seção intermediária S2 da parede lateral que é substancialmente vertical, que é orientada na ordem de 85° - 90° em relação à superfície do substrato (fazendo referência à direção de perpendicular ou ortogonal à superfície do substrato. Pode ser visto ainda que, na pressão superior a 100 mTorr, a seção intermediária S2 é mais vertical/ ortogonal e se estende através de uma porção maior da altura da parede lateral do que a seção intermediária S2 formada usando 80 mTorr como a pressão de RIE.TABLE I (1.5 micron thick diode island) Tilt Pressure Tilt Tilt Range Lower RIE (mT) Lower S1 Middle S2 Middle-Upper Region S3 (Approximate Degrees E (Microns (Approximate Degrees)) approximately 75 ° 0 ° 0.37 to 0.67 77 ° 80 80 ° 85 ° to 90 ° 0.37 77 ° 60 76 ° no region no region 67 ° median median 50 75 ° no region no region Median 64 ° median It can be seen from table 1 that use and pressures less than about 80 mTorr produce a sidewall having no substantially vertical portion, but only an inclined sidewall, which decreases in slope from the lower end (S1) to upper end (S3). In contrast, the use of 80 - 100 mTorr pressure produces a substantially vertical mid-section S2 of the sidewall that is oriented in the order of 85 ° - 90 ° to the substrate surface (referring to the direction of perpendicular It can also be seen that at pressure greater than 100 mTorr the intermediate section S2 is more vertical / orthogonal and extends across a greater portion of the sidewall height than the intermediate section S2 formed using 80 mTorr as the RIE pressure.
Em seguida à formação do fotodiodo 126, a deposição do transistor de película fina (TFT) e a padronização são realizadas, conforme ilustrado nas Figuras 1C e D; 2C e D; 3C e D. Comumente, em um processo de deposição de vapor químico intensificado com plasma (PECVD) múltiplas camadas de material são depositadas as quais são configuradas para proporcionar a estrutura de componente desejada no conjunto. Por exemplo, uma camada dielétrica de porta 136 é depositada primeiro, camada essa que compreende, tipicamente, uma ou mais camadas de nitreto de silício, óxido de silício ou suas combinações e é depositada em uma espessura na faixa de cerca de 0,1 - 0,5 mícrons.Following the formation of photodiode 126, thin film transistor (TFT) deposition and standardization are performed as illustrated in Figures 1C and D; 2C and D; 3C and D. Commonly, in a plasma enhanced chemical vapor deposition (PECVD) process multiple layers of material are deposited which are configured to provide the desired component structure in the assembly. For example, a door dielectric layer 136 is deposited first, which layer typically comprises one or more layers of silicon nitride, silicon oxide or combinations thereof and is deposited at a thickness in the range of about 0.1 to about 1 -. 0.5 microns.
Adicionalmente, materiais 138 para formar esse transistor de película fina (TFT) 175 (Figura 1 D) são depositados no processo de PECVD. O TFT 138, comumente, compreende um TFT escalonado - invertido, tendo duas camadas de silício e PECVD (veja a Figura 2C), uma primeira camada 140 da qual é silício amorfo intrínseco (i-Si) em uma espessura de cerca de 0,1 pm a 0,3 pm. A segunda ou camada de topo 142 do TFT 138, comumente, compreende Si n+-dopado (n+-Si) de uma espessura de menos do que cerca de 0,1 pm. Na Figura 2C, a camada 138 é mostrada após a etapa de configuração descrita abaixo. Como é conhecido na técnica, uma camada fina de capeamento de metal (não mostrada) de, por exemplo, Mo ou Cr, pode ser formada no topo da segunda camada 142 de TFT 138.Additionally, materials 138 for forming such a thin-film transistor (TFT) 175 (Figure 1D) are deposited in the PECVD process. TFT 138 commonly comprises an inverted stepped TFT having two layers of silicon and PECVD (see Figure 2C), a first layer 140 of which is intrinsic amorphous silicon (i-Si) at a thickness of about 0, 1 pm to 0.3 pm. The second or top layer 142 of TFT 138 commonly comprises un-doped Si (n + -Si) of a thickness of less than about 0.1 µm. In Figure 2C, layer 138 is shown after the configuration step described below. As is known in the art, a thin metal capping layer (not shown) of, for example, Mo or Cr may be formed on top of the second layer 142 of TFT 138.
Como é o caso no processo padrão conhecido de ajuste de máscara reduzido, a etapa seguinte é formar ilhas de TFT/ FET 144, 146 (veja a Figura 1C) em localizações desejadas por intermédio da remoção do material de TFT - silício depositado de outras áreas no pixel 110. Como aqui usado, "material de silício material de TFT" e semelhantes se referem à porção semicondutora do TFT, ilustrada na Figuras, em geral, como item 138. Essa remoção seletiva de material de silício de TFT é obtida, tipicamente, usando um processo de causticação. No processo da presente invenção, essa etapa de causticação é conduzida de modo a remover o material de TFT das superfícies planares horizontais (isto é, paralelas ao substrato) do pixel, mas para evitar a remoção ou remover apenas uma porção do material de silício de TFT disposto nas porções de parede lateral substancialmente vertical 134 do fotodiodo 126, de modo a formar um espaçador (ou correia) 150, formando uma camada de silício semelhante a correia em torno das paredes laterais do corpo do fotodiodo. A fim de realizar isso, uma causticação com íon reativo ou caus-ticação a seco é empregada, usando, por exemplo, um causticante de 20 sccm/ 30sccm de SFe/ HCI, em 1,1 W/cm2 e 13,56 MHz, com uma pressão de cerca de 100 mTorr. A causticação é realizada em um ponto final de emissão, por exemplo, com base em uma linha de Si em 288 nm, mais uns poucos minutos (tipicamente, determinados empiricamente), em geral em torno de um a três minutos. Se o tempo de causticação for curto demais, material de silício residual permanece ao longo das etapas de porta ou no campo (outras superfícies horizontais) do conjunto, levando à dispersão in-terpixels. Se o tempo de causticação for longo demais, o material dielétrico de porta subjacente pode ser causticação, o que também pode causar dispersão no conjunto, e causticação prolongada também pode resultar em causticação do material de silício que forma a placa de campo (ou espaça-dorde correia) 150.As is the case in the known standard reduced mask fitting process, the next step is to form TFT / FET islands 144, 146 (see Figure 1C) at desired locations by removing deposited TFT - silicon material from other areas. at pixel 110. As used herein, "TFT material silicon material" and the like refer to the semiconductor portion of TFT, illustrated in the Figures generally as item 138. Such selective removal of TFT silicon material is typically achieved. using a caustic process. In the process of the present invention, this caustic step is conducted so as to remove the TFT material from the horizontal (i.e. parallel to the substrate) planar surfaces of the pixel, but to prevent the removal or removal of only a portion of the silicon material. TFT is arranged on the substantially vertical sidewall portions 134 of photodiode 126 to form a spacer (or strap) 150 forming a strap-like silicon layer around the sidewalls of the photodiode body. In order to accomplish this, reactive ion causation or dry causation is employed using, for example, a 20 sccm / 30sccm SFe / HCI causticant at 1.1 W / cm2 and 13.56 MHz, with a pressure of about 100 mTorr. Causticization is performed at an emission endpoint, for example, based on a Si line at 288 nm, plus a few minutes (typically, empirically determined), usually around one to three minutes. If the causation time is too short, residual silicon material remains along the door steps or in the field (other horizontal surfaces) of the assembly, leading to inter-pixel dispersion. If the caustification time is too long, the underlying door dielectric material may be caustication, which may also cause dispersion in the assembly, and prolonged caustification may also result in caustification of the silicon material forming the field plate (or spacing). Strapping) 150.
Esse procedimento de causticação resulta no material de silício de TFT sendo removido das superfícies horizontais desejadas enquanto deixa intacta a placa de campo (ou espaçador de correia) 150 do material de silício de TFT (isto é, um material de a-Si) em torno do perímetro do fotodi-odo 126, nas paredes laterais substancialmente verticais 134 do corpo do fotodiodo. O processo de causticação, tipicamente, causticará o material de Si n+-dopado superior das paredes laterais verticais de fotodiodo 134 e, assim, a camada de silício que forma a placa de campo 150, tipicamente, compreende apenas a porção de i-Si do material de TFT depositado inicialmente, material esse que se estende em uma correia contínua em torno das paredes laterais do corpo de fotodiodos 126. A camada dielétrica de eletrodo de porta 136 é disposta entre a placa de campo 150 e a parede lateral do fotodiodo 126, assim, deixando o silício da placa de campo (ou espaçador) 150 isolado, eletricamente, do corpo do diodo de modo que a estrutura de diodo com porta da presente invenção pode ser formada. A formação da placa de campo (ou espaçador de correia) 150 na parede lateral do fotodiodo 126 é feita possível pela ordem de etapas empregadas em um processo de ajuste de máscara reduzido, porque o fotodi- odo é formado antes da formação das ilhas de TFT no processo de ajuste de máscara reduzido.This etching procedure results in the TFT silicon material being removed from the desired horizontal surfaces while leaving the field plate (or belt spacer) 150 of the TFT silicon material (i.e. an a-Si material) around of the perimeter of photodiode 126 on the substantially vertical sidewalls 134 of the photodiode body. The causticization process will typically cause the upper undoped Si-doped material of the photodiode vertical sidewalls 134, and thus the silicon layer forming the field plate 150 typically comprises only the i-Si portion of the initially deposited TFT material which material extends in a continuous belt around the sidewalls of the photodiode body 126. The dielectric gate electrode layer 136 is disposed between the field plate 150 and the sidewall of the photodiode 126, thus, leaving the silicon of the field plate (or spacer) 150 electrically isolated from the diode body so that the gate diode structure of the present invention can be formed. The formation of the field plate (or belt spacer) 150 on the sidewall of photodiode 126 is made possible by the order of steps employed in a reduced mask fitting process, because the photodiode is formed prior to formation of the TFT islands. in the process of reduced mask adjustment.
Subseqüente à formação das ilhas de TFT/ FET 144, 146 e da placa de campo (ou espaçador de correia) 150, o processo de fabricação do dispositivo continua através da formação de vias 152 na camada dielétrica de porta, seguido pela deposição e configuração de uma camada de metal fonte/ dreno (metal fonte/ dreno se refere ao material comum usado para formar os eletrodos fonte e dreno no TFT), que é configurada para formar linhas de eletrodos comuns 154 e outros contatos 155 (que compreendem, por exemplo, os eletros fonte e dreno do TFT e a linha de leitura acoplada ao TFT. A camada de metal fonte/ dreno, tipicamente, é um material condutor, tal como molibdênio, cromo e semelhante.Following the formation of the TFT / FET islands 144, 146 and the field plate (or belt spacer) 150, the device manufacturing process continues through the formation of pathways 152 in the dielectric door layer, followed by the deposition and configuration of a source metal / drain layer (source metal / drain refers to the common material used to form the source and drain electrodes in the TFT), which is configured to form common electrode lines 154 and other contacts 155 (comprising, for example, the TFT source and drain wires and the TFT-coupled reading line.The source / drain metal layer is typically a conductive material such as molybdenum, chromium and the like.
Como visto na Figura 2D, as linhas de eletrodo comuns 154 se sobrepõem às paredes laterais das ilhas de fotodiodos em regiões nas proximidades de estruturas de ilhas de TFT 144. Em operação, os eletros comuns são, em geral, mantidos em um potencial fixo. Uma vez que o eletro comum 154 contata o material de a-Si de placa de campo (ou espaçador de correia) 150, que é ligeiramente conduto, o silício na correia 150 carrega até a polarização do eletrodo comum. O campo elétrico proporcionado pela placa de campo 150 resulta em uma redução, em operação, de dispersão de polarização reversa do fotodiodo 126. Além disso, se o eletrodo comum for polarizado negativamente, como no caso com fotodiodos do tipo p/i/n (camadas de topo ao fundo, como visto nas Figuras 2B, 3B), então, o potencial do material de silício da placa de campo 150 é negativo com relação ao potencial mais positivo do corpo do diodo 126 e uma camada de carga de canal de FET altamente condutora se forma no silício do espaçador de correia 150. Essa situação aumenta, signifícativamente, a condutividade da placa de campo de silício acentuando o campo na parede lateral de diodo.As seen in Figure 2D, common electrode lines 154 overlap the sidewalls of photodiode islands in regions near TFT island structures 144. In operation, common electrodes are generally maintained at a fixed potential. Since common electrode 154 contacts the slightly conductive field plate (or belt spacer) a-Si material 150, the silicon in belt 150 charges until the polarization of the common electrode. The electric field provided by the field plate 150 results in a reduction in operating reverse polarization dispersion of photodiode 126. In addition, if the common electrode is negatively polarized, as in the case of p / i / n type photodiodes ( top-bottom layers, as seen in Figures 2B, 3B), then the potential of the field plate 150 silicon material is negative relative to the more positive potential of diode body 126 and a FET channel load layer Highly conductive forms on the silicon of the belt spacer 150. This significantly increases the conductivity of the silicon field plate by accentuating the field on the diode sidewall.
No processamento final, material adicional é removido das regiões das ilhas de TFT/FET 144, 146, que não são convertidas em metal fonte/ dreno. Essa etapa remove a camada de n+-Si e uma pequena quantidade da camada subjacente de i-Si, de modo que cerca de 50 nm a cerca de 100 nm do n+-Si e i-Si são removidos no total; a finalidade dessa remoção é criar um TFT de funcionamento, como é conhecido na técnica. A causticação de íon reativo é o procedimento preferido porque o material é causticado substancialmente de modo ortogonal à superfície e, desse modo, não removerá, ou removerá apenas uma ligeira quantidade do material espaçador 150 ao longo da parede lateral 134 do fotodiodo. A causticação de íon reativo pode, de preferência, empregar SFe e HCI, como nas etapas de causticação anteriores. Se desejado ou necessário, uma camada adicional de mascara-mento de fotorresistor (não mostrada) pode ser usada nessa etapa para proteger o material da placa de campo (ou espaçador de correia) 150 nas paredes laterais de diodo, ao mesmo tempo em que permite que a camada n+ 142 seja removida do canal de FET 170. A camada de mascaramento de fotorresistor é disposta através do conjunto com as respectivas aberturas de pixels disposta para permitir a causticação do material de silício nas regiões de canal 170. O formador de imagem é, então, completado pela deposição de uma camada de barreira 160 (Figuras 4 e 5), que passiva a superfície das ilhas de TFT/FET 144, 146 e veda as superfícies expostas de todo o dispositivo. A camada de barreira tem, de preferência, cerca de 0,5 pm a cerca de 2,0 μιτι de espessura e pode compreender, de preferência, SiOx SiNx ou suas combinações. A Figura 11 mostra uma vista de plano do formador de imagem 100 com respectivas aberturas de TFT de fotorresistor 165 através das regiões de TFT para permitir a causticação o canal 170.In the final processing, additional material is removed from the TFT / FET 144, 146 island regions, which are not converted to source / drain metal. This step removes the n + -Si layer and a small amount of the underlying i-Si layer, so that about 50 nm to about 100 nm of n + -Si and i-Si are removed in total; The purpose of this removal is to create a functioning TFT as is known in the art. Reactive ion etching is the preferred procedure because the material is substantially orthogonally etched to the surface and thus will not remove or remove only a slight amount of spacer material 150 along the sidewall 134 of the photodiode. Reactive ion causation may preferably employ SFe and HCI as in the previous caustic steps. If desired or required, an additional photoresist masking layer (not shown) can be used at this step to protect the field plate (or belt spacer) material 150 on the diode sidewalls, while allowing that the n + 142 layer is removed from the FET channel 170. The photoresist masking layer is disposed through the array with respective pixel openings arranged to allow for the etching of the silicon material in the channel regions 170. The image maker is It is then supplemented by the deposition of a barrier layer 160 (Figures 4 and 5), which passes the surface of the TFT / FET islands 144, 146 and seals the exposed surfaces of the entire device. The barrier layer is preferably about 0.5 µm to about 2.0 µm thick and may preferably comprise SiOx SiNx or combinations thereof. Figure 11 shows a plan view of the imager 100 with respective photoresist TFT apertures 165 through the TFT regions to enable channel 170 to be etched.
As Figuras 6, 7 e 8 ilustram uma modalidade alternativa da presente invenção produzida pelo uso de fotolitografia padrão na etapa em que as ilhas de TFT/FET 244, 246 são formadas, inicialmente. Quando do uso de fotolitografia, a ilha de TFT 244, tipicamente, é configurada de modo que a ilha permanece em torno do perímetro do fotodiodo 226, sobrepondo (veja a Figura 7) a superfície planar superior 248 do fotodiodo, que tem a camada de material dielétrico de porta 236 depositada sobre ela. Essa sobreposição de material diminui a foto-resposta ou sensitividade do fotodiodo 226 até um certo grau, porém também resulta em uma camada mais larga ou mais es- pessa do material de a-Si para atuar como a placa de campo de parede lateral (ou espaçador de correia) 250 para proporcionar a estrutura de diodo com porta. Quando comparado com o uso de RIE para causticar as ilhas de TFT/FET na modalidade anterior, o uso de fotolitografia proporciona um método mais confiável para deixar o material de Si na parede lateral. A Figura 10 é um gráfico que mostra dados experimentais, obtidos em relação com o desenvolvimento de uma estrutura experimental de diodo com porta da presente invenção, evidenciando uma diminuição da dispersão de polarização reversa em um dispositivo tendo uma placa de campo (ou correia) 150 que se estende ao longo da parede lateral do fotodiodo. No dispositivo de diodo de porta usado na geração dos dados presentes na Figura 10, o material do eletrodo de porta empregado foi óxido de índio estanho e o dielétrico da porta foi nitreto de silício, em uma espessura de cerca de 0,1 mícron. O dispositivo foi construído de modo que uma polarização separada pudesse ser aplicada à porta. Na invenção, o eletrodo de porta é conectado eletricamente ao eletrodo de polarização. Sem a porta (Vg cerca de 0V) a corrente de dispersão no exemplo experimental será cerca de 10'9 A. Com a porta ligada a Vbias cerca de -8V, a dispersão será cerca de 10'12 A (iStO é, Vgate = Vbias = -8V).Figures 6, 7 and 8 illustrate an alternative embodiment of the present invention produced by the use of standard photolithography at the stage in which the TFT / FET islands 244, 246 are initially formed. When using photolithography, the TFT island 244 is typically configured such that the island remains around the perimeter of photodiode 226, overlapping (see Figure 7) the top planar surface 248 of the photodiode, which has the layer of door dielectric material 236 deposited thereon. This material overlap decreases the photoresponsiveness or sensitivity of photodiode 226 to some degree, but also results in a wider or thicker layer of a-Si material to act as the sidewall field plate (or belt spacer) 250 to provide the diode structure with door. When compared with the use of RIE to cause TFT / FET islands in the previous mode, the use of photolithography provides a more reliable method for leaving Si material on the sidewall. Figure 10 is a graph showing experimental data obtained in connection with the development of an experimental gate diode structure of the present invention showing a decrease in reverse bias dispersion in a device having a field plate (or belt). extending along the side wall of the photodiode. In the door diode device used to generate the data present in Figure 10, the door electrode material employed was indium tin oxide and the door dielectric was silicon nitride, at a thickness of about 0.1 microns. The device was constructed so that a separate bias could be applied to the door. In the invention, the gate electrode is electrically connected to the polarization electrode. Without the gate (Vg about 0V) the dispersion current in the experimental example will be about 10'9 A. With the gate connected to Vbias about -8V, the dispersion will be about 10'12 A (iStO is, Vgate = Vias = -8V).
Será evidente para aqueles versados na técnica que, embora a invenção tenha sido aqui descrita e ilustrada de acordo com os estatutos de patentes, modificações e mudanças podem ser feitas nas modalidades divulgadas, sem afastamento do verdadeiro espírito e escopo da invenção. Portanto, deve ser compreendido que as reivindicações anexas são destinadas a cobrir todas essas modificações e mudanças que estejam dentro do verdadeiro espírito e escopo da invenção.It will be apparent to those skilled in the art that while the invention has been described and illustrated herein in accordance with patent statutes, modifications and changes may be made in the disclosed embodiments without departing from the true spirit and scope of the invention. Therefore, it should be understood that the appended claims are intended to cover all such modifications and changes that are within the true spirit and scope of the invention.
HEMNPIC.A.CÕESHEMNPIC.A.Cões
Claims (20)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/632,106 US6724010B1 (en) | 2000-08-03 | 2000-08-03 | Solid state imager having gated photodiodes and method for making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR0103203A BR0103203A (en) | 2002-03-26 |
| BRPI0103203B1 true BRPI0103203B1 (en) | 2016-12-06 |
Family
ID=24534101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0103203A BRPI0103203B1 (en) | 2000-08-03 | 2001-08-03 | image maker having photodiodes with door and method for manufacturing it |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6724010B1 (en) |
| EP (1) | EP1179852B1 (en) |
| JP (1) | JP4600964B2 (en) |
| BR (1) | BRPI0103203B1 (en) |
| DE (1) | DE60127047T2 (en) |
| SG (1) | SG90258A1 (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007528116A (en) * | 2003-05-09 | 2007-10-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Flat panel X-ray detector |
| US7030032B2 (en) * | 2003-05-13 | 2006-04-18 | Raytheon Company | Photodiode passivation technique |
| KR100556349B1 (en) * | 2003-10-28 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | Method For Fabricating The Array Substrate Of Liquid Crystal Display Device |
| US6982176B2 (en) | 2003-10-30 | 2006-01-03 | General Electric Company | Method for monitoring production of pixel detectors and detectors produced thereby |
| US7208742B1 (en) * | 2005-12-15 | 2007-04-24 | General Electric Company | X-ray detector with radiation hard photodiode design |
| US7259377B2 (en) | 2005-12-15 | 2007-08-21 | General Electric Company | Diode design to reduce the effects of radiation damage |
| JP2008244251A (en) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | Amorphous silicon photodiode, manufacturing method thereof and x-ray imaging apparatus |
| TWI355106B (en) * | 2007-05-07 | 2011-12-21 | Chunghwa Picture Tubes Ltd | Organic photodetector and fabricating method of or |
| US20090108385A1 (en) * | 2007-10-29 | 2009-04-30 | Micron Technology, Inc. | Method and apparatus for improving crosstalk and sensitivity in an imager |
| US7897929B2 (en) * | 2007-12-06 | 2011-03-01 | General Electric Company | Reduced cost pixel design for flat panel x-ray imager |
| JP5461719B2 (en) * | 2008-01-29 | 2014-04-02 | 富士フイルム株式会社 | Electromagnetic wave detection element |
| JP5185013B2 (en) | 2008-01-29 | 2013-04-17 | 富士フイルム株式会社 | Electromagnetic wave detection element |
| US7902512B1 (en) * | 2009-12-04 | 2011-03-08 | Carestream Health, Inc. | Coplanar high fill factor pixel architecture |
| US10396229B2 (en) * | 2011-05-09 | 2019-08-27 | International Business Machines Corporation | Solar cell with interdigitated back contacts formed from high and low work-function-tuned silicides of the same metal |
| KR20150034947A (en) * | 2013-09-27 | 2015-04-06 | 삼성디스플레이 주식회사 | Metal wire, thin-film transistor substrate and method for manufacturing a thin-film transistor substrate |
| US9461072B2 (en) * | 2013-12-25 | 2016-10-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display array substrates and a method for manufacturing the same |
| CN106935601B (en) * | 2017-03-13 | 2019-08-23 | 京东方科技集团股份有限公司 | The manufacturing method of semiconductor devices, array substrate and semiconductor devices |
| CN109166943B (en) * | 2018-09-19 | 2021-01-26 | 京东方科技集团股份有限公司 | Probe substrate, method of manufacturing the same, and probe |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4327291A (en) * | 1980-06-16 | 1982-04-27 | Texas Instruments Incorporated | Infrared charge injection device imaging system |
| US4729005A (en) | 1985-04-29 | 1988-03-01 | General Electric Company | Method and apparatus for improved metal-insulator-semiconductor device operation |
| US4751560A (en) * | 1986-02-24 | 1988-06-14 | Santa Barbara Research Center | Infrared photodiode array |
| US4857979A (en) * | 1988-06-20 | 1989-08-15 | Ford Aerospace & Communications Corporation | Platinum silicide imager |
| JP2830177B2 (en) * | 1989-10-04 | 1998-12-02 | 富士ゼロックス株式会社 | Image reading device |
| JPH03212975A (en) * | 1990-01-17 | 1991-09-18 | Fuji Xerox Co Ltd | Image sensor |
| JPH04154167A (en) * | 1990-10-18 | 1992-05-27 | Fuji Xerox Co Ltd | Semiconductor device |
| JPH06314813A (en) * | 1993-03-04 | 1994-11-08 | Sumitomo Electric Ind Ltd | P-i-n photosensitive element, its manufacture and photoelectronic integrated circuit |
| US5399884A (en) | 1993-11-10 | 1995-03-21 | General Electric Company | Radiation imager with single passivation dielectric for transistor and diode |
| US5435608A (en) | 1994-06-17 | 1995-07-25 | General Electric Company | Radiation imager with common passivation dielectric for gate electrode and photosensor |
| US5663577A (en) | 1996-03-01 | 1997-09-02 | General Electric Company | Solid state imager array with address line spacer structure |
| US5777355A (en) * | 1996-12-23 | 1998-07-07 | General Electric Company | Radiation imager with discontinuous dielectric |
| WO1998032173A1 (en) * | 1997-01-17 | 1998-07-23 | General Electric Company | Corrosion resistant imager |
| JP4011734B2 (en) * | 1998-06-02 | 2007-11-21 | キヤノン株式会社 | Two-dimensional optical sensor, radiation detection apparatus and radiation diagnostic system using the same |
| US6326649B1 (en) * | 1999-01-13 | 2001-12-04 | Agere Systems, Inc. | Pin photodiode having a wide bandwidth |
| US6384461B1 (en) * | 1999-10-15 | 2002-05-07 | Xerox Corporation | Dual dielectric structure for suppressing lateral leakage current in high fill factor arrays |
| US6300648B1 (en) * | 1999-12-28 | 2001-10-09 | Xerox Corporation | Continuous amorphous silicon layer sensors using sealed metal back contact |
-
2000
- 2000-08-03 US US09/632,106 patent/US6724010B1/en not_active Expired - Lifetime
-
2001
- 2001-07-26 DE DE60127047T patent/DE60127047T2/en not_active Expired - Lifetime
- 2001-07-26 EP EP01306424A patent/EP1179852B1/en not_active Expired - Lifetime
- 2001-08-01 SG SG200104636A patent/SG90258A1/en unknown
- 2001-08-02 JP JP2001234328A patent/JP4600964B2/en not_active Expired - Fee Related
- 2001-08-03 BR BRPI0103203A patent/BRPI0103203B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6724010B1 (en) | 2004-04-20 |
| JP4600964B2 (en) | 2010-12-22 |
| EP1179852A3 (en) | 2003-08-20 |
| DE60127047D1 (en) | 2007-04-19 |
| DE60127047T2 (en) | 2007-12-13 |
| EP1179852B1 (en) | 2007-03-07 |
| JP2002118790A (en) | 2002-04-19 |
| BR0103203A (en) | 2002-03-26 |
| SG90258A1 (en) | 2002-07-23 |
| EP1179852A2 (en) | 2002-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI0103203B1 (en) | image maker having photodiodes with door and method for manufacturing it | |
| US6225212B1 (en) | Corrosion resistant imager | |
| US6740884B2 (en) | Imaging array and methods for fabricating same | |
| JP5366400B2 (en) | Integrated MIS photoelectric device using continuous film | |
| US6680216B2 (en) | Method of making imager structure | |
| US5435608A (en) | Radiation imager with common passivation dielectric for gate electrode and photosensor | |
| US5399884A (en) | Radiation imager with single passivation dielectric for transistor and diode | |
| US20050156213A1 (en) | CMOS image sensor and method for fabricating the same | |
| US5355002A (en) | Structure of high yield thin film transistors | |
| US20070269939A1 (en) | Flat panel display and method of fabricating the same | |
| US6777685B2 (en) | Imaging array and methods for fabricating same | |
| US6809359B2 (en) | Solid-state imaging device, method for manufacturing the same, and method for driving the same | |
| KR101400282B1 (en) | Image sensor for x-ray and method of manufacturing the same | |
| US6465286B2 (en) | Method of fabricating an imager array | |
| US6559506B1 (en) | Imaging array and methods for fabricating same | |
| JPH10206229A (en) | Radiation image pick-up apparatus and method for forming contact finger assembly for photodetector array thereof | |
| EP0793276A2 (en) | Solid state imager array with address line spacer structure | |
| US11462579B2 (en) | Pixel and associated transfer-gate fabrication method | |
| EP1181722A1 (en) | Low noise and high yield data line structure for imager | |
| TW202207446A (en) | Image sensors and methods for forming thrreof | |
| US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same | |
| CA2048785A1 (en) | Imager having improved thin film transistor and photosensitive device structures | |
| KR20080079737A (en) | Monitoring method of semiconductor device | |
| CA2247717A1 (en) | Corrosion resistant imager | |
| JPS6294978A (en) | Lamination-type solid-state image pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B07A | Application suspended after technical examination (opinion) [chapter 7.1 patent gazette] | ||
| B06A | Patent application procedure suspended [chapter 6.1 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 06/12/2016, OBSERVADAS AS CONDICOES LEGAIS. |
|
| B21F | Lapse acc. art. 78, item iv - on non-payment of the annual fees in time |
Free format text: REFERENTE A 20A ANUIDADE. |
|
| B24J | Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12) |
Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2631 DE 08-06-2021 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |