BR122022002314B1

BR122022002314B1 - Aparelho e método de codificação de vídeo

Info

Publication number: BR122022002314B1
Application number: BR122022002314-2A
Authority: BR
Inventors: Jun Xu
Original assignee: Sony Corporation
Priority date: 2011-06-15
Filing date: 2012-06-01
Publication date: 2023-01-17
Also published as: EP3217564A1; CN104469365B; US20230262219A1; JP5605582B2; CN104410859A; CN104469365A; US20120320971A1; CA2867807A1; KR20120140195A; JP2014168282A; EP3217563B1; EP3439185A1; CN102868882A; BR102012013367A2; ES2883554T3; US20220124331A1; KR101566105B1; EP2536145A1; CN106028039B; EP3217563A1

Abstract

São divulgados sistemas ou aparelhos de codificação de vídeo usando codificação aritmética binária adaptiva baseada em contexto (CABAC) durante codificação e/ou decodificação, que são configurados de acordo com a invenção, com uma binarização reforçada de Delta-QP (dQP) diferente de zero. Durante binarização, o valor de dQP e o sinal são codificados separadamente, usando codificação unária e, a seguir, combinados em um caractere binário que também contém a marcação dQP diferente de zero. A invenção capitaliza sobre a simetria estatística de valores positivo e negativo de dQP e resulta na economia de bits e, então, em uma eficiência de codificação mais alta.

Description

FUNDAMENTOS DA INVENÇÃO

[001] Este pedido reivindica prioridade a partir do pedido de patente provisório U.S. série número 61/503.430, depositado em 30 de junho de 2011, assim como reivindica prioridade a partir do pedido de patente provisório U.S. série número 61/497.281, depositado em 15 de junho de 2011, onde ambos são incorporados aqui por referência em sua totalidade. É reivindicada a prioridade para cada um dos pedidos precedentes.

1. Campo da Invenção

[002] A presente invenção pertence, em geral, à codificação de vídeo, e mais particularmente à codificação de binarização em Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) dentro de padrões com alta eficiência de codificação de vídeo.

2. Descrição da Técnica Relacionada

[003] A armazenagem e comunicação de vídeos de uma maneira eficiente requer mecanismos de codificação para reduzir redundâncias espaciais e temporais. Embora exista um número de técnicas de codificação, os esforços em andamento são direcionados a aumentar as eficiências destes codificadores/decodificadores (codecs) que respectivamente comprimem e descomprimem fluxos de dados de vídeo. A finalidade dos codecs é reduzir o tamanho dos quadros de vídeo digital no sentido de acelerar a transmissão e economizar espaço de armazenagem. Os avanços de codificação de vídeo feitos através dos anos têm contribuído em conjunto para os altos níveis de eficiência de codificação providos pelos codecs do estado da técnica. É desejado, entretanto, que a codificação seja efetuada ainda com eficiências mais altas para diminuir adicionalmente as taxas de bit de vídeo.

[004] O último destes padrões de codificação em desenvolvimento é referido como Codificação de Vídeo de Alta Eficiência (HEVC), a partir da Equipe Colaborativa Conjunta em Codificação de Vídeo (JCT-VC), que é um esforço conjunto dos comitês de padronização MPEG e VCEG.

[005] O padrão de desenvolvimento inclui ambas configurações de alta eficiência e baixa complexidade, inclui um número de ferramentas de codificação e inclui Codificação de Extensão Variável de Contexto Adaptivo (CAVLC) em uma configuração de baixa complexidade e Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) em uma configuração de alta eficiência. A configuração de Alta Eficiência usa e suporta precisão de bit aumentada para operações internas e filtro de malha adaptivo.

[006] HEVC emprega estrutura de Unidade de Codificação (CU) cuja diferença principal de uma estrutura de macro bloco (por exemplo, em codecs MPEG-2 ou AVC prévios) é que, ao invés de um tamanho fixo por exemplo, 16x16), o tamanho pode variar até 128x128. Uma Unidade de Codificação Maior (LCU) representa ambas área plana e área ocupada, por meio da qual prover um único valor QP para uma LCU é insuficiente para obter altos níveis de qualidade subjetiva. Consequentemente, HEVC separa a LCU em Unidades de Codificação (CU), cada uma das quais é representada por seu próprio QP que pode diferir de uma CU para outra. Delta-QP (dQP) pode então ser definida como a diferença entre QP da CU atual e QP prevista com base no algoritmo de previsão selecionado dentro das CUs que são de tamanhos, tais como 8x8, 16x16, 32x32 ou 64x64. HEVC pode efetuar previsão QP similarmente ao padrão de Codificação de Vídeo Avançado (AVC), embora qualquer técnica desejada possa ser utilizada com a presente invenção, sem se afastar dos ensinamentos da invenção.

[007] O modelo de teste HM 3.0 do padrão de codificação HEVC usa codificação de entropia Delta-QP (dQP) em CABAC, consistindo de duas etapas: (1) marcação quanto a dQP ser zero ou não e (2) se dQP é não zero, o dQP sinalizado é mapeado para um número de código não sinalizado e o número de código não sinalizado é mapeado para um caractere binário usando códigos unários. Será notado que a codificação unária é uma codificação de entropia na qual um número natural “n” é representado por n uns seguidos de um zero ou alternativamente de n-1 uns, seguidos de um zero. Por exemplo, cinco pode ser representado como 111110 ou 11110 nestas representações unárias.

[008] Consequentemente, novos padrões de codificação estão sendo desenvolvidos no sentido de aumentar eficiência de codificação e reduzir complexidade de codificação. A presente invenção provê melhoramentos na codificação Delta-QP (dQP) com codificação de entropia CABAC.

BREVE SUMÁRIO DA INVENÇÃO

[009] A presente invenção utiliza um modo diferente de binarização do dQP em CABAC para ajustar a distribuição simétrica de dQP. A abordagem no modelo de teste HM 3.0 atual designa diferentes extensões de dQP não zero aos mesmos valores absolutos. Entretanto, as estatísticas indicam que a distribuição de dQP possui uma propriedade simétrica, pela qual dQPs não zero tendo os mesmos valores absolutos, porém sinais diferentes, tendem a apresentar probabilidades similares. Deveria ser verificado, entretanto, que a invenção pode ser aplicada a todos os sistemas e padrões de codificação de vídeo que utilizaram sintaxe sinalizada, tal como Delta-QP e dentro dos quais a propriedade de simetria é apresentada para valores positivo e negativo.

[0010] No sentido de ajustar a distribuição verdadeira de dQP, esta presente invenção executa binarização de dQP em CABAC, com etapas modificadas de (1) marcação para indicar se dQP é zero ou não e (2) se dQP é não zero, o valor absoluto do dQP é mapeado para um caractere binário usando códigos unários. O sinal de dQP é então codificado. Alternativamente, o sinal de dQP pode ser codificado primeiramente seguido pelo valor absoluto de dQP. Qualquer destas alternativas é referida aqui como Valor Absoluto e Sinal Separados (SAVS).

[0011] Aspectos e realizações adicionais da invenção serão revelados nas porções seguintes da especificação, onde a descrição detalhada é para finalidade de divulgar plenamente realizações preferidas da invenção, sem colocar limitações sobre elas.

BREVE DESCRIÇÃO DAS DIVERSAS VISTAS DO(S) DESENHO(S)

[0012] A invenção será mais plenamente entendida pela referência aos desenhos a seguir, que são somente para fins ilustrativos: Figura 1 é um diagrama em blocos de um codificador de vídeo baseado em CABAC, de acordo com uma realização da presente invenção.

[0013] Figura 2 é um diagrama em blocos de um codificador de vídeo baseado em CABAC, de acordo com uma realização da presente invenção.

[0014] Figura 3 é um fluxograma do novo método de binarização de acordo com uma realização da presente invenção.

[0015] Figuras 4A a 4B são fluxos de processo para binarização em um exemplo de dQP = -3, mostrando uma comparação entre HM 3.0 na Figura 4A e o método da presente invenção na Figura 4B.

DESCRIÇÃO DETALHADA DA INVENÇÃO

[0016] Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) é um dos dois métodos de codificação de entropia para uso no padrão HEVC em evolução, e foi encontrado nos padrões de codificação de vídeo H.264/AVC. A codificação CABAC geralmente consiste de binarização, modelagem de contexto e codificação aritmética binária. O método de Valor Absoluto e Sinal Separados (SAVS) da invenção provê um refinamento da binarização para uso em CABAC, que é particularmente bem adequado para a simetria estatística de probabilidade para códigos positivo e negativo do mesmo valor.

[0017] No modelo de teste HEVC (HM) 3.0, cada CU pode ter diferentes QPs. Para sinalizar o QP usado para codificar a CU, a diferença denotada por “dQP” entre QP da CU atual e QP previsto é codificada na sintaxe. O valor de dQP é codificado por Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) sob a configuração HEVC de Alta Eficiência (HE). O processo de codificação consiste de duas etapas: (1) marcar que o dQP é não zero, e (2) mapear um dQP sinalizado para um número de código não sinalizado e o número de código é mapeado para um caractere binário usando códigos unários.

[0018] A abordagem em HM 3.0 designa diferentes extensões a dQP não zero com os mesmos valores absolutos. Por exemplo, a dQP = -1 são designados 3 bits, enquanto a dQP = 1 são designados 2 bits. Estatísticas demonstram que a distribuição de dQP possui uma propriedade simétrica, na qual dQP não zero apresentando os mesmos valores absolutos, porém sinais diferentes, tende a ter probabilidades similares.

[0019] A presente invenção codifica dQP de um modo tal que o sinal de dQP e o valor absoluto de dQP são codificados separadamente. Uma marcação é codificada, indicando instâncias em que dQP é não zero e então o valor absoluto de dQP e o sinal de dQP são codificados separadamente, ou alternativamente o sinal de dQP e então seu valor absoluto são codificados. O sinal e valor absoluto de dQP codificados separadamente são combinados no caractere binário final. Será denotado que a ordem de codificação do valor absoluto de dQP e o sinal de dQP é intercambiável de acordo com a invenção.

[0020] Figuras 1 a 2 ilustram realizações de exemplo de um aparelho de codificação compreendendo um codificador 10 e decodificador 50, configurados de acordo com a invenção para codificação usando CABAC com o mecanismo de binarização SAVS.

[0021] Na realização da invenção mostrada nas Figuras 1 a 2, a invenção é implementada dentro dos blocos de processamento CABAC de sistema de codificação de vídeo convencional de outro modo (codificação e/ou decodificação), para minimizar o trabalho de desenvolvimento e no sentido de maximizar a compatibilidade.

[0022] O codificador 10 é mostrado na Figura 1 possuindo elementos de codificação 12 executados por um ou mais processadores 44. No exemplo, entrada de quadro de vídeo 14 é mostrada juntamente com quadros de referência 16 e saída de quadro 18. Interpredição 20 é exibida com estimativa de movimento (ME) 22, e compensação de movimento (MC) 24. Intrapredição 26 é mostrada com comutação entre inter e intrapredição. Uma junção de soma 28 é mostrada com saída para uma transformada direta 30, estágio de quantização 32 e codificação CABAC 34 com SAVS. Uma quantização inversa 36 e transformada inversa 38 são mostradas acopladas a uma junção somadora 40 e seguidas de um filtro 42, tal como um filtro de desbloqueio e/ou malha.

[0023] Deveria ser verificado que o codificador é mostrado implementado com um meio de processamento 44, tal como compreendendo pelo menos um dispositivo de processamento 46 (por exemplo, CPU) e pelo menos uma memória 48 para executar programação associada à codificação. Em adição, será verificado que elementos da presente invenção podem ser implementados como programação armazenada em um meio, que pode ser acessada para execução por uma CPU para o codificador 10 e/ou decodificador 50.

[0024] No decodificador 50 da Figura 2, blocos de decodificação 52 são mostrados juntamente com um meio de processamento 76, que é substancialmente um subconjunto dos elementos contidos no codificador, mostrado na Figura 1, operando sobre quadros de referência 54 e emitindo vídeo 74. Os blocos de decodificador recebem um sinal de vídeo codificado 56 que é processado através de um CABAC com decodificador de entropia SAVS 58, quantização inversa 60, transformada inversa 62 de acordo com uma realização da invenção. O somador 64 é mostrado entre a transformada inversa 62 emitida e a seleção entre interpredição 66 mostrada com compensação de movimento 68 e intrapredição 70. A saída da junção somadora 64 é recebida pelo filtro 72, que pode ser configurado como um filtro de malha, um filtro de desbloqueio ou qualquer combinação destes. Deveria ser verificado que o decodificador pode ser implementado com um meio de processador 76 que compreende pelo menos um dispositivo de processamento 78 e pelo menos uma memória 80 para executar programação associada à codificação. Em adição, será notado que elementos da presente invenção podem ser implementados como programação armazenada em um meio, onde citado meio pode ser acessado para execução pelo dispositivo de processamento 78 (CPU).

[0025] Deveria ser verificado que a programação é executável a partir da memória que é um meio legível por computador tangível (físico) que é não transitória pelo fato de que não constitui meramente um sinal de propagação transitória, porém é realmente capaz de manter programação, tal como dentro de qualquer forma e número desejados de dispositivos de memória estática ou dinâmica. Estes dispositivos de memória não precisam ser implementados para manter dados sob todas as condições (por exemplo, falha de energia) a serem considerados aqui como meios não transitórios.

[0026] Deveria ser verificado que a programação descrita aqui é executável a partir de um dispositivo (ou dispositivos) de memória que compreendem um meio legível por computador tangível (físico) que é não transitória pelo fato de que não constitui meramente um sinal de propagação transitória, mas é realmente capaz de manter programação, tal como dentro de qualquer forma e número desejados de dispositivos de memória estática ou dinâmica. Estes dispositivos de memória não necessitam ser implementados para manter dados indefinidamente ou sob todas as condições (por exemplo, falha de energia) a serem consideradas aqui como meios não transitórios.

[0027] Figura 3 é um fluxograma do método CABAC SAVS. A marcação dQP é codificada 90, tal como no instante em que o valor dQP é determinado. A título de exemplo, uma função é usada para codificar QP da CU atual, e, no interior, a função dQP é obtida primeiramente como a diferença de QP e a CU atual e CU prevista, após o que a marcação dQP é codificada. Se a marcação dQP é verificada 92 como sendo não zero, então o valor absoluto de dQP é mapeado 94 (convertido) usando codificação unária. O sinal é também mapeado separadamente 86 para um código unário, após o que os códigos separados são combinados 98 em um caractere. Deveria ser verificado que a ordem das etapas 94 e 96 pode ser reversa, sem impactar a operação. Se dQP é 0, então não há valor de dQP para codificar, e, por exemplo, a função para codificar QP retorna apenas uma marcação dQP. Será notado que uma marcação dQP é sempre codificada para indicar se dQP é não zero. Nos exemplos de dQP não zeros descritos, será verificado que dQP sempre começa como um “1” bit.

[0028] Figura 4A ilustra um exemplo de binarização de acordo com CABAC na especificação de teste HM 3.0. É visto neste exemplo de dQP na etapa 100 igual a -3, que o valor (sinal e valor absoluto) é codificado de forma unária na etapa 102, como uma única entidade com número de código 5, resultando na etapa 104 na cadeia de bits “111110” obtendo cinco lugares binários. A cadeia neste exemplo e na Figura 4B descrita abaixo, não ilustra o bit dQP não zero precedendo a codificação de dQP.

[0029] Figura 4B ilustra um exemplo de binarização de acordo com CABAC SAVS. O mesmo exemplo de codificação 110 de -3 é mostrado com codificação separada de sinal e valor absoluto. O valor absoluto de 3 é considerado na etapa 112, resultando na etapa 114 do número de código 2, e na etapa 116 da cadeia de bits 110 requerendo três lugares binários. Similarmente, o sinal é codificado na etapa 118, resultando na etapa 120 do número de código 1, e na etapa 122 da cadeia de bit 1. Na etapa 124, as cadeias de bits são combinadas, resultando em 1101 ou 1110, dependendo da ordem da combinação. Deveria ser verificado que o número de dígitos binários requeridos por esta codificação é um total de 4 dígitos binários, se comparado aos 6 dígitos usados pela codificação convencional.

[0030] Como pode ser visto, portanto, a presente invenção inclui as seguintes realizações inventivas, entre outras: 1. Aparelho para efetuar codificação de vídeo, compreendendo: computador configurado para codificar e/ou decodificar vídeo; e programação configurada para execução no citado computador para: executar interpredição e/ou intrapredição para reduzir redundâncias temporais e/ou espaciais; executar uma transformada e quantização durante a codificação e/ou transformada inversa e quantização inversa durante a decodificação; executar codificação aritmética binária adaptiva baseada em contexto (CABAC) durante a codificação e/ou decodificação; e executar binarização de Delta-QP (dQP) não zero (a) mapeando valor absoluto de dQP usando codificação unária; (b) codificando separadamente o sinal de dQP; e (c) combinando caracteres binários para sinal e valor absoluto.

[0031] 2. Aparelho da realização 1, onde citada programação é alternativamente, configurada para execução no citado computador para codificação do sinal para dQP, antes da codificação do valor absoluto de dQP.

[0032] 3. Aparelho da realização 1: onde citado aparelho de codificação de vídeo utiliza uma estrutura de Unidade de Codificação (CU) na qual tamanhos de blocos não são fixos, e na qual a Unidade de Codificação Maior (LCU) é separada em CU múltiplas, cada uma possuindo seu próprio QP, que pode diferir de uma CU para outra; e onde Delta-QP (dQP) sinaliza a diferença entre QP da CU atual e a CU prevista é codificada na sintaxe.

[0033] 4. Aparelho da realização 1, onde citada codificação de vídeo é efetuada de acordo com o padrão de Codificação de Vídeo de Alta Eficiência (HEVC).

[0034] 5. Aparelho da realização 4, onde citada codificação de vídeo é efetuada em um modo de codificação de alta eficiência dentro do padrão de Codificação de Vídeo de Alta Eficiência (HEVC).

[0035] 6. Aparelho da realização 1, onde citado aparelho compreende um codificador/decodificador (CODEC).

[0036] 7. Aparelho da realização 1, onde citada programação é configurada para execução no citado computador para codificar um bit de marcação indicando que dQP é não zero, antes da codificação do dQP não zero e seu sinal.

[0037] 8. Aparelho da realização 1, onde citada binarização se beneficia do valor de dQP possuindo probabilidade similar de ser positivo ou negativo para um dado valor absoluto.

[0038] 9. Método para efetuar codificação de vídeo, compreendendo: efetuar interpredição e/ou intrapredição para reduzir redundâncias temporal e/ou espacial; executar uma transformada e quantização durante codificação e/ou transformada inversa e quantização inversa durante decodificação; executar Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) durante a codificação e/ou decodificação; e executar binarização de um Delta-QP (dQP) não zero (a) mapeando valor absoluto de dQP usando codificação unária; (b) codificando separadamente o sinal de dQP; e (c) combinando caracteres binário para sinal e valor absoluto.

[0039] 10. Método conforme descrito na realização 1, onde a codificação do sinal para dQP é alternativamente executada antes do mapeamento do valor absoluto de dQP.

[0040] 11. Método conforme descrito na realização 9: onde citado método de codificação de vídeo utiliza uma estrutura de Unidade de Codificação (CU) na qual tamanhos de blocos não são fixos e na qual a Unidade de Codificação Maior (LCU) é separada em CUs, cada uma possuindo seu próprio QP que pode diferir de uma CU para outra; e onde Delta-QP (dQP) sinaliza a diferença entre QP da CU atual e a CU prevista é codificada na sintaxe.

[0041] 12. Método conforme descrito na realização 9, onde citada codificação de vídeo é executada de acordo com o padrão de Codificação de Vídeo de Alta Eficiência (HEVC).

[0042] 13. Método conforme descrito na realização 12, onde citada codificação de vídeo é efetuada em um modo de codificação de alta eficiência dentro do padrão de Codificação de Vídeo de Alta Eficiência (HEVC).

[0043] 14. Método conforme descrito na realização 9, onde citado aparelho compreende um codificador/decodificador (CODEC).

[0044] 15. Método conforme descrito na realização 9, onde um bit de marcação é codificado indicando que dQP é não zero, antes da codificação do dQP não zero e seu sinal.

[0045] 16. Método conforme descrito na realização 9, onde citada binarização se beneficia do valor de dQP apresentando probabilidade similar de ser positivo ou negativo para um dado valor absoluto.

[0046] 17. Meio legível por computador não transitório contendo um programa de computador executável em um computador configurado para executar codificação de vídeo, compreendendo: efetuar interpredição e/ou intrapredição para reduzir redundâncias temporal e/ou espacial; executar uma transformada e quantização durante codificação e/ou transformada inversa e quantização inversa durante decodificação; executar Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) durante codificação e/ou decodificação; e efetuar binarização de Delta-QP (dQP) não zero (a) mapeando valor absoluto de dQP usando codificação unária; (b) codificando separadamente o sinal de dQP; e (c) combinando caracteres binários para sinal e valor absoluto.

[0047] 18. Meio legível por computador da realização 17, onde citada programação é alternativamente configurada para execução no citado computador para codificação do sinal para dQP, antes do mapeamento do valor absoluto de dQP.

[0048] 19. Meio legível por computador da realização 17: onde citada codificação de vídeo utiliza uma estrutura de Unidade de Codificação (CU) na qual tamanhos de bloco não são fixos e na qual a Unidade de Codificação Maior (LCU) é separada em CUs, cada uma tendo seu próprio QP, que pode diferir de uma CU para outra; e onde Delta-QP (dQP) sinaliza a diferença entre QP da CU atual e a CU prevista é codificada na sintaxe.

[0049] 20. Meio legível por computador conforme descrito na realização 17, onde citada codificação de vídeo é executada em um modo de codificação de alta eficiência de acordo com o padrão de Codificação de Vídeo de Alta Eficiência (HEVC).

[0050] Realizações da presente invenção podem ser descritas com referência a ilustração de fluxograma de métodos e sistemas de acordo com realizações da invenção, e/ou algoritmos, fórmulas ou outras disposições computacionais, o que pode ser também implementado como produtos de programa de computador. Neste ponto de vista, cada bloco ou etapa de um fluxograma, e combinações de blocos (e/ou etapas) em um fluxograma, algoritmo, fórmula ou disposição computacional, pode ser implementado por vários meios, tais como hardware, firmware e/ou software incluindo uma ou mais instruções de programa de computador realizadas em lógica de código de programa legível por computador. Como será verificado, quaisquer de tais instruções de programa de computador podem ser carregadas em um computador, incluindo, sem limitação, um computador de finalidade geral ou computador de finalidade especial, ou outro aparelho de processamento programável para produzir uma máquina, de tal modo que as instruções de programa de computador que são executadas no computador ou outro aparelho de processamento programável cria meios para implementar as funções especificadas no(s) bloco(s) do(s) fluxograma(s).

[0051] Consequentemente, blocos dos fluxogramas, algoritmos, fórmulas ou disposições computacionais suportam combinações de meios para executar as funções especificadas, combinações de etapas para executar as funções especificadas em instruções de programa de computador, tal como realizado no meio de lógica de código de programa legível por computador, para executar as funções especificadas. Será também entendido que cada bloco das ilustrações do fluxograma, algoritmos, fórmulas ou disposições computacionais e combinações destes aqui descritos podem ser implementados por sistemas de computador baseados em hardware, de finalidade especial, que executam as funções ou etapas especificadas, ou combinações de hardware de finalidade especial e meios de lógica de código de programa legível por computador.

[0052] Ainda mais, estas instruções de programa de computador, tais como realizadas na lógica de código de programa legível por computador, podem também ser armazenadas em uma memória legível por computador que pode direcionar um computador ou outro aparelho de processamento programável para funcionar de uma maneira particular, de tal modo que as instruções armazenadas na memória legível por computador produzem um artigo de manufatura incluindo meios de instrução que implementam a função especificada no(s) bloco(s) do(s) fluxograma(s). As instruções de programa de computador pode também ser carregadas em um computador ou outro aparelho de processamento programável para fazer com que uma série de etapas operacionais sejam executadas no computador ou outro aparelho de processamento programável, para produzir um processo implementado por computador, de tal modo que as instruções que são executadas no computador ou outro aparelho de processamento programável provêm etapas para implementar as funções especificadas no(s) bloco(s) do(s) fluxograma(s), algoritmo(s), fórmula(s) ou disposição(ões) computacionais.

[0053] Da discussão acima, será verificado que a invenção pode ser realizada de vários modos, incluindo o seguinte: - Embora a descrição acima possua muitos detalhes, estes não devem ser considerados como limitando o escopo da invenção, porém como provendo meramente ilustrações de algumas das realizações presentemente preferidas desta invenção. Portanto, será verificado que o escopo da presente invenção abrange plenamente outras realizações que podem se tornar óbvias aos especialistas na técnica, e que o escopo da presente invenção é consequentemente para ser limitado por nada além das reivindicações anexas, nas quais a referência a um elemento no singular não é destinada a significar “um e somente um” a menos que assim seja declarado explicitamente, porém ao invés disso “um ou mais”. Todos os equivalentes estruturais e funcionais para os elementos da realização preferida acima descrita que são conhecidos dos especialistas na técnica são expressamente incorporados aqui por referência e são destinados a serem abrangidos pelas presentes reivindicações. Ainda mais, não é necessário que um dispositivo ou método equacione cada e todo o problema buscado para ser resolvido pela presente invenção, para que seja abrangido pelas presentes reivindicações. Ainda mais, nenhum elemento, componente ou etapa de método na presente descrição é destinado a ser dedicado ao público, independente do elemento, componente ou etapa do método ser explicitamente citado nas reivindicações. Nenhum elemento de reivindicação aqui deve ser considerado sob as provisões de 35 U.S.C. 112, sexto parágrafo, a menos que o elemento seja expressamente citado usando a expressão “meio para”.

Claims

1. Aparelho de codificação de vídeo (50), caracterizado pelo fato de compreender: um computador configurado para codificação e/ou decodificação de vídeo; e programação configurada para execução no citado computador para: executar interpredição e/ou intrapredição para reduzir redundâncias temporais e/ou espaciais; executar uma transformada e quantização durante a codificação e/ou transformada inversa e quantização inversa durante a decodificação; executar codificação aritmética binária adaptiva baseada em contexto (CABAC) durante a codificação e/ou decodificação; executar binarização de Delta-QP (dQP) não zero (a) mapeando valor absoluto de dQP usando codificação unária; (b) codificando separadamente o sinal de dQP; e (c) combinando caracteres binários para sinal e valor absoluto; definir um parâmetro de quantização diferencial, em que o parâmetro de quantização diferencial é uma diferença entre um parâmetro de quantização de uma unidade de codificação atual e um parâmetro de quantização previsto da unidade de codificação atual, e para separar o parâmetro de quantização diferencial em um valor absoluto do parâmetro de quantização diferencial e um valor de sinal do parâmetro de quantização diferencial; e codificar separadamente em uma ordem do valor absoluto do parâmetro de quantização diferencial para o valor de sinal do parâmetro de quantização diferencial e para codificar na ordem do valor absoluto do parâmetro de quantização diferencial para o valor de sinal do parâmetro de quantização diferencial na sintaxe de um fluxo de bits.

2. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a unidade de codificação é configurada para realizar codificação aritmética binária no valor absoluto do parâmetro de quantização diferencial e no valor de sinal do parâmetro de quantização diferencial.

3. Aparelho, de acordo com a reivindicação 2, caracterizado pelo fato de que o parâmetro de quantização diferencial é definido para cada uma das unidades de codificação obtidas pela divisão de uma unidade de codificação maior.

4. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a unidade de codificação é configurada para codificar o valor absoluto do parâmetro de quantização diferencial e os sinais positivos e negativos do parâmetro de quantização diferencial em um caso em que o parâmetro de quantização diferencial é não zero.

5. Aparelho, de acordo com a reivindicação 4, caracterizado pelo fato de que compreende ainda: uma unidade de determinação configurada para determinar se o parâmetro de quantização diferencial é não zero.

6. Aparelho, de acordo com a reivindicação 5, caracterizado pelo fato de que a unidade de determinação é configurada para determinar se o parâmetro de quantização diferencial é não zero usando um valor que indica se o parâmetro de quantização diferencial é não zero.

7. Método de codificação de vídeo, caracterizado pelo fato de que compreende: efetuar interpredição e/ou intrapredição para reduzir redundâncias temporal e/ou espacial; executar uma transformada e quantização durante codificação e/ou transformada inversa e quantização inversa durante decodificação; executar Codificação Aritmética Binária Adaptiva Baseada em Contexto (CABAC) durante a codificação e/ou decodificação; e executar binarização de um Delta-QP (dQP) não zero (a) mapeando valor absoluto de dQP usando codificação unária; (b) codificando separadamente o sinal de dQP; e (c) combinando caracteres binários para sinal e valor absoluto; definir um parâmetro de quantização diferencial, em que o parâmetro de quantização diferencial é uma diferença entre um parâmetro de quantização de uma unidade de codificação atual e um parâmetro de quantização previsto da unidade de codificação atual, e separar o parâmetro de quantização diferencial em um valor absoluto do parâmetro de quantização diferencial e um valor de sinal do parâmetro de quantização diferencial; e codificar separadamente em uma ordem do valor absoluto do parâmetro de quantização diferencial para o valor de sinal do parâmetro de quantização diferencial e codificação na ordem do valor absoluto do parâmetro de quantização diferencial para o valor de sinal do parâmetro de quantização diferencial na sintaxe de um fluxo de bits.

8. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que a etapa de codificação inclui a realização de codificação aritmética binária no valor absoluto do parâmetro de quantização diferencial e o valor do sinal do parâmetro de quantização diferencial.

9. Método, de acordo com a reivindicação 8, caracterizado pelo fato de que o parâmetro de quantização diferencial é definido para cada uma das unidades de codificação obtidas pela divisão de uma unidade de codificação maior.