BR112016030028B1 - Controle de taxa para comunicação sem fio - Google Patents

Abstract

CONTROLE DE TAXA PARA COMUNICAÇÃO SEM FIO. O controle de taxa é fornecido para comunicação dentro de uma rede de comunicação sem fio. Em alguns exemplos, a informação de pacote redundante transmitida através de links separados, cada link possuindo seu próprio circuito de controle de taxa independente, pode resultar no aperfeiçoamento na confiabilidade de pacote com rápida convergência para um nível de erro desejado. Em outros exemplos, a degradação artificial de uma sequência de dados recebida pode ser utilizada para aperfeiçoar a confiabilidade do pacote, também com rápida convergência para o nível de erro desejado.

Description

Referência Cruzada a Pedidos Relacionados

[0001] Esse pedido reivindica a prioridade de e os benefícios do pedido de patente provisório No. 62/020.870, depositado no Escritório de Patentes Norte-Americano em 3 de julho de 2014 e pedido de patente não provisório No 14/480.125, depositado no Escritório de Patentes Norte- Americano em 8 de setembro de 2014, a totalidade do conteúdo dos quais é incorporada aqui por referência.

Fundamentos Campo da Invenção

[0002] Aspectos da descrição se referem geralmente à comunicação sem fio, e mais especificamente, mas não exclusivamente, aos circuitos de controle de taxa que podem alcançar uma alta confiabilidade de pacote com boa eficiência espectral

Descrição da Técnica Relacionada

[0003] As redes de comunicação sem fio são amplamente desenvolvidas para fornecer vários serviços de comunicação tal como telefonia, vídeo, dados, mensagens, difusões e assim por diante. Tais redes, que são normalmente redes de acesso múltiplo, suportam comunicações para os múltiplos usuários pelo compartilhamento de recursos disponíveis de rede. À medida que a demanda por acesso de banda larga móvel continua a aumentar, a pesquisas e o desenvolvimento continuam a avançar as tecnologias de comunicação sem fio não apenas para corresponder à demanda crescente por acesso à banda larga móvel, mas para avançar e melhorar a experiência do usuário.

[0004] Os dispositivos sem fio em uma rede podem adaptar a modulação e codificação utilizadas para transmissões sem fio em um canal determinado em uma tentativa de se utilizar de forma eficiente os recursos de comunicação em vista da interferência, desvanecimento de canal e outros fatores. Por exemplo, e uma taxa de erro em pacote alta for observada através do uso de um mecanismo de retorno, os dispositivos sem fio podem selecionar uma taxa de codificação diferente para transmissões subsequentes. Aqui, a frequência com a qual a taxa de codificação é adaptada depende da frequência com a qual o retorno de erro é recebido.

Sumário

[0005] A seguir é apresentado um sumário simplificado de alguns aspectos da descrição para fornecer uma compreensão básica de tais aspectos. Esse sumário não é uma visão geral extensa de todas as características contempladas da descrição, e não pretende identificar elementos chave ou críticos de todos os aspectos da descrição nem delinear o escopo de todo ou qualquer aspecto da descrição. Sua única finalidade é apresentar os vários conceitos de alguns aspectos da descrição de uma forma simplificada como uma introdução à descrição mais detalhada que será apresentada posteriormente.

[0006] Vários aspectos da presente descrição fornecem a comunicação dentro de uma rede de comunicação sem fio. Em alguns exemplos, informação de pacote redundante transmitida através de enlaces separados, cada enlace possuindo seu próprio circuito de controle de taxa independente, pode resultar em um aperfeiçoamento dramático da confiabilidade de pacote com rápida convergência para um nível de erro desejado. Em outros exemplos, a degradação artificial de um fluxo de dados recebido pode ser utilizada para aperfeiçoar a confiabilidade de pacote, também com rápida convergência para o nível de erro desejado. Dessa forma, através do uso de técnicas descritas, uma comunicação mais confiável e de menor latência pode ser alcançada.

[0007] Em um aspecto, a descrição fornece um método para comunicação sem fio incluindo a transmissão de um primeiro fluxo de pacotes em um primeiro enlace; a transmissão de um segundo fluxo de pacotes em um segundo enlace, o segundo fluxo de pacote compreendendo informação que é redundante da informação transmitida no primeiro fluxo de pacote; implementando o controle de taxa no primeiro enlace; e implementando o controle de taxa no segundo enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa no segundo enlace e o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace.

[0008] Outro aspecto da descrição fornece um aparelho configurado para comunicação sem fio. O aparelho incluindo meios para transmitir um primeiro fluxo de pacotes em um primeiro enlace; meios para transmitir um segundo fluxo de pacotes em um segundo enlace, o segundo fluxo de pacotes compreendendo informação que é redundante da informação transmitida no primeiro fluxo de pacotes; meios para implementar o controle de taxa no primeiro enlace; e meios para implementar o controle de taxa no segundo enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa no segundo enlace e o controle de taxa no segundo enlace é independente do controle de taxa do primeiro enlace.

[0009] Outro aspecto da descrição fornece um aparelho para comunicação sem fio que inclui pelo menos um processador e uma memória acoplada a pelo menos um processador. O pelo menos um processador é configurado para transmitir um primeiro fluxo de pacote em um primeiro enlace; transmitir um segundo fluxo de pacotes em um segundo enlace, o segundo fluxo de pacotes compreendendo a informação que é redundante da informação transmitida no primeiro fluxo de pacotes; implementar o controle de taxa no primeiro enlace; e implementar o controle de taxa no segundo enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa no segundo enlace e o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace.

[0010] Outro aspecto da descrição fornece um meio legível por computador armazenando o código executável por computador, compreendendo um código para transmitir um primeiro fluxo de pacotes em um primeiro enlace; código para transmitir um segundo fluxo de pacotes em um segundo enlace, o segundo fluxo de pacotes compreendendo informação que é redundante da informação transmitida no primeiro fluxo de pacotes; código para implementar o controle de taxa no primeiro enlace; e código para implementar o controle de taxa no segundo enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa do segundo enlace e o controle de taxa do segundo enlace é independente do controle de taxa do primeiro enlace.

[0011] Em um aspecto, a descrição fornece um método para comunicação sem fio incluindo o recebimento de um fluxo de pacotes compreendendo uma pluralidade de pacotes; a aplicação de uma degradação artificial ao fluxo de pacotes recebido; a decodificação do fluxo de pacotes degradado artificialmente; a aplicação de uma verificação de integridade para o fluxo de pacotes degradado artificialmente decodificada; e transmissão de pelo menos uma resposta indicando sucesso ou falha da verificação de integridade.

[0012] Outro aspecto da descrição fornece um aparelho configurado para comunicação sem fio. O aparelho incluindo meios para receber um fluxo de pacotes compreendendo uma pluralidade de pacotes; meios para a aplicação de uma degradação artificial ao fluxo de pacotes recebido; meios para decodificar o fluxo de pacotes degradado artificialmente; meios para a aplicação de uma verificação de integridade ao fluxo de pacotes degradado artificialmente decodificados e meios para a transmissão de pelo menos uma resposta indicando o sucesso ou a falha da verificação de integridade.

[0013] Outro aspecto da descrição fornece um aparelho para comunicação sem fio que inclui pelo menos um processador e uma memória acoplada a pelo menos um processador. O pelo menos um processador é configurado para receber um fluxo de pacotes compreendendo uma pluralidade de pacotes; aplicar uma degradação artificial ao fluxo de pacotes recebido; decodificar o fluxo de pacotes degradado artificialmente; aplicar uma verificação de integridade de ao fluxo de pacotes degradada artificialmente decodificada; e transmitir pelo menos uma resposta indicando o sucesso ou falha da verificação de integridade.

[0014] Outro aspecto da descrição fornece um meio legível por computador armazenando um código executável por computador, compreendendo o código para receber um fluxo de pacotes compreendendo uma pluralidade de pacotes; código para aplicar uma degradação artificial ao fluxo de pacotes recebido; um código para degradar artificialmente o fluxo de pacotes; um código para aplicar uma verificação de integridade ao fluxo de pacotes degradada artificialmente decodificada; e um código para transmitir pelo menos uma resposta indicando o sucesso ou a falha da verificação de integridade.

[0015] Em um aspecto, a descrição fornece um método para comunicação sem fio incluindo o recebimento de fluxos de pacote através de diferentes enlaces de pacote; a transmissão de retorno através dos diferentes enlaces; e o fornecimento de pacotes de saída com base no fluxo de pacotes recebidos.

[0016] Outro aspecto da descrição fornece um aparelho configurado para comunicação sem fio. O aparelho incluindo meios para receber os fluxos de pacotes através de diferentes enlaces de pacote; meios para transmitir o retorno através de enlaces diferentes; e meios para fornecer pacotes de saída com base nos fluxos de pacotes recebidos.

[0017] Outro aspecto da descrição fornece um aparelho para a comunicação sem fio que inclui pelo menos um processador e uma memória acoplada ao pelo menos um processador. O pelo menos um processador é configurado para receber fluxos de pacotes através de diferentes enlaces de pacote; transmitir o retorno através de enlaces diferentes; e fornecer pacotes de saída com base nos fluxos de pacotes recebidas

[0018] Outro aspecto da descrição fornece um meio legível por computador armazenando um código executável em computador, compreendendo um código para receber fluxos de pacotes através de diferentes enlaces de pacote; um código para transmitir o retorno através de enlaces diferentes; e um código para fornecer pacotes de saída com base nos fluxos de pacote recebidos.

[0019] Em um aspecto, a descrição fornece um método para comunicação sem fio incluindo a transmissão de um fluxo de pacotes compreendendo uma pluralidade de pacotes em um enlace sem fio; receber um retorno indicando um sucesso ou uma falha de uma verificação de integridade aplicada a uma versão degradada dentre a pluralidade de pacotes; e implementar o controle de taxa no enlace sem fio de acordo com o retorno.

[0020] Outro aspecto da descrição fornece um aparelho configurado para comunicação sem fio. O aparelho incluindo meios para transmitir um fluxo de pacotes compreendendo uma pluralidade de pacotes em um enlace sem fio; meios para receber o retorno indicando um sucesso ou falha de uma verificação de integridade aplicada a uma versão degradada da pluralidade de pacotes; e meios para implementar o controle de taxa no enlace sem fio de acordo com o retorno.

[0021] Outro aspecto da descrição fornece um aparelho para comunicação sem fio que inclui pelo menos um processador e uma memória acoplada ao pelo menos um processador. O pelo menos um processador é configurado para transmitir um fluxo de pacotes compreendendo uma pluralidade de pacotes em um enlace sem fio; receber retorno indicando um sucesso ou uma falha de uma verificação de integridade aplicada a uma versão degradada da pluralidade de pacotes; e implementar o controle de taxa no enlace sem fio de acordo com o retorno.

[0022] Outro aspecto da descrição fornece um meio legível por computador armazenando o código executável por computador, compreendendo um código para transmitir um fluxo de pacotes compreendendo uma pluralidade de pacotes em um enlace sem fio; um código para receber o retorno indicando um sucesso ou uma falha de uma verificação de integridade aplicada a uma versão degradada da pluralidade de pacotes; e código para implementar o controle de taxa no enlace sem fio de acordo com o retorno.

[0023] Esses e outros aspectos da descrição se tornarão mais completamente compreendidos depois de uma revisão da descrição detalhada, que segue. Outros aspectos, características, e implementações da descrição se tornarão mais aparentes aos versados na técnica depois da revisão da descrição a seguir das implementações específicas da descrição em conjunto com as figuras em anexo. Enquanto as características da descrição podem ser discutidas com relação a determinadas implementações e figuras abaixo, todas as implementações da descrição podem incluir uma ou mais das características vantajosas discutidas aqui. Em outras palavras, enquanto uma ou mais implementações podem ser discutidas como possuindo determinadas características vantajosas, uma ou mais dessas características também podem ser utilizadas de acordo com as várias implementações da descrição discutidas aqui. De forma similar, enquanto determinadas implementações podem ser discutidas abaixo como implementações de dispositivo, sistema ou método, deve-se compreender que tais implementações podem ser implementadas em vários dispositivos, sistemas e métodos.

Breve Descrição dos Desenhos

[0024] A figura 1 é um diagrama em bloco ilustrando um exemplo de uma rede de acesso na qual um ou mais aspectos da descrição podem encontrar aplicação.

[0025] A figura 2 é um diagrama em bloco ilustrando um exemplo de um terminal de acesso em comunicação com um ponto de acesso em um sistema de comunicação de acordo com alguns aspectos da descrição.

[0026] A figura 3 é um fluxograma ilustrando um exemplo de um algoritmo HARQ/ARQ como pode ser utilizado entre um transmissor e um receptor.

[0027] A figura 4 é uma ilustração de um exemplo de dois enlaces com circuitos de controle de taxa independentes como podem ser implementados de acordo com alguns aspectos da descrição.

[0028] A figura 5 é um fluxograma ilustrando um exemplo de um processo de transmissão em uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0029] A figura 6 é um diagrama ilustrando um exemplo de um esquema para o colapso do retorno ACK/NACK para uma pluralidade de enlaces com circuitos de controle de taxa independentes, como podem ser implementados de acordo com alguns aspectos da descrição.

[0030] A figura 7 é um fluxograma ilustrando um exemplo de um processo no qual o retorno correspondente a uma verificação de integridade pode ser combinado, de modo que pacotes que tenham falhado sejam apenas retransmitidos se o pacote tiver falhado em cada um dentre uma pluralidade de enlaces redundantes, de acordo com alguns aspectos da descrição.

[0031] A figura 8 é uma ilustração ilustrando um exemplo de um fluxo de dados de usuário, e sua informação de paridade ou verificação de integridade, sendo codificada e dividida entre uma pluralidade de enlaces de acordo com alguns aspectos da descrição.

[0032] A figura 9 é um fluxograma ilustrando um exemplo de um processo para divisão de um fluxo de pacotes através de uma pluralidade de fluxos em enlaces diferentes de acordo com alguns aspectos da descrição.

[0033] A figura 10 é um fluxograma ilustrando um exemplo de um processo para a geração de retorno para os fluxo de pacote recebidos e o fornecimento de dados de saída de acordo com alguns aspectos da descrição.

[0034] A figura 11 é um diagrama de um exemplo de um fluxo de dados com um circuito de controle de taxa que inclui a degradação artificial de acordo com alguns aspectos da descrição.

[0035] A figura 12 é um fluxograma ilustrando um exemplo de um processo de implementação de degradação artificial de um fluxo de dados para permitir o controle justo de uma taxa de falha de verificação de redundância cíclica baixa (CRC) de acordo com alguns aspectos da descrição.

[0036] A figura 13 é um diagrama em bloco ilustrando os componentes selecionados de um aparelho configurados para implementar circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0037] A figura 14 é um fluxograma ilustrando um exemplo de um processo de transmissão de uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0038] A figura 15 é um fluxograma ilustrando aspectos adicionais de um processo para transmitir uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0039] A figura 16 é um fluxograma ilustrando aspectos adicionais de um processo de transmissão de uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0040] A figura 17 é um diagrama em bloco ilustrando componentes selecionados de um aparelho configurado para fornecer retorno através de uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0041] A figura 18 é um fluxograma ilustrando um exemplo de um processo de fornecimento de retorno através de uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição.

[0042] A figura 19 é um diagrama em bloco ilustrando os componentes selecionados de um aparelho configurado para implementar a degradação artificial de um fluxo de dados de acordo com alguns aspectos da descrição.

[0043] A figura 20 é um fluxograma ilustrando um exemplo de um processo de implementação de degradação artificial de um fluxo de dados de acordo com alguns aspectos da descrição.

[0044] A figura 21 é um fluxograma ilustrando aspectos adicionais de um processo de implementação de degradação artificial de um fluxo de dados de acordo com alguns aspectos da descrição.

[0045] A figura 22 é um diagrama em bloco ilustrando a seleção de componentes de um aparelho configurados para implementar o controle de taxa com base no retorno associado com a degradação artificial de um fluxo de dados de acordo com alguns aspectos da descrição.

[0046] A figura 23 é um fluxograma ilustrando um exemplo de um processo de controle de taxa com base no retorno associado com a degradação artificial de um fluxo de dados de acordo com alguns aspectos da descrição.

Descrição Detalhada

[0047] A descrição detalhada apresentada abaixo com relação aos desenhos em anexo deve servir como uma descrição das várias configurações e não pretende representar as únicas configurações nas quais os conceitos descritos aqui podem ser praticados. A descrição detalhada inclui detalhes específicos para fins de fornecimento de uma compreensão profunda de vários conceitos. No entanto, será aparente aos versados na técnica que esses conceitos podem ser praticados sem esses detalhes específicos. Em alguns casos, estruturas e componentes bem conhecidos são ilustrados na forma de diagrama em bloco para evitar obscurecer tais conceitos.

[0048] Os vários conceitos apresentados por toda essa descrição podem ser implementados através de uma ampla variedade de sistemas de comunicação, arquiteturas de rede,e padrões de comunicação. Com referência à figura 1, por meio de exemplo e sem limitação, uma rede de acesso simplificada 100 é ilustrada. A rede de acesso 100 pode ser implementada de acordo com várias tecnologias de rede incluindo, sem limitação, tecnologia de telefonia móvel de quinta geração (5G), tecnologia de telefonia móvel de quarta geração (4G), tecnologia de telefonia móvel de terceira geração (3G), e outras arquiteturas de rede. Dessa forma, os vários aspectos da descrição podem ser estendidos às redes com base em Evolução de Longo Termo (LTE), LTE Avançada (LTE- A) (nos modos FDD, TDD ou em ambos), Sistema de Telecomunicações Móveis Universal (UMTS), Sistema Global para Comunicações Móveis (GSM), Acesso Múltiplo por Divisão de Código (CDMA), Dados de Evolução Otimizados (EV-DO), Banda Larga Ultra Móvel (UMB), IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802.20, Banda Larga Ultra Móvel (UWB), Bluetooth, e/ou outros sistemas adequados. O padrão de telecomunicação real, arquitetura de rede e/ou padrão de comunicação empregados dependerão da aplicação específica e das restrições de desenho como um todo impostas ao sistema.

[0049] A rede 100 inclui múltiplas regiões celulares (células), incluindo as células 102, 104 e 106, cada uma das quais pode incluir um ou mais setores. As células podem ser definidas geograficamente, por exemplo, pela área de cobertura. Em uma célula que é dividida em setores, os múltiplos setores dentro de uma célula podem ser formados por grupos de antenas com cada antena sendo responsável pela comunicação com ATs em uma parte da célula. Por exemplo, na célula 102, os grupos de antenas 112, 114 e 116 podem, cada um, corresponder a um setor diferente. Na célula 104, os grupos de antenas 118, 120 e 122 podem, cada um, corresponder a um setor diferente. Na célula 106, os grupos de antenas 124, 126 e 128 podem, cada um, corresponder a um setor diferente.

[0050] As células 102, 104 e 106 podem incluir vários terminais de acesso (AT) que podem estar em comunicação com um ou mais setores de cada célula 102, 104 ou 106. Por exemplo, ATs 130 e 132 podem estar em comunicação com um AP 144, e UEs 138 e 140 podem estar em comunicação com um AP 146. Em várias implementações, um AP pode ser referido a ou implementado como um equipamento de usuário (UE), uma estação móvel, e assim por diante.

[0051] A figura 2 é um diagrama em bloco do sistema 200 incluindo um ponto de acesso (AP) 210 em comunicação com um UE 250, onde o AP 210 e o UE 250 podem ser configurados para fornecer a funcionalidade como ensinado aqui. O AP 210 pode ser o AP 142, 144 ou 146 na figura 1, e o UE 250 pode ser o UE 130, 132, 134, 136, 138 ou 140 na figura 1. Em várias situações operacionais, o AP 210 e/ou AT 250 podem ser um transmissor ou dispositivo transmissor, ou um receptor ou dispositivo de recebimento, ou ambos. Exemplos de tais transmissores, dispositivos de transmissão, receptores e dispositivos de recebimento são ilustrados nas figuras 3, 4, 6, 8, 11, 13, 17, 19 e 22.

[0052] Em uma comunicação de downlink do AP 210 para o UE 250, um controlador ou processador 240 pode receber dados de uma fonte de dados 212. As estimativas de canal podem ser utilizadas por um controlador/processador 240 para determinar os esquemas de codificação, modulação, espalhamento e/ou criptografia para o processador transmissor 220. Essas estimativas de canal podem ser derivadas de um sinal de referência transmitido pelo UE 250 ou do retorno do UE 250. Um transmissor 232 pode fornecer várias funções de condicionamento de sinal incluindo amplificação, filtragem e modulação de quadros em um portador para transmissão em downlink através de um meio sem fio através das antenas 234A - 234N. As antenas 234A - 234N podem incluir uma ou mais antenas, por exemplo, incluindo conjuntos de antenas adaptativas bidirecionais de direcionamento de feixe, conjuntos MIMO, ou qualquer outra tecnologia de transmissão/recepção adequada.

[0053] No UE 250, um receptor 254 recebe a transmissão de downlink através das antenas 252A - 252N (por exemplo, representando uma ou mais antenas) e processa a transmissão para recuperar a informação modulada na portadora. A informação recuperada pelo receptor 254 é fornecida para um controlador/processador 290. O processador 290 decriptografa e desespalha os símbolos, e determina os pontos de constelação de sinal mais prováveis transmitidos pelo AP 210 com base no esquema de modulação. Essas decisões suaves podem ser baseadas em estimativas de canal computadas pelo processador 290. As decisões suaves são então decodificadas e deintercaladas para recuperar os dados, controle e sinais de referência. Os códigos CRC são então verificados para determinar se os quadros foram decodificados com sucesso. Os dados portados pelos quadros decodificados com sucesso serão então fornecidos para um depósito de dados 272, que representa aplicativos rodando no UE 250 e/ou várias interfaces de usuário (por exemplo, monitor). Sinais de controle portados por quadros decodificados com sucesso serão fornecidos para um controlador/processador 290. Quando os quadros são decodificados sem sucesso, o controlador/processador 290 também pode utilizar um protocolo de aviso de recebimento (ACK) e/ou um aviso de recebimento negativo (NACK) para suportar as solicitações de retransmissão para esses quadros.

[0054] Em uplink do UE 250 para o AP 210, os dados de uma fonte de dados 278 e os sinais de controle do controlador/processador 290 são fornecidos. A fonte de dados 278 pode representar os aplicativos rodando no UE 250 e várias interfaces de usuário (por exemplo, o teclado). Similar à funcionalidade descrita com relação à transmissão em downlink pelo AP 210, o processador 290 fornece várias funções de processamento de sinal incluindo códigos CRC, codificação e intercalação para facilitar FEC, mapeamento para constelações de sinal, espalhamento com OVSFs, e criptografia para produzir uma série de símbolos. Estimativas de canal, derivadas pelo processador 290 de um sinal de referência transmitido pelo AP 210 ou do retorno contido em um midamble transmitido pelo AP 210, podem ser utilizadas para selecionar os esquemas de codificação, modulação, espalhamento e/ou criptografia adequados. Os símbolos produzidos pelo processador 290 serão utilizados para criar uma estrutura de quadro. O processador 290 cria essa estrutura de quadro pela multiplexação de símbolos com informação adicional, resultando em uma série de quadros. Os quadros são então fornecidos para um transmissor 256, que fornece várias funções de condicionamento de sinal incluindo amplificação, filtragem e modulação dos quadros em um portador para transmissão em uplink através do meio sem fio através das antenas 252A - 252N.

[0055] A transmissão em uplink é processada no AP 210 de uma forma similar à descrita com relação à função receptora no UE 250. Um receptor 235 recebe a transmissão em uplink através das antenas 234A - 234N e processa a transmissão para recuperar a informação modulada no portador. A informação recuperada pelo receptor 235 é fornecida para o processador 240, que analisa cada quadro. O processador 240 realiza a inversão do processamento realizado pelo processador 290 no UE 250. Os dados e sinais de controle portados pelos quadros decodificados com sucesso podem então ser fornecidos para um depósito de dados 239. Se alguns dos quadros for decodificado sem sucesso pelo processador de recebimento, o controlador/processador 240 também pode utilizar um protocolo de aviso de recebimento (ACK) e/ou aviso de recebimento negativo (NACK) para suportar as solicitações de retransmissão para esses quadros.

[0056] O controlador/processador 240 e 290 pode ser utilizado para direcionar a operação no AP 210 e no UE 250, respectivamente. Por exemplo, o controlador/processador 240 e 290 pode fornecer várias funções incluindo as funções de temporização, interfaces periféricas, regulagem de voltagem, gerenciamento de potência e outras funções de controle. O meio legível por computador das memórias 242 e 292 podem armazenar dados e software para o AP 210 e o UE 250, respectivamente.

[0057] De acordo com vários aspectos da descrição, um elemento, ou qualquer parte de um elemento, ou qualquer combinação de elementos pode ser implementado com controlador/processador 240 e 290 (por exemplo, que podem, cada um, incluir um ou mais processadores). O controlador/processador 240 e 290 é responsável pelo processamento geral, incluindo a execução de software armazenado na memória 252 ou 292. O software, quando executado pelo controlador/processador 240 e 290, faz com que o controlador/processador 240 e 290 realize as várias funções descritas abaixo para qualquer aparelho em particular. A memória 252 ou 292 também pode ser utilizada para armazenar dados que são manipulados pelo controlador/processador 240 e 290 quando da execução do software.

[0058] Em vários aspectos da descrição, um aparelho pode ser utilizado em uma rede de comunicação sem fio, como uma entidade de programação (por exemplo, o AP 210) e/ou como uma entidade de não programação ou subordinada (por exemplo, o UE 250). Em qualquer caso, o aparelho pode comunicar com uma ou mais entidades sem fio através de uma interface aérea. Em qualquer rede de comunicação sem fio, as condições de canal correspondendo à interface aérea mudarão com o tempo.

[0059] Muitas redes utilizam, de acordo, um ou mais circuitos de controle de taxa para adaptar dinamicamente ao canal. Por exemplo, um dispositivo de transmissão pode configurar um ou mais parâmetros de transmissão, incluindo, mas não limitado a um esquema de modulação e codificação (MCS), uma potência de transmissão, etc., para focar em uma taxa de erro desejada no dispositivo de recepção. O dispositivo de recepção que está recebendo um fluxo de dados comutados por pacote verifica tipicamente a integridade dos pacotes (por exemplo, utilizando uma verificação de redundância cíclica ou CRC, uma soma de verificação, uma situação de sucesso/insucesso de codificação de canal de camada PHY, etc.) e pode reportar de volta para o dispositivo de transmissão utilizando um aviso de recebimento ou de aviso de não recebimento. Essa verificação de integridade e reporte frequentemente, apesar de nem sempre, assume a forma de um algoritmo de solicitação de repetição automática (ARQ) e/ou solicitação de repetição automática híbrida (HARQ). Em outros exemplos, qualquer algoritmo ou meios utilizáveis de fornecimento de informação de retorno ou transmissões de resposta do dispositivo de recepção para o dispositivo de transmissão podem ser utilizados, tal como reportes relacionados com a qualidade do canal.

[0060] A figura 3 é um fluxograma 300 ilustrando um algoritmo HARQ/ARQ como pode ser utilizado entre um dispositivo transmissor (referido como, por motivos de conveniência, um transmissor) e o dispositivo de recepção (referido como, por motivos de conveniência, um receptor) de acordo com alguns exemplos. Em um algoritmo ARQ ou HARQ, como ilustrado na figura 3, o reporte é tipicamente um aviso de recebimento positivo (ACK) ou um aviso de recebimento negativo (NACK). No caso de um NACK HARQ, o dispositivo transmissor pode ajustar um ou mais parâmetros operacionais (por exemplo, MCS, potência de transmissão, etc.) para corresponder a uma taxa de falha CRC alvo. No caso de um NACK ou uma resposta faltando, o dispositivo de transmissão pode retransmitir o pacote ou outra parte do pacote em uma configuração de redundância incrementada.

[0061] Esse esquema de resposta-retransmissão fornece a confiabilidade aumentada (em termos de uma taxa de erro de quadro baixo) na transmissão de pacote. Em particular, as interações das operações HARQ e ARQ podem ser utilizadas para reduzir a taxa de erro de quadro (FER) observada no enlace. No entanto, tal esquema de resposta- retransmissão contribui para a latência incrementada. Em particular, quando as condições de canal são ruins, várias rodadas de retransmissão são tipicamente realizadas. A latência resultante pode afetar substancialmente a experiência do usuário.

[0062] Altas taxas de erro podem ser endereçadas no dispositivo de transmissão pela utilização de qualquer um ou mais dos vários esquemas, tal como utilizando um esquema de modulação e codificação mais robusto (MCS), aumentando a potência de transmissão, etc. Alguns esquemas existentes utilizam as técnicas tal como as descritas acima para focar em uma taxa de falha CRC na faixa de 1 a 10% depois da primeira transmissão (isso é, a falha do primeiro pacote antes de qualquer retransmissão). Pode haver um desejo em alguns sistemas de se reduzir a taxa de falha CRC para valores muito baixos, por exemplo, menos de 0,5%. No entanto, em tal caso, eventos de erro são muito raros, e, de acordo, o retorno do dispositivo de recebimento que fornece informação útil para o dispositivo de transmissão sobre o canal também é muito raro. Isso pode causar um uso ruim dos recursos de canal, e uma convergência muito lenta para uma taxa de falha CRC desejada. Por exemplo, se as condições de canal forem inicialmente muito ruins, MCS e/ou a potência de transmissão pode ser configurado para uma configuração muito robusta, por exemplo, com redundância substancial. Se as condições de canal forem aperfeiçoadas, um MCS menos robusto e/ou uma potência de transmissão mais baixa pode ser suficiente, mas, devido ao retorno infrequente do dispositivo de recebimento, qualquer mudança para um MCS/ potência mais adequado pode ser difícil de convergir.

[0063] De acordo, em vários aspectos da presente descrição, um número de abordagens espectralmente eficientes é descrito para reduzir ou remover as múltiplas rodadas de retorno HARQ/ARQ ACK/NACK, enquanto ainda permite se alcançar uma alta confiabilidade e baixas taxas de erro de quadro na primeira transmissão. Como descrito em maiores detalhes abaixo, alguns aspectos da descrição fornecem o uso de múltiplos (por exemplo, dois ou mais) circuitos de controle de taxa, cada um configurado para rastrear em uma taxa de falha relativamente alta, mas pela ação em conjunto, podem alcançar a taxa de falha geral baixa desejada. Em alguns exemplos, um único fluxo de dados pode ser codificada através de múltiplos circuitos de controle de taxa independentes, enquanto que em outros exemplos, os múltiplos circuitos de controle de taxa independentes podem corresponder o fluxo de dados separados. Em outros aspectos da descrição, o controle de taxa pode utilizar um canal degradado artificialmente para alcançar uma baixa taxa de falha CRC, de modo que o dispositivo de transmissão possa configurar o esquema de transmissão de acordo com uma taxa de falha CRC maior, controlada pela quantidade de degradação artificial.

Múltiplos Circuitos de Controle de Taxa Independentes

[0064] Em alguns aspectos da descrição, dois ou mais enlaces (por exemplo, enlaces redundantes) podem ser utilizados para transmitir um fluxo de pacotes. Em vários exemplos, os enlaces separados podem ser transmitidos em bandas ou antenas separadas, apesar de em outros exemplos, os enlaces poderem utilizar a mesma banda e/ou a mesma antena. Em alguns exemplos, as bandas são suficientemente separadas em frequência de modo a fornecer um nível específico de diversidade de desvanecimento. Como utilizado na presente descrição, um enlace se refere a um fluxo de pacotes transmitida por um dispositivo transmissor, onde o fluxo ou enlace está sob o controle de um circuito ou algoritmo de controle de taxa. Isso é, cada enlace possui um CRC correspondente ou outra verificação de integridade adequada e seu próprio ACK/NACK ou outro mecanismo de resposta adequado. Por exemplo, a potência/MCS de cada enlace pode ser configurado para focar em uma taxa de falha CRC adequada (por exemplo, 10%), que pode ser determinada de acordo com o retorno recebido ou respostas (transmissões ACK/NACK).

[0065] Em um aspecto da presente descrição, os circuitos de controle de taxa para dois ou mais enlaces transmitidos por um dispositivo de transmissão podem ser independentes um do outro. Isso é, cada enlace pode incluir seu próprio mecanismo de verificação de integridade, tal como uma CRC calculada correspondendo aos pacotes transmitidos nesse enlace, independentemente de qualquer outro enlace ou enlaces. Adicionalmente, cada enlace pode incluir sua própria resposta ou mecanismo de retorno, determinado de acordo com a verificação de integridade para esse enlace em particular, independentemente de qualquer outro enlace ou enlaces.

[0066] Pela utilização de múltiplos enlaces de controle de taxa independentes, em vários aspectos da descrição, uma probabilidade geral de falha pode ser realizada como sendo muito baixa. Por exemplo, a figura 4 é uma ilustração esquemática 400 de dois enlaces com circuitos de controle de taxa independentes como podem ser implementados de acordo com alguns aspectos da descrição. Aqui, os dois enlaces são utilizados para transmitir informação redundante, por exemplo, onde a mesma informação, ou os mesmos pacotes, são transmitidos em cada fluxo, com os circuitos de controle de taxa independentes sendo utilizados. No esquema ilustrado, uma ou mais características da transmissão de cada enlace, tal como um MCS e/ou uma potência de transmissão, pode ser configurado com um objetivo de ter uma probabilidade de falha de cada pacote de 10%. No entanto, de acordo com um aspecto da presente descrição, em virtude da transmissão de cada pacote de uma forma redundante nos dois enlaces, a probabilidade combinada de falha do mesmo pacote em ambos os fluxos é de (10%)2 = 1%. Obviamente, uma permuta desse esquema é que a eficiência de enlace é reduzida pela metade pela utilização de dois enlaces redundantes (em outras palavras, o dobro da largura de banda pode ser utilizado para a mesma quantidade de informação), mas uma ordem de taxa de erro de magnitude menor é alcançada. De forma mais ampla, com qualquer número de enlaces com circuitos de controle de taxa independentes, e com taxas de erro configuráveis em cada um dos enlaces, a permuta pode ser observada como um aumento geométrico em uma largura de banda utilizada, em troca por um aumento exponencial na confiabilidade do pacote. Isso é, o esquema descrito acima pode, obviamente, ser utilizado com qualquer número de enlaces redundantes, com as permutas correspondentes entre a eficiência de enlace e a probabilidade de falha.

[0067] No exemplo simplificado da figura 4, um primeiro fluxo de pacotes 402 inclui dois pacotes (designados 1 e 2). Os pacotes do primeiro fluxo de pacotes 402 são duplicados (como representado por um bloco tracejado 404) para fornecer um segundo fluxo de pacotes 406 que inclui os dois pacotes (designados 1 e 2). Dessa forma, em alguns aspectos, o segundo fluxo de pacotes 406 é um fluxo de pacotes redundante relativa ao primeiro fluxo de pacotes 402.

[0068] Um transmissor de camada física (PHY TX) 408 para o primeiro enlace transmite o primeiro fluxo de pacotes 402 para um receptor de camada física (PHY RX) 410 para o primeiro enlace como representado pelo símbolo de transmissão 412. Adicionalmente, um transmissor de camada física (PHY TX) 414 para o segundo enlace transmite o segundo fluxo de pacote 406 para um receptor de camada física (PHY RX) 416 para o segundo enlace como representado pelo símbolo de transmissão 418.

[0069] Como mencionado acima, o primeiro e segundo enlaces implementam independentemente o controle de taxa. Como ilustrado na figura 4, o receptor PHY 408, enquanto o receptor PHY 416 transmite a informação ACK/NACK 422 para o segundo enlace para a transmissão PHY 414. Dessa forma, cada enlace pode ajustar a potência de transmissão e/ou MCS independentes para corresponder a uma taxa de falha CRC alvo por exemplo, 10%).

[0070] Cada um dos receptores PHY envia um fluxo de pacotes decodificado independentemente (com relação a outro enlace). Especificamente, o receptor PHY 410 envia um primeiro fluxo de pacotes 424, enquanto o receptor PHY 416 envia um segundo fluxo de pacotes 426. Como representado por um bloco tracejado 428, o segundo fluxo de pacotes 426 é uma duplicata do primeiro fluxo de pacotes 424 nesse exemplo. Dessa forma, qualquer fluxo de pacote que passe por uma verificação de integridade (por exemplo, CRC, etc.) pode ser enviada como dados recebidos válidos. Deve-se apreciar que a probabilidade de pelo menos um dos fluxos de pacote passar em uma verificação de integridade é muito maior do que a probabilidade de um fluxo de pacote determinado passar em uma verificação de integridade. Por exemplo, a taxa de falha combinada pode ser o produto de taxas de falha respectivas nos enlaces (por exemplo, 0,1*0,1 = 0,01 ou 1%).

[0071] Como discutido em maiores detalhes abaixo, em algumas situações, nenhum dos fluxos de pacotes decodificadas passará na verificação de integridade. No entanto, como representado por uma linha 430, o primeiro e segundo fluxos de pacotes 424 e 426 podem ser combinada em uma tentativa de recuperar os dados válidos desses fluxos. Dessa forma, na prática, a taxa de erro real pode ser ainda menor (por exemplo, menos de 1%) visto que pode ser possível se recuperar um fluxo de pacotes válida 432 mesmo quando o fluxo de pacotes em cada enlace falha em sua verificação de integridade respectiva.

[0072] A figura 5 é um fluxograma ilustrando um processo 500 de transmissão de uma pluralidade de enlaces com circuitos de controle de taxa independente de acordo com alguns aspectos da descrição. Dessa forma, em alguns aspectos, o processo 500 pode ser considerado como sendo realizado por um dispositivo de transmissão (ou transmissor). Os termos dispositivo de transmissão ou transmissor indicam que um dispositivo particular está realizando as operações de transmissão. Deve-se apreciar que tal dispositivo também pode ser capaz de realizar as operações de recebimento.

[0073] O processo 500 pode ocorrer dentro de um processador/controlador 240 ou 290 (figura 2), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 500 pode ser implementado por qualquer um dos UEs 130-140 ou qualquer um dos APs 142-146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 500 pode ser implementado por qualquer aparelho adequado capaz de suportar as operações de controle de taxa independentes em múltiplos enlaces.

[0074] No bloco 502, um aparelho transmite um primeiro fluxo de pacotes em um primeiro enlace. O aparelho pode implementar adicionalmente o controle de taxa no primeiro enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa em qualquer outro enlace.

[0075] No bloco 504, o aparelho transmite um segundo fluxo de pacotes em um segundo enlace. o segundo fluxo de pacotes inclui pacotes duplicados para pacotes transmitidos no primeiro fluxo de pacotes. O aparelho pode implementar adicionalmente o controle de taxa no segundo enlace, onde o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace.

[0076] No bloco 506, o aparelho recebe o primeiro retorno indicando um sucesso ou falha de uma verificação de integridade de pacotes correspondendo ao primeiro fluxo de pacotes. De acordo, no bloco 508, o aparelho pode modificar o controle de taxa no primeiro enlace de acordo com o primeiro retorno.

[0077] De forma similar, no bloco 510, o aparelho recebe o segundo retorno indicando um sucesso ou falha de uma verificação de integridade dos pacotes correspondendo ao segundo fluxo de pacotes. De acordo, no bloco 512, o aparelho pode modificar o controle de taxa no segundo enlace de acordo com o segundo retorno.

[0078] Em um aspecto adicional da descrição, o retorno ACK/NACK do dispositivo de recebimento pode ser desmontado, por exemplo, em uma transmissão singular. Por exemplo, a figura 6 é um diagrama esquemático 600 ilustrando um esquema para o colapso de retorno ACK/NACK para uma pluralidade de enlaces com circuitos de controle de taxa independentes, como pode ser implementado de acordo com alguns aspectos da descrição. Na ilustração, o transmissor transmite um pacote, ilustrado como uma primeira transmissão, quatro vezes utilizando quatro enlaces separados com circuitos de controle de taxa independentes. De acordo, quatro casos 602A, 602B, 602C e 602D da primeira transmissão são indicados na figura 6.

[0079] O receptor tenta receber e decodificar o pacote em cada um dos quatro enlaces, e determina se os pacotes recebidos passaram em uma verificação de integridade (por exemplo, uma CRC). De acordo com a situação da verificação de integridade, o receptor pode gerar um ACK/NACK correspondendo a cada um dos quatro pacotes. Dessa forma, a figura 6 ilustra quatro casos em potencial 604A, 604B, 604C e 604D de NACKs HARQ para os quatro casos 602A, 602B, 602C e 602D da primeira transmissão, respectivamente. Adicionalmente, a figura 6 ilustra quatro casos em potencial 606A, 606B, 606C e 606D de dados finais correspondentes a quatro casos 602A, 602B, 602C e 602D da primeira transmissão e casos associados 604A, 604B, 604C e 604D de operações HARQ em potencial, respectivamente.

[0080] Em um aspecto da presente descrição, uma NACK ou outra solicitação adequada para retransmissão de um pacote só pode ser transmitida a partir do receptor para o transmissão quando um pacote em particular falhar em ser decodificador adequadamente em cada um dos múltiplos enlaces (por exemplo, todos os quatro enlaces). Em outro exemplo, o retorno ACK/NACK do receptor pode ser enviado para cada enlace independentemente, mas o dispositivo de transmissão só pode retransmitir um pacote quando todos os enlaces indicarem uma NACK, ou, de outra forma, indicar que a decodificação do pacote falhou em todos os enlaces. Em tal exemplo, o pacote retransmitido pode ser enviado em um ou mais dos enlaces.

[0081] De acordo, em qualquer um dos exemplos acima, o dispositivo de transmissão pode retransmitir apenas um pacote no caso de todos os enlaces redundantes que falharam em sua verificação de integridade respectiva para esses pacotes em particulares. Dessa forma, apesar de o dispositivo de transmissão poder continuar a ajustar cada fluxo de pacote, digamos, para uma taxa de falha CRC de 10%, o transmissor só pode retransmitir muito menos do que 10% dos pacotes. Particularmente, no exemplo ilustrado no qual os quatro enlaces redundantes são ajustados para falhas CRC de 10%, uma taxa de erro geral de (10%)4 significaria que apenas aproximadamente 0,01% dos pacotes seriam retransmitidos, visto que no geral apenas 0,01% dos pacotes falharão simultaneamente em todos os quatro fluxos.

[0082] Ademais, essa baixa taxa de erro pode ser alcançada em menos tempo em comparação com um esquema HARQ/ARQ convencional. Por exemplo, com um número suficiente de enlaces independentes paralelos, uma FER muito baixa (por exemplo, 10-8) pode ser alcançada com uma rodada de HARQ, em comparação com as oito rodadas HARQ/ARQ que podem ser empregadas em um esquema convencional. Adicionalmente, uma taxa muito menor pode ser obtida na primeira transmissão em comparação com um esquema convencional (que pode ter uma taxa de falha 10% - 30% na primeira transmissão). Adicionalmente, o espectro pode ser utilizado de forma mais eficiente visto que o transmissor pode ajustar sua codificação com mais frequência (por exemplo, 10% do tempo) em comparação com uma situação onde um enlace é configurado para uma taxa de falha menor (por exemplo, para uma taxa de falha de 1%, retorno é transmitido 1% de cada vez, em média).

[0083] A figura 7 é um fluxograma ilustrando um processo 700 no qual o retorno correspondente a uma verificação de integridade pode ser combinada, de modo que os pacotes que falharam são retransmitidos apenas se o pacote falhar em cada um dentre uma pluralidade de enlaces redundantes, de acordo com alguns aspectos da descrição. Em alguns aspectos, o processo 700 pode ser considerado como sendo realizado por um dispositivo transmissor (ou transmissor).

[0084] O processo 700 pode ocorrer dentro de um processador/controlador 240 ou 290 (figura 2), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 700 pode ser implementado por qualquer um dos UEs 130-140 ou qualquer um dos APs 142-146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 700 pode ser implementado por qualquer aparelho adequado capaz de suportar as operações de controle de taxa independentes em múltiplos enlaces.

[0085] Os blocos 702 a 712 são substancialmente os mesmos que os blocos 502 a 512, descritos acima. No bloco 714, o aparelho pode retransmitir um primeiro pacote se o primeiro retorno correspondente à transmissão do primeiro pacote no primeiro fluxo, e o segundo retorno correspondente à transmissão de uma versão duplicada do primeiro pacote no segundo fluxo, ambos indicarem uma falha de sua verificação de integridade respectiva.

[0086] Em um aspecto adicional da descrição, os dados em múltiplos fluxos de pacote podem ser codificados juntos. Por exemplo, a figura 8 é uma ilustração esquemática 800 ilustrando um fluxo de entrada 802 (por exemplo, um fluxo de dados de usuário), e sua informação de paridade ou verificação de integridade, sendo codificada e dividida entre uma pluralidade de enlaces de acordo com alguns aspectos da descrição. Aqui, o fluxo de entrada 802 (por exemplo, incluindo um ou mais fluxos de pacote) é codificada em um bloco de codificação 804 (por exemplo, empregando a codificação Reed-Solomon ou Hamming), e os dados codificados resultantes são divididos em um bloco de divisão de fluxo 806 entre uma pluralidade de enlaces, cada enlace possuindo um circuito de controle de taxa independente como descrito acima. No exemplo da figura 8, um primeiro fluxo 800 incluindo dados para o fluxo de entrada 802 é direcionado através de um primeiro enlace, enquanto um segundo fluxo 810 incluindo informação de paridade para o fluxo de entrada 802 é direcionado através de um segundo enlace.

[0087] Dessa forma, diferentes partes do fluxo de pacotes codificada podem ser transmitidas através de cada um dos múltiplos enlaces. Nesse exemplo, no que diz respeito às fontes de erro, os enlaces são relativamente independentes, e, adicionalmente, como descrito acima, devido à utilização de circuitos de controle de taxa independentes, potência/circuitos de controle de MCS separados são mantidos para cada enlace.

[0088] Como representado por um bloco tracejado 812, a codificação fornece redundância de fluxo de pacotes nesse exemplo. Em virtude da codificação do fluxo de pacotes, que pode incluir técnicas de correção de erro de avanço convencional (FEC) e um nível selecionado de redundância na informação transmitida, a recuperação da maior parte dos erros de pacote pode ser permitida mesmo se um ou mais pacotes forem perdidos em seu enlace respectivo. Adicionalmente, com relação aos esquemas descritos acima com pacotes de dados redundantes sendo transmitidos em cada um dos múltiplos enlaces, esse esquema pode reduzir a penalidade de eficiência, visto que a transmissão da mesma informação em dois ou mais enlaces pode ser evitada em alguns exemplos.

[0089] A figura 9 é um fluxograma ilustrando um processo 900 de codificação de dados através de uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição. Em alguns aspectos, o processo 900 pode ser considerado realizado pelo dispositivo de transmissão (ou transmissor).

[0090] O processo 900 pode ocorrer dentro de um processador/controlador 240 ou 290 (figura 2), que pode estar localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 900 pode ser implementado por qualquer um dos UEs 130-140 ou qualquer um dos APs 142-146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 900 pode ser implementado por qualquer aparelho adequado capaz de suportar operações de controle de taxa independentes em múltiplos enlaces.

[0091] No bloco 902, um aparelho codifica um fluxo de pacotes, e no bloco 904 o aparelho divide o fluxo de pacote codificado através de uma pluralidade de fluxos. No bloco 906, o aparelho transmite um primeiro fluxo dentre a pluralidade de fluxos em um primeiro enlace, e no bloco 908, o aparelho transmite um segundo fluo dentre a pluralidade de fluxos em um segundo enlace. No bloco 910, o aparelho implementa o controle de taxa no primeiro enlace, independentemente do controle de taxa no segundo enlace; e no bloco 912, o aparelho implementa o controle de taxa no segundo enlace, independentemente do controle de taxa do primeiro enlace.

[0092] A figura 10 é um fluxograma ilustrando um processo 1000 de recebimento de pacotes através de uma pluralidade de enlaces com circuitos de controle de taxa independentes de acordo com alguns aspectos da descrição. Dessa forma, em alguns aspectos, o processo 1000 pode ser considerado realizado por um dispositivo de recebimento (ou receptor). Os termos dispositivo de recebimento ou receptor indicam que um dispositivo em particular está realizando as operações de recepção. Deve-se apreciar que tal dispositivo também pode ser capaz de realizar as operações de transmissão.

[0093] O processo 1000 pode ocorrer dentro de um processador/controlador 240 ou 290 (figura 2) que pode estar localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 1000 pode ser implementado por qualquer um dos UEs 130-140 ou qualquer um dos APs 142-146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 1000 pode ser implementado por qualquer aparelho adequado capaz de suportar operações de controle de taxa independentes em múltiplos enlaces.

[0094] No bloco 1002, um aparelho recebe um primeiro fluxo de pacotes em um primeiro enlace. Aqui, o controle de taxa é implementado no primeiro enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa em qualquer outro enlace.

[0095] No bloco 1004, o aparelho recebe um segundo fluxo de pacotes em um segundo enlace. o segundo fluxo de pacotes inclui pacotes duplicados de pacotes transmitidos no primeiro fluxo de pacotes. O controle de taxa é implementado no segundo enlace, onde o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace.

[0096] No bloco 1006, o aparelho transmite o primeiro retorno indicando um sucesso ou falha de uma verificação de integridade de pacotes correspondendo ao primeiro fluxo de pacotes.

[0097] De forma similar, no bloco 1008, o aparelho transmite o segundo retorno indicando um sucesso ou falha de uma verificação de integridade de pacotes correspondendo à segundo fluxo de pacotes.

[0098] No bloco 1010, o aparelho fornece dados de saída com base no primeiro e segundo fluxos (por exemplo, se pelo menos um dos fluxos tiver passado em sua verificação de integridade). No bloco ótico 1012, se a verificação de integridade para cada pacote falhar, o aparelho pode combinar os símbolos dos fluxos recebidos em uma tentativa de gerar os dados de saída que passa em uma verificação de integridade. No bloco opcional 1014, no caso de uma retransmissão HARQ ou algum outro tipo de retransmissão ocorrer através de pelo menos um dos enlaces, o aparelho pode gerar dados de saída com base nas retransmissões.

Controle de Taxa com um Canal Degradado Artificialmente

[0099] Em outro aspecto da descrição, o controle de taxa para um fluxo de dados pode permitir a convergência rápida mesmo com taxas de erro de pacote muito baixos, sem utilizar múltiplos enlaces com circuitos de controle de taxa independente. Isso é, em alguns aspectos da presente descrição, um dispositivo transmissor pode configurar a potência e/ou MCS para um único enlace para uma taxa de falha CRC muito baixa, por exemplo, < 0,5%. Para solucionar a questão da convergência lenta (por exemplo, resultante da taxa de falha baixa e quantidade baixa correspondente de retorno) para a adaptação de enlace, o fluxo pode ser artificialmente degradado no dispositivo de recepção antes de gerar o retorno ACK/NACK para transmitir para o dispositivo de transmissão.

[0100] A figura 11 é um diagrama esquemático 1100 de um exemplo de um fluxo de dados com um circuito de controle de taxa que inclui a degradação artificial de acordo com um aspecto da descrição. Aqui, um transmissor PHY 1102 de um dispositivo transmissor (não ilustrado) seleciona uma ou mais características de transmissão, tal como potência e/ou MCS, e transmite um fluxo de pacotes 1104 através de um enlace sem fio, como representado por um símbolo de transmissão 1106. Um receptor PHY 1108 em um dispositivo de recebimento (não ilustrado) recebe o fluxo de pacotes transmitido, e com base pelo menos em parte nas características do canal sem fio, um ou mais dos pacotes podem ter degradado em alguma proporção. Em um aspecto da descrição, o receptor PHY 1108 pode aplicar uma degradação artificial ao fluxo recebido. Em algumas implementações, a degradação pode corresponder à inserção de uma quantidade de ruído controlada (por exemplo, 6 dB) no fluxo recebido. Aqui, o ruído pode assumir qualquer forma adequada, tal como, mas não necessariamente limitada a ruído branco. Dentro do escopo da presente descrição, a degradação pode assumir outras formas, não sendo limitada à inserção ou aplicação de ruído, incluindo, mas não limitado à perfuração de dados, eliminação de amostras selecionadas ou aleatórias, ou aplicação da decodificação limitante (por exemplo, rodando-se menos interações de um decodificador do que o normal).

[0101] Pela aplicação da degradação ao fluxo de pacotes recebido, o dispositivo de recebimento pode aumentar a taxa de falha CRC (ou outra verificação de integridade adequada) do fluxo degradado. De acordo, o dispositivo de recebimento pode transmitir a informação de retorno 1110 para o dispositivo de transmissão de acordo com o fluxo degradado, a informação de retorno incluindo as respostas referentes à verificação de integridade (por exemplo, respostas ACK/NACK HARQ). Isso é, apesar de um pacote particular poder ter sido recebido com uma qualidade suficientemente alta que seja adequadamente decodificado e pode passar em uma verificação de integridade, e o dispositivo de recebimento pode transmitir, de acordo, um NACK. De acordo, o dispositivo de transmissão pode reconfigurar suas características de transmissão, tal como a potência de transmissão e/ou MCS, de acordo com sua taxa de erro de pacote detectada (que corresponde ao fluxo artificialmente degradado). Isso é, em um aspecto da descrição, o dispositivo de transmissão pode configurar sua transmissão para focar em uma taxa de erro particular no receptor, onde a taxa de erro corresponde a uma taxa de erro aumentada realizada por uma degradação artificial do fluxo de dados.

[0102] Com referência ainda à figura 11, em paralelo a ou independentemente da degradação artificial, um receptor PHY 1112 do dispositivo receptor pode decodificar o fluxo de dados recebido (isso é, o fluxo sem a degradação artificial). O fluxo de dados decodificados resultante 1114 pode, de acordo, representar a melhor reconstrução do fluxo de pacotes transmitida que o dispositivo receptor pode alcançar. Para fins de ilustração, a figura 11 apresenta dois receptores PHY separados 1108 e 1112. Em algumas implementações, no entanto, todas as operações de decodificação (degradadas e normais) podem ser realizadas por uma entidade única.

[0103] Em um aspecto adicional da descrição, o dispositivo receptor pode controlar o grau no qual a degradação artificial degrada de fato o fluxo de dados recebido. Dessa forma, conhecendo-se a quantidade de degradação aplicada, uma potência/MCS adequado pode ser o foco no dispositivo de transmissão que, na realidade, pode alcançar uma taxa de falha geral muito baixa, apear de o dispositivo de transmissão poder estar recebendo o retorno ACK/NACK indicando uma taxa de falha relativamente alta. Como um exemplo não limitador, um nível adequado de degradação pode ser aplicado para resultar no retorno ACK/NACK indicando uma taxa de falha de 10% quando, de fato, a taxa de falha não degradada pode ser de 1% ou menos.

[0104] Apesar de não representado, uma segunda mensagem ACK/NACK de retorno solicitando a retransmissão depois do segundo decodificador não degradado (por exemplo, no receptor PHY 1112) pode ser adicionada. Na figura 11, é considerado que a taxa de erro depois desse segundo decodificador seja pequena o suficiente para pular essa mensagem

[0105] A figura 12 é um fluxograma ilustrando um processo 1200 de implementação de degradação artificial de um fluxo de dados para permitir o controle justo de uma taxa de falha CRC baixa de acordo com alguns aspectos da descrição. Em alguns aspectos, o processo 1200 pode ser considerado como sendo formado por um dispositivo de recebimento (ou receptor).

[0106] O processo 1200 pode ocorrer dentro de um processador/controlador 240 ou 290 (figura 2), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 1200 pode ser implementado por qualquer um dos UEs 130-140 ou qualquer um dos APs 142-146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 1200 pode ser implementado por qualquer aparelho adequado capaz de suportar a degradação artificial dos pacotes.

[0107] No bloco 1202, um aparelho recebe um fluxo de pacotes incluindo uma pluralidade de pacotes.

[0108] No bloco 1204, o aparelho aplica uma degradação artificial ao fluxo de pacotes recebido. Por exemplo, o aparelho pode injetar ruído no fluxo recebido, perfurar símbolos do fluxo recebido, remover pacotes do fluxo recebido, ou realizar a decodificação limitada do fluxo recebido.

[0109] No bloco 1206, o aparelho decodifica o fluxo de pacotes degradado artificialmente. No bloco 1208, o aparelho determina um sucesso ou falha de uma verificação de integridade (por exemplo, CRC) aplicado ao fluxo de pacotes degradada artificialmente decodificada. No bloco 1210, o aparelho transmite uma resposta, indicando o sucesso ou falha da verificação de integridade.

[0110] Finalmente, no bloco 1212, o aparelho pode receber transmissões adicionais correspondendo ao fluxo de pacotes, onde um MCS ou potência de transmissão pode ser controlado de acordo com a resposta transmitida. Por exemplo, se o aparelho tiver transmitido um NACK no bloco 1210, a transmissão subsequente pode ter uma taxa de codificação melhor ou potência de transmissão maior.

[0111] A figura 13 é uma ilustração de um aparelho 1300 (por exemplo, incluindo a funcionalidade do dispositivo de transmissão) configurado de acordo com um ou mais aspectos da descrição. O aparelho 1300 inclui uma interface de comunicação (por exemplo, pelo menos um transceptor) 1302, um meio de armazenamento 1304, uma interface de usuário 1306, uma memória 1308 e um circuito de processamento 1310.

[0112] Esses componentes podem ser acoplados a e/ou colocados em comunicação elétrica um com o outro através de um barramento de sinalização ou outro componente adequado, representado geralmente por linhas de conexão na figura 13. O barramento de sinalização pode incluir qualquer número de barramentos e pontes de interconexão dependendo da aplicação específica do circuito de processamento 1310 e as restrições de desenho como um todo. O barramento de sinalização conecta os vários circuitos de modo que cada interface de comunicação 1302, o meio de armazenamento 1304, a interface de usuário 1306, e a memória 1308 sejam acoplados a e/ou esteja em comunicação elétrica com o circuito de processamento 1310. O barramento de sinalização também pode conectar vários outros circuitos (não ilustrados) tal como as fontes de temporização, periféricos, reguladores de voltagem e circuitos de gerenciamento de potência, que são bem conhecidos da técnica e, portanto, não serão descritos adicionalmente.

[0113] A interface de comunicação 1302 pode ser adaptada para facilitar a comunicação sem fio do aparelho 1300. Por exemplo, a interface de comunicação 1302 pode incluir um conjunto de circuitos e/ou a programação adaptada para facilitar a comunicação da informação de forma bidirecional com relação a um ou mais dispositivos de comunicação em uma rede. A interface de comunicação 1302 pode ser acoplada a uma ou mais antenas 1312 para comunicação sem fio dentro de um sistema de comunicação sem fio. A interface de comunicação 1302 pode ser configurada com um ou mais receptores independentes e/ou transmissores, além de um ou mais transceptores. No exemplo ilustrado, a interface de comunicação 1302 inclui um transmissor 1314 e um receptor 1316.

[0114] A memória 1308 pode representar um ou mais dispositivos. Como indicado, a memória 1308 pode manter a informação de taxa 1318 juntamente com outra informação utilizada pelo aparelho 1300. Em algumas implementações, a memória 1308 e o meio de armazenamento 1304 são implementados como um componente de memória comum. A memória 1308 também pode ser utilizada para armazenar dados que são manipulados pelo circuito de processamento 1310 ou algum outro componente do aparelho 1300.

[0115] O meio de armazenamento 1304 pode representar um ou mais dispositivos legíveis por computador, legíveis por máquina e/ou legíveis por processador para o armazenamento de programação, tal como o código executável por processador ou instruções (por exemplo, software, firmware), dados eletrônicos, bases de base, ou outra informação digital. O meio de armazenamento 1304 também pode ser utilizado para armazenar dados que são manipulados pelo circuito de processamento 1310 quando da execução da programação. O meio de armazenamento 1304 pode ser qualquer meio disponível que pode ser acessado por um processador de finalidade geral ou finalidade especial, incluindo dispositivos de armazenamento portáteis ou fixos, dispositivos de armazenamento ótico, e vários outros meios capazes de armazenar, conter ou portar programação.

[0116] Por meio de exemplo e não de limitação, o meio de armazenamento 1304 pode incluir um dispositivo de armazenamento magnético (por exemplo, disco rígido, disquete, tira magnética), um disco ótico (por exemplo, um disco compacto (CD), ou um disco versátil digital (DVD)), um cartão inteligente, um dispositivo de memória flash (por exemplo, um cartão, um stick ou um key drive), uma memória de acesso randômico (RAM), uma memória de leitura apenas (ROM), uma ROM programável (PROM), uma PROM eliminável (EPROM), uma PROM eletricamente eliminável (EEPROM), um registro, um disco removível, e qualquer outro meio adequado para o armazenamento de software e/ou instruções que possam ser acessados e lidos por um computador. O meio de armazenamento 1304 pode ser consubstanciado em um artigo de fabricação (por exemplo, um produto de programa de computador). Por meio de exemplo, um produto de programa de computador pode incluir um meio legível por computador em materiais de empacotamento. Em vista do acima, em algumas implementações, o meio de armazenamento 1304 pode ser um meio de armazenamento não transitório (por exemplo, tangível).

[0117] O meio de armazenamento 1304 pode ser acoplado ao circuito de processamento 1310 de modo que o circuito de processamento 1310 possa ler informação a partir de, e escrever informação no meio de armazenamento 1304. Isso é, o meio de armazenamento 1304 pode ser acoplado ao circuito de processamento 1310 de modo que o meio de armazenamento 1304 seja pelo menos acessível pelo circuito de processamento 1310, incluindo exemplos onde pelo menos um meio de armazenamento seja integral ao circuito de processamento 1310 e/ou exemplos nos quais pelo menos um meio de armazenamento seja separado do circuito de processamento 1310 (por exemplo, residente no aparelho 1300, externo ao aparelho 1300, distribuído através de múltiplas entidades, etc.).

[0118] A programação armazenada pelo meio de armazenamento 1304, quando executada pelo circuito de processamento 1310, faz com que o circuito de processamento 1310 realize uma ou mais das várias funções e/ou operações de processo descritas aqui. Por exemplo, o meio de armazenamento 1304 pode incluir operações configuradas para regular as operações em um ou mais blocos de hardware do circuito de processamento 1310, além de utilizar a interface de comunicação 1302 para comunicação sem fio utilizando seus protocolos de comunicação respectivos.

[0119] O circuito de processamento 1310 é geralmente adaptado para processamento, incluindo a execução de tal programação armazenada no meio de armazenamento 1304. Como utilizado aqui, o termo "programação" deve ser considerado de forma ampla para incluir, sem limitação, instruções, conjuntos de instruções, dados, código, segmentos de código, código de programa, programas, subprogramas, módulos de software, aplicativos, aplicativos de software, pacotes de software, rotinas, sub-rotinas, objetos, elementos executáveis, fluxos de execução, procedimentos, funções, etc., sejam referidos como software, firmware, middleware, microcódigo, linguagem de descrição de hardware, ou de outra forma.

[0120] O circuito de processamento 1310 é disposto para obter, processar e/ou enviar dados, controlar acesso e armazenamento de dados, expedir comandos, e controlar outras operações desejadas. O circuito de processamento 1310 pode incluir um conjunto de circuitos configurado para implementar a programação desejada fornecida pelo meio adequado em pelo menos um exemplo. Por exemplo, o circuito de processamento 1310 pode ser implementado como um ou mais processadores, um ou mais controladores, e/ou outra estrutura configurada para executar a programação executável. Exemplos do circuito de processamento 1310 podem incluir um processador de finalidade geral, um processador de sinal digital (DSP), um circuito integrado específico de aplicativo (ASIC), um conjunto de porta programável em campo (FPGA) ou outro componente lógico programável, porta discreta ou lógica de transistor, componentes de hardware discretos, ou qualquer combinação dos mesmos projetada para realizar as funções descritas aqui. Um processador de finalidade geral pode incluir um microprocessador, além de qualquer processador, controlador, micro controlador ou máquina de estado convencional. O circuito de processamento 1310 também pode ser implementado como uma combinação de componentes de computação, tal como uma cominação de um DSP e um microprocessador, um número de microprocessadores, um ou mais microprocessadores em conjunto com um núcleo DSP, um ASIC e um microprocessador, ou qualquer outro número de configurações variáveis. Esses exemplos do circuito de processamento 1310 servem fins de ilustração e outras configurações adequadas dentro do escopo da descrição também são contempladas.

[0121] De acordo com um ou mais aspectos da descrição, o circuito de processamento 1310 pode ser adaptado para realizar todos ou qualquer um dentre características, processos, funções, operações e/ou rotinas para todo ou qualquer um dos aparelhos descritos aqui. Como utilizado aqui, o termo "adaptado" com relação ao circuito de processamento 1310 pode se referir ao circuito de processamento 1310 sendo um ou mais dentre configurado, empregado, implementado e/ou programado para realizar um processo particular, função, operação e/ou rotina de acordo com várias características descritas aqui.

[0122] De acordo com pelo menos um exemplo do aparelho 1300, o circuito de processamento 1310 pode incluir um ou mais dentre um módulo para transmissão 1320, um módulo para implementação do controle de taxa 1322, um módulo para codificação 1324 e um módulo para divisão de um fluxo de pacotes 1326.

[0123] O módulo para transmissão 1320 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para transmitir 1328 armazenado no meio de armazenamento 1304) adaptado para realizar várias funções referentes a, por exemplo, a transmissão e/ou retransmissão de diferentes fluxos de pacote em enlaces diferentes. Inicialmente, o módulo de transmissão 1320 obtém dados a serem transmitidos. Por exemplo, o módulo de transmissão 1320 pode obter esses dados diretamente de um componente do aparelho (por exemplo, a memória 1304 ou algum outro componente). Em algumas implementações, o módulo para transmissão 1320 processa (por exemplo, codifica) os dados a serem transmitidos. O módulo de transmissão 1320 então faz com que os dados sejam transmitidos. Por exemplo, o módulo de transmissão 1320 pode passar os dados para o transmissor 1314.

[0124] O módulo para implementação de controle de taxa 1322 pode incluir um conjunto de circuitos e/ou uma programação (por exemplo, o código para implementar o controle de taxa 1330 armazenado no meio de armazenamento 1304) adaptado para realizar várias funções referentes a, por exemplo, a adaptação independente de controle de taxa em enlaces diferentes. Em algumas implementações, o módulo para implementação do controle de taxa 1322 recebe um retorno para um enlace, determina se e/ou como adaptar uma taxa de codificação para o enlace com base no retorno; e reconfigura um transmissor para uso da taxa de codificação adaptada.

[0125] O módulo de codificação 1324 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para codificar 1332 armazenado no meio de armazenamento 1304) adaptado para realizar várias funções referentes a, por exemplo, a codificação de um fluxo de pacotes. Em algumas implementações, o módulo de codificação 1324 obtém a informação a ser codificada, codifica a informação de acordo com um algoritmo de codificação designado, e envia a informação codificada.

[0126] O módulo para divisão de um fluxo de pacotes 1326 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para dividir um fluxo de pacotes 1326 armazenada no meio de armazenamento 1304) adaptado para realizar várias funções referentes a, por exemplo, divisão de um fluxo de pacotes inicial em dois ou mais fluxos de pacote. Em algumas implementações, o módulo para divisão de um fluxo de pacotes 1326 obtém um fluxo de pacotes, divide o fluxo de pacotes em uma pluralidade de fluxos, e direciona os fluxos para transmissão através de enlaces diferentes.

[0127] Como mencionado acima, a programação armazenada pelo meio de armazenamento 1304, quando executada pelo circuito de processamento 1310, faz com que o circuito de processamento 1310 para realizar uma ou mais dentre as várias funções e/ou operações de processo descritos aqui. Por exemplo, o meio de armazenamento 1304 pode incluir um ou mais dentre o código para transmissão 1328, o código para implementação do controle de taxa 1330, o código para codificação 1332, ou o código para dividir um fluxo de pacotes 1334.

[0128] A figura 14 ilustra um processo 1400 para fornecer o controle de taxa independente em múltiplos enlaces de acordo com alguns aspectos da descrição. O processo 1400 pode ocorrer dentro do circuito de processamento 1310 (figura 13), que pode ser localizado em um AP, um UE ou algum outro aparelho adequado. Em outro aspecto, o processo 1400 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 1400 pode ser implementado por qualquer aparelho adequado capaz de suportar as operações de controle de taxa independentes em múltiplos enlaces.

[0129] No bloco 1402, um aparelho transmite um primeiro fluxo de pacotes em um primeiro enlace.

[0130] No bloco 1404, o aparelho transmite um segundo fluxo de pacotes em um segundo enlace. o segundo fluxo de pacotes inclui a informação que é redundante da informação transmitida no primeiro fluxo de pacotes. Em alguns aspectos, a informação que é redundante da informação transmitida no primeiro fluxo de pacotes compreende pacotes duplicados de pacotes transmitidos no primeiro fluxo de pacotes. Em alguns aspectos, a informação que é redundante da informação transmitida no primeiro fluxo de pacotes compreende a informação de paridade para a informação transmitida no primeiro fluxo de pacotes.

[0131] Em alguns aspectos, o primeiro enlace é transmitido através de uma primeira frequência portadora, e o segundo enlace é transmitido através de uma segunda frequência portadora diferente da primeira frequência portadora. Em alguns aspectos, o primeiro enlace é transmitido utilizando uma primeira antena, e o segundo enlace é transmitido utilizando uma segunda antena diferente da primeira antena.

[0132] No bloco 1406, o aparelho implementa o controle de taxa no primeiro enlace, onde o controle de taxa no primeiro enlace é independente do controle de taxa do segundo enlace. Em alguns aspectos, o controle de taxa no primeiro enlace inclui a configuração de pelo menos um parâmetro de controle de taxa do primeiro enlace de acordo com o retorno indicando sucesso ou falha de uma verificação de integridade de pacotes correspondendo ao primeiro fluxo de pacotes. Em alguns aspectos, o pelo menos um parâmetro de controle de taxa do primeiro enlace compreende pelo menos um dentre um esquema de modulação do primeiro enlace, um esquema de codificação do primeiro enlace, ou uma potência de transmissão do primeiro enlace.

[0133] No bloco 1408, o aparelho implementa o controle de taxa no segundo enlace, onde o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace. Em alguns aspectos, o controle de taxa no segundo enlace inclui a configuração de pelo menos um parâmetro de controle de taxa do segundo enlace de acordo com o retorno indicando o sucesso ou falha de uma verificação de integridade dos pacotes correspondendo ao segundo fluxo de pacote. Em alguns aspectos, o pelo menos um parâmetro de controle de taxa do segundo enlace compreende pelo menos um dentre um esquema de modulação do segundo enlace, um esquema de codificação do segundo enlace, ou uma potência de transmissão do segundo enlace.

[0134] A figura 15 ilustra um processo 1500 incluindo aspectos adicionais para o fornecimento do controle de taxa independente em múltiplos enlaces de acordo com alguns aspectos da descrição. O processo 1500 pode ocorrer dentro do circuito de processamento 1310 (figura 13), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 1500 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 1500 pode ser implementado por qualquer aparelho adequado capaz de suportar as operações de controle de taxa independentes em múltiplos enlaces.

[0135] No bloco 1502, um aparelho codifica um fluxo de pacotes inicial. Por exemplo, a codificação pode ser aplicada para gerar informação de paridade para o fluxo de pacotes.

[0136] No bloco 1504, o aparelho divide o fluxo de pacotes inicial codificada para gerar um primeiro fluxo de pacotes e um segundo fluxo de pacotes. Por exemplo, o primeiro fluxo de pacotes pode incluir dados para o fluxo de pacotes inicial, e o segundo fluxo de pacotes pode incluir a informação de paridade para o fluxo de pacotes inicial.

[0137] No bloco 1506, um aparelho transmite o primeiro fluxo de pacotes em um primeiro enlace, e transmite o segundo fluxo de pacotes em um segundo enlace. Dessa forma, a informação redundante pode ser transmitida através de enlaces independentes como discutido aqui.

[0138] A figura 16 ilustra um processo 1600 incluindo aspectos adicionais para o fornecimento de controle de taxa independente em múltiplos enlaces de acordo com alguns aspectos da descrição. O processo 1600 pode ocorrer dentro do circuito de processamento 1310 (figura 13), que pode ser localizado em um AP, um UE, ou algum outro aparelho de processamento. Em outro aspecto, o processo 1600 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1.Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 1600 pode ser implementado por qualquer aparelho adequado capaz de suportar as operações de controle de taxa independentes em múltiplos enlaces.

[0139] No bloco 1602, um aparelho recebe o retorno de falha de verificação de integridade. Por exemplo, o aparelho pode receber informação ACK/NACK em enlaces independentes.

[0140] No bloco 1604, o aparelho retransmite um pacote se o retorno correspondente à transmissão do pacote no primeiro fluxo, o retorno correspondente à transmissão de uma versão duplicada do pacote no segundo fluxo, ambos indicam uma falha de uma verificação de integridade respectiva. Em alguns aspectos, o aparelho pode retransmitir pacotes para o primeiro e segundo enlaces em uma primeira taxa nominal (por exemplo, média ou aproximada), onde a primeira taxa nominal é inferior a uma taxa de falha em pacote nominal no primeiro enlace e a primeira taxa nominal é inferior a uma taxa de falha de pacote nominal no segundo enlace.

[0141] A figura 17 é uma ilustração de um aparelho 1700 (por exemplo, incluindo a funcionalidade de dispositivo receptor) configurado de acordo com um ou mais aspectos da descrição. O aparelho 1700 inclui uma interface de comunicação (por exemplo, pelo menos um transceptor) 1702, um meio de armazenamento 1704, uma interface de usuário 1706, uma memória 1708, e um circuito de processamento 1710. A interface de comunicação 1702 inclui um transmissor 1714 e um receptor 1716. A interface de comunicação 1702 inclui um transmissor 1714 e um receptor 1716. A memória 1708 pode representar um ou mais dispositivos de memória. Como indicado, a memória 1708 pode manter a informação de taxa 1718 juntamente com outra informação utilizada pelo aparelho 1700. Em algumas implementações, a memória 1708 e o meio de armazenamento 1704 são implementados como um componente de memória comum. A memória 1708 também pode ser utilizada para armazenar dados que são manipulados pelo circuito de processamento 1710 ou algum outro componente do aparelho 1700. A funcionalidade geral desses componentes é similar à funcionalidade dos componentes correspondentes descritos acima em conjunto com a figura 13.

[0142] De acordo com pelo menos um exemplo do aparelho 1700, o circuito de processamento 1710 pode incluir um ou mais dentre um módulo para o recebimento de fluxos de pacote através de enlaces diferentes 1720, um módulo para transmitir o retorno através dos enlaces 1722, e um módulo para fornecer os pacotes de saída 1724.

[0143] O módulo para o recebimento de fluxos de pacote através de enlaces diferentes 1720 pode incluir o conjunto de circuitos e/ou programação (por exemplo, código para receber fluxos de pacotes através de enlaces diferentes 1726 armazenados no meio de armazenamento 1704) adaptado para realizar várias funções referentes a, por exemplo, recebimento de fluxos de pacotes através dos diferentes enlaces 1720 obtém os dados recebidos. Por exemplo, o módulo para recebimento de fluxos de pacotes através de enlaces diferentes 1720 pode obter esses dados diretamente de um componente do aparelho (por exemplo, o receptor 1716 ou algum outro componente). Em algumas implementações, o módulo para o recebimento de fluxos de pacotes através de enlaces diferentes 1720 processa (por exemplo, decodifica) os dados recebidos. O módulo para o recebimento 1720 então envia os dados recebidos (por exemplo, armazena os dados na memória 1708 ou envia os dados para outro componente do aparelho 1702).

[0144] O módulo de transmissão de retorno através de enlaces 1722 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para transmitir o retorno através dos enlaces 1728 armazenado no meio de armazenamento 1704) adaptado para realizar várias funções referentes a, por exemplo, transmissão de retorno ACK/NACK em enlaces independentes. Inicialmente, o módulo para transmissão de retorno através de enlaces 1722 obtém os dados de retorno a serem transmitidos. Por exemplo, o módulo para transmissão de retorno através de enlaces 1722 pode obter esses dados diretamente a partir de um componente do aparelho (por exemplo, memória 1708 ou algum outro componente). Em algumas implementações, o módulo para transmissão de retorno através dos enlaces 1722 processa (por exemplo, codifica) os dados a serem transmitidos. O módulo para transmissão de retorno através dos enlaces 1722 então faz com que os dados de retorno sejam transmitidos. Por exemplo, o módulo para transmissão de retorno através dos enlaces 1722 pode passar os dados de retorno para o transmissor 1714.

[0145] O módulo para fornecimento de pacotes de saída 1724 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para fornecimento de pacotes de saída 1730 armazenando no meio de armazenamento 1704) adaptado para realizar várias funções referentes a, por exemplo, envio de dados que passaram em uma verificação de integridade. Em algumas implementações, o módulo para fornecimento de pacotes de saída 1724 obtém um fluxo de pacotes recuperada, e direciona o fluxo para outro componente do aparelho 1702.

[0146] Como mencionado acima, a programação armazenada pelo meio de armazenamento 1704, quando executada pelo circuito de processamento 1710, faz com que o circuito de processamento 1710 realize uma ou mais das várias funções e/ou operações de processo descritos aqui. Por exemplo, o meio de armazenamento 1704 pode incluir um ou mais dentre o código de recebimento de fluxos de pacotes através de enlaces diferentes 1726, o código para transmitir o retorno através dos enlaces 1728, ou o código para fornecimento de pacotes de saída 1730.

[0147] A figura 18 ilustra um processo 1800 para fornecimento de controle de taxa independente em múltiplos enlaces de acordo com o circuito de processamento 1710 (figura 17), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 1800 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 1800 pode ser implementado por qualquer aparelho adequado capaz de suportar as operações de controle de taxa independentes em múltiplos enlaces.

[0148] No bloco 1802, um aparelho recebe fluxos de pacotes através de diferentes enlaces de pacote. Por exemplo, o aparelho pode receber um primeiro fluxo de pacotes em um primeiro enlace e receber um segundo fluxo de pacotes em um segundo enlace.

[0149] No bloco 1804, o aparelho transmite o retorno através de enlaces diferentes. Por exemplo, o aparelho pode transmitir o primeiro retorno indicando um sucesso ou falha de uma verificação de integridade de pacotes correspondendo ao primeiro fluxo de pacotes através do primeiro enlace, e transmitir o segundo retorno indicando um sucesso ou falha de uma verificação de integridade dos pacotes correspondentes à segundo fluxo de pacotes através do segundo enlace.

[0150] No bloco 1806, o aparelho fornece dados de saída com base nos fluxos recebidos (por exemplo, se pelo menos um dos fluxos tiver passado em sua verificação de integridade). Se a verificação de integridade para cada pacote falhar, o aparelho pode combinar os símbolos dos fluxos recebidos em uma tentativa de gerar dado de saída que passam por uma verificação de integridade. No caso de uma retransmissão ocorrer através de pelo menos um dos enlaces, o aparelho pode gerar dados de saída com base na retransmissão.

[0151] A figura 19 é uma ilustração de um aparelho 1900 (por exemplo, incluindo a funcionalidade do dispositivo de recebimento) configurada de acordo com um ou mais aspectos da descrição. O aparelho 1900 inclui uma interface de comunicação (por exemplo, pelo menos um transceptor) 1902, um meio de armazenamento 1904, uma interface de usuário 1906, uma memória 1908, e um circuito de processamento 1910. A interface de comunicação 1902 inclui um transmissor 1914 e um receptor 1916. A memória 1908 pode representar um ou mais dispositivos de memória. Como indicado, a memória 1908 pode manter a informação de degradação 1918 juntamente com outra informação utilizada pelo aparelho 1900. Em algumas implementações, a memória 1908 e o meio de armazenamento 1904 são implementados como um componente de memória comum. A memória 1908 também pode ser utilizada para armazenar dados que são manipulados pelo circuito de processamento 1910 ou algum outro componente do aparelho 1900. A funcionalidade geral desses componentes é similar à funcionalidade dos componentes correspondentes descritos acima em conjunto com a figura 13.

[0152] De acordo com pelo menos um exemplo do aparelho 1900, o circuito de processamento 1910 pode incluir um ou mais dentre um módulo de recebimento 1920, um módulo de aplicação de degradação artificial 1922, um módulo de decodificação 1924, um módulo de aplicação de uma verificação de integridade 1926 e um módulo de transmissão 1928.

[0153] O módulo de recebimento 1920 pode incluir um conjunto de circuito e/ou programação (por exemplo, um código para receber 1930 armazenado no meio de armazenamento 1904) adaptado para realizar várias funções referentes a, por exemplo, o recebimento de fluxos de pacote e/ou outras transmissões. Inicialmente, o módulo para recebimento 1920 obtém os dados recebidos. Por exemplo, o módulo para recebimento 1920 pode obter esses dados diretamente de um componente do aparelho (por exemplo, o receptor 1916 ou algum outro componente). Em algumas implementações, o módulo para recebimento 1920 processa (por exemplo, decodifica) os dados recebidos. O módulo para recebimento 1920 então envia os dados recebidos (por exemplo, armazena os dados na memória 1908 ou envia os dados para outro componente do aparelho 1902).

[0154] O módulo para aplicação de degradação artificial 1922 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para aplicação da degradação artificial 1932 armazenada no meio de armazenamento 1904) adaptado para realizar as várias funções referentes a, por exemplo, degradação artificial de um fluxo de pacotes. Em algumas implementações, o módulo para aplicação de degradação artificial 1922 obtém um fluxo de pacotes, realiza uma operação de degradação artificial (por exemplo, injeção de ruído, perfuração, etc.) no fluxo de pacotes, e envia o fluxo de pacotes degradado artificialmente.

[0155] O módulo para decodificação 1924 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para decodificar 1934 armazenado no meio de armazenamento 1904) adaptado para realizar várias funções referentes a, por exemplo, decodificação de um fluxo de pacotes. Em algumas implementações, o módulo de codificação 1924 obtém informação a ser decodificada, decodifica a informação de acordo com um algoritmo de decodificação designado e envia a informação decodificada.

[0156] O módulo para aplicação de uma verificação de integridade 1926 pode incluir um conjunto de circuitos e/ou programação (por exemplo, código para aplicar uma verificação de integridade 1936 armazenada no meio de armazenamento 1904) adaptado para realizar as várias funções referentes a, por exemplo, realização de uma operação de verificação de integridade em um fluxo de pacotes degradada artificialmente decodificada. Em algumas implementações, o módulo para aplicação de uma verificação de integridade 1926 obtém um fluxo de pacotes, realiza uma operação de verificação de integridade (por exemplo, CRC) no fluxo de pacotes, e envia uma indicação de sucesso ou falha da verificação de integridade.

[0157] O módulo de transmissão 1928 pode incluir um conjunto de circuitos e/ou programação (por exemplo, um código para transmitir 1938 armazenado no meio de armazenamento 1904) adaptado para realizar várias funções referentes a, por exemplo, transmissão de pelo menos uma resposta indicando sucesso ou falha de uma verificação de integridade. Inicialmente, o módulo de transmissão 1928 obtém dados a serem transmitidos. Por exemplo, o módulo de transmissão 1928 pode obter esses dados diretamente de um componente do aparelho (por exemplo, a memória 1908 ou algum outro componente). Em algumas implementações, o módulo de transmissão 1928 processa (por exemplo, codifica) os dados a serem transmitidos. O módulo para transmissão 1928 então faz com que os dados sejam transmitidos. Por exemplo, o módulo para transmissão 1928 pode passar os dados para o transmissor 1914.

[0158] Como mencionado acima, a programação armazenada pelo meio de armazenamento 1904, quando executada pelo circuito de processamento 1910, faz com que o circuito de processamento 1910 realize uma ou mais das várias funções e/ou operações de processo descritas aqui. Por exemplo, o meio de armazenamento 1904 pode incluir um ou mais dentre o código para recebimento 1930, o código para aplicação de degradação artificial 1932, o código para decodificação 1934, o código para aplicação de uma verificação de integridade 1936, e o código para transmissão 1938.

[0159] A figura 20 ilustra um processo 2000 para fornecimento da degradação artificial de acordo com alguns aspectos da descrição. O processo 2000 pode ocorrer dentro do circuito de processamento 1910 (figura 19), que pode ser localizado em um AP, um UE ou algum outro aparelho adequado. Em outro aspecto, o processo 2000 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 2000 pode ser implementado por qualquer aparelho adequado capaz de suportar o controle de taxa.

[0160] No bloco 2002, o aparelho recebe um fluxo de pacotes incluindo uma pluralidade de pacotes.

[0161] No bloco 2004, o aparelho aplica uma degradação artificial ao fluxo de pacotes recebido. Em alguns aspectos, a aplicação da degradação artificial ao fluxo de pacotes recebido compreende a injeção de ruído no fluxo de pacotes recebidos. Em alguns aspectos, a aplicação da degradação artificial ao fluxo de pacotes recebido compreende a perfuração de símbolos do fluxo de pacotes recebido. Em alguns aspectos, a aplicação da degradação artificial ao fluxo de pacotes recebido compreende a utilização de decodificação degradada (por exemplo, limitada) para decodificar o fluxo de pacotes recebido.

[0162] No bloco 2006, o aparelho decodifica o fluxo de pacotes degradado artificialmente.

[0163] No bloco 2008, o aparelho aplica uma verificação de integridade ao fluxo de pacotes degradada artificialmente decodificada.

[0164] No bloco 2010, o aparelho transmite uma resposta, indicando o sucesso ou falha da verificação de integridade. Em alguns aspectos, a pelo menos uma resposta transmitida pode incluir uma pluralidade de respostas transmitidas em uma taxa de retorno nominal, onde a taxa de retorno nominal é uma taxa mais alta do que uma taxa de retorno de verificação de integridade nominal associada com o fluxo de pacotes recebido.

[0165] A figura 21 ilustra um processo 2100 incluindo aspectos adicionais para o fornecimento da degradação artificial de acordo com alguns aspectos da descrição. O processo 2100 pode ocorrer dentro do circuito de processamento 1310 (figura 13), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 2100 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1. Obviamente, em vários aspectos dentro do escopo da presente descrição, o processo 2100 pode ser implementado por qualquer aparelho adequado capaz de suportar o controle de taxa.

[0166] No bloco 2102, o aparelho transmite ACK/NACK com base em um fluxo de pacotes degradada artificialmente. Por exemplo, as operações do bloco 2102 podem corresponder às operações dos blocos 2002 - 2010 da figura 20. Dessa forma, a taxa de codificação do enlace pode ser adaptada com base nesse retorno.

[0167] No bloco 2104, o aparelho decodifica o fluxo de pacotes recebido para gerar dados de saída. Em alguns aspectos, o aparelho pode decodificar o fluxo de pacotes recebido para gerar os dados de recebimento associados com uma taxa de erro nominal que é inferior a uma taxa de erro nominal associada com o fluxo de pacotes degradado artificialmente. Como discutido aqui, FER do fluxo de pacotes recebido pode ser aperfeiçoado devido às operações do bloco 2102.

[0168] No bloco 2106, o aparelho pode receber transmissões adicionais correspondentes ao fluxo de pacotes, um esquema de modulação e codificação das transmissões adicionais sendo controlado de acordo com a resposta transmitida. Dessa forma, MCS no enlace pode ser adaptado adicionalmente com base no retorno artificial.

[0169] No bloco 2108, o aparelho pode receber transmissões adicionais correspondendo ao fluxo de pacotes, uma potência de transmissão das transmissões adicionais sendo controlada de acordo com a resposta transmitida. Dessa forma, a potência de transmissão utilizada no enlace pode ser adicionalmente adaptada com base no retorno artificial.

[0170] A figura 22 é uma ilustração de um aparelho 2200 (por exemplo, incluindo a funcionalidade do dispositivo de transmissão) configurado de acordo com um ou mais aspectos da descrição. O aparelho 2200 inclui uma interface de comunicação (por exemplo, pelo menos um transceptor) 2202, um meio de armazenamento 2204, uma interface de usuário 2206, uma memória 2208, e um circuito de processamento 2210. A interface de comunicação 2202 inclui um transmissor 2214 e um receptor 2216. A memória 2208 pode representar um ou mais dispositivos de memória. Como indicado, a memória 2208 pode manter a informação de taxa 2218 juntamente com outra informação utilizada pelo aparelho 2200. Em algumas implementações, a memória 2208 e o meio de armazenamento 2204 são implementados como um componente de memória comum. A memória 2208 também pode ser utilizada para o armazenamento de dados que são manipulados pelo circuito de processamento 2210 ou algum outro componente do aparelho 2200. A funcionalidade geral desses componentes é similar à funcionalidade dos componentes correspondentes descritos acima em conjunto com a figura 13.

[0171] De acordo com pelo menos um exemplo do aparelho 2200, o circuito de processamento 2210 pode incluir um ou mais dentre um módulo para transmissão de um fluxo de pacotes 2220, um módulo para recebimento de retorno 2222, e um módulo para implementação de controle de taxa 2224.

[0172] O módulo de transmissão de um fluxo de pacotes 2220 pode incluir um conjunto de circuitos e/ou programação (por exemplo, um código para transmissão de um fluxo de pacotes 2226 armazenado no meio de armazenamento 2204) adaptado para realizar as várias funções referentes a, por exemplo, transmissão de pacotes em um enlace sem fio. Inicialmente, o módulo de transmissão de um fluxo de pacotes 2220 obtém dados a serem transmitidos. Por exemplo, o módulo para transmissão de um fluxo de pacotes 2220 pode obter esses dados diretamente de um componente do aparelho (por exemplo, a memória 2208 ou algum outro componente). Em algumas implementações, o módulo para transmissão de um fluxo de pacotes 2220 processa (por exemplo, codifica) os dados a serem transmitidos. O módulo de transmissão de um fluxo de pacotes 2220 então faz com que os dados sejam transmitidos. Por exemplo, o módulo de transmissão de um fluxo de pacotes 2220 pode passar os dados para o transmissor 2214.

[0173] O módulo de recebimento de retorno 2222 pode incluir um conjunto de circuitos e/ou programação (por exemplo, um código para o recebimento de retorno 2228 armazenado no meio de armazenamento 2204) adaptado para realizar várias funções referentes a, por exemplo, recebimento de retorno associado com um fluxo de pacotes. Inicialmente, o módulo para recebimento de retorno 2222 obtém os dados recebidos. Por exemplo, o módulo de recebimento de retorno 2222 pode obter esses dados diretamente de um componente do aparelho (por exemplo, o receptor 2216 ou algum outro componente). Em algumas implementações, o módulo para recebimento de retorno 2222 processa (por exemplo, decodifica) os dados recebidos. O módulo de recebimento de retorno 2222 então envia os dados recebidos (por exemplo, armazena os dados na memória 2208 ou envia os dados para outro componente do aparelho 2202).

[0174] O módulo para implementação de controle de taxa 2224 pode incluir um conjunto de circuitos e/ou programação (por exemplo, um código para implementar o controle de taxa 2230 armazenado no meio de armazenamento 2204) adaptado para realizar as várias funções referentes a, por exemplo, decodificação de um fluxo de pacotes. Em algumas implementações, o módulo para implementação do controle de taxa 2224 obtém informação a ser decodificada, decodifica a informação de acordo com um algoritmo de decodificação designado, e envia a informação decodificada.

[0175] Como mencionado acima, a programação armazenada pelo meio de armazenamento 2204, quando executada pelo circuito de processamento 2210, faz com que o circuito de processamento 2210 realize uma ou mais das várias funções e/ou operações de processo descritas aqui. Por exemplo, o meio de armazenamento 2204 pode incluir um ou mais dentre o código de transmissão de um fluxo de pacotes 2226, o código para recebimento de retorno 2228, e o código para implementação do controle de taxa 2230.

[0176] A figura 23 ilustra um processo 2300 para fornecimento de controle de taxa com base em retorno de degradação artificial de acordo com alguns aspectos da descrição. O processo 2300 pode ocorrer dentro do circuito de processamento 2210 (figura 22), que pode ser localizado em um AP, um UE, ou algum outro aparelho adequado. Em outro aspecto, o processo 2300 pode ser implementado por qualquer um dos UEs 130 - 140 ou qualquer um dos APs 142 - 146 ilustrados na figura 1. Obviamente, nos vários aspectos dentro do escopo da presente descrição, o processo 2300 pode ser implementado por qualquer aparelho adequado capaz de suportar o controle de taxa.

[0177] No bloco 2302, um aparelho transmite um fluxo de pacotes incluindo uma pluralidade de pacotes em um enlace sem fio. No bloco 2304, o aparelho recebe o retorno indicando um sucesso ou falha de uma verificação de integridade aplicada a uma versão degradada dentre a pluralidade de pacotes. No bloco 2306, o aparelho implementa o controle de taxa de acordo com o retorno.

Conclusão

[0178] Enquanto os aspectos discutidos acima, disposições e implementações são discutidos com detalhes específicos e particularidade, um ou mais dos componentes, operações, características e/ou funções ilustrados em uma ou mais das figuras 5, 7, 8, 10, 12, 14-16, 18, 20, 21 ou 23 podem ter nova disposição ou podem ser combinados em um componente, operação, característica ou função único ou consubstanciadas em vários componentes, operações ou funções. . Elementos, componentes, operações e/ou funções adicionais também podem ser adicionados ou não utilizados sem se distanciar dos ensinamentos apresentados aqui. O aparelho, dispositivos e/ou componentes ilustrados em uma ou mais dentre as figuras 1, 2, 4, 8, 11, 13, 17, 19 ou 22 podem ser configurados para realizar ou empregar um ou mais dos métodos, características, parâmetros, ou operações descritas em uma ou mais das figuras 5, 7, 9, 10, 12, 14-16, 18, 20, 21, ou 23. Os algoritmos novos descritos aqui também podem ser implementados de forma eficiente em software e/ou embutidos em hardware.

[0179] Além disso, é notado que pelo menos algumas implementações foram descritas como um processo que é apresentado como um fluxograma, um diagrama de estrutura, ou um diagrama em bloco. Apesar de um fluxograma poder descrever as operações como um processo sequencial, muitas das operações podem ser realizadas em paralelo ou simultaneamente. Adicionalmente, a ordem das operações pode ter nova disposição. Um processo é encerrado quando suas operações são completadas. Um processo pode corresponder a um método, uma função, um procedimento, uma sub-rotina, um subprograma, etc. Quando um processo corresponde a uma função, sua terminação corresponde a um retorno da função para a função chamadora ou função principal. Os vários métodos descritos aqui podem ser parcialmente ou totalmente implementados pela programação (por exemplo, instruções e/ou dados) que podem ser armazenados em um meio legível por máquina, legível por computador e/ou legível por processador, e executado por um ou mais processadores, máquinas e/ou dispositivos.

[0180] Deve-se compreender que a ordem específica ou hierarquia de etapas nos métodos descritos é uma ilustração de processos ilustrativos. Com base nas preferências de desenho, é compreendido que a ordem específica ou hierarquia das etapas nos métodos pode ter nova disposição. O método em anexo reivindica os elementos de várias etapas em uma ordem de amostragem, e não devem ser limitados à ordem específica ou hierarquia apresentada a menos que especificamente mencionado aqui.

[0181] Os versados na técnica apreciarão adicionalmente que os vários blocos lógicos, módulos, circuitos e operações de algoritmo ilustrativos descritos com relação aos aspectos descritos aqui podem ser implementados como hardware, software, firmware, middleware, microcódigo ou qualquer combinação dos mesmos. Para ilustrar claramente essa capacidade de intercâmbio, vários componentes, blocos, módulos, circuitos e operações ilustrativos foram descritos acima geralmente em termos de sua funcionalidade. Se tal funcionalidade é implementada como hardware ou software depende da aplicação particular e das restrições de desenho impostas ao sistema como um todo.

[0182] Os ensinamentos apresentados aqui podem ser incorporados (por exemplo, implementados dentro ou realizados por) a uma variedade de aparelhos. Em alguns aspectos, um aparelho sem fio implementado de acordo com os ensinamentos apresentados aqui pode compreender um ponto de acesso ou um terminal de acesso.

[0183] Por exemplo, um terminal de acesso pode compreender, ser implementado como, ou conhecido como um equipamento de usuário, uma estação de assinante, uma unidade de assinante, uma estação móvel, um móvel, um nó móvel, uma estação remota, um terminal remoto, um terminal de usuário, um agente de usuário, um dispositivo de usuário ou alguma outra terminologia. Em algumas implementações, um terminal de aceso pode compreender um telefone celular, um telefone em fio, um telefone de protocolo de iniciação de sessão (SIP), uma estação de circuito local sem fio (WLL), um assistente digital pessoal (PDA), um dispositivo portátil possuindo capacidade de conexão sem fio, ou algum outro dispositivo de processamento adequado conectado a um modem sem fio. De acordo, um ou mais aspectos ensinados aqui podem ser incorporados a um telefone (por exemplo, um telefone celular ou smartphone), um computador (por exemplo, laptop), um tablet, um dispositivo de comunicação portátil, um dispositivo de computação portátil (por exemplo, um assistente de dados pessoal), um dispositivo de entretenimento (por exemplo, um dispositivo de música, um dispositivo de vídeo ou um rádio satélite), um dispositivo do sistema de posicionamento global, uma câmera, um dispositivo de computação usável (por exemplo, um relógio de pulso, um dispositivo de controle de saúde e aptidão física, etc.), um aparelho, um sensor, uma máquina de vendas, ou qualquer outro dispositivo adequado que seja configurado para comunicar através de um meio sem fio.

[0184] Um ponto de acesso pode compreender, ser implementado como, ou conhecido como um Nó B, um eNóB, um controlador de rede de rádio (RNC), uma estação base (BS), uma estação base de rádio (RBS), um controlador de estação base (BSC), uma estação transceptora base (BTS), uma função transceptora (TF), um transceptor de rádio, um roteador de rádio, um conjunto de serviço básico (BS), um conjunto de serviço estendido (ESS), uma macro célula, um macro nó, um eNB doméstico (HeNB), uma femto célula, um femto nó, um pico nó, ou alguma outra terminologia similar.

[0185] Em alguns aspectos, um aparelho (por exemplo, um ponto de acesso) pode compreender um nó de acesso para um sistema de comunicação. Tal nó de acesso pode fornecer, por exemplo, a conectividade para ou com uma rede (por exemplo, uma rede de área ampla tal como a Internet ou uma rede celular) através de um enlace de comunicação com ou sem fio para a rede. De acordo, um nó de acesso pode permitir que outro nó (por exemplo, um terminal de acesso) acesse uma rede ou alguma outra funcionalidade. Adicionalmente, deve- se apreciar que um ou ambos os nós podem ser portáteis ou, em alguns casos, relativamente não portáteis.

[0186] Além disso, deve-se apreciar que um aparelho sem fio pode ser capaz de transmitir e/ou receber informação de forma sem fio (por exemplo, através de uma conexão com fio). Dessa forma, um receptor e um transmissor como discutido aqui podem incluir componentes de interface de comunicação adequados (por exemplo, componentes de interface elétrica ou ótica) para comunicar através de um meio não sem fio.

[0187] Em alguns aspectos, um aparelho ou qualquer componente de um aparelho pode ser configurado para (ou operável para ou adaptado para) fornecer a funcionalidade como ensinado aqui. Isso pode ser alcançado, por exemplo pela manufatura (por exemplo, fabricação) do aparelho ou componente de modo que forneça a funcionalidade; pela programação do aparelho ou componente de modo que forneça a funcionalidade; ou através do uso de alguma outra técnica de implementação adequada. Como um exemplo, um circuito integrado pode ser fabricado para fornecer a funcionalidade necessária. Como outro exemplo, um circuito integrado pode ser fabricado para suportar a funcionalidade necessária e então configurado (por exemplo, através de programação) para fornecer a funcionalidade necessária. Como outro exemplo, um circuito processador pode executar o código para fornecer a funcionalidade necessária.

[0188] Dentro da presente descrição, o termo "ilustrativo" é utilizado para significar "servindo como um exemplo, caso ou ilustração". Qualquer implementação ou aspecto descrito aqui como "ilustrativo" não deve ser considerado necessariamente como preferido ou vantajoso sobre outros aspectos da descrição. Da mesma forma, o termo "aspectos" não exigem que todos os aspectos da descrição incluam a característica, vantagem ou modo de operação discutido.

[0189] O termo "acoplado" é utilizado aqui para fazer referência ao acoplamento direto ou indireto entre dois objetos. Por exemplo, se o objeto A tocar fisicamente o objeto B e o objeto B tocar o objeto C, então os objetos A e C ainda podem ser considerados acoplados um ao outro - mesmo se não se tocarem fisicamente e diretamente um no outro. Por exemplo, uma primeira matriz pode ser acoplada a uma segunda matriz em um pacote apear de a primeira matriz nunca estar em contato físico direto com a segunda matriz.

[0190] Os termos "circuito" e "conjunto de circuitos" são utilizados de forma ampla, e devem incluir ambas as implementações de hardware de dispositivos elétricos e condutores que, quando conectados e configurados, permitem o desempenho das funções descritas na presente descrição, sem limitação quanto ao tipo de circuitos eletrônicos, além de implementações de software de informação e instruções que, quando executadas por um processador, permitem o desempenho das funções descritas na presente descrição.

[0191] A menos que especificamente mencionado o contrário, o termo "alguns" se refere a um ou mais. Uma frase fazendo referência a "pelo menos um dentre" uma lista de itens se refere a qualquer combinação desses itens, incluindo elementos singulares. Como um exemplo, "pelo menos um dentre: a, b ou c" deve cobrir: a; b; c; a e b; a e c; b e c; a, b e c; 2a, 2b e assim por diante.

[0192] Deve-se compreender que qualquer referência a um elemento aqui utilizando uma designação tal como "primeiro", "segundo" e assim por diante não limita geralmente a quantidade ou ordem desses elementos. Em vez disso, essas designações podem ser utilizadas aqui como um método conveniente de distinção entre dois ou mais elementos ou casos de um elemento. Dessa forma, uma referência ao primeiro e segundo elementos não significa que apenas dois elementos podem ser empregados ou que o primeiro elemento deva preceder o segundo elemento de alguma forma. Além disso, a menos que mencionado o contrário, um conjunto de elementos pode compreender um ou mais elementos.

[0193] As várias características associadas com os exemplos descritos aqui e ilustradas nos desenhos em anexo podem ser implementadas em exemplos e implementações diferentes sem se distanciar do escopo da presente descrição. Portanto, apesar de determinadas construções e disposições específicas terem sido descritas e ilustradas nos desenhos em anexo, tais aspectos são meramente ilustrativos e não restritivos do escopo da descrição, visto que várias outras adições e modificações a, e eliminações dos aspectos descritos serão aparentes aos versados na técnica. Com base nos ensinamentos apresentados aqui, os versados na técnica devem apreciar que um aspecto descrito aqui pode ser implementado independentemente de qualquer outro aspecto e que dois ou mais desses aspectos podem ser combinados de várias formas.

[0194] As várias modificações desses aspectos serão prontamente aparentes aos versados na técnica, e os princípios genéricos definidos aqui podem ser aplicados a outros aspectos. Dessa forma, as reivindicações não devem ser limitadas aos aspectos ilustrados aqui, as deve ser acordado o escopo completo consistente com a linguagem das reivindicações, onde referência a um elemento no singular não deve significar "um e apenas um", a menos que especificamente mencionado, mas, em vez disso, "um ou mais". Todas as equivalências estruturais e funcionais aos elementos dos vários aspectos descritos por toda essa descrição que são conhecidos ou se tornarão no futuro pelos versados na técnica são expressamente incorporados aqui por referência e devem ser englobados pelas reivindicações.

[0195] A descrição acima é fornecida para permitir que qualquer pessoa versada na técnica pratique os vários aspectos descritos aqui. Nada descrito aqui deve ser dedicado ao público independentemente de se tal descrição é explicitamente mencionada nas reivindicações. Nenhum elemento de reivindicação deve ser considerado sob o fornecimento de 35 U.S.C. § 112, parágrafo sexto, a menos que o elemento seja expressamente mencionado utilizando a frase "meios para" ou, no caso de uma reivindicação de método, o elemento seja mencionado utilizando a frase "etapa para".

Claims (6)

1. Aparelho (1300) para comunicação sem fio, compreendendo: pelo menos um processador (1310); e uma memória (1308) acoplada ao pelo menos um processador, em que o pelo menos um processador é configurado para: transmitir um primeiro fluxo de pacotes em um primeiro enlace; transmitir um segundo fluxo de pacotes em um segundo enlace, sendo que um segundo fluxo de pacotes compreende duplicar pacotes para pacotes transmitidos no primeiro fluxo de pacotes; implementar controle de taxa no primeiro enlace; implementar controle de taxa no segundo enlace; e retransmitir um primeiro pacote se tanto o retorno correspondente à transmissão do primeiro pacote no primeiro fluxo quanto o retorno correspondente à transmissão de uma versão duplicada do primeiro pacote no segundo fluxo de pacotes indicarem uma falha de uma respectiva verificação de integridade, em que o controle de taxa no primeiro enlace é independente do controle de taxa no segundo enlace e o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace; e o aparelho é caracterizado pelo fato de que: o controle de taxa no primeiro enlace compreende ajustar pelo menos um parâmetro de controle de taxa do primeiro enlace de acordo com o retorno que indica sucesso ou falha de uma verificação de integridade de pacotes que correspondem ao primeiro fluxo de pacotes; e o controle de taxa no segundo enlace compreende ajustar pelo menos um parâmetro de controle de taxa do segundo enlace de acordo com o retorno que indica sucesso ou falha de uma verificação de integridade de pacotes que correspondem ao segundo fluxo de pacotes.

2. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que: o pelo menos um parâmetro de controle de taxa do primeiro enlace compreende pelo menos um dentre um esquema de modulação do primeiro enlace, um esquema de codificação do primeiro enlace ou uma potência de transmissão do primeiro enlace; e o pelo menos um parâmetro de controle de taxa do segundo enlace compreende pelo menos um dentre um esquema de modulação do segundo enlace, um esquema de codificação do segundo enlace ou uma potência de transmissão do segundo enlace.

3. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que o pelo menos um processador é configurado adicionalmente para retransmitir pacotes para o primeiro e o segundo enlaces em uma primeira taxa nominal; sendo que a primeira taxa nominal é menor que uma taxa de falha de pacote nominal no primeiro enlace e a primeira taxa nominal é menor que uma taxa de falha de pacote nominal no segundo enlace.

4. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que: o primeiro enlace é transmitido através de uma primeira frequência portadora; e o segundo enlace é transmitido através de uma segunda frequência portadora diferente da primeira frequência portadora.

5. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que: o primeiro enlace é transmitido com a utilização de uma primeira antena; e o segundo enlace é transmitido com a utilização de uma segunda antena diferente da primeira antena.

6. Método (1400) de comunicação sem fio, compreendendo: transmitir (1402) um primeiro fluxo de pacotes em um primeiro enlace; transmitir (1404) um segundo fluxo de pacotes em um segundo enlace, sendo que o segundo fluxo de pacotes compreende duplicar pacotes para pacotes transmitidos no primeiro fluxo de pacotes; implantar (1406) controle de taxa no primeiro enlace; e implantar (1408) controle de taxa no segundo enlace; e retransmitir um primeiro pacote se tanto retorno correspondente à transmissão do primeiro pacote no primeiro fluxo quanto retorno correspondente à transmissão de uma versão duplicada do primeiro pacote no segundo fluxo indicarem uma falha de uma respectiva verificação de integridade, em que o controle de taxa no primeiro enlace é independente do controle de taxa no segundo enlace e o controle de taxa no segundo enlace é independente do controle de taxa no primeiro enlace; e o método caracterizado pelo fato de que: o controle de taxa no primeiro enlace compreende justar pelo menos um parâmetro de controle de taxa do primeiro enlace de acordo com retorno que indica sucesso ou falha de uma verificação de integridade de pacotes que correspondem ao primeiro fluxo de pacotes; e o controle de taxa no segundo enlace compreende ajustar pelo menos um parâmetro de controle de taxa do segundo enlace de acordo com retorno que indica sucesso ou falha de uma verificação de integridade de pacotes que correspondem ao segundo fluxo de pacotes.