BR112014000250B1 - método para controlar trocas de transação entre dois circuitos integrados, e sistema - Google Patents

Abstract

MÉTODO PARA CONTROLAR TRANSAÇÕES DE TROCA ENTRE DOIS CIRCUITOS INTEGRADOS. Método para controlar transações de troca entre dois circuitos integrados (12, 14) em um sistema (10), compreendendo: - os dois circuitos integrados (12,14), - um suprimento de energia para energizar um link entre os dois circuitos integrados, permitindo assim transações de troca entre ambos os circuitos integrados (12,14), -um controlador (40) que controla os circuitos integrados (12, 14) e o suprimento de energia, o método compreendendo as etapas de: a) receber uma ordem no controlador (40) para diminuir uma quantidade de energia suprida pelo suprimento de energia para o link, b) enviar uma instrução do controlador (40) para ambos os circuitos integrados (12, 14) para evitar que os circuitos integrados (12, 14) iniciem novas transações, c) diminuir a energia suprida para o link uma vez que quaisquer transações pendentes tenham sido executadas. O método permite fechar confiavelmente o link.

Description

CAMPO DA INVENÇÃO

[001] A invenção se refere a um método para controlar transações de troca entre dois circuitos integrados. A invenção também se refere a um sistema adaptado para realizar o método.

FUNDAMENTOS DA INVENÇÃO

[002] Sistema-em-um-chip ou sistema em chip (também chamados pelos acrônimos SOC ou SOC) refere-se a integrar todos os componentes de um computador ou outro sistema eletrônico em um único circuito integrado (chip). Um circuito integrado ou circuito integrado monolítico (também conhecido de IC, chip e microchip) é um circuito eletrônico manufaturado pela difusão padronizada de elementos traçados na superfície de um substrato fino de material semicondutor. Ele pode conter funções digitais, analógicas, de sinal misturado, e muitas vezes de radiofrequência - todas em um só substrato de chip. Uma aplicação típica é na área de sistemas embutidos.

[003] No Sistema em Chip atual, os diferentes componentes são interconectados por uma interconexão em-chip. Uma interconexão pode ser construída basicamente como um barramento para o conjunto de circuitos. Exemplos dessas interconexões são o Protocolo de Núcleo Aberto (também conhecido pelo seu acrónimo OCP) ou a Interface Extensível Avançada (também conhecida pelo seu acrônimo AXI) da Advanced RISC Machines ® (também conhecida pelo seu acrônimo ARM). Os componentes podem ser Unidades Processadoras de Controle (também conhecidas pelo seu acrônimo CPU). O núcleo processador ARM A9 é um exemplo de CPU. Mecanismos ou periféricos de acesso direto à memória (também conhecido pelo seu acrônimo DMA) tais como os Transmissores Receptores Assíncronos Universais (também chamados pelo seu acrônimo UARTs) também podem ser considerados componentes.

[004] Cada componente é usualmente mapeado pela memória. Além disso, os componentes trocam transações uns com os outros.

[005] Tais transações compreendem uma solicitação enviada para outro componente, em que essa solicitação é executada. Como ilustrações, a solicitação pode ser uma instrução para leitura, para escrever ou para trazer da memória. O componente que envia a solicitação é um componente iniciador de transações ou componente iniciador enquanto que o componente que executa a solicitação é um componente alvo das transações ou componente alvo. Alguns componentes são capazes de ser tanto um iniciador de transações quanto um alvo das transações, enquanto outros podem apenas ser um iniciador de transação ou um alvo da transação.

[006] Cada transação que é iniciada terá uma resposta que contém ou a informação solicitada ou o status da solicitação original. Como exemplos, a informação solicitada pode ser dados de dados de leitura, enquanto o status pode ser de indicações de escrita bem sucedidas ou fracassadas. A resposta é enviada pelo componente alvo para o componente que iniciou a transação.

[007] Além das transações que são enviadas no barramento em-chip, os componentes também trocam informações sobre status tais como interrupções. Como as interrupções são usualmente sinais de banda lateral, interconexões em chip também contêm, portanto, sinais de banda lateral.

[008] Algumas vezes, nem todas as funcionalidades necessárias a um SOC podem ser implementadas eficientemente em uma só matriz. Nesses casos, o SOC é dividido em múltiplos, normalmente dois. Por exemplo, alguns componentes contêm módulos análogos que são projetados em um nó de processo com tecnologia diferente, enquanto outros componentes são puramente digitais e podem ser projetados em um nó de processo menor.

[009] 2,14 A Interface de Latência Baixa (também conhecida pelo seu acrônimo LLI) pode ser usada para permitir essa divisão flexível de um SOC ou de um sistema em múltiplas matrizes físicas enquanto que o software implementado no sistema as considera como uma só matriz lógica. A LLI é estandardizada na Interface de Processador de Indústria Móvel (também conhecida pelo seu acrônimo MIPI). LLI é uma interface ponto a ponto que permite a duas matrizes se comunicarem como se a outra matriz estivesse localizada na matriz considerada. A LLI é uma interface bidirecional constituída de sublinks dual-simplex. A LLI permite que ambas as matrizes iniciem e recebam transações simultaneamente. Em outras palavras, a LLI pode ser considerada um 'barramento-extensão" ou "túnel de interconexão". Através de transações especiais chamadas "Transações de serviço", a LLI pode transportar os sinais de banda lateral tais como interrupções.

[0010] Para gerenciar eficientemente o suprimento de energia de link físico da LLI, é possível desligar o link ou colocar o link em estados com suprimento muito baixo de energia. O link físico exige tempo para ficar ativo ao começar a partir de um estado com suprimento de energia muito baixo. Este tempo está usualmente na faixa de milissegundos. Como protocolos de "túnel de interconexão" tais como LLI devem ser capazes de assegurar a baixa latência enquanto transportam as transações, é desejável que todas as transações pendentes sejam completadas antes que o link seja colocado em tais estados de baixo consumo de energia, ou, em caso extremo, seja desligado.

SUMÁRIO DA INVENÇÃO

[0011] O objetivo da presente invenção é aliviar pelo menos parcialmente os problemas acima mencionados.

[0012] Mais particularmente, a invenção visa desligar o link entre dois ICs ou colocar o link em estados de suprimento de energia muito baixos de maneira segura.

[0013] Esse objetivo é alcançado com um método para controlar transações de troca entre dois circuitos integrados em um sistema que compreende os dois circuitos integrados e um suprimento de energia para acionar um link entre os dois circuitos integrados, permitindo assim transações de troca entre ambos os circuitos integrados. O sistema também compreende um controlador que controla os circuitos integrados e o suprimento de energia. Esse pode ser chamado de uma maneira geral um sistema de gerenciamento de link. Em terminologia de LLI IPS um chip é chamado de um "Mestre de Sistema" uma vez que ela vai controlar as LLI IPs (em ambos os chips) e também gerenciar o link. O Sistema Mestre é equivalente ao controlador 40. Na figura 1, o item "controlador" 40 aponta para ambos os ICs para generalizar. Tipicamente, no entanto, apenas o mestre tem um controlador. Neste caso, o "controlador" escravo gerencia, por exemplo, o relógio, a energia e a reiniciação no escravo. O controlador mestre 40 poderia controlar também o escravo emitindo ordens para a PMU escrava. Feito isso, a PMU escrava se reporta de volta para a PMU mestre.

[0014] O método compreende a etapa de a) receber uma ordem no controlador para diminuir uma quantidade de energia suprida pelo fornecedor de energia para o link e uma etapa c) de diminuir a energia suprida para o link uma vez que quaisquer transações pendentes tenham sido executadas. Entre as mesmas, pode haver uma etapa b) de enviar uma instrução do controlador para ambos os circuitos integrados para evitar que os circuitos integrados iniciem novas transações.

[0015] As modalidades podem compreender uma ou mais das seguintes características:

[0016] - a ordem é uma ordem de desligar o link.

[0017] - o link é um protocolo de interface serial circuito a circuito (portanto, também se aplica a interfaces paralelas, uma vez que elas compreendem conexões em série).

[0018] - o link é uma Interface de Baixa Latência MIPI

[0019] - pelo menos um dos circuitos integrados tem uma interconexão suprida por um suprimento de energia de interconexão, que é usada apenas nas transações de troca entre os dois circuitos integrados e a etapa c compreende ainda reduzir a energia suprida pelo suprimento de energia da interconexão uma vez que quaisquer transações pendentes tenham sido executadas.

[0020] - um circuito integrado é um circuito integrado mestre e o outro circuito integrado é um circuito integrado escravo.

[0021] - o sistema compreende pelo menos um monitor capaz de proporcionar um sinal representativo de um número qualquer de transações pendentes, o método compreendendo ainda uma etapa entre a etapa b) e a etapa c) de enviar o sinal do monitor para o controlador quando o número de transações pendentes chega a zero.

[0022] Também é proposto um sistema compreendendo dois circuitos integrados, um suprimento de energia para ativar um link entre os dois circuitos integrados, permitindo assim transações de troca entre ambos os circuitos integrados. Também é proposto um controlador para controlar os circuitos integrados e o suprimento de energia. O controlador é adaptado para enviar uma instrução para ambos os circuitos integrados para evitar que os circuitos integrados iniciem novas transações ao receber uma ordem de diminuir uma quantidade de energia suprida pelo suprimento de energia para o link e para diminuir a energia suprida para o link uma vez que quaisquer transações pendentes tenham sido efetuadas.

[0023] Modalidades preferidas compreendem uma ou mais das seguintes características:

[0024] - o controlador é adaptado para enviar uma instrução para ambos os circuitos integrados para evitar que os circuitos integrados iniciem novas transações ao receber uma ordem de desligar o link e interromper a energia suprida do link uma vez que quaisquer transações pendentes tenham sido efetuadas.

[0025] - o controlador é adaptado para novas solicitações

[0026] para ambos os circuitos integrados para evitar que os circuitos integrados iniciem novas transações ao receber uma ordem de desligar o link.

[0027] - o controlador é adaptado para atuar como controlador em pelo menos um dos métodos como os anteriormente descritos.

[0028] Outras características e vantagens da invenção irão aparecer a partir da descrição a seguir de modalidades da invenção, dadas como exemplos não limitativos, com referência aos desenhos anexos listados abaixo.

BREVE DESCRIÇÃO DOS DESENHOS

[0029] A Figura 1 mostra um diagrama de blocos de um exemplo de um sistema dividido em dois ICs separados,

[0030] A Figura 2 mostra um fluxograma de um método para controlar transações de troca entre os dois ICs e no sistema,

[0031] As Figuras 3 e 4 são fluxogramas esquemáticos de um exemplo de método utilizado para se saber confiavelmente se não há transações pendentes iniciadas a partir de um IC ou de outro.

DESCRIÇÃO DETALHADA DA INVENÇÃO

[0032] A presente invenção está relacionada a um sistema de transferência de dados entre dois ICs e, mais particularmente, a um método e circuito para lidar com a terminação confiável de troca de dados em um sistema como esse. Embora a invenção seja mais especificamente descrita para interfaces de transferência de dados de baixa latência tais como MIPI LLI, deve ser entendido que essa invenção pode ser usada em outros aplicativos.

[0033] Em particular, é proposto um método para controlar transações de troca entre dois ICs em um sistema. A Figura 1 é um diagrama de blocos de um exemplo de um sistema como esse dividido em dois circuitos ICs separados. O sistema 10 compreende um primeiro IC 12 que é Chip#l e um segundo IC 14 que é Chip#2. Cada IC 12 e 14 compreende diferentes componentes. Exemplos de componentes são CPUs ou qualquer hardware ("implementação física" ou "propriedade intelectual", também conhecida usando-se seu acrônimo IP) como DMA. No exemplo da Figura 1, o primeiro IC 12 compreende um primeiro componente 16 (componente #1 na Figura 1), um segundo componente 18 (componente #2 na Figura 1), uma unidade de gerenciamento de energia 20 (também conhecida pelo seu acrônimo PMU) denominada PMU#I na Figura 1, uma interconexão 22, um bloco lógico que converte sinais de faixa lateral em Transações de Serviço (também conhecidas pelo seu acrônimo SVC) 24 e um monitor 26. O segundo IC 14 compreende um terceiro componente 28 (componente #3 na Figura 1), um quarto componente 30 (componente #4 na Figura 1), uma unidade de gerenciamento de energia 32 (denominada PMIJ #2 na Figura 1), uma interconexão 34, um SVC 36 e um monitor 38. As PMUs 20 e 32 são componentes, que são normalmente parte de sua respectiva interconexão 22 e 34. Entretanto, com o propósito de ilustração, elas são explicitamente mostradas na Figura 1. Os diferentes componentes serão detalhados ainda mais a seguir.

[0034] Cada componente (os quatro componentes 16, 18, 28 e 30 e as PMUs 20 e 32) pode ser um iniciador e ou um alvo de transações. Com o propósito de ilustração, no caso da Figura 1, os dois componentes 16 e 30 e as PMUs 20 e 32 são ambos iniciadores e alvos de transações enquanto os dois componentes 18 e 28 são apenas iniciadores de transações.

[0035] Como explicado acima, a transação pode compreender, por exemplo, uma Solicitação de Dados de Ler ou Escrever iniciada por um iniciador para um componente alvo. O componente alvo executa a solicitação e devolve uma Resposta de Leitura (Dados de Leitura ou um erro) ou Reposta de Escrita .com sucesso ou erro). Como descrito anteriormente e discutido novamente a seguir, uma transação também compreende uma resposta.

[0036] De acordo com o Exemplo da Figura 1, as setas com as letras "REQ" representam a trajetória da solicitação e as setas com as letras "RES" representam a trajetória da resposta. Uma transação é iniciada por um iniciador através da trajetória "REQ" para a interconexão 22 ou 34 de acordo com o IC 12 ou 14 considerado. Uma interconexão envia a transação para o alvo correto. Essa distribuição é feita graças à entrada da trajetória "REQ" e ao uso do fato de que cada componente do IC 12 ou 14 é mapeado na memória em cada interconexão 22 e 34. O alvo executa as leituras ou escritas e a resposta resultante é enviada na interconexão através da trajetória "RES". A interconexão 22 ou 34 então transporta essa resposta de volta para o iniciador que originou a Transação. Como ilustração básica, se o segundo componente 18 inicia uma solicitação para o primeiro componente 16, a solicitação vai passar através da interconexão 22. Além disso, quando o primeiro componente 16 for enviar sua resposta para o segundo componente 18, a resposta também vai passar através da interconexão 22.

[0037] O sistema 10 também inclui um suprimento de energia para energizar um link entre os dois ICs 12 e 14, o suprimento de energia no link permitindo as transações de troca entre ambos os ICs 12 e 14 (esse suprimento de energia ou um suprimento de energia separado é naturalmente necessário para energizar os componentes nos ICs). Mais concretamente, isto significa que, ao se proporcionar energia para o link, transações podem ser feitas entre um componente do primeiro IC 12 e outro do segundo IC 14. Por exemplo, o segundo componente 18 pode enviar uma solicitação para o quarto componente 30, esse quarto componente 30 respondendo ao segundo componente 18,

[0038] De acordo com o exemplo da Figura 1, os dois ICs 12 e 14 estão interconectados por um protocolo de interface em série chip a chip tal como MIPI LLI. Entretanto, deve ser notado que o método pode se aplicar a qualquer sistema em que um conceito de "extensão de barramento" é usado para interconectar duas partes do sistema. Em outras palavras, o método pode ser implementado em um sistema em que há duas matrizes interconectadas. As matrizes podem estar interconectadas por qualquer método, tal como MIPI LLI. Como uma interface paralela consiste, pelo menos em parte, de interfaces em série, a invenção certamente se aplica igualmente a interfaces paralelas também.

[0039] No sistema 10, a interconexão 22 e 34 em cada IC 12 e 14 está conectada à interconexão 34 e 22 do outro IC 14 e 12 respectivamente por uma "extensão de barramento" ou protocolo de "túnel de interconexão" tal como MIPI LLI. A troca de dados entre os componentes ocorre em seus respectivos protocolos de interconexão tais como protocolos OCP, AMBA®, Network em Chip (também conhecido pelo seu acrônimo NOC) utilizando-se transações mapeadas da memória sem qualquer intervenção de software. LLI é assim um link bidirecional em que é necessário suporte de software apenas para inicializar o link, para lidar com um erro, para desligar o link... e nenhuma intervenção de software é requerida por ambos os componentes para transações de troca. De acordo com o exemplo da Figura 1, para cada IC 12 ou 14, a interconexão 22 e 34 representa as interconexões em- chip tais como OCP, AMBA® e também a lógica de Adaptação de Interconexão que poderia ser requerida para adaptar as transações de protocolo de Interconexão em chip às transações LLI e vice versa. O protocolo LLI proporciona as classes de tráfego Latência Baixa (também conhecida pelo seu acrônimo LL) e Maior Esforço (também conhecido pelo seu acrônimo BE). A interconexão é responsável por mapear cada transação em classe de tráfego LL ou BE Deve ser observado que a classe de tráfego BE é opcional, mas se ela for suportada por uma pilha LLI, então a classe de tráfego LL também tem de ser suportada. LLI também proporciona um conjunto especial de transações chamado "Transações de Serviço" que são usadas para tunelar os sinais de banda lateral tais como interrupções, solicitações de DMA de um IC para outro. A lógica que assegura a conversão dos sinais de banda lateral para as Transações de Serviço e vice versa é o elemento SVC 24 e 36 na Figura 1. As Transações de Serviço podem ser usadas também para escrever elou ler a partir de registros no espaço de endereço LLI.

[0040] Em sistemas que estão divididos em dois ICs separados, e notadamente em pacotes separados, como o sistema 10 da Figura 1, um IC pode se comportar como o IC mestre enquanto o outro é o IC escravo. Por exemplo, o primeiro IC 12 pode ser o IC mestre e o segundo IC 14 o IC escravo. O IC mestre 12 é responsável por controlar o IC escravo 14. O IC mestre 12 também gerencia o mapa de memória do sistema geral de modo que os componentes no escravo IC 14 são considerados como se estivessem localizados na interconexão 22 do IC mestre 12. O papel do IC mestre 12 também é configurar o Link LLI. LLI IP tanto interage com a interconexão 22 do mestre IC 12 e também com a interconexão 34 do IC escravo. 14. Essas interações permitem a transmissão e recepção de "Solicitações" e também de "Respostas" de cada interconexão 22 e 34.

[0041] O sistema 10 também compreende um controlador 40 controlando os ICs 12 e 14 e o suprimento de energia. O suprimento de energia não está representado na Figura 1. O controlador 40 compreende os dois PMUs 30 e 32. Na verdade, os dois PMUs 20 e 32 normalmente executam o software que é responsável pelo gerenciamento da Energia de Link da LLI sob a supervisão do software de Sistema Mestre sendo executado no IC CPU mestre. O Gerenciamento de Energia de Link pode ser alcançado de outra maneira.

[0042] Os monitores 26 e 38 dos ICs 12 e 14 na Figura 1 têm o papel de manter o registro de cada transação que foi enviada e se uma resposta foi recebida. O monitor 26 (ou 38 do IC 14) pode assim ser capaz de proporcionar um sinal representativo do número de transações pendentes. Esse sinal será enviado ao controlador 40, por exemplo, quando o número de transações pendentes chega a zero. Como descrito anteriormente, o controlador 40 então provoca uma redução da energia suprida para uma das respectivas PMUs 20 e 32. Deve ser entendido que o termo "chegar" notadamente inclui o significado "é igual a".

[0043] A maneira pela qual os monitores 26 obtêm um sinal representativo do número de transações pendentes pode variar. Por exemplo, o monitor 26 do IC 12 vai manter um registro das transações que foram iniciadas na interconexão 22 e de se cada uma delas obteve uma resposta da interconexão 34 localizada no IC 34. Cada monitor pode ser implementado como um simples contador Up/Down. Nessa modalidade, o contador up faz a contagem quando uma solicitação de transação é enviada e o down conta quando uma resposta de 'transação é recebida.

[0044] Outras implementações diferentes da implementação da Figura 1 são possíveis. Por exemplo, embora os monitores 26 sejam representados como uma parte da LLI IP, eles podem também ser implementados fora da LLI. Similarmente, o controlador 40 pode estar fora das ICs 12 e 14.

[0045] Como mostrado na Figura 2 que ilustra um fluxograma do método para controlar as transações de troca entre os dois ICs 12 e 14 no sistema 10, o método compreende uma etapa S50 de receber uma ordem no controlador 40 para diminuir uma quantidade de energia suprida pelo suprimento de energia para o link.

[0046] O método compreende ainda uma etapa S52 de enviar uma instrução do controlador 40 para os dois ICs 12 e 14 para evitar que os ICs 12 e 14 iniciem novas transações. Deve ser entendido que esse envio pode ser indireto. Na verdade, no caso de ambos os ICs estarem em relação de mestre e escravo, o controlador 40 pode enviar as instruções diretamente para o IC mestre 12 e indiretamente para o IC escravo 14 pelo mestre IC 12.

[0047] O método inclui ainda uma etapa S54 que reduz a energia suprida para o link. Essa diminuição é conseguida pelo controlador 40 uma vez que as transações pendentes tenham sido executadas. Como descrito acima, essa não é uma etapa exigida, mas é mostrada aqui como uma modalidade exemplificativa. Esse método, é, portanto, mais confiável para os componentes dos ICs 12 e 14. Na verdade, esse método permite colocar os usuários do link em um estado seguro ou conhecido antes que o link de troca de dados seja fechado. A segurança do componente, portanto, é aumentada. Em outras palavras, o método garante um fechamento confiável do link.

[0048] Com esse método, dados podem ser trocados mesmo após uma solicitação para abaixar o suprimento de energia ser recebida pelo controlador 40. Esse método é fácil de implementar contanto que não sejam necessários outros pinos de entradas elou saídas externos no pacote para que o método se realize. Isso resulta em economia de custo.

[0049] Além disso, esse método se aplica a vários sistemas tais como sistemas em que o IC é par a par, sistemas em que ICs estão em uma relação mestre e escravo.

[0050] Quando na etapa S50 a ordem é uma ordem de desligar o link, os efeitos acima mencionados são ainda mais sentidos. Na verdade, nesse caso, na etapa S54, o suprimento de energia é normalmente desligado.

[0051] Esse método também pode ser usado para desligar a interconexão IC local se nenhum dos componentes naquele IC tem quaisquer dados a trocar. Nesse caso, a interconexão local é usada apenas nas transações de troca entre os dois circuitos integrados. Essa interconexão IC local é suprida de energia por um suprimento de energia da interconexão. Esse suprimento de energia da interconexão é separado do suprimento de energia para energizar o link. Assim, na etapa S54, a energia suprida para a interconexão pelo suprimento de energia da interconexão também pode ser diminuída. Esse suprimento de energia da interconexão pode até mesmo ser interrompido.

[0052] Esse método permite reduzir o consumo de energia suprida no sistema 10.

[0053] O método para controlar transações de troca entre os dois ICs 12 e 14 no sistema 10 como descrito anteriormente será descrito agora nos casos específicos das Figuras 3 e 4, em que um IC é o IC mestre 12 enquanto o outro é o IC escravo 14. As Figuras 3 e 4 são fluxogramas esquemáticos de um exemplo de método usado para que se possa saber confiavelmente que não há transações pendentes iniciadas a partir de um ou de outro IC. Como visto antes, a informação sobre a existência de transações pendentes pode ser usada para desligar o link ou colocar o link LLI em um estado de baixa energia ou por qualquer outra função que precise saber que o link está inativo.

[0054] Mais especificamente, a Figura 3 é uma ilustração das etapas relevantes do método que concerne o IC mestre 12, enquanto que a Figura 4 ilustra as etapas relevantes do método para o IC escravo 14. Com o propósito de esclarecimento, as etapas precedentes e subsequentes não são mostradas. As etapas correspondem ao estado da máquina. Presume-se que tais etapas são implementadas em um software que está em execução no controlador de ambos os ICs 12 e 14. Em particular, eles podem ser implementados em uma unidade de gerenciamento de energia (também conhecida pelo seu acrônimo PMU) do controlador. Entretanto, deve ser entendido que outras modalidades podem ser usadas. Por exemplo, essas etapas podem ser executadas em qualquer outro componente ou mesmo implementadas em hardware.

[0055] Na Figura 3, o método começa a partir da etapa S100 denominada transação de troca. Na verdade, essa etapa S100 de estado de transação abrange diversas etapas que são realizadas pelo IC mestre 12, as etapas não sendo detalhadas de modo a que se mantenha uma figura legível. Nessa etapa S100 da transação de troca, o Link LLI é montado (ou inicializado), o mapa da memória do sistema é configurado e os componentes tanto no IC mestre 12 e IC escravo 14 estão trocando transações. As transações são mapeadas em LL ou BE ou ambas as classes de tráfego LLI. Além disso, sinais de bandas laterais podem ser convertidos em transações de serviço e transmitidos para o IC escravo 14, e vice versa para o IC mestre, isto é, conversão dos sinais de banda lateral do IC mestre em transações SVC e transmissão destas para o outro IC, neste caso o IC escravo.

[0056] O método permanece na etapa SI 00 da transação de troca contanto que a condição C102 seja atendida. A condição C102 corresponde ao fato de que o sinal Sol_Fechar_Todas_Transações seja igual o sinal Sol_Fechar_Todas_Transações pode ser um sinal de hardware ou uma interrupção se o IC mestre 12 escreve em um registro na PMU. O método funciona independentemente de como os sinais de disparo são implementados e daí por diante apenas as condições de disparo são enfatizadas (e não sua implementação precisa) para transitar de um estado para o outro.

[0057] Quando a condição C102 não é atendida, isso significa que a condição C104 está atendida. Na verdade, a condição C104 corresponde ao fato de que o sinal Sol_Fechar_Todas_Transações é igual a '1'. A passagem da condição C102 atendida para condição C104 atendida é assegurada pelo controlador 40 que afirma o sinal Sol_Fechar_Todas_Transações em '1'. No restante da descrição, o verbo "afirmar" deve ser entendido como mudar um valor de sinal para 1. Quando a condição C104 é atendida, de acordo com o método do fluxograma da Figura 3, o IC mestre 12 realiza a etapa S102 de desabilitar todos os sinais de banda laterais do IC mestre 12 para o IC escravo 14.

[0058] O método também compreende uma etapa SI 06 em que o IC mestre 12 escreve para o espaço de endereço da PMU do IC escravo para afirmar o sinal Sol Fechar_Todas_Transações no IC escravo 14. Isso é possível uma vez que a PMU do IC escravo é mapeada na memória e assim a PMU do IC mestre pode escrever diretamente no espaço de endereço do IC escravo utilizando a transação LL ou BE. Transações de serviço (que poderiam ser vistas como pertencentes a uma terceira classe de tráfego na LLI) podem ser usadas para escrever no espaço de endereço de sinalização do IP LLI de IC escravo. Esse espaço pode na verdade pela emissão de uma interrupção (sinal Sol Fechar_Todas_Transações) a PMU Escrava. As Respostas às Transações de Serviço são emitidas para a PMU Escrava. As Respostas às Transações de Serviço são emitidas pela LLI IP e elas são confiáveis devido aos mecanismos de controle de fluxo da LLI e de retransmissão.

[0059] O método também inclui uma etapa S112 em que o IC mestre 12 espera pela indicação do escravo "Nenhuma_Transação_de_Troca" e permanece nessa etapa S112 enquanto essa indicação não for recebida. Isto é garantido por uma condição C118 que corresponde ao fato de que o sinal "Nenhuma_Transação_de_Troca" é igual a '0'.

[0060] Na Figura 4, o método se inicia com etapas similares S132 e S140 para o IC escravo 14 se comparado à etapa S100 e SI 06 como descrito anteriormente para o IC mestre 12. A única diferença é que a etapa S140 está associada a desabilitar os sinais de banda lateral do IC escravo 14 para o IC mestre 12. Além disso, condições C134 e C138 'também são similares respectivamente às condições C102 e C104. A passagem da condição C134 atendida para a condição C138 atendida é conseguida quando o IC mestre 12 se encontra na etapa S108.

[0061] O método de fluxograma da Figura 4 compreende ainda uma etapa S142 de escrever nos espaços de endereço dos componentes que usam o link LLI no escravo IC 14 para afirmar o sinal "Sol de Parar_Transações" em cada componente. Para componentes que não contêm software, o sinal pode ser um sinal de hardware. No caso da Figura 1, os componentes envolvidos na etapa S142 são o terceiro componente 28, o quarto componente 30 e a PMU 32.

[0062] Então o IC escravo 14 transita para a etapa S144. A etapa S144 é uma etapa de espera. O IC escravo espera que as transações sejam interrompidas em todos os componentes escravos. Cada um dos componentes escravos, ao receber a indicação de interromper todas as transações, toma as medidas necessárias para verificar se não é necessário que novas transações sejam iniciadas para colocar o componente em um estado seguro e quando ele determina que este é o caso, isso será identificado afirmando-se o sinal Transações_lnterrompidas (ou escrevendo em um bit de registro exclusivo na PMU ou utilizando-se um sinal de hardware). Componentes escravos que não têm a capacidade de verificar se mais transações são necessárias podem imediatamente afirmar esse sinal, uma vez que se pode presumir que esses componentes não são colocados em condição instável pelo fechamento do link LLI.

[0063] O IC escravo 14 permanece na etapa S144 enquanto a condição C146 for atendida. Essa condição C146 corresponde ao fato de que o sinal transação_interrompida é igual a '0'. Uma vez que o IC Escravo 14 receba a afirmação do sinal "Transações_lnterrompidas" de todos os componentes que são capazes de iniciar transações, o sinal transação_interrompida se torna igual a '1'. A condição C148 assim se trona atendida uma vez que a condição C148 corresponde ao fato de que o sinal transação_interrompida se torna igual a '1'.

[0064] O IC escravo 14 então realiza a etapa S150 de esperar que não haja mais transações pendentes do monitor 38 no IC escravo 14. O IC escravo 14 permanece na etapa S150 enquanto a condição C152 é atendida. De acordo com o exemplo da Figura 3, a condição C152 corresponde ao fato de que o sinal Nenhuma_Transação_Pendente é igual a '0'. Quando o monitor 38 é implementado dentro do LLI ele pode estabelecer um atributo de Nenhuma_transação_pendente no espaço de Atributo de Controle e Status no espaço atributo/registro da LLI escrava. A LLI IP escrava pode gerar uma interrupção para a PMU escrava quando esse atributo particular é estabelecido pelo monitor 38. Essa interrupção é emitida após a PMU escrava requerer o status mais recente do monitor 38 enquanto ele permanece na etapa S150. Essa é uma maneira possível de obter um sinal Nenhuma_Transação_Pendente. Entretanto, outras implementações podem ser consideradas.

[0065] Uma vez que a condição C152 não seja mais atendida ou vista de alguma outra maneira, a condição C154 se torna atendida. Na verdade, a condição C154 corresponde ao fato de que o sinal Nenhuma_Transação_Pendente é igual a '1'. O IC escravo 14 então realiza a etapa S156 do método se acordo com o fluxograma da Figura 3. Essa etapa S156 compreende escrever que o bit de registro Escravo_Nenhuma_Transação_de_Troca no espaço de endereço da PMU mestre é igual a '1'.

[0066] A seguir, o IC escravo 14 muda para a etapa S158 que é denominada nenhuma transação de troca. Embora a transação executada na etapa S156 vá receber uma resposta, o IC escravo 14 pode mudar para a etapa S158 imediatamente uma vez que o objetivo dessa etapa é assegurar que todos os outros componentes estão em um estado estável. Similarmente ao caso da etapa S108 em que o espaço de endereço do escravo está escrito, a PMU do IC escravo pode escrever no espaço de endereço do IC mestre utilizando as transações LL ou BE. Uma interrupção (disparo do sinal Escravo_Nenhuma_Transação_de_Troca ) pode ser emitida desta maneira.

[0067] Uma vez que o IC mestre 12 receba a afirmação do sinal escravo_Nenhuma_Transação_de_Troca disparado na etapa S156 pelo IC escravo 14, o sinal "escravo_nenhuma_transação_de_troca" passa de '0' a '1'. Assim, ao invés da condição C110, a condição C114 (que corresponde ao sinal "escravo_nenhuma_transação_de_troca" ser igual a '1 ') é atendida.

[0068] A PMU mestre então realiza uma etapa S116 de escrever que o sinal "Sol_lnterromper_Transações" é igual a '1' no espaço de endereço de todos os componentes que usam o Link LLI no IC mestre 12.

[0069] Então, o IC mestre 12 muda para uma etapa S120 de esperar que o valor das "Transações_interrompidas" seja igual a '1' para todos os componentes que usam o link LLI no IC mestre 12. Isso implica em que o IC mestre 12 permanece na etapa S120 enquanto a condição C118 (o valor das 'Transações_interrompidas' é igual a '0' para pelo menos um componente) é atendida. Outra maneira de expressar essa ideia é que o IC mestre 12 permanece na etapa S120 enquanto a condição C122 (0 valor das 'transações_interrompidas' é igual a '1' para todo o componente) não for atendida.

[0070] Cada componente do IC 12 ao receber a indicação de interromper todas as transações toma as medidas necessárias para verificar se novas transações precisam ser iniciadas para colocar o componente em um estado seguro. Quando um componente do IC 12 determina ser este o caso, ele reconhece isso afirmando o sinal Transações_lnterrompidas. Nesse contexto específico, a afirmação pode ser conseguida ou escrevendo-se no bit de registro exclusivo na PMIJ ou utilizando-se um sinal de hardware. Os componentes do IC 12 que não têm a capacidade de verificar se ele precisa de mais transações podem afirmar imediatamente um sinal 'Transações_interrompidas' em '1'. Na verdade, pode-se presumir que esses componentes não são colocados em condição instável pelo fechamento do link LLI.

[0071] Uma vez que a condição C122 seja atendida, o IC mestre 12 muda de uma etapa S126 de esperar que não haja mais transações pendentes do monitor 26 no IC mestre 12. O IC mestre 12 permanece na etapa S126 enquanto a condição C124 for atendida. De acordo com o exemplo da Figura 2, a condição C124 corresponde ao fato de que o sinal Nenhuma_Transação_Pendente é igual a '0'. Quando o monitor 26 é implementado dentro da LLI IP, ele pode determinar um atributo Nenhuma_transação_pendente no espaço de Atributo de Controle e Status no espaço atributo/registro da LLI mestre. A LLI IP mestre pode gerar uma interrupção para a PMU mestre quando esse atributo específico é determinado pelo monitor 26. Essa interrupção é emitida após a PMU mestre requerer o status mais recente do monitor 26 enquanto ele permanece na etapa S126. Essa é uma maneira possível de se obter um sinal Nenhuma_Transação_Pendente. Entretanto, outras implementações podem ser consideradas.

[0072] Uma vez que a condição C124 não seja mais atendida ou vista de outra maneira, a condição C128 se torna atendida. Na verdade, a condição C128 corresponde ao fato de que o sinal Nenhuma_Transação_Pendente é igual a '1'. O IC mestre 12 então realiza a etapa SI 30 que é denominada nenhuma transação de troca. Nessa etapa, a PMU mestre ou seu equivalente lógico está certa de que todos os componentes no IC mestre 12 e no IC escravo 14 estão em estado seguro elou estável.

[0073] Portanto, nessa etapa, o link LLI pode ser desligado ou colocado em um estado de baixa energia sem provocar qualquer instabilidade no sistema 10.

[0074] Deve ser entendido que o método de fluxogramas das Figuras 3 e 4 é apenas um método ilustrativo. Notadamente, a pessoa especializada na técnica pode adaptar algumas etapas ou reordenar algumas das etapas no método para atingir o mesmo objetivo. Por exemplo, a etapa S106 de desabilitar os sinais de banda lateral do IC mestre 12 para o IC Escravo 14 pode ser atingida após a etapa S112 em que o IC mestre 12 obtém o disparo para mudar o valor do sinal escravo_nenhuma_transação_de troca. Outra possibilidade é que o IC mestre 12 possa primeiramente requerer que todos os seus componentes executem (=completem) suas transações antes de requerer que o IC escravo 14 faça o mesmo do seu lado. Além disso, sabendo-se que componentes de um IC não têm transações a trocar pode servir como um precursor para desligar a Interconexão no IC.

[0075] Em toda modalidade, o método pode ser realizado em um sistema 10 que compreende os dois circuitos integrados 12 e 14, o suprimento de energia para energizar um link entre os dois circuitos integrados 12 e 14, permitindo assim transações de troca entre ambos os circuitos integrados 12 e 14 e o controlador 40 para controlar os circuitos integrados e o suprimento de energia. O controlador 40 é adaptado para enviar uma instrução para ambos os circuitos integrados 12 e 14 para evitar que os ICs 12 e 14 iniciem novas transações ao receber uma ordem de diminuir uma quantidade da energia suprida pelo suprimento de energia para o link e diminuir a energia suprida pelo suprimento de energia para o link uma vez que quaisquer transações pendentes tenham sido executadas. Como mencionado, o controlador 40 só pode estar presente em um IC mestre (de onde ele então pode controlar a PMU no escravo, sendo efetivamente um controlador virtual 40 no escravo IC, ver Figura 1.

[0076] Esse controlador 40 pode ser adaptado ainda para enviar uma instrução para os dois circuitos integrados 12 e 14 para evitar que os ICs 12 e 14 iniciem novas transações ao receber uma ordem de desligar o link e interromper o suprimento de energia do link uma vez que quaisquer transações pendentes tenham sido executadas.

[0077] Além disso, em todas as modalidades, o método pode ser realizado com base em um programa de computador compreendendo instruções para desempenhar o método. O programa pode ser executado em um dispositivo programável. O programa do aplicativo pode ser implementado em uma linguagem de programação processual de alto nível ou orientada para objeto, ou em linguagem de conjunto ou máquina se desejado. De qualquer maneira, a linguagem pode ser linguagem compilada ou interpretada. O programa pode ser um programa de instalação completa, ou um programa de atualização. Neste último caso, o programa é um programa de atualização que atualiza um dispositivo programável, partes executantes anteriormente programadas do método, até um estado em que o dispositivo é adequado para realizar todo o método.

[0078] O programa pode ser gravado em um meio de armazenamento de dados. O meio de armazenamento de dados pode ser qualquer memória adaptada para gravar instruções de computador. O meio de armazenamento de dados pode assim ser qualquer forma de memória não-volátil, inclusive, a título de exemplo, dispositivos de memória semicondutores, tais como EPROM, EEPROM, e dispositivos de memória flash, discos magnéticos tais como discos rígidos internos e discos removíveis; discos magneto-ópticos. E discos de CD-ROM.

[0079] A invenção foi descrita com referência às modalidades preferidas. Entretanto, muitas variações são possíveis dentro do escopo da invenção.

Claims (15)

1. Método para controlar trocas de transação entre dois circuitos integrados (12, 14) em um sistema (10) compreendendo: - os dois circuitos integrados (12,14), - um suprimento de energia para suprir energia para um link entre os dois circuitos integrados, permitindo, assim, trocas de transação entre ambos os circuitos integrados (12,14), e - um controlador (40) que controla os circuitos integrados (12, 14) e o suprimento de energia, o método sendo caracterizado pelo fato de que compreende as etapas de: receber uma ordem no controlador (40), em que a ordem requer que o link seja fechado; enviar uma instrução do controlador (40) para cada um dos dois circuitos integrados, em que a instrução faz com que cada um dos dois circuitos integrados interrompa o início de novas transações; para cada um dos dois circuitos integrados, em resposta à detecção de que o um dos circuitos integrados interrompeu o início de novas transações, detectar quando todas as transações pendentes iniciadas pelo um dos dois circuitos integrados foram executadas; e fechar o link em resposta à detecção de que todas as transações pendentes dos dois circuitos integrados foram executadas.

2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a ordem é uma ordem para desligar o link.

3. Método, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que pelo menos um dos circuitos integrados tem uma interconexão (22, 34) cuja energia é suprida por um suprimento de energia de interconexão, que é usado apenas nas trocas de transação entre os dois circuitos integrados (12, 14) e em que fechar o link compreende reduzir a energia suprida pelo suprimento de energia da interconexão em resposta à detecção de que todas as transações pendentes dos dois circuitos integrados (12, 14) foram executadas.

4. Método, de acordo com a reivindicação 3, caracterizado pelo fato de que diminuir a energia suprida pelo suprimento de energia de interconexão compreende interromper o suprimento de energia de interconexão.

5. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que um dos circuitos integrados (12) é um circuito integrado mestre e o outro dos circuitos integrados (14) é um circuito integrado escravo.

6. Método, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que o sistema (10) compreende pelo menos um monitor (26) capaz de proporcionar um sinal representativo de um número de transações pendentes, e em que detectar quando todas as transações pendentes iniciadas pelo um dos dois circuitos integrados (12, 14) foram executadas compreende enviar o sinal do monitor (26) de um dos dois circuitos integrados (12, 14) para o controlador (40) quando o número de transações pendentes chega a zero.

7. Método, de acordo com a reivindicação 6, caracterizado pelo fato de que o monitor (26) é implementado como um contador up/down que conta up quando uma solicitação de transação é enviada, e conta down quando uma resposta de uma transação é recebida.

8. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende: pelo menos um componente em pelo menos um dos dois circuitos integrados (12, 14) executando: receber, a partir do controlador (40), a instrução que faz com que cada um dos dois circuitos integrados (12, 14) interrompa o início de novas transações; em resposta à instrução recebida, verificar se novas transações precisam ser iniciadas para colocar o pelo menos um componente em um estado seguro predefinido; e em resposta à transição do pelo menos um componente sendo colocado no estado seguro, notificar o controlador (40) de que o pelo menos um componente interrompeu o início de novas transações.

9. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a ordem é uma ordem de diminuir a energia fornecida para o link.

10. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende gerar um mecanismo de interrupção para informar ao controlador (40) que todas as transações pendentes iniciadas pelo um dos dois circuitos integrados (12, 14) foram executadas.

11. Sistema (10) compreendendo: dois circuitos integrados (12,14), um suprimento de energia configurado para suprir energia para um link entre os dois circuitos integrados (12, 14), permitindo, assim, trocas de transação entre ambos os circuitos integrados (12, 14); um controlador (40) configurado para controlar os dois circuitos integrados e o suprimento de energia; caracterizado pelo fato de que o controlador (40) é configurado para responder a uma ordem que requer que o link seja fechado ao: enviar uma instrução para cada um dos dois circuitos integrados (12,14), em que a instrução faz com que cada um dos dois circuitos integrados interrompa o início de novas transações; para cada um dos dois circuitos integrados (12, 14), fazer com que o um dos dois circuitos integrados (12, 14), em resposta à detecção de que o um dos circuitos integrados (12, 14) interrompeu o início de novas transações, para detectar quando todas as transações pendentes iniciadas pelo um dos dois circuitos integrados foram executadas; e fechar o link em resposta à detecção de que todas as transações pendentes dos dois circuitos integrados (12, 14) foram executadas.

12. Sistema, de acordo com a reivindicação 11, caracterizado pelo fato de que compreende: pelo menos um componente em pelo menos um dos dois circuitos integrados (12, 14) configurado para executar: receber, pelo controlador (40) a instrução que faz com que cada um dos dois circuitos integrados interrompa o início de novas transações; em resposta à instrução recebida, verificar se novas transações precisam ser iniciadas para colocar o pelo menos um componente em um estado seguro; e em resposta ao pelo menos um componente no estado seguro, notificar o controlador (40) que o pelo menos um componente interrompeu o início de novas transações.

13. Sistema, de acordo com a reivindicação 11, caracterizado pelo fato de que compreende pelo menos um monitor (26) configurado para gerar a representação de um número de transações pendentes e enviar um sinal para o controlador (40) quando o número de transações pendentes chega a zero, em que o monitor (26) é implementado como um contador up/down que conta up quando uma solicitação de transação é enviada, e conta down quando uma resposta de transação é recebida.

14. Sistema, de acordo com qualquer uma das reivindicações 11 a 13, caracterizado pelo fato de que o link é uma interface serial circuito a circuito.

15. Sistema, de acordo com qualquer uma das reivindicações 11 a 13, caracterizado pelo fato de que o link é uma Interface de Latência Baixa, LLI, Interface de Processador Industrial Móvel, MIPI.

Images