BR112013017952A2 - aparelho de codificação de imagem, método de codificação de imagem e programa, e aparelho de decodificação de imagem, método de decodificação de imagem e programa - Google Patents

aparelho de codificação de imagem, método de codificação de imagem e programa, e aparelho de decodificação de imagem, método de decodificação de imagem e programa Download PDF

Info

Publication number
BR112013017952A2
BR112013017952A2 BR112013017952A BR112013017952A BR112013017952A2 BR 112013017952 A2 BR112013017952 A2 BR 112013017952A2 BR 112013017952 A BR112013017952 A BR 112013017952A BR 112013017952 A BR112013017952 A BR 112013017952A BR 112013017952 A2 BR112013017952 A2 BR 112013017952A2
Authority
BR
Brazil
Prior art keywords
block
quantization
control
size
block size
Prior art date
Application number
BR112013017952A
Other languages
English (en)
Other versions
BR112013017952B1 (pt
Inventor
Kobayashi Masaaki
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Priority to BR122019025404A priority Critical patent/BR122019025404B8/pt
Priority to BR122019025407A priority patent/BR122019025407B8/pt
Priority to BR122019025405A priority patent/BR122019025405B8/pt
Priority to BR122019025406-0A priority patent/BR122019025406B1/pt
Publication of BR112013017952A2 publication Critical patent/BR112013017952A2/pt
Publication of BR112013017952B1 publication Critical patent/BR112013017952B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/02—Colour television systems with bandwidth reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

aparelho de codificação de imagem, método de codificação de imagem e programa, e aparelho de decodificação de imagem, método de decodificação de imagem e programa trata-se de um método de codificação de imagem para um aparelho de codificação de imagem ajustado para dividir uma imagem em blocos divisionais de uma pluralidade de tamanhos e realizar a codificação na imagem enquanto controla a qualidade de imagem de acordo com um valor de parâmetro em unidades de blocos divisionais que inclui obter um tamanho de bloco de um bloco-alvo a ser codificado, obter um tamanho de bloco mínimo usado para controlar o valor de parâmetro, obter um estado de divisão do bloco-alvo, obter o valor de parâmetro, determinar se o bloco-alvo está ou não dividido de acordo com o estado de divisão do bloco-alvo, determinar se o tamanho de bloco do bloco-alvo é maior ou igual ao tamanho de bloco mínimo; determinar se o tamanho de bloco do bloco-alvo é igual ao tamanho de bloco mínimo, e codificar o valor de parâmetro obtido.

Description

“APARELHO DE CODIFICAÇÃO DE IMAGEM, MÉTODO DE CODIFICAÇÃO DE IMAGEM E PROGRAMA. E APARELHO DE DECODIFICAÇÂO DE IMAGEM, MÉTODO DE DECODIFICAÇÂO DE IMAGEM E PROGRAMA
Campa da Técnica
A presente invenção retere-se a um aparelho de codificação de Imagem, método de codificação de imagem a programa, a um aparelho de decodificaçãs de imagem, método de decodificaçâo de imagem, e programa. Em particular, a presente invenção refere-se a um método de codificação de parâmetro de qualidade de imagem e método de decodificação referente ao cálculo da um parâmetro de qualidade de imagem e inserção de código em 10 codificação de imagem, .Antecedentes da Técnica
H.264/Codificação de Vídeo Avançada (AVC) do Moving Picture Experts Group (MPEGM, doravante chamado de H.264, é conhecido como um método para a gravação por compressão de uma imagem em movimento. H.264 é amplamente usado em difusão 15 terrestre digital de um segmento e outras aplicações, H.264 é caracterizado pelo fornecimento de uma a pluralidade de capacidades de previsões internas, com o uso de transformadas inteiras em unidades de 4 x 4 pixels além de esquemas de codificação convencionais (consulte ISO/IEC 14496-10: 2004 Information technology - Coding of audiovisual objects Pad 10: Advanced Video Coding, ITU-T H.264 Advanced video coding for 20 generic audiovisual services).
Esquemas de codificação que usam uma quantização e transformada ortogonal, tipificada por MPEG-2 e H.264, realizam uma quantização e transformada ortogonal em imagens de bloco predeterminadas para gerar dados de coeficiente. Para o controle de qualidade de imagem, a quantização é realizada com o uso de um parâmetro de controle de 25 qualidade chamado parâmetro de quantização. Especificamente, a quantização com o uso de um valor parâmetro de quantização pequeno produz qualidade de imagem melhorada, mas com uma grande quantidade de código. A quantização cem um valor de parâmetro de quantização grande produz baixa qualidade de imagem com uma quantidade reduzida de código. Os valores de parâmetro de quantização ótimos são selecionadas para a codificação 30 de acordo com uma grande quantidade de código. Tal controle é chamado de controle de taxa. Vários métodos de controle de taxa foram discutidos, incluindo TM5. Após a quantização, os dados de coeficiente de quantização são submetidos a uma codificação de comprimento variável para gerar dados de coeficiente codificados.
Parâmetros de quantização também são codificados para gerar código de parâmetro 35 de quantização. Por exemplo, H.264 usa um valor de diferença entre um parâmetro de quantização que é usado para quantizer um bloco que precede um bloco-alvo e um parâmetro de quantização que é usado para quantizer o bloco-alvo. O valor de diferença é
2/34 chamado do parâmetro da quantizaçâo deita (QPJ3EI..TA) O QPJ3ELTA calculado é codificado em código de QP_DELTA por codificação de Golomb ou codificação aritmética. Por exemplo, o codec de código de QP_DELTA por codificação de Golomb produz um bit de código mesmo se o valor de diferença for 0. Os dados de coeficiente codificados e ο código 6 de parâmetro de quantizaçâo assim gerado são transmitidos para um decodifioador. O decodificador decodifica os dados de coeficiente codificados e o código de parâmetro de quantizaçâo para gorar dados de coeficiente da quantizaçâo e parâmetros de quantizaçâo, O decodificador realiza, então, a quaniizaçâo inversa e uma transformada ortogonal inversa nos dados de coeficiente de quantizaçâo ao usar os parâmetros de quantizaçâo, gerando, 10 assim, uma imagem decodificada.
Uma unidade única de processamento em MPEG-2 e H 264 ê chamada de macrobloco, Macroblocos são blocos de treliça de 16 x 16 pixels nos quais uma imagem é dividida em um padrão da treliça. Em termos de pixels, os blocos a serem ortogonalmente transformados em MPEG-2 tem um tamanho de 8 x 8 pixels, e H.264 um tamanho de 8 x 8 '15 pixels ou 4 x 4 pixels.. Ou seja, um macrobloco único inclui uma pluralidade de blocos de transformada ortogonal. MPEG-2 e H.264 podem controlar (controle de taxa) parâmetros de quantização em unidades de macroblocos. Os blocos de transformada ortogonal incluídos no mesmo macrobloco são quantizados com o mesmo parâmetro de quantização. De acordo oom uma tecnologia melhorada de H.264, uma imagem é dividida em um padrão de 20 treliça em blocos de treliça chamados de maiores blocos de árvores de codificação (LCTBs).
Um LCTB tem um tamanho de 64 x 64 pixels, LCTBs são divididos em blocos de tamanhos menores chamados blocos de árvore de codificação (CTBs) com o uso de uma estrutura de quadtree de região, Para buscar ou inserir/emitir dados estruturados em árvore, a ordem de varredura precisa ser especificada. Um CTB inclui blocos de transformada ortogonal 25 chamados de unidades de transformada (TUs). TUs também podem ser divididas em tamanhos menores ao usar uma estrutura de quadtree de região. Cada unidade tem um sinalizador de divisão, Um bloco que tem um sinalizador de divisão verdadeiro é estruturado para incluir quatro blocos divísionaís que tem uma dimensão de 1/2 de altura e largura, Um bloco que tem um sinalizador de divisão falso inclui no bloco divisional e contém, no lugar, 30 dados reais no bloco. Em outras palavras, apenas TUs não divididos contém dados de coeficiente em blocos de imagem, Um LCTB (bloco de treliça) inclui uma pluralidade de blocos estruturados hierarquicamente de tamanhos de transformada ortogonal diferentes. Dividir ou não um bloco pode ser determinado por vários métodos. Um dos métodos de determinação é discutido no Pedido de Patente Japonês aberto â inspeção pública ne 200535 191706, que inclui o uso de multiplicadores de Lagrange para calcular os custos do bloco e selecionar um método de divisão de bloco de custo inferior.
Suponha que um método de codificação de imagem inclua a codificação de uma
3/34 imagem em unidades de blocos de trelíça nos quais a Imagem é dividida em um padrão de treiiça. Se os blocos de trelíça forem grandes em tamanho e o controle de qualidade de imagem for realizado em unidades de blocos de treiiça, os limites entre os blocos de qualidades de imagem diferentes podem ser tornar perceptíveis.
Parâmetros de qualidade de imagem são codificados e transmitidos independentemente de se o parâmetro de qualidade de imagem mudar. Se os blocos de treiiça forem subdivididos em unidades menores para o controle de qualidade de imagem, há um problema de sobrecarga causado pelo código de parâmetro de qualidade de imagem.
Sumário da Invenção
A presente invenção é direcionada a um aparelho de codificação de imagem que permite o controle de qualidade de imagem em unidades de blocos apropriados e pode produzir limites de bloco menores para gerar uma imagem em que os limites são menos perceptíveis.
De acordo com um aspecto da presente invenção, um aparelho de codificação de 16 imagem ajustado para dividir uma imagem em blocos divisionais da uma pluralidade de tamanhos e realizar codificação na imagem enquanto controla a qualidade de imagem de acordo com um valor de parâmetro em unidades de blocos divisionais inclui uma unidade ajustada para obter um tamanho de bloco de um bloco-alvo a ser codificado, uma unidade ajustada para obter um tamanho de bloco mínimo usado para controlar o valor de 20 parâmetro, uma unidade ajustada para obter um estado de divisão do bloco-alvo, uma unidade ajustada para obter o valor de parâmetro, uma unidade ajustada para determinar se o bloco~alvo é dividido de acordo com o estada de divisão do bloco-alvo, uma unidade ajustada para determinar se o tamanho de bloco do bloco-alvo é maior ou igual ao tamanho de bloco mínimo, uma unidade ajustada para determinar se o tamanho de bloco do bloco25 alvo è igual ao tamanho de bloco minlmo e uma unidade ajustada para codificar o valor de parâmetro obtido.
De acordo com uma modalidade exemplificadora da presente invenção, ê possível controlar qualidade de imagem em unidades de blocos apropriados e tornar os limites de bloco menores para gerar uma imagem em que os limites são menos perceptíveis. Jà que o 30 código de parâmetro de controle de qualidade de imagem não precisa ser inserido em todos os blocos transformados ortogonalmente, a quantidade de código de parâmetro de quantização não aumentará mais do que o necessário.
Características e aspectos adicionais da presente invenção se tornarão aparentes a partir da seguinte descrição detalhada de modalidades exemplificadoras com referência aos 35 desenhos anexos.
Breve Descrição dos Desenhos
Os desenhos acompanhantes, que estão incorporados e constituem parte do
4/34 relatório descritivo, ilustram modalidades exemplifícadoras, característica e aspectos da invenção e< junto com a descrição, servem para explicar es princípios da invenção.
A Figura 1 é um fluxograma que ilustram um método de codificação de um parâmetro de qualidade de imagem de acordo com uma primeira modalidade da presente invenção.
A Figura 2 é um fluxograma que ilustra um método de decodificação de um parâmetro de qualidade de imagem de acordo com uma segunda modalidade exempíificadora da presente invenção.
A Figura 3 é um fluxograma que Ilustra um método de codificação de um parâmetro de qualidade de imagem de acordo com uma terceira modalidade exempíificadora da 10 presente invenção.
Á qualidade de imagem de acordo com uma quarta modalidade exempíificadora da presente invenção.
A Figura 5 é um fluxograma que ilustra um método de codificação de um parâmetro de qualidade de imagem de acordo com uma quinte modalidade exempíificadora da 15 presente invenção.
A Figura 6 é um fluxograma que ilustra um método para decodificar um parâmetro de qualidade de imagem de acordo com uma sexta modalidade exempíificadora da presente invenção.
A Figura 7 é um diagrama que ilustra um exemplo de um bloco de treliça dividido.
A Figura 8A é um diagrama que ilustra um exemplo de divisão de um bloco de treliça e um sinaiizador de divisão.
A Figura 8B é um diagrama que ilustra um exemplo de divisão de um bloco de treliça e sinalízadores de divisão.
A Figura 8C é um diagrama que ilustra um exemplo de divisão de um bloco de treliça 25 e sinalizadores de divisão.
A Figura 8D é um diagrama que ilustra um exemplo de divisão de um bloca de treliça e sínalíaadores de divisão.
A Figura 9 é um diagrama que ilustra um exemplo de uma configuração de hardware para realizar um método de codificação e um método de decedificação, de acordo com uma 30 modalidade exempíificadora da presente invenção.
A Figura 10 é um diagrama que ilustra um exemplo da uma configuração de hardware para realizar um método de codificação de acordo com uma modalidade exempíificadora da presente invenção.
A Figura 11 è um diagrama que ilustra um exemplo da uma configuração de 35 hardware para realizar um método de decodificaçâo, de acordo com uma modalidade exempíificadora da presente invenção.
A Figura 12A é um diagrama que ilustra um exemplo de controla de qualidade de
5/34 imagem em blocos dívisionais.
A Figura 128 é um diagrama que ilustra um exemplo de controle de qualidade de imagem em blocos divisionais,
A Figura 12C ê um diagrama que ilustra um exemplo de controle de qualidade de 5 imagem em blocos divisionais.
A Figura 13 é um fiuxograma que ilustra um método para codificara processamento em um quadro.
A Figura 14 é um fiuxograma que ilustra um método para decodificar o processamento em um quadro.
A Fígura 15 é um diagrama que ilustra a estrutura de dados de um quadro codificado.
A Figura 16 é um diagrama que ilustra a estrutura de dados de dados codificados em um bloco de treliça.
A Figura 17 é um fiuxograma que ilustra detalhes de um método de codificação de 15 blocas divisionais.
A Figura 18 é um fiuxograma que ilustra detalhes de um método de decodífícação de blocas divisionais.
A Figura 19 é um fiuxograma que ilustra um método de cálculo de um parâmetro de qualidade de imagem de acordo com a primeira modalidade exemplificadora.
A Figura 20 é um diagrama que ilustra blocos divisíonais para ser acompanhado pelos parâmetros de quantização.
A Figura 21A é um diagrama que ilustra uma relação dentre um perfil, um nível e um tamanha de bloco mínimo de aantroie de qualidade de imagem.
A Figura 21B é um diagrama que ilustra uma relação dentre um perfil, um nível e um 25 tamanha de bloco mínimo de controle de qualidade de imagem.
A Figura 22 é um fiuxograma que ilustra um procedimento para o cálculo e o tamanha de bloco mínimo de controle de qualidade de imagem.
A Figura 23A e um diagrama que ilustra uma estrutura de dados codificados de uma sequência.
A Figura 238 é um diagrama que ilustra uma estrutura de dadas codificados de uma sequência.
A Figura 24 é um fiuxograma que ilustra um método de codificação de imagem, de acordo com uma sétima modalidade exemplificadora da presente invenção.
A Figura 25 é um fiuxograma que ilustra um método de decodífícação de imagem, de 35 acordo com uma oitava modalidade exemplificadora da presente invenção.
Descrição das modalidades
Várias modalidades exempiificadoras. características e aspectos da invenção serão
6/34 descritos cam detalhes abaixa com referência aos desenhos.
Um método para codificar blocas divisionais, de acordo cam uma primeira modalidade exemplíficadora da presente invenção, serà descrito com referência às Figuras 1,9, 13,17 e 19.
A Figura 9 ilustra uma configuração para executar um programa de codificação que inclui o método de codificação de acordo com a presente modalidade exemplificadcra. O programa de codificação é gravado em um dispositivo de disco rígido (daqui em diante, abreviado como HDD) 903. O programa de codificação é carregado em uma mamária de acesso aleatório (RAM) 902 mediante a ativação. Uma unidade de processamento central 10 (CPU) 901 realiza as etapas a serem descritas abaixo para realizar o processamento de codificação de imagem. Na presente modalidade exemplificadcra, dadas de imagem de entrada são armazenados em e lidos a partir do HDD 903. Dados de salda são gravados na HDD 903.
Uma operação de codificação da configuração anterior será descrita. A Figura 13 é 15 um fiuxograma que ilustra um procedimento para codificar todo um quadro. A presente modalidade exemplificadcra lida com um caso em que telas são. cada uma, divididas e um padrão de treíiça em blocos de treliça de 64 x 64 pixels e sequencialmente processadas em unidades de blocos de treíiça. Blocos de treíiça em uma tela são processados em uma ordem de leitura de varredura. Deve-se notar que o tamanho do bloco de treliça não se 20 limita a 64.
Na etapa S1301, a CPU 901 configura um tamanho de bloco minima de controle de qualidade de imagem. Na etapa 81302, a CPU 901 codifica α tamanho de bloca mínimo de controle de qualidade de imagem. Na etapa 81303, a CPU 901 codifica informações de cabeçalho de quadro. Na etapa 81304, a CPU 901 configura um primeira bloco de treliça no 25 canto esquerdo superior da tela como um bloco de treliça-alvo. Na etapa S1305, a CPU 901 realiza o processamento de previsão no bloco de treliça-alvo para gerar dados residuais. Na etapa S1306, a CPU 901 realiza um procedimento para codificar dados residuais no bloco de treliça-alvo. Na etapa S1307, a CPU 901 determina se todos os blocos de treliça no quadro sãa processados. Na etapa S1308, a CPU 901 configura o próximo bloco de treíiça 30 como um bloca de treliça-alvo.
procedimento das etapas será descrito abaixo. Na etapa S1301, a CPU 901 configura um parâmetro chamada de tamanho de bíaca mínimo de controle de qualidade de imagem. A presente modalidade exemplificadcra serà descrita com base na presunção de que a qualidade de imagem é controlada par um parâmetro de quantização que é usado 35 para quantízar coeficientes de transformada ortogonal. O tamanho de bloco mínimo de contrate de qualidade de imagem é 16 x 16 pixels, de modo que as informações de tamanho de bloco mínimo de controle de qualidade de imagem tenha um valor de 16. Entretanto, o
7/34 valor não ê limitado a 16. O desenvolvedor do programa pode embutir um valor fixado no programa. O usuário pode especificar um valor através de uma interface de usuário do programa. O programa em si pode calcular e configurar um valor ótimo. O programa pode calcular valores átimos dependendo das imagens de entrada. Por exemplo, se uma imagem 5 de entrada for maior que 640 x 480 pixels, o programa pode configurar o tamanho da bloco mínimo de controle de qualidade de imagem para um valor tão alto quando 16. Se a resolução for menor ou igual a 640 x 480 pixels, o programa pode configurar o tamanho de bloco mínimo de controle de qualidade de imagem para um valor tão baixo quanto 8.
Na etapa S1302, a CPU 901 codifica o tamanho de bloco mínimo de controle de 10 qualidade de imagem configurado na etapa 81301 para gerar código de tamanho de bloco mínimo de controle de qualidade de imagem. Por exemplo, a CPU 901 poda fornecer um índice que expressa informações de tamanho de bloco mínimo de controle de qualidade de imagem de 64 como ”0, e, similarmente, 32. 18 e 8 como 1*\ ”2”, e ”3< respectivamente. Então, uma CPU 901 pode gerar um código de comprimento fixo que representa o indice.
Na etapa 81303, a CPU 901 gera e codifica informações de cabeçalho de quadro. A
CPU 901 inclui o código de tamanho de bloco mínimo de controle de qualidade de Imagem gerado na etapa 81392 como parte das informações de cabeçalho de quadro. Note que, embora a presente modalidade exemplificadora lide com o oaso em que o oodigo de tamanho de bloco mínimo de controle de qualidade de imagem estâ incluído em um cabeçalho de quadro, isso não é restritivo. Q código de tamanho de bloco mínimo de controla de qualidade de imagem pude ser incluído em uma sequência, uma imagem, uma fatia ou um bloco de nível hierárquico mais alto.
Na etapa S1304, a CPU 901 configura a bloco de trelíça no canto superior esquerdo da tela como um primeiro bloco de treliça-alvo a ser processado.
Na etapa S1305. a CPU 901 gera uma imagem prevista ao usar previsão íntraquadro e previsão de compensação de movimento e gera dados residuais a partir dos pixels do bloco de treliça-alvo. A previsão intra-quadro inclui a geração de uma imagem prevista ao se referir às proximidades do bloco de treliça-alvo. A previsão de compensação de movimento inclui a geração de uma imagem prevista ao se referir aos pixels nos outros 30 quadros. Exemplos incluem a previsão interna e a previsão de compensação de movimento que são adotadas no esquema de codificação H.264 mencionado anteríormente. A CPU 901 codifica um modo de previsão intra-quadro e/ou vetores de movimento gerados e emite o resultado para um armazenamento temporário de saída como código de informações de cabeçalho de bloco de treliça.
3õ Na etapa SI 306, a CPU 901 realiza um procedimento para codificar dados residuais em um bloco que será descrito em conjunto com a Figura 17, no bloco de treliça-alvo. A Figura 17 será descrita com detalhes abaixo.
8/34
Na etapa 81307, a CPU 901 determina se codas os blocos de treliça no quadre são processados, Sa todos os blocos de treliça foram processados (SIM na etapa SI 307). a CPU 901 termina a o processamento de codificação em todo o quadro, Se nem todos os blocos de treliça forem processados ainda (NA0 na etapa 31307), a CPU 901 realiza a 5 etapa S1308.
Na etapa S1308, a CPU 901 configura o próximo bloco de treliça em uma ordem de leitura de varredura como um bloco de treliça-alvo s volta para a etapa 81305.
A Figura 17 é um fiuxograma detalhado da etapa 31306. Na etapa S1306, a CPU 901 codifica uma pluralidade de blocos de transformada ortogonal, hierarquicamente 10 estruturados de tamanhos diferentes para gerar dados codificados que incluí código de parâmetro de controle de qualidade de imagem. Especificamente, a CPU 901 realiza divisão de bloco, uma transformada ortogonal e quantízação com base em um tamanho de bloco mínimo de controle de qualidade de imagem, dados de tamanho de bloco e dados residuais em blocos. O fiuxograma também ilustra o processamento para codificar blocas divisionais 15 para gerar o código de sínalízador de divisão de bloco, dados de coeficiente codificados e código QPJ3ELTA que concerne á atualização de um parâmetro de qualidade de imagem. A presente modalidade exempiíficádora usa uma estrutura de quadtree de região para a estruturação hierárquica. Os blocos no nível hierárquico mais alto sâo blocos de treliça de 64 x 64 pixels. Conforme o nível descende por processamento de divisão, os blocas de 32 x 20 32 pixels. 16 x 16 pixels e tão pequenos quanto 8x8 pixels podem ser processados. A estrutura de divisão de bloco à base de quadtree de região pode ser transmitida para um lado do decodifícador pelos sinaíizadores de divisão de bloco sendo embutidos em um fluxo, Na etapa S1700, a CPU 901 calcula os custos quando um bloce-alvo é dividido e quando não é. Na etapa S1701, a CPU 901 determina se divide ou não o bloco-alvo. Na 25 etapa S1702, a CPU 901 codifica um sínalízador de divisão de bloco configurado como falso e emite o resultante. Na etapa SI 703, a CPU 901 realiza um procedimento para calcular um parâmetro de qualidade de Imagem. Na etapa S1704. a CPU 901 realiza uma transformada ortogonal, quantização e codificação de comprimento variável Na etapa S1705, a CPU 901 realiza um procedimento para codificar o parâmetro de qualidade de imagem. Na etapa 30 S170S, a CPU 901 classifica os dados codificados e emite o resultado para um armazenamento temporário de saída. Na etapa S1707, a CPU 901 codifica um bloco sínalízador de divisão configurado como verdadeira e emite o resultado. Na etapa S1708, a CPU 901 realiza o procedimento para calcular um parâmetro de qualidade de imagem. Na etapa S1709, a CPU 901 realiza o procedimento para codificar o parâmetro de qualidade de 35 imagem. Na etapa S1710, a CPU 901 processa os blocos divisionais incluídos.
Q procedimento das etapas será descrito abaixo. Na etapa S1700, a CPU 901 calcula os custes quando o bloco é dividido e quando não é. Os custos podem ser
9/34 calculados ao usar multiplicadores de Lagrange mencionados acima, assim como características da imagem, estatísticas e comprimentos de código previstos.
Na etapa S1701, a CPU 901 compara os custos com e sem divisão, calculados na atapa S1700. Se o custo cem divisão de bloco for inferior ao custo sem divisão de bloco S (SIM na etapa 31701), a CPU 901 determina que a comparação é verdadeira. Se não (NÃO na etapa S1701), a CPU 901 determina que a comparação é falsa. Se o resultado da determinação na etapa S1701 for falso (NÃO na etapa S1701), a CPU 901 realiza as etapas S1702 a S1706. Se o resultado de determinação na etapa S1701 for verdadeiro (SIM na etapa 31701), a CPU 901 realiza as etapas 31707 a 31719.
A descrição serâ íniciaímente dada do caso em que o custo é inferior sem divisão de bloco. Na etapa 31702, a CPU 901 codifica um bloco sinalizador de divisão configurado como falso. A CPU 901 tipicamente designa e codifica, embora sem limitações, a um valor de um bit de 0.
Na etapa 31703. a CPU 901 realiza um procedimento de cálculo de parâmetro de 15 qualidade de imagem ilustrado na Figura 19 para calcular um parâmetro de qualidade de imagem. A Figura 19 será descrita com detalhes abaixo.
Na etapa SI 704, a CPU 901 realiza uma transformada ortogonal, quantização, e codificação de comprimento variável em dados residuais para gerar dados de coeficiente codificados. A transformada ortogonal é implantada por uma transformada de oosseno 20 discreta (DCT). A quantização ê realizada as usar o parâmetro de qualidade de imagem calculado na etapa S1703. A CPU 901 realiza a quantizaç-ão ao usar c mesmo valor de parâmetro de qualidade de imagem como aquele usado para a quantização anterior se nenhum novo parâmetro de qualidade de imagem for calculado pelo procedimento de cálculo de parâmetro de qualidade de Imagem ilustrado na Figura 19 a ser descrito abaixo. 25 Para a codificação de comprimento variável, a CPU 901 pode usar a codificação de Huffman e codificação aritmética. Tais técnicas de codificação podem ser implantadas com o uso de métodos similares àqueles de H.264 mencionado previamenie.
Na etapa S1705, a CPU 901 realiza o procedimento de codificação de parâmetro de qualidade de imagem. O procedimento de codificação de parâmetro de qualidade de 30 imagem será descrito com detalhes abaixo com referência à Figura 1.
Na etapa 31706, a CPU 901 classifica o código de sinalizador de divisão de bloco, o código QP_DFLTA e os dados de coeficiente codificados e emite o resultado para um armazenamento temporário de saída nessa ardem. Se não houver dados codificados para se emitir, a CPU 901 apenas classifica e emite dados codificados existentes. A Figura 16 36 ilustra um exemplo da ordem de codificação.
Agora será dada uma descrição do caso em que o custo é inferior com a divisão de bloco. Na etapa S1707, a CPU 901 codifica um bloco sinalizador de divisão configurado
10/34 como verdadeiro. A CPU 901 tipicamente designe e codifica, embora sem limitações, um valor de um bit de 1.
Na etapa S17O8, a CPU 901 realiza a procedimento de cálculo de parâmetro de qualidade de imagem ilustrado na Figura 19 a ser descrito abaixo, calculando, assim, um 5 parâmetro de qualidade de imagem.
Na etapa SI 709, a CPU 901 realiza o procedimento de codificação de parâmetro de qualidade de imagem as na etapa S1705. O procedimento de codificação de parâmetro de qualidade de imagem será descrito com detalhes abaixo com referência à Figura 1.
Na etapa S1710, a CPU 901 realiza de modo recursive o presente procedimento em 10 iodos os blocos divlsionais incluídos, isto é, quatro blocos divlsionais (superior esquerdo, superior direito, inferior esquerdo e inferior direito) que estão incluídos no nível hierarquicamente subsequente. Os blocos divlsionais têm, oada um, um tamanho 1/2 daquele do bloco-alvo originai ambos em altura e em largura. O tamanho do bloco^alvo diminui divisão após divisão, O processamento recursive pode ser realizado até um tamanho 15 de bloco tão pequeno quanto 8x8 pixels. Por tal processamento recursive, um bloco de treliça é sucessivamente dividido em uma estrutura de quadtree de região. Por exemplo, suponha que um bloco de treliça seja dividido conforme ilustrado na Figura 7. Um sinalizador de divisão para indicar a presença cu ausência de divisão de bloco será denotado por 1 quando um bloco correspondente for dividido, e ü quando não for. Os 20 sinalizadores de divisão nos respectivos blocos divlsionais são então expressos conforme ilustrado nas Figuras 8A, 8B, 8C e 8D. As Figuras 8A, 88. 8C e 8D ilustram os níveis a os blocos de 64 x 64 pixels, 32 x 32 pixels, 16 x 16 pixels e 8 x 8 pixels, respectivamente. Qs números indicam sinalizadores de divisão.indica que nenhum sinalizador ê necessário. Os números entre parênteses indicam a ordem estrutural. Na presente modalidade 25 exemplifioadora, a ordem estrutural se refere á ordem de superior esquerdo, superior direito, inferior esquerdo e inferior direito em termos de blocos. Em termos de níveis, a ordem estrutural se refere â ordem dianteira de varredura da estrutura de quadtree de região. As configurações do código de sinalizador de divisão, còdlgo QP DELTA e dados de coeficiente codificados são armazenados na ordem estrutural Nenhum sinalizador de 30 divisão é configurado nos blocos de 8 x 8 pixels jâ que tais blocos não necessitarão ser adicionalmente divididos. Um blooo que tem um sinalizador de divisão de 1 não contêm nenhum dado de coeficiente em si jà que tal bloco é subdividido em blocos divlsionais de tamanhos menores que contêm dados de coeficiente. Conforme ilustrado na Figura 16 a ser descrita abaixo, um fluxo tem uma estrutura de dados de mudo que as partes de 35 informações codificadas nos respectivos blocos divlsionais sejam dispostas na ordem estrutural. Uma parte de informações codificadas em cada bloco divisional inclui um conjunto de código de sinalizador de divisão, código QP J3ELTA, e/ou dados de coeficiente
11/34 no biaco divisional
A Figura 1 é um fluxograma detalhada da procedimento de codificação de parâmetro de qualidade de imagem realizado nas etapas S170S e S1709. Na etapa S191, a CPU 901 obtêm um tamanho da bloco-alvo. Na etapa SI 02, a CPU 901 obtém um tamanha de bloco 5 mínimo de controle de qualidade de imagem, Na etapa S103, a CPU 901 obtêm α estado de divisão do bloco, Na etapa S104, a GPU 901 determina se o bloco-alvo è ou não dividida. Na etapa S105, a CPU 901 determina se o tamanho do bloco-alvo é maior ou igual ao tamanho de bloco mínimo de controle de qualidade de imagem. Na etapa S106, a CPU 901 determina se o tamanho do bloco-alvo è igual ao tamanha de blooo mínimo de controle de 10 qualidade de imagem. Na etapa S107, a CPU 901 obtém um parâmetro de qualidade de imagem. Na etapa SI 08, a CPU 901 codifica o parâmetro de qualidade de imagem,
O procedimento das etapas será descnta abaixa. Na etapa S101, a CPU 901 obtém um tamanha do bloco-alvo. Imediatamente após o presente procedimento ser chamado de procedimento da Figura 17, o bloco-alvo a ser processado ê um blooo de treliça em si, O 15 valor do tamanho da bloca-alvo é, portanto, 64. Como α nível da estrutura de quadtree de região descende subsequentemente ás chamadas racursívas, α valor de tamanho muda para 32,16 e 8.
Na etapa S102, a CPU 901 obtém um tamanha de bloco mínimo de cantraíe de qualidade de imagem que ê configurada de fora. Na presente modalidade exemplificadora, α 20 valor do tamanho de bloca mínima de controle de qualidade de imagem é 16. Se o blocoalvo a ser codificado é ou nâu dividida foi determinado nas etapas S1700 e S1701 da Figura 17. Na etapa 8103, a CPU 901 obtém informações de estada de divisão que indicam a resultado de determinação da divisão.
Na etapa S104, a CPU 901 se refere ao estada da divisão do bloco-alvo obtido e 25 determina se o bloco-alvo está dividida. Se o bloco-alvo estiver dividido (SIM na etapa SI 04), a CPU 901 realiza a etapa S106. Se o bloco-alvo não estiver dividido (NÃO na etapa Si 04), a CPU 901 realiza a etapa S105.
Na etapa SI 05, a CPU 901 determina se o tamanha da bloco-alvo é maior au igual ao tamanho de bloco mínimo de controle de qualidade de imagem, Se o tamanha do bloco30 alvo far determinado para ser maior ou igual (SIM na etapa S105), a CPU 901 realiza a etapa S107 e a etapa subsequente. Se não (NÃO na etapa S105), a CPU 901 termina o parâmetro de qualidade de imagem processamento de codificação.
Na etapa S106, a CPU 901 determina se α tamanha do bloco-alvo é igual ao tamanho de bloca mínimo de controle de qualidade de imagem. Se α tamanho do bloco-alvo 35 far determinado como sendo igual ao tamanho de bloca mínimo de contrate de qualidade de imagem (SIM na etapa S106), a GPU 901 realiza as etapas S107 e S108. Se não (NÃO na etapa S108), a CPU 901 termina α parâmetro de qualidade de imagem processamento de
12'34 codificação.
Na etapa S107. a CPU 901 obtém um parâmetro de qualidade de imagem. O parâmetro de qualidade de imagem é aquele determinado na etapa S1703 ou SI 708 da Figura 17. Na etapa S108. a GPU 901 codifica o parâmetro de qualidade de imagem. Na 5 presente modalidade exemplificadora. a CPU 901 determina um valor de diferença entre o parâmetro de qualidade de imagem usado para codificar no bloco anterior e o parâmetro de qualidade de imagem obtida na etapa S107 como um valor QPJDELTA. A CPU 901 codifica o valor QPJ3ELTA determinado por codificação de Golomb em código QPJ3ELTA, que é o còdígo de parâmetro de qualidade de imagem. Na presente modalidade exemplifioadora, 10 QP_DELTA é codificada par codificação de Golomb. Entretanto, isso não é restritivo. QPJ9ELTA pode ser codificado por codificação aritmética ou outra codificação de comprimento variável. O parâmetro de qualidade de imagem é usado para calcular um próximo valor QPJOELTA.
A Figura 19 é um fluxagrama detalhado do procedimento de cálculo de parâmetro de 15 qualidade de imagem realizado nas etapas S1703 e S1708.
Na etapa S1901. a CPU 901 obtém um tamanha do blooo-alvo. Na etapa SI902, a CPU 901 obtém um tamanho de bloco mínima de controle de qualidade de imagem. Na etapa S1903, a CPU 901 obtém o estada de divisão do bloco. Na etapa S1904, a CPU 901 determina se o bloco-alvo esta dividido, Na etapa S1905, a CPU 901 determina se o 20 tamanho do bloco-alvo é maior ou igual ao tamanho de bloco mínimo de controle de qualidade de imagem, Na etapa S1906, a CPU 901 determina se o tamanha do bloco-alvo é igual ao tamanha de bloco mínimo de controle de qualidade de imagem. Na etapa S1907, a CPU 901 calcula um parâmetro de qualidade de imagem.
Q procedimento das etapas será descrito abaixo. Na etapa S1901, a CPU 901 obtém 25 um tamanho do blooo-alvo. Imediatamente apés o presente procedimento ser chamada do procedimento da Figura 17, o bloco-alvo a ser processado é um blooo de treliça em si. O valor da tamanho do btoco-alvo è, portanto. 64. Conforme o nível da estrutura de quadtree de região descende subsequentemente devido a chamadas recursivas, o valor de tamanho muda para 32,16 e 8.
Na etapa S1902, a CPU 901 obtém um tamanho de bloco mínimo de controle de qualidade de imagem que ê configurado de fora. Na presente modalidade exemplifioadora, o tamanho de bloco mínimo de controle de qualidade de imagem é 16 em valor.
Se o bloco-alvo a ser codificado está dividido foi determinado nas etapas SI 709 e SI 701 da Figura 17. Na etapa SI903, a CPU 901 obtém informações de estada de divisão 36 que indicam o resultado da determinação de divisão.
Na etapa S1904, a CPU 901 se refere ao estado da divisão do bloca-alvo obtido e determina se o bloco-alvo está dividido. Se o bloco-alvo estiver dividido (SIM na etapa
13/34
S1904), a CPU 901 realiza a etapa S1906. Se a biocc-alvo não estiver dividido (NÃO na etapa SI 904), a CPU 901 realiza a etapa SO.
Na etapa S1905, a CPU 901 determina se o tamanha do blaca-alvo è maior ou igual aa tamanho de bloco mínimo de controle de qualidade de imagem. Se α tamanho do bloco5 alvo far determinado como maior ou igual (SIM na etapa SI 005). a CPU 901 realiza a etapa S19Q7.. Se não (NÂO na etapa SI 906), a CPU 901 termina o processamento de cálculo de parâmetro de qualidade de imagem.
Na etapa SI 906, a CPU 901 determina se o tamanho do bloco-alvo é igual ao tamanho de bloco minima de controle de qualidade de imagem. Se o tamanho do bloco-alvo 10 for determinado coma igual ao tamanha de blaaa mínima de aantrale de qualidade de imagem (SIM na etapa S19GS), a CPU 901 realiza a etapa SI907. Se nãa (NÃO na etapa S1906), a CPU 901 termina o processamento de cálculo de parâmetro de qualidade de imagem.
Na etapa S1907, a CPU 901 realiza o processamento de controle de taxa para 15 calcular um parâmetro de qualidade de imagem para codificar o bloco-alvo. Por exempla, como com TM5, a CPU 901 provê a quantidade de código do bloco-alvo e calcula um parâmetro de quantização ótimo. Se o bloco-alvo estiver dividido, todos os blocos divisionais incluídos são submetidos aa controle de taxa. Os blocos divisionais incluídos são codificados com o mesmo parâmetro de qualidade de imagem,
O método de codificação, de acorda cam a presente modalidade exemplif Isadora, é usada cama dados de salda que têm uma estrutura de dados ilustrada nas Figuras 15 e 16. Com referência à Figura 15, as informações de cabeçalho de quadro incluem o código do tamanho de bloca mínimo de controle de qualidade de imagem que é embutida na etapa S1303 da Figura 13. Todos os blocos de treliça na quadra estão sob o controle da código.
Com referência à Figura 15, um sinalizador de divisão em um bloco de treliça, ou um bloco de 64 x 64 pixels, é seguido por um sinalizador de divisão em um bloco superior esquerdo de 32 x 32 pixels na nível subsequente. Se o blaaa de 32 x 32 pixels não estiver dividido, o código de parâmetro de qualidade de imagem ou código QP_DELTA daqueie bloco segue, acompanhada pelo código de dados de coeficiente na residua das 32 x 32 pixels.. Segue um 30 sinalizador de divisão em um bloco superior direito de 32 x 32 pixels. Conforme dita antes, se um bloco de 32 x 32 pixels for dividido em blocos de 16 x 16 pixels, um sinalizador de divisão segue para indicar o estada da divisão. Se um bloco não for adioíonalmente dividido, o oódigo QPJDFLTA e a código de dados de coeficiente seguem. O tamanha de bloca mínimo de controle de qualidade de imagem é 16. Se um bloca estiver dividido em blocos 35 menores que 16x15 pixels, um sinalizador de divisão e o código de dadas de coeficiente seguem sem o código QP_DELTA adicionada aas blocos menores.
Conforme descrito acima, um tamanho do bloco-alvo é comparado ao tamanho de
14/34 bloco mínimo de controle de qualidade do imagem, e codificar ou não um valor QPJ3ELTA é controlado, dependendo do resultado da comparação. O fornecimento de tal mecanismo permite o controle de qualidade de imagem em unidades de blocos nas quais uma imagem é dividida em um padrão de treliça. O controle de qualidade de imagem pode ser realizado 6 em unidades mais finas (Figura 12C) que em um caso convencional em que o código
QP^pELTA é embutido em unidades de blocos de treliça (Figura 12A). Isso pode estreitar os limites entre os blocos de qualidades de imagem diferentes e tornar as diferenças na qualidade de imagem menos perceptíveis. Em outro caso convencional, o controle de qualidade de imagem ê realizado e o código QP_DELTA é embutido em unidades de blocos 10 de transformada ortogonal (Figura 128). Diferentemente de tal caso, a quantidade de código não aumentará mais que o necessário, porque a unidade de controle de qualidade de imagem pode ser selecionada e o código QPJÓELTA não precisa ser embutido em cada bloco de transformada ortogonal. O procedimento de cálculo de parâmetro de qualidade de imagem é realizado apenas se as mesmas condições que aquelas para inserir um 15 parâmetro de qualidade de imagem se mantiverem. Também se evita, portanto que o cálculo do parâmetro de qualidade de imagem também aumente mais que o necessário.
Na presente modalidade exemplifioadora, os blocos são definidos como blocos quadrados. Será compreendido que os blocos podem ser retangulares, como de 8 x 4 pixels. Embora a estrutura de quadtree de região seja varrida com o uso de processamento 20 recursive, estruturas em laço podem ser usadas para implantar a varredura.
Conforme ilustrado na Figura 10, o método de codificação, de acordo com a presente modalidade exemplifioadora, pode ser realizado por uma configuração que inclui hardware dedicado, como um transfon-nador ortogonal 1003, um quantlzador 1004 e um codificador de comprimento variável 1005. A CPU 1001 não realizará as etapas de transformada ortogonal, 25 quantização e codificação de comprimento variável, mas faz as unidades anteriores realizarem as respectivas partes do processamento. Em outros aspectos, o procedimento é igual àquele ilustrado na Figura 17.
A presente modalidade exemplificadora lidou com o caso em que os dados codificados são gravados no HDD 903. Entretanto, isso não é restritivo. Os dados 30 codificados podem ser gravados em um melo de gravação diferente do dispositivo de disco rígido 903. Será constatado que os dados codificados podem ser transmitidos a um circuito de comunicação através de uma interface de comunicação 905. Um dispositivo de gravação externo pode ser conectado para gravar dados codificados em um meio portátil.
A presente modalidade exemplifioadora também lidou com o caso em que as 35 aplicações de software são gravadas no dispositivo de disco rígido 903. Entretanto, isso não é restritivo. Aplicações de software podem ser gravadas em uma parte de hardware como uma memória de apenas leitura (ROM). Será apreciado que aplicações de software podem
15/34 ser gravadas em um meio portátil como um cartão de memória e um disco.
A presente modalidade exemplificadora também lidou oom o caso em que o número de vezes que a divisão a codificada para produzir o código que indica o bloco mínimo de tamanho de um controle de qualidade de imagem. Entretanto, isso não é restritivo. Já que o 5 tamanho de bloco máximo é aquele de um bloco de treiiça, o bloco mínimo de tamanho de um controle de qualidade de imagem pode ser expresso por um código de comprimento fixo de 6 bits. Um bloco mínimo de controle de qualidade de imagem não é limitado a uma configuração quadrada. Blocos mínimos de controle de qualidade de imagem para as configurações horizontal e vertical pedem ser fornecidas separadamente. Por exemplo, 10 blocos horizontais ou de união horizontal podem ser agrupados e os parâmetros de qualidade de imagem podem ser controlados em unidades de grupos de bloco. Em tal caso, os tamanhos dos blocos mínimos de controle de qualidade de imagem podem ser efetivamente configurados para as configurações horizontal e vertical separadamente,
Um método de decodificação da imagem, de acordo com uma segunda modalidade 15 exemplificadora da presente invenção, serà descrito com referência ás Figuras 2, 9,14 e 18,
A Figura 9 ilustra uma configuração para executar um programa de decodificação que inclui o método de decodificação de acordo com a presente modalidade exemplificadora, O programa de gravação é gravado no HDD 903. O programa de decodificação ê carregado na RAM 902, e uma CPU 901 realiza as etapas de um 20 procedimento a ser descrito abaixo para o processamento de decodificação. Dados codificados de entrada são lidos a partir do HDD 903. Uma imagem decodificada é emitida para um visor através de um armazenamento temporário de salda de imagem que é fornecido em uma RAM de vídeo (VRAM) 904, A CPU 901 realiza o processamento de decodificação bloco a bloco. Cada bloco é decodificado para produzir uma imagem 25 decodificada do bloco, que é copiado para uma posição apropriada em um quadro quando exibido para o armazenamento temporário de saída de imagem. Quando o processamento de decodificação em blocos, tanto quando um único quadro, é completado, um quadro de imagem é exibido para um armazenamento temporário de saída, A descrição a seguir serâ dada com a presunção de que os dados codificados de entrada são dados codificados que 30 são gerados na primeira modalidade exemplificadora gerada,
A Figura 14 ilustra o procedimento para decodificar dadas codificados de entrada. Os blocos de treiiça são decodificados em uma ordem de leitura de varredura, Na etapa S1401, a CPU 901 decodifica e obtém informações de cabeçalho de quadro. A presente modalidade exemplificadora lida com o caso em que as informações de cabeçalho de quadro incluem 35 um tamanho de bloco mínimo de controle de qualidade de imagem. Entretanto, isso não é restritivo. De acordo com um formato predeterminado, um tamanho de bloco mínimo de controle de qualidade de imagem pode ser obtido a partir de informações de cabeçalho em
16/34 uma sequência, uma imagem, uma fatia, ou um bloco de oivel hierárquico mais alto, Na etapa 81402, a CPU 901 decodifica e obtêm um tamanho de bloco minimo de controle de qualidade de imagem. Na etapa 81403, a CPU 901 faz uma configuração de modo que o resultado de decodificação dos dados codificados seja primeiramente armazenado em um δ primeiro bloco de treliça-alvo. Na etapa S1404. a CPU 901 decodifica o modo de previsão do bloco de treliça-alvo e gera uma imagem prevista, de acordo com o modo de previsão. Na etapa S1405. a CPU 901 realiza um procedimento de decodificação de bloco divisional no bloco de treliça-alvo. Na etapa SI 406, a CPU 901 adiciona dados de imagem prevista e dados residuals do bloco de treliça-alvo e exibe o resultado ao armazenamento temporário 10 de saída de imagem. Na etapa 81407, a CPU 901 determina se todos os blocos de treliça em um quadra são processados. Na etapa S1408, a CPU 901 configura o próximo bloco de treliça como um bloco de treliça-alvo.
O procedimento das etapas será descrito abaixo. Na etapa S1401. a CPU 901 obtém um parâmetro chamado de tamanho de bloco minimo de controle de qualidade de imagem a 15 partir das informações de cabeçalho em um bloco que é da ordem mais alta em termos de sequências, imagens, quadros, fatias e estrutura hierárquica.
Na etapa S1402, a CPU 901 decodifica e obtém o tamanho de bloco minimo de controle de qualidade de imagem. De acordo com a primeira modaiidade exempíificadora, a tamanho de biooo mínimo de controle de qualidade de imagem é codificado como um índice. 20 O tamanho de bloco minima de controle de qualidade de imagem é 18. Na etapa SI 403, a CPU 901 configura o bloco de treliça no canto superior esquerdo da teia como um bloco de treliça-alvo.
Na etapa SI 404, a CPU 901 decodifica dados codificados no bloco de treliça-alvo. A CPU 901, então, decodifica um modo de previsão intra-quadro e/ou vetores de movimento 25 gerados na primeira modalidade exempíificadora. Com codificação interna, a CPU 901 se refere a pixels decodificados adjacentes e gera dados de imagem prevista com base no moda de previsão intra-quadro decodificado. Com codificação interna, a CPU 901 realiza a compensação de movimento para gerar dadas de imagem prevista com base nos vetores de movimenta.
Na etapa S1405, a CPU 901 realiza um procedimento de decodificação divisional de bloco, que será descrito abaixo em conjunto com a Figura 18, no bloco de treliça. Jà que a decodificação dos blocos divisionais é estruturada hierarquicamente, a CPU 901 decodifica sinaiizadores de divisão em blocos e determina os estados das blocos divisionais enquanto realiza a decodificação. A CPU 901, então, gera Parâmetros de qualidade de imagem e 35 dados residuais em relação às previsões.
Na etapa S1406, a CPU 901 adiciona as dados de imagem prevista gerados na etapa 81404 e os dados residuais gerados na etapa S1405 para gerar uma imagem
17/34 decodificada do bloco de treliça-alvo. A CPU 901 exibe a imagem decodificada para o armazenamento temporária de saída da imagem.
Na etapa 81407, a CPU 901 determina se todos os blocos de treliça no quadro são processados para a decodificação. Por exemplo, a CPU 901 canta o número de blocos de δ treliça decodificados. Se não todos os blocos de treliça são processados para a decodificação (NÂO na etapa SI 407), a CPU 901 prossegue para a etapa 81408, Se todos os blocos de treliça forem decodificados (SIM na etapa S1407), a CPU 901 termina o processamento de decodificação no quadro.
Na etapa 81408, a CPU 901 configura o resultado da decodificação que vem a 10 seguir em uma ordem de leitura de varredura como o próximo bloco de treliça-alvo.
A Figura 18 ê um fiuxograma detalhada da etapa $1405, que ilustra um procedimento para a decodíficação de uma pluralidade de blocos de transformada ortogonai hierarquicamente estruturadas de tamanhas diferentes. Especificamente, a Figura 18 ilustra um procedimento para realizar a decodificação de comprimento variável, uma transformada 15 ortogonai inversa, e a quantização inversa em dados de coeficiente de comprimento variável, codificadas com base no código de sinalizador de divisão de bloco e código OPJ9ELTA, para gerar dados residuais. A presente modalidade exemplíficadora usa uma estrutura de quadtree de região para a estruturação hierárquica. Um bloco no nível mais alto (primeiro bloco-alvo a ser processado) é um bloco de treliça de 64 x 64 pixeís,
Na etapa 81801, a GPU 901 decodifica um bloco sinalizador de divisão no blocoalvo, Na etapa 81802, a CPU 901 realiza um procedimento de decodificação de parâmetro de qualidade de imagem, Na etapa S1803, a CPU 901 determina se o blooo-alvo a ser decodificado é dividido. Na etapa 81804, a CPU 901 realiza decodificação de comprimento variável, quantização inversa e uma transformada ortogonai inversa. Na etapa S1805, a 25 CPU 901 realiza de modo recursive processamento de decodíficação em blocos divisionais incluídos.
O procedimento das etapas será descrito abaixo. Na etapa 81801, a CPU 901 decodifica um bloco sinalizador de divisão como aquele ilustrado na Figura 18 para obter informações em relação a se o bloco-alvo é subdividido. A decodificação é realizada de 30 acordo com uma estrutura hierárquica de quadtree. A CPU 901 pode, portanto, obter o estado de divisão dos blocos,
Na etapa 81802, a CPU 901 realiza um procedimento de decodíficação de parâmetro de qualidade de imagem a ser descrito abaixo em conjunto com a Figura 2. A CPU 901 decodifica, por melo disso, um parâmetro de qualidade de imagem que é usado na 35 quantização inversa para a decodificação do bloco-alvo.
Na etapa S1803, a CPU 901 refere-se ao sinalizador de divisão de bloco decodificado para determinar se o bloco-alvo é dividido. Se o bloco-alvo é determinado para
18/34 não ser dividido (NAO na etapa 81803), uma CPU 901 realiza a etapa S1804. Se for determinado que o bloco-alvo seja dividida (SIM na etapa $1803), a CPU 901 realiza a etapa S1805.
Na etapa S1804, a CPU 901 realiza decodificaçâo de comprimento variável, 5 quantização inversa e uma transformada ortcgonal inversa nas dados de coeficiente codificados do bloco-alvo, gerando, assim, dados residuais. Para a decodificaçâo de comprimento variável, a CPU 901 realiza decodificaçâo de acordo com α esquema de codificação usado na primeira modalidade exemplifiaadera. A CPU 901 obtém assim dados de coeficiente de quantização incluídas no bloca. Para a quantização inversa, a CPU 901 10 usa o parâmetro de qualidade de imagem decodificada na etapa SI802. Se nenhum parâmetro de qualidade de imagem novo for decodificado em S1802, a CPU 901 realiza quantização inversa ao simplesmente usar α parâmetro de qualidade de imagem previamente decodificado. A CPU 901 realiza ame transformada ortogonal inversa nos dados de coeficiente resultantes da quantização inversa, gerando, assim, dados residuais.
Na etapa 81805, a CPU 901 realiza de modo recursive o processamento nas etapas S1801 a 81805 contanto que um sínalizador de divisão de bloca decodificado indique a presença de um nível hierarquicamente subsequente. A CPU 901 restaura, portanto, dados residuais até que o tamanho divisional de bloco mínima seja alcançado.
Agora, a etapa 81802 destinada para a decodifícaçãa de um parâmetro de qualidade 20 de imagem serâ descrita com detalhes com referência ã Figura 2.
A Figura 2 ilustra um procedimento par aa decodificaçâo de um parâmetro de qualidade de imagem de uma pluralidade de blocos de transformada ortogonal, hierarquicamente estruturados de tamanhos diferentes. Na etapa 8201, a CPU 901 obtém um tamanho do bloco-alvo. Na etapa 8202, a CPU 901 obtem um tamanho de bloco mínimo 25 de controle de qualidade de imagem. Na etapa S203, a CPU 901 obtém o estada de divisão do bloco. Na etapa S204, a CPU 901 determina se o bloco-alvo está dividido. Na etapa 8205, a CPU 901 determina se o tamanho do bloco-alvo e maior ou igual ao tamanho de bloca minima de controle de qualidade de imagem. Na etapa 8206, a CPU 901 determina se a tamanha do bloco-alvo é igual ao tamanho de bloco mínimo de controle de qualidade de 30 imagem. Na etapa S207, a CPU 901 decodifica um parâmetro de qualidade de imagem.
O procedimento das etapas será descrita abaixa. Na etapa S201, a CPU 901 obtém um tamanho do bloco-alvo. Imediatamente após α presente procedimento ser chamado pelo procedimento da Figura 18, o bloco-alvo a ser processado a um bloco de trellça em si. O valor do tamanho do bloco-alvo é, portanto, 84. Já que sínalízadores de divisão são 35 decodificados subsequentemente, o valor de tamanho muda para 32, 16 e 8. em conformidade.
Na etapa 8202, a CPU 901 obtém um tamanho de bloco mínimo de controle de
19/34 qualidade de imagem. Na presente modalidade exemplifioadora, a CPU 901 obtém o tamanho de bloco mínimo de controle de qualidade de imagem decodificado na etapa SI402 da Figura 14. Na etapa 5203, a CPU 901 obtem o estado da divisão do bloco, Na presente modalidade exemplificadora, a CPU 901 obtém o sinalizador de divisão de bloco 5 decodificada na etapa S1301 da Figura 18.
Na etapa 5204, a CPU 901 determina o valor do sinalizado?' de divisão de bloco.
Com o uso da mesma designação de código que aquela descrita na primeira modalidade exemplificadora, um sinalizador de divisão de bloco que tem um valor de 0“ indica que o bloco não está dividido. Um sinalizador de divisão de bloco que tem um valor de “1 indica 10 que o bloco está dividido. Se o valor do sinalízador de divisão de bloco for ’OM (NÃO na etapa 5204), a CPU 901 realiza a etapa S205. Se o valor for Γ (SIM na etapa 5204), a CPU 901 realiza a etapa S206.
Na etapa S205, a CPU 901 determina se o tamanho do bloco-aivo é maior ou igual ao tamanha de bloco mínimo de controle de qualidade de imagem. Se o tamanho do bloco15 alvo for maior au igual ao tamanha de bloco minima de controle de qualidade de imagem (SIM na etapa S205), a CPU 901 realiza a etapa 5207, Se não (NÂO na etapa 8205), a CPU 901 termina o processamento.
Na etapa S206, a CPU 901 determina se o tamanho do bloco-alvo é igual ao tamanho de bloco mínimo de controle de qualidade de Imagem. Se o tamanho do bloco-alvo 20 far igual ao tamanho de bloco mínimo de controle de qualidade de imagem (SIM na etapa S206), a CPU 901 realiza a etapa S207. Se não (NÃO na etapa S206), a CPU 901 termina o processamento.
Na etapa S207, a CPU 901 decodifica código de parâmetro de qualidade de imagem.
Na presente modalidade exemplificadora, a CPU 901 decodifica o código QP„DELTA em 25 um valor QPmDELTA por decodífícação de Golomb. Na presente modalidade exemplificadora, QP_DELTA é decodificado por decodífícação de Golomb. Entretanto, isso não è restritivo. QPJ3ELTA pode ser decodificado por decodífícação aritmética ou outra decodífícação de comprimento variável, dependendo do formato de dados predeterminado. A CPU 901 acrescenta, então, o valor QPJDELTA ao parâmetro de qualidade de imagem 30 que é usado para codificar o bloco anterior, gerando, assim, um parân?etro de qualidade de imagem,
Na presente modalidade exemplificadora, decodificar ou não um parâmetro de qualidade de imagem é controlado dependendo da mesma condição que aquela para comparar o tamanho do bloco-alvo no qual o parâmetro de qualidade de imagem é 35 codificado e o tamanho de bloco mínimo de controle de qualidade de imagem, Isso permite a decodificação de um fluxo que é gerado pelo método de codificação descrito na primeira modalidade exemplificadora,
20/34
Conforme ilustrado na Figura 11, o método de decodificação, de acordo com a presente modalidade exemplificadora, pode ser realizado por uma configuração que inclui hardware dedicado, como um transformador ortogonal inverso 1103, um quanteador inverso 1104 e um decodificador de comprimento variável 1105, em vez de a configuração ilustrada 5 na Figura 9. A CPU 1101 não realizará a transformada ortogonal inversa, quantização inversa e a etapa decodificação de comprimento variável, mas as unidades precedentes realizam as respectivas partes do processamento, Em outro aspecto, o procedimento ê o mesmo que aquele ilustrado na Figura 18.
A presente modalidade exemplificadora lidou com o caso em que os dados 10 codificados são gravados no dispositivo de disco rígido 903. Entretanto, isso não é restritivo. Dadas codificados podem ser recebidos a partir de um circuito de comunicação através de uma interface de comunicação 1005. Um dispositivo de gravação externo pude ser conectado aos dados codificados de entrada a partir de um meio portátil.
A presente modalidade exemplificadora também lidou com o caso em que as 15 aplicações de software são gravadas na dispositivo de disco rígido 903. Entretanto, isso não e restritivo. Aplicações de software podem ser gravadas em uma parte da hardware como memória de apenas leitura (ROM). Será constatado que aplicações de software podem ser gravadas em um melo portátil como cartão de memória e um discs.
Um método de codificação de um parâmetro de qualidade de imagem, de aoordo 20 com uma terceira modalidade da presente invenção, será descrito com referência à Rgura
3. A não ser que especificado de outra forma especificado, a configuração para realizar o método de codificação e a operação das etapas é igual àquela da primeira modalidade exemplificadora, Na presente modalidade exemplificadora. um bloca que inclui um blocoalvo e tem o mesmo tamanho que um tamanho de bloco mínimo de controle de qualidade de 25 imagem será definido como um bloco mínimo de controle de qualidade de imagem.
Informações que indicam se um parâmetro de qualidade de imagem é codificado em um bloco mínimo de controle de qualidade de imagem serão definidas como informações de estado de codificação de parâmetro de qualidade de imagem. As informações de estado de codificação de parâmetro de qualidade de imagem são equivalentes às informações que 30 indicam se um parâmetro de qualidade de imagem do primeiro bloco divisional no bloco mínimo de controle de qualidade de imagem está codificado.
A Figura 3 ilustra um procedimento para codificar um parâmetro de qualidade de imagem. A Figura 3 é um fluxograma detalhado do procedimento da codificação de parâmetro de qualidade de imagem a ser realizado nas etapas SI 705 e S1709 da Figura 17. 35 Esse procedimento é realizado no lugar do procedimento de codificação de parâmetro de qualidade de imagem ilustrada na Figura 1. Na etapa S301, a CPU 901 obtém informações de estado de codificação de parâmetro de qualidade de imagem. Na etapa S302, a CPU 901
21/34 se refere às Informações de estado de codificação de parâmetro de qualidade de Imagem e determine se um parâmetro de qualidade de imagem jà foi codificado em um bloco mínimo de controle de qualidade de imagem.
O procedimento das etapas será descrito abaixe. Na etapa S104, como a primeira modalidade exemplificadara, a CPU 901 se refere ao estado de divísâa do bloco-alvo obtido. Isto é, se o bloco-alva foi adicionaímente dividido per um quadtree. Se o bleco-alve far determinado a ser dividida (SIM na etapa SI 04), a CPU 901 termina o processamenta diferentemente da primeira modalidade exemplificadara. Se o bloeo-alvo for determinada como nãa dividido (NÃO na etapa S104), a GPU 901 realiza a etapa S105 como na primeira modalidade exemplificadara.
Na etapa SI 05, como na pnmeira modalidade exemplificadara, a CPU 901 determina se α tamanha do bloco-alva é maior ou igual ao tamanha de bloca mínimo de contrate de qualidade de imagem. Se o tamanho do bloco-alvo far determinada coma maior au igual (SIM na etapa 3105), a CPU 901 realiza as etapas S107 e S10S como na pnmeira modalidade exemplificadara. Se não (NÃO na etapa S105), a CPU 901 realiza o processamento das etapas S301 e 3302.
Na etapa 3301, a CPU 901 obtém informações de estado de codificação de parâmetro de qualidade de imagem. Na presente modalidade exemplificadora, o tamanha de bloco mínima de controle de qualidade de imagem é 16. Se o bloco-alvo far um blaco superior esquerda de 8 x 8 pixels, ele segue que a CPU 901 obtém informações de que nenhum parâmetro de qualidade de imagem é codificado. Se o bloco-alvo for um biaco superior direito, inferior esquerdo au inferior direito de 8 x 6 pixels, um parâmetro de qualidade de imagem já foi codificado em um biaca superior esquerdo de 6 x 8 pixels. Em tal casa, uma CPU 901 obtém informações de que um parâmetro de qualidade de imagem é codificado.
Na etapa S302, a CPU 901 se refere às informações de estado de codificação de parâmetro de qualidade de imagem e determina se um parâmetro de qualidade de imagem já foi codificado na bloco mínimo de controle de qualidade de imagem. Se no parâmetro de qualidade de imagem for determinado que nãa foi codificado (NÃO na etapa S302), a CPU 901 realiza as etapas S107 e S108. Se um parâmetro de qualidade de imagem for determinado como sendo codificado (SIM na etapa 8302), a CPU 901 termina α parâmetro de qualidade de imagem processamento de codificação.
Uma diferença entre a presente modalidade exemplificadora e a primeira modalidade exemplificadora será descrita, Na primeira modalidade exemplificadora, o aôdigo QPJ9ELTA é embutido como dados que acompanham um bloco-alvo (um conjunto de blocas divisionais) se “o bloco-alva estiver dividido e a tamanha da bloco-alvo for igual ao tamanha de bloco mínimo de controle de qualidade de imagem. Na presente modalidade
22/34 exemplificadora, o código QPJDELTA é adicionado a um bloco superior esquerdo, que é o primeiro bloco em um bloco-alvo. se o bioco-aivo estiver dividido e o tamanho do bíoco-aívo for igual ao tamanho de bloco mínimo de controle de qualidade de imagem. Na presente modalidade exemplificadora, o tamanho de bloco mínimo de controle de qualidade de 5 imagem é 16. Suponha que os blocas divididos conforme ilustrado na Figura 20 constituem um fluxo. Em tal caso, o código QP ,DELTA é inserido imediatamente antes de partes de dados de coeficiente codificados de comprimento variável que correspondem aos blocos sombreados números 0. 1, 7. 5. 6, 8, 9, 13, 14 e 15. Em outras palavras, o código QPJ3ELTA acompanha blocos de 16 x 18 pixels ou maiores. Se um bloco de 16 x 16 pixels 10 ter dividido, o código QP„DELTA acompanha o bloco superior esquerdo de 8 x 8 pixels, isto é, o primeiro bloco subdividido do bloco de 16 x 16 pixels.
A presente modalidade exemplificadora pode, portanto, fornecer os mesmos efeitos que aqueles da primeira modalidade exemplificadora, enquanto os procedimentos e as estruturas de dados têm conceitos diferentes. Em outra configuração possível, nenhum 15 parâmetro de qualidade de imagem ê codificado a não ser que os coeficientes de quantização tenham um valor diferente de zero. Se um bloco superior esquerdo em um bloco-alvo não incluir nenhum coeficiente de quantização de um valor diferente de sara, um parâmetro de qualidade de imagem è fixado a um primeiro bloco divisional estruturalmente subsequente no qual um coeficiente de quanüzaçâo tem um valor diferente de zero. Na 20 etapa S301 da presente modalidade exemplificadora.. a CPU 901 calcula e obtêm informações de estado da codificação de parâmetro de qualidade de imagem a partir do tamanho e posição do bloco-alvo a ser codificado. Entretanto, isso não é restritivo.. Por exemplo, um sinalizador poda ser fornecido, o qual indica se um parâmetro de qualidade de imagem ê codificado em um tamanho de bloco mínimo de controle de qualidade de imagem, 25 O sinalizador è reinlcializado cada vez que o processamento de divisão de um bloco mínimo de controle de qualidade de imagem è realizado e configurado cada vez que um parâmetro de qualidade de imagem é codificado. Para obter informações da estado de codificação de parâmetro de qualidade de imagem, a CPU 901 se refere ao sinalizador. Se o sinalizador for reinlciallzado, a CPU 901 obtém informações de que nenhum parâmetro de qualidade de 30 imagem é codificado. Se o sinalizador for configurado, a CPU 901 obtém informações de que um parâmetro de qualidade de imagem é codificado.
Um método de decodificação de um parâmetro de qualidade de imagem, de acorda com uma quarta modalidade exemplificadora da presente invenção, será descrito com referência à Figura 4. A não ser que especificado de outro modo, a configuração para 35 realizar o método de decodificação e a operação das etapas são iguais àqueles da segunda modalidade exemplificadora. Na presente modalidade exemplificadora, um bloca que inclui um bloco-alvo e tem o mesmo tamanho que um tamanho de bloco mínima de controle de
23/34 qualidade de imagem será definido como um bloco minímo de controle de qualidade de imagem. As informações que indicam se um parâmetro de qualidade de imagem é decodificado em um bloco mínimo de controle de qualidade de imagem serão definidas como informações de estado de parâmetro de qualidade de imagem deoodificaçâo.
δ A Figura 4 ilustra um procedimento para a decodífíoação de um parâmetro de qualidade de imagem. A Figura 4 é um fiuxograma detalhado do procedimento de decodificação de parâmetro de qualidade de imagem a ser realizado na etapa SI 802 da Figura 18. Esse procedimento é realizado no lugar do procedimento de decodifioação de parâmetro de qualidade de imagem ilustrado na Figura 2, Na etapa 3401, a CPU 901 obtém 10 informações de estado de parâmetro de qualidade de imagem decodificação. Na etapa S402, a CPU 901 se refere às informações de estado de parâmetro de qualidade de imagem decodifioação e determina se um parâmetro de qualidade de imagem já foi decodificado em um bloco mínimo de controle de qualidade de imagem.
O procedimento das etapas será descrito abaixo. Na etapa S204. a CPU 001 15 determina o valor do sínalízador de divisão de blooo. Se o valor do sínalízador de divisão de bloco for ”0, que indica que o bloco nâc está dividido (NÃO na etapa 3204), a CPU 901 realiza a etapa $205 como na segunda modalidade exempiificadora. Se o valor do sínalízador de divisão de bloco for ”1, que indica que o blooo está dividido (SIM na etapa S204) , a CPU 901 termina o processamento de decodificaçâo de parâmetro de qualidade de 20 imagem, diferentemente da segunda modalidade exempiificadora.
Na etapa S205, como na segunda modalidade exempiificadora, a CPU 901 determina se o tamanho do bloce-alvo e maior ou igual ao tamanho de bloco minima de controle de qualidade de imagem. Se o tamanho do bloco-alvo for determinado como maior ou igual (SIM na etapa S205), a CPU 901 prossegue para a etapa S207, Na etapa 8207, a 25 CPU 901 decodifica um parâmetro de qualidade de imagem como a segunda modalidade exempiificadora. Se não (NÃO na etapa S205), a CPU 901 realiza as etapas 3401 e S402.
Na etapa 8401, a CPU 901 obtém informações de estado de parâmetro de qualidade de imagem deeodificaçào. Na presente modalidade exempiificadora, o tamanho de bloco mínimo de controle de qualidade de imagem è 16. Se o bloco-alvo for um bloco superior 30 esquerdo de 8 x 8 pixels, segue que a CPU 901 obtém informações de que nenhum parâmetro de qualidade de imagem é decodificado. Se o bloco-alvo for um bloco superior direito, inferior esquerdo ou inferior direito de 8x8 pixels, um parâmetro de qualidade de imagem já foi decodificado em um bloco superior esquerdo de 8 x 8 pixels. Em tal caso, a CPU 901 obtém informações de que um parâmetro de qualidade de imagem é decodificado.
Na etapa 8402, a CPU 901 se refera às informações de estado de parâmetro de qualidade de imagem decodificaçâo e determina se um parâmetro de qualidade de imagem já foi decodificado no bloco mínimo de controle de qualidade de imagem. Se nenhum
24/34 parâmetro de qualidade de imagem foi decodificado (NÃO na etapa S402). a GPU 901 realiza a etapa S207. Se um parâmetro de qualidade de imagem foi decodificado (SIM na etapa S402), a CPU 901 termina o processamento de decodificaçâo de parâmetro de qualidade de imagem.
S Na presente modalidade exemplificadora, decodificar, de fato, ou não um parâmetro de qualidade de imagem é controlado com base na condição para comparar um tamanho do bloco-alvo no qual o parâmetro de qualidade de imagem é codificado e o tamanho de bloco mínimo de controla de qualidade de imagem, e a condição de determinação para determinar se o parâmetro de qualidade de imagem já foi decodificado no bloco mínimo de controle de 10 qualidade de imagem. Tal modo permite a decodlficação de um fluxo que é gerado pelo método de codificação descrito na terceira modalidade exemplificadora. O método de codificação pode empregar uma configuração de modo que nenhum parâmetro de qualidade de imagem seja codificado a não ser que coeficientes de quantização tenham um valor diferente de zero. Em tal caso, o método de decodlficação pode empregar uma configuração 15 similar. Se um bloco superior esquerdo em um bloco-alvo não incluir nenhum coeficiente de quantização de um valor diferente de zero, um parâmetro de qualidade de imagem é decodificado em um primeiro bloco divisional estruturalmente subsequente, no qual um coeficiente de quantização tem um valor diferente de zero.
Na etapa S401 da Figura 4, de acordo com presente modalidade exemplificadora, a 20 CPU 901 calcula e obtém informações de estado de parâmetro de qualidade de imagem decodlficação a partir do tamanho e posição do bloco-alvo a ser decodificado. Entretanto, isso não é restritivo. Por exemplo, um sinalizador pode ser fornecido, o qual indica se um parâmetro de qualidade de imagem é decodificado em um tamanho de bloco mínimo de controle de qualidade de imagem. O slnailzador é reinicializado cada vez que o 25 processamento de dividir um bloco mínimo de controle de qualidade de imagem é realizado e configurado cada vez que um parâmetro de qualidade de imagem é decodificado, Para obter Informações de estada de parâmetro de qualidade de imagem decodlficação, a CPU 901 se refere ao sinalizador. Se o sinalizador for reinicializado, a CPU 901 obtém informações de que nenhum parâmetro de qualidade de imagem estâ decodificado. Se o 30 sinalizador for configurado, a CPU 901 obtém informações de que um parâmetro de qualidade de imagem está decodificado.
Um procedimento para codificar dados residuais em um bloco será descrito com referência à Figura 5. Esse procedimento refere-se a um método de codificação de um parâmetro de qualidade de imagem de acordo com uma quinta modalidade exemplificadora 35 da presente invenção. A não ser que especificado de outra forma, a configuração para realizar o método de codificação e a operação das etapas são iguais àqueles da primeira modalidade exemplificadora.
2S/34
A Figura 5 ilustra um procedimento para codificar um parâmetro de qualidade de imagem e codificar dados residuais. O procedimento implanta o processamento ilustrada nas Figures'! 7 e 1. Esse procedimento é chamado a partir da etapa S1305 da Figura 13. Na etapa S501, a CPU 901 obtém um tamanho do bloco-alvo. Na etapa 8502, a CPU 901 5 obtém um tamanho de bloco mínimo de controle de qualidade de imagem. Na etapa S503, a CPU 901 calcula os custos quando o bloco-alvo é dividido e quando não é, respectivamente. Na etapa S5Ü4, a CPU 901 determina se divide ou não o bloco-alvo, Na etapa 8505, a CPU 991 exibe um sinalizador de divisão de bloco configurado oomo falso. Na etapa S506, a CPU 901 determina se ο tamanho do bloco-alvo é ou não maior ou igual ao tamanho de 10 bloco mínimo de controle de qualidade de imagem. Na etapa S507, a CPU 901 calcula um parâmetro de qualidade de imagem. Na etapa S508, a CPU 901 realiza a procedimento para codificar o parâmetro de qualidade de imagem. Na etapa S509, a CPU 901 realiza a previsão e realiza uma transformada ortogonai. quantízaçâo, e codificação de comprimento variável. Na etapa S510. a CPU 901 exibe uma configuração de sinalizador de divisão de 15 bloco como verdadeira, Na etapa S511, a CPU 901 determina se o tamanho do bloco-alvo é igual ao tamanho de bloco mínimo de controle de qualidade de imagem. Na etapa S512, a CPU 901 calcula um parâmetro de qualidade de imagem, Na etapa S513, a CPU 901 codifica o parâmetro de qualidade de imagem, Na etapa 8514, a CPU 901 processa blocos dívísionais incluídos.
O procedimento de processamento será ooncretamente descrito abaixo, Na etapa
S501, a CPU 901 obtém um tamanho do bloco-alvo. Imedíatamente apos o presente procedimento ser chamado a partir do procedimento da Figura 13, o bloco-alvo a ser processado é um blooo de trelíça em si. Na presente modalidade exemplíflcadora, o valor do tamanho do bloco-alvo é, mas sem limitações, 64. Conforme o nível da estrutura de 25 quadtree de região descende subsequentemente devido a chamadas reoursivas, o valor de tamanho muda para 32, 16 e 8. Note que o número de níveis não é limitado aos mesmos.
Na etapa 8502, a CPU 901 obtém um tamanho de bloco minima de controle de qualidade de imagem que è configurado de fora. Na presente modalidade exemplificadora, o valor do tamanha de bloco mínimo de controla de qualidade de imagem é, mas sem 30 limitações, 16.
Na etapa S503. a CPU 901 calcula os custos quando o bloco esta dividido e quando não está, respectivamente. Os custos são calculados com o uso de multiplicadores de Lagrange mencionados acima, assim como características de imagem, estatísticas e comprimentos de código previstos.
Na etapa S504, a CPU 901 compara os custos com e sem divisão, calculados na etapa S593. Se o custo com divisão de bloco é inferior ao custo sem divisão de blooo (SIM na etapa 8504), a CPU 901 realiza etapas 8510 a 8514. Se nâo (NÃO na etapa S504), a
28/34
CPU 901 realiza etapas S505 a S509.
Na etapa 3505, a CPU 901 exibe um sinalizador de divisão de bloco configurado como falso. Na etapa S506, a CPU 901 determina se o tamanho do bloco-alvo é maior ou igual ao tamanho de bloco mínimo de controle de qualidade de imagem. Se o tamanho do 5 bloco-alvo for maior ou igual (SIM na etapa S500), a CPU 901 realize etapas S507 a S509. Se não (NAO na etapa 3506), a CPU 901 realiza etapa S509 sem realizar as etapas S507 e S508.
Na etapa 3507. a CPU 901 realiza o controle de taxa no bloco-alvo para calcular um parâmetro de qualidade de imagem. Na etapa S5G8. a CPU 901 codifica o parâmetro de 10 qualidade de imagem calculado na etapa 8507. Na presente modalidade exemplificadora, a CPU 901 determina um valor de diferença entre o parâmetro de qualidade de imagem usado no bloco anterior e o parâmetro da qualidade de imagem calculado na etapa 8507 como um valor QP.DELTA. A CPU 901 codifica o valor QPmDELTA determinado por codificação de Golomb em código GP JOELTA, que é o código de parâmetro de qualidade de imagem,
Na etapa S509, a CPU 901 realiza uma transformada ortogonal quantizaçâo e codificação de comprimento variável em dados residuais para gerar dados de coeficiente codificados. A CPU 901 realiza a quantizaçâo ao usar o parâmetro de qualidade de imagem calculado na etapa 8507. Se na etapa 8506 o tamanho do bloco-alvo for determinado para ser menor que o tamanho de bloco mínimo de controle de qualidade de imagem (NÃO na 20 etapa 3506), a CPU 901 usa o mesmo parâmetro de qualidade de imagem que aquele usado para a quantizaçâo anterior.
Na etapa 3616, a CPU 901 codifica um bloco sinalizador de divisão set como verdadeiro Na etapa S511, a CPU 901 determina se o tamanho do bloco-alvo é igual ao tamanho de bloco minima de controle de qualidade de imagem. Se o tamanho do biooo-alvo 25 for igual ao tamanho de blcco mínimo de controle de qualidade de imagem (SIM na etapa S511), a CPU 901 realiza etapas S5T2 a 8514. Se não (NÃO na etapa S511), a CPU 901 realiza etapa 8514 sem realizar as etapas S512 e S513.
Na etapa S512, a CPU 901 realiza processamento de controle de taxa para calcular um parâmetro de qualidade de imagem com o qual codificar o bloco-alvo. Todos os blocos 30 divisionaís incluídos sâo submetidos ao controle de taxa. Os blocos divisionaís incluídos são codificados com o mesmo parâmetro de qualidade de imagem.
Na etapa S513, a CPU 901 realiza a mesma operação que na etapa S508 para codifioar o parâmetro de qualidade de imagem calculado na etapa S512. Na etapa 3514. a CPU 901 realiza de modo recursive o presente procedimento em quatro blocos divisienais 35 (superior esquerdo, superior direito, inferior esquerda e inferior direito) que são incluídos na nível hierarquicamente subsequente. Os blocas divisienais têm cada um, um tamanho 1/2 daquele do bloco-alvo original, tanto em altura cama em largura. O tamanha da bloca-alvo
27/34 diminui divisão apôs divisão. Tal processamento recursive pode ser realizado até um tamanho de bloco tão pequeno quando 8x8 pixels. Pelo processamenta recursive, código de sinallsador de divisão, código QPJ9ELTA e dados de coeficiente nos respectivos blocos divisional são exibidos como um fluxo em uma ordem estrutural, conforme ilustrado na 5 Rgura 16,
Conforme descrito acima, o processamento de controle de taxa e o parâmetro de qualidade de imagem processamento de codificação podem ser integrados uns aos outros. Mesmo tal configuração permite o controle de qualidade de imagem em unidades mais finas, como o método de codificação de um parâmetro de qualidade de imagem descrito na 10 terceira modalidade exemplifioadora.
Um método de decodificação de um parâmetro de qualidade de imagem, de acordo com uma sexta modalidade exemplifioadora da presente invenção, será descrito com referência à Figura 6.
A Figura 6 ilustra um procedimento para a decodificação de um parâmetro de 15 qualidade de imagem. Esse procedimento é aplicada à etapa SI405 da Figura 14. Na etapa 8601, a CPU 901 obtém o tamanho de um bloco-alvo para decodificar. Na etapa S602, a CPU 901 obtém um tamanho de bloco mmimo de controle de qualidade de imagem. Na etapa S603, a CPU 901 decodifica um bloco sínalizador de divisão. Na etapa S604, a CPU 901 determina se o bloco-alvo a ser decodificado está dividido. Na etapa S605, a CPU 901 20 determina se c tamanho do bloco-alvo é maior ou igual ao tamanho de bloco mínimo de controle de qualidade de imagem. Na etapa 8606, a CPU 901 decodifica um parâmetro de qualidade de imagem. Na etapa S607, a CPU 901 realiza decodificação de comprimento variável, quantização inversa e uma transformada ortogonal inversa. Na etapa 8608, a CPU 901 determina se o tamanho do bloco-alvo é igual ao tamanho de bloco mínimo de controle 25 de qualidade de imagem. Na etapa S609, a CPU 901 decodifica um parâmetro de qualidade de imagem. Na etapa S610, a CPU 901 chama recursivamente o presente procedimento para decodificação, alvejado para blocos divisionais incluídos.
O procedimento das etapas será descrito concretamente abaixo. Na etapa 8601, a CPU 901 obtém o tamanho de um bloco-alvo para decodificar, imediatamente após o 30 presente procedimento ser chamado a partir do procedimento da Figura 14, o bloco-alvo a ser processado é um blooo de treliça em si. Na presente modalidade exempiificadora, um bloco de treliça tem, mas sem limitações, um valor de tamanho de 64. Conforme o nível da estrutura de quadtree de região descende subsequentemente devido às chamadas recursivas, o valor de tamanho muda para 32, 16 e 8. Note que o número de níveis não se 35 limita aos mesmos.
Na etapa 8602. a CPU 901 obtém um tamanho de bloco mínimo de controle de qualidade de imagem. Na presente modalidade exempiificadora, a CPU 901 obtém o
28/34 tamanho de bloco mínimo de controle de qualidade de imagem que está embutido nas informações de cabeçalho de quadro.
Na etapa 8603, a CPU 901 obtém o estado de divisão do bloco. Na presente modalidade exemplificadora, a CPU 901 se refere ao valor da sinalizador de divisão de 5 bloco que é decodificado na etapa SI 801 da Figura 18.
Na etapa 8604, a CPU 901 determina se o valor do sinalizado?' de divisão de bloco é verdadeiro ou falso. Se falso (NÃO na etapa S804). a CPU 901 realiza etapas S605 a 8607. Se verdadeiro (SIM na etapa 8604), a CPU 901 realiza etapas S608 a $610.
Na etapa S505. a CPU 001 determina se o tamanho do bloco-alvo é maior ou igual 10 ao tamanho de bloco mínimo de controle de qualidade de imagem. Se o tamanho do bíocoalvo for maior ou igual ao tamanho de bloco mínimo de controle de qualidade de imagem (SIM na etapa S605), a CPU 901 realiza etapas S606 e S607. Se não (NÃO na etapa S605), a CPU 901 realiza a etapa S607 sem realizar a etapa S806.
Na etapa 8606, a CPU 901 decodifica código de parâmetro de qualidade de imagem. 15 Na presente modalidade exemplificadora, a CPU 901 decodifica o código QPJ9ELTA em um valor QP_DELTA por decodificação de Golomb. A CPU 901 acrescenta, então, o valor QP_DEL'TA a um parâmetro de qualidade de imagem que é usado na quantizaçào inversa anterior, gerando, assim, um parâmetro de qualidade de imagem.
Na etapa S607, a CPU 901 realiza decodificação de comprimento variável, 20 quantização inversa e uma transformada ortogonal inversa. Para a quantização inversa, a CPU 901 usa o parâmetro de qualidade de imagem decodificado na etapa S606. Se o tamanho do bloco-alvo for menor que o tamanho de bloco mínimo de controle de qualidade de imagem (NÃO na etapa S608), a CPU 901 usa o parâmetro de qualidade de imagem que è usado para quantizer inversamente o bloco-alvo anterior. Subsequentemente, a CPU 901 25 termina a decodificação do bloco-alvo.
Na etapa S608, a CPU 901 determina se o tamanho do bloco-alvo é Igual ao tamanho de bloco mínimo de controle de qualidade de imagem. Se o tamanho do bloco-alvo for igual ao tamanho de bloco mínimo de controle de qualidade de imagem (SIM na etapa S608), a CPU 901 realiza etapa 8609. Se não (NÃO na etapa S608), a CPU 901 prossegue 30 para a etapa 8610 sem realizar a etapa S609.
Na etapa 8609, a CPU 901 decodifica o código de parâmetro de qualidade de imagem como na etapa S606. Na etapa S610, a CPU 901 realiza de modo recursive o presente procedimento em quatro blocos divisionais (superior esquerdo, superior direito, inferior esquerdo e inferior direito) que estão incluídos no nível hierarquicamente 35 subsequente. Cs blocos divisionais têm, cada um, um tamanho 1/2 daquele do bloco-alvo original, ambos em altura e largura. O tamanho do bloco-alvo diminui divisão após divisão. Por tal processamento recursive, a CPU 901 decodifica o código de sinalizador de divisão,
29/34 código de QPJOELTA, e dados da coeficiente em cada bloco divisional na ordem da estrutura de quadtree de região conforme ilustrado na Figura 16.
Conforme descrito acima, o processamento recursive para a varredura da estrutura de quadtree de região e o processamento de decodificação de parâmetro de qualidade de 5 imagem podem estar integrados um ao outro. Mesmo tal configuração pode decodificar um fluxo que é codificado pelo método de codificação de acordo com a primeira modalidade exemplificadora ou a quinta modalidade exemplifioadora.
Uma sétima modalidade exemplifioadora da presente invenção lida com um método de codificação de bloco divisional. O método de codificação de bloco divisional, de acordo 10 com a presente modalidade exemplifioadora, é implantado pelo uso da configuração ilustrada na Figura 9,
Anteriormente à codificação, a CPU 901 configura um perfil e um nível. Perfis descrevem características de um fluxo a ser gerado na presente modalidade exemplifioadora, Níveis são um conjunto de parâmetros que são permissiveis, dependendo 15 do desempenho de processamento do decodificador. Jã que o desempenho de processamento depende, principalmente, do tamanho da imagem, os níveis são definidos para os respectivos tamanhos de imagem. Entretanto, as unidades de definição de nível não são limitadas a tamanhos de imagens. Por exemplo, níveis podem ser configurados de acordo com o número de blocos de treliça a serem processados porque o desempenho de 20 processamento depende do número. Na presente modalidade exemplifioadora, os tamanhos de bloco mínimos de controle de qualidade de imagem são configurados para um valor mínimo em cada nível As Figuras 21A e 218 ilustram tabelas que definem os tamanhos de bloco mínimos de controle de qualidade de imagem limitados por perfil e por nível.
A presente modalidade exemplificadora lida com um caso em que o perfil incluí um 25 perfil de linha de base que usa apenas ferramentas básicas e um perfil principal que usa outras ferramentas. Entretanto, os perfis não são limitados a isso.
A Figura 21A ilustra uma tabela que mostra os níveis e os limites de tamanhos de bloco mínimos de controle de qualidade de imagem no perfil de linha de base. A Figura 21B ilustra uma tabela que mostra níveis e os limites de tamanhos de bloco mínimos de controle 30 de qualidade de imagem no perfil principal.
Na presente modalidade exemplificadora, níveis são classificados pelo número máximo de blocos de treliça (64 x 64 pixels) incluídos em um quadro. Especificamente, o nível 1 é destinado para imagens reíatívamente pequenas, como 640 x 480 pixels. O nível 2 é destinado para imagens de tamanho médio de 1.920 x 1.080 pixels. O nível 3 é destinado 35 para imagens grandes de 4.098 x 2.160 pixels. Deve-se notar que o número de níveis e as classificações de nível não limitam o escopo da presente invenção.
O perfil de linha de base ilustrado na Figura 21A será descrito. Ô nível 1 mostra que
30/34 o valor mínimo de um tamanha de bloca mínimo de controle de qualidade de imagem é 8 e os tamanhas de bloco mínimas de controle de qualidade de imagem podem ser configuradas na faixa de 8 a 64, O nível 2 mostra que o vaiar mínimo de um tamanho de btoco mínima de controle de qualidade de imagem é 16 e os tamanhos de bloco mínimos de controle de qualidade de imagem podem ser configurados na faixa de 16 a 64. O nivel 3 mostra que o vaiar mínimo de um tamanho de bloco mínima de controle de qualidade de imagem é 32 e as tamanhos de bloco mínimos de controle de quaiidade de imagem podem ser configurados na faixa de 32 a 64 . O perfil principal ilustrado na Figura 21B mostra que tamanhos de bloco mínimas de controle de qualidade de imagem são controlados com a faixa de S a 64 independentemente do nivel
A CPU 901 determina o perfil e o nivel dependendo das condições de um método de codificação ou aparelho, como ferramentas e capacidades de memória, e/ou levando em consideração um método ou aparelho de deoodificação. Entretanto, o métoda para determinar o perfil e b nivel não é limitado em particular. Um usuário não ilustrado pode configurar um perfil e um nivel. O perfil e ο nivel determinados podem ser codificados, incluídas em um cabeçalho de sentença que descreve informações em toda ume imagem em movimento e exibir, a partir da interface de comunicação 905, Tal perfil e nivel podem ser gravados no HDD 903.
A seguir, um procedimento para a codificação de quadros será descrito. Na etapa S1301 da Figura 13, como a primeira modalidade exemplifioadora, a CPU 901 configura, inioialmente, um parâmetro de um tamanho de bloco mínimo de controle de qualidade de imagem. A Figura 22 é um fluxograma que ilustra um método para calcular um tamanho de bloco mínimo de controle da qualidade de imagem. Na etapa S2201, a CPU 901 determina um tipo de perfil. Se α tipo de perfil for um perfil de linha de base (PERFIL DE LINHA DE BASE na etapa S2202), a CPU 901 realiza a etapa S2204 e as etapas subsequentes. Se o tipo de pertil for um perfil principal (PERFIL PRINCIPAL na etapa S2202), a CPU 901 realiza a etapa S2203.
O caso cam a perfil principal será descrito primeiramente, Na etapa S2203, a CPU 901 configura o tamanho de bloco mínimo de controle de qualidade de imagem para 8. A CPU 901, então, termina a processamento.
A seguir, o caso oom o pertil de linha de base será descrito. Na etapa S2204, a CPU 901 obtém um vaiar de nivel Na presente modalidade exemplifioadora, o valor de nível é calculado de acordo com um tamanho de imagem de entrada. O valor de nível indica um nivel mínimo no qual um fluxo do tamanho de imagem de entrada pode ser decodificado.
Na etapa S2205, a CPU 901 determina se o vaiar de nível é 1. Se a determinação for verdadeira (SIM na etapa S2205), a CPU 901 realiza a etapa S2206. Se a determinação for falsa (NÃO na etapa S2205), a CPU 901 realiza etapa S2207. Na etapa S2206, a CPU 901
31/34 configura o tamanho de bloco mínima de contrate de qualidade de imagem para 8. Na etapa 32207, a CPU 901 determina se a valor de niveí é 2. Se a determinação for verdadeira (SIM na etapa 32207), a CPU 901 realiza a etapa 82298. Se a determinação for falsa (NÃO na etapa 32207), a CPU 901 realiza a etapa S2209, Na etapa 62208, a CPU 901 configura o 5 tamanho de bloco minima de controle de qualidade de imagem para 16. Na etapa S2209, a CPU 901 configura o tamanho de bloco mínimo da controle de qualidade de imagem para 32.
Então, a CPU 901 volta para o processo ilustrado na Figura 13. Na etapa S1302, como a primeira modalidade exemplificadora, a CPU 901 codifica o tamanho de bloco 10 mínimo de controle de qualidade de imagem, Na etapa SI 303, a CPU 901 gera informações de cabeçalho de quadro, incluindo as dados codificados. A Figura 23A ilustra o fluxo de bit gerado. Um cabeçalho de sequência inclui dados codificados em um perfil e um nível, seguido por códigos que indicam tamanho do imagem. Um cabeçalho de quadra em cada parte do quadro data includes cõdiga de tamanho de bloca minima de contrate de qualidade 15 da imagem, com uma configuração de tamanha maior au igual ao valor mínimo de um tamanha de bteco mínimo de controle de qualidade de imagem definido na Figura 21A.
A Figura 24 é um fluxograma que ilustra toda um procedimento. Na etapa 32401, a CPU 901 insere o tamanho de uma imagem a ser codificada. Na etapa S2402, a CPU 901 seleciona uni perfil. A CPU 901 também seleciona um nível de aoorda com a Figura 21A ou 20 218, Na etapa S2403, a CPU 901 obtém o valor mínimo de um tamanho de bloca mínima de controle de qualidade de imagem, de acordo com o nível selecionado. Na etapa S2404, a CPU 901 codifica o perfil e nivei selecionados, Na etapa S2405, a CPU 901 gera um cabeçalho de sequência que ínolui os dados codificadas na perfil e nível. Nó etapa S2406, a CPU 901 realiza codificação em unidades de quadros. Tamanhos possíveis de blocos 2õ mínimos de controle de qualidade de imagem em cada quadro são maiores ou iguais àqueles do valor mínimo anterior de um tamanho de bloco mínimo de controle de qualidade de imagem. Na etapa 62407, a CPU 901 determina se todos as quadros são codificadas. Se todos os quadros nãc forem codificadas (NÃO na etapa 82407), a CPU 901 prossegue para a etapa 32406 para codificar um próximo quadro. Se todos os quadros forem codificados 30 (SIM na etapa 82407), a CPU 901 termina o processamento de codificação.
A provisão de perfis e níveis e a limitação de tamanhos de bloco mínimos de controle de qualidade de imagem permite a determinação de tamanhos de bloco mínimos de controle de qualidade de imagem dependendo do tamanha de imagem, é, portanto, possível codificar uma imagem enquanto se omite operações em blocos menores sem causar unia 35 diminuição na qualidade de imagem. Isso permite a designação de um circuito ótimo para um aparelha destinada e a designação de uma configuração para suprimir certo consuma de energia. Por exemplo, um perfil de linha de base pode ser usada para comunicações
32/34 móveis, de modo que restrições de carga severas possas·! ser impostas sebre operações de codificação tendo em vista ο tempo da execução da batería. Um perfil principal pode ser usado para aparelhos estacionários sem batería, em que restrições menos restritas são impostas na carga de operação. Em termos da software, o tempo de operação para a 5 realização do controle de quantização em blocos menores que tamanhos de bloco mínimos de controle de qualidade de imagem pode ser emitida para o aumento de velocidade.
Serã compreendido que um perfil e método de codificação com base em nível, como a presente modalidade exempíificadora, pode ser aplicado as terceira e quinta modalidades exemplifioadoras.
Os valores minimus de um tamanho de bloco mínimo de controle de qualidade de imagem determinado para os respectivos níveis, ilustrados nas Figuras 21A e 21B, podem sempre ser usados nos respectivos níveis. Em tal caso, o código de tamanho de bloco mínimo de controle de qualidade de imagem a ser incluído em cada quadro pode ser omitido, A Figura 23B ilustra tal fluxo de bit. O fluxo de bit ilustrado na Figure 23B difere 15 daquele ilustrado na Figura 23A no que ο cabeçalho de quadros não incluí nenhum código de tamanho de bloco minimo de controle de qualidade de imagem. Os tamanhos de bloco mínimos de controle de qualidade de imagem na sequência são fixados ao valor minimo de um tamanho de bloco minima de controle de qualidade de imagem que é definido para o perfil e nível. Isso fornece o efeito de remoção de código redundante para uma eficiência de 20 codificação melhorada.
Capacidades de memória para armazenar matrizes de quantização menores que o tamanha de bloco mínimo de controle de qualidade de imagem e processamento para atualizar tais matrizes de quantização também podem ser emitidas.
Uma citava modalidade exempíificadora da presente invenção lida com um método 25 de decodificação de imagem para a decodificação de um fluxo de bit que é gerado na sétima modalidade exempíificadora, O método de decodificação de imagem, de acordo com a presente modalidade exempíificadora, é implantado com o uso da configuração ilustrada na Figura 9,
Anteriormente à decodificação de quadros, a CPU 901 insere e decodifica um 30 cabeçalho de sequência. A CPU 901 decodifica o código relacionada a um perfil e nível, de acorda oom a Figura 23A. A CPU 901 também decodifica o código de largura de imagem e o código de altura de Imagem. Se o perfil decodificado for um perfil de linha de base, a CPU 901 se refere ã tabela da Figura 21A. A CPU 901 seleciona, ainda, e determina o valor minima de um tamanho de bloco mínimo de controle de qualidade de Imagem 35 correspondente ao nível, Se o perfil decodificado for um perfil principal, a CPU 901 se refere à tabela da Figura 21B e configura o valor minimo de um tamanha de bloco minimo de controle de qualidade de imagem para 8.
33/34
Nesse ponto no tempo, a CPU 901 reserva armazenamentos temporários e outras memórias necessárias na RAM 902. Por exemplo, com um perfil de linha de base ín nível 2t nenhum controle de qualidade de imagem será realizado em um tamanho de bloco de 8 x 8 pixels. Em tal caso, áreas da memória para armazenar parâmetros de qualidade de imagem 5 em unidades de blocos de pixel de 8x8 e 4x4 podem ser omitidas.
A CPU 901 decodifica quadros da acordo com o fluxograma da Figura 14, que foi descrito na segunda modalidade exempíificadora. Na etapa 81402, a CPU 901 decodifica um tamanho de bloco mínimo de controle de qualidade de imagem incluído em um cabeçalho de quadro.. Na etapa S1405, a CPU 901 realiza decodificação hierárquica com 10 um bloco de treliça como um bloco-alvo. Na etapa SI 805 da Figura 18 descrita na segunda modalidade exemplíficadora, a CPU 001 realiza processamento recursive de acordo com níveis hierárquicos, portanto, decodifica parâmetros de controle de qualidade de imagem até blocos do tamanho de bloco mínimo de controle de qualidade de imagem.
A Figura 28 é um fíuxograma que ilustra um procedimento inteira. Na etapa 82501, a 15 CPU 901 insere um cabeçalho de sequência. Na etapa S2502. a CPU 901 decodifica dados codificadas em um perfil e um nível, obtendo, assim, α perfil e o nível, Na etapa S2503, a CPU 901 obtém o valor mínimo de um tamanho de bloco mínimo de controle de qualidade de imagem, de acordo com α nível selecionado. Na etapa S2504, a CPU 901 realiza decodificação em unidades de quadros. Isso garante que tamanhos possíveis de blocas 20 mínimos de controle de qualidade de imagem em cada quadro sejam maiores ou iguais aa valor minímo anterior de um tamanha de bloco mínimo de controle de qualidade de imagem. Na etapa $2505, a CPU 901 determina se todos os quadros são decodificados. Se nem todos os quadros forem decodificados (NÃO na etapa S2505), a CPU 901 prossegue para a etapa S2504 para decodificar um próximo quadro. Se todos os quadros forem decodificados 25 (SIM na etapa $2505), a CPU 901 termina o processamento de decodificação.
O fornecimento de perfis e níveis e a limitação de tamanhos de bloca mínimos de controle de qualidade de imagem permite a determinação de tamanhos de bloco mínimos de controle de qualidade de imagem, dependendo do tamanha de imagem, è, portanto, possível decodificar uma imagem enquanto se omite as operações em blocas menores sem 30 causar uma diminuição na qualidade de imagem. A determinação de tamanhas de bloco mínimas de controle de qualidade de imagem pode reduzir o número de vezes de processamento recursive, enquanto variações no tempo para realizar a decodíficação em unidades de blocos de treliça podem ser suprimidas.
Consequentemente, é passível projetar um circuito ótimo para um aparelho 35 destinada e projetar uma configuração para suprimir certo consumo de energia. Por exemplo, um perfil de linha de base pode ser usado para comunicações móveis, de modo que restrições de carga severas possam ser impostas sobre as operações de codificação
34/34 am vista do tempo de execução de batería. Um perfil principal pode ser usado para aparelhos estacionários desprovidos de batería, enquanto restrições menos severas são impostas à carga de operação. Em termos de software, o tempo de operação para a realização do controle de quantização em blocos menores que tamanhos de bloco mínimos 5 de controle de qualidade de imagem pode ser omitido para a aceleração.
Será compreendido que a CPU 901 pode decodificar códigos relacionados a perfil e nível, da acordo com a Figura 238. Como na descrição anterior, a CPU 901 insere e decodifica um cabeçalho de sequência. De acordo com o perfil a nival resultantes, a CPU 901 determina um tamanha da bloco mínimo de controle de qualidade de imagem conforme 10 descrito acima. Ao decodificar quadros, a CPU 901 pula a etapa SI 402 e usa o tamanho de bloco mínimo de controla de qualidade de imagem.
A determinação única de um tamanho de bloco mínimo de controle da qualidade de imagem, de acordo com o perfil e o nível torna a deoodifícação da imagem possível sem o código de tamanho de bloco mínimo de controle de qualidade de Imagem em cada 15 cabeçalho de quadra.
A CPU 901 pode comparar um tamanho de bloco mínimo de controle de qualidade de imagem decodificado com um tamanho de bloco mínimo de controle de qualidade de imagem que é determinado pelo perfil e nível, Se o último for maio que o primeiro, a CPU 901 poda detectar o fluxo de bit para um erro.
Embora a presente invenção tenha sido descrita com referência a modalidades exemplifioadéras, deve-se compreender que a invenção não é limitada às modalidades exemplifioadoras apresentadas. O escopo das reivindicações a seguir deve ser compreendido como a interpretação mais ampla, da modo a abranger todas as modificações, estruturas e funções equivalentes,
Este padido de patente reivindica prioridade sobre o Pedido da Patente n® JP 2011004640 depositado em 13 de janeiro de 2011, que está incorporado ao presente documento a título de referência em sua totalidade.

Claims (31)

  1. REIVINDICAÇÕES
    1. Aparelho de codificação de imagem configurado para dividir uma imagem em blocos divisionais e realizar a codificação da imagem em unidades de blocos divisionais, o aparelho de codificação de imagem caracterizado pelo fato de que compreende:
    meio de aquisição (S101) configurado para adquirir informação indicando um tamanho de bloco de um bloco alvo a ser codificado;
    meio de ajuste (S102) configurado para ajustar informação indicando um tamanho de bloco de um bloco de controle de quantização usado para controlar uma quantização da imagem; e meio de codificação (S108) configurado para codificar um parâmetro de quantização usado para controlar uma quantização do bloco de controle de quantização que contém o bloco alvo a ser codificado em um caso onde o tamanho de bloco do bloco alvo é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização não foi codificado.
  2. 2. Aparelho de codificação de imagem, de acordo com a reivindicação 1, caracterizado pelo fato de que o meio de aquisição (S103) adquire a informação indicando o tamanho de bloco do bloco alvo com base em informação indicando um estado divisional do bloco alvo.
  3. 3. Aparelho de codificação de imagem, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que o meio de codificação (S104, S302) não codifica o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização em um caso onde o tamanho de bloco do bloco alvo é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização foi codificado.
  4. 4. Aparelho de codificação de imagem, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que o meio de codificação (S105, S108) codifica o parâmetro de quantização usado para controlar a quantização do bloco alvo a ser codificado em um caso onde o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco do bloco de controle de quantização.
  5. 5. Aparelho de codificação de imagem, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado adicionalmente por compreender:
    meio de quantização (S509, 1004) configurado para quantizar o bloco alvo usando o parâmetro de quantização usado para controlar uma quantização do bloco alvo a ser codificado em um caso onde o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco do bloco de controle de quantização, e quantizar o bloco alvo usando um parâmetro de quantização usado para quantizar um bloco anterior antes do bloco alvo a ser codificado em um caso onde o tamanho de bloco do bloco alvo é menor que o tamanho de
    2/7 bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar uma quantização do bloco de controle de quantização foi codificado.
  6. 6. Aparelho de codificação de imagem, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado adicionalmente por compreender:
    meio de determinação (S104) configurado para determinar um estado divisional do bloco alvo;
    em que o meio de codificação (S104, S105, S108) codifica o parâmetro de quantização do bloco alvo em um caso onde o bloco alvo não foi dividido e o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco usado para controlar a quantização do bloco de controle de quantização ajustado pelo meio de ajuste.
  7. 7. Aparelho de codificação de imagem, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado adicionalmente por compreender:
    meio de comparação (S105, S106) configurado para comparar com base no índice adquirido pelo meio de aquisição o tamanho de bloco do bloco alvo a ser codificado o tamanho de bloco do bloco de controle de quantização;
    em que o meio de codificação (S105, S106, S108) configurado para codificar o parâmetro de quantização usado para codificar o bloco alvo a ser codificado de acordo com um resultado da comparação pelo meio de comparação.
  8. 8. Aparelho de codificação de imagem, de acordo com a reivindicação 7, caracterizado pelo fato de que o meio de codificação (S105, S302, S108) codifica um parâmetro de quantização usado para codificar o bloco alvo a ser codificado em um caso onde o meio de comparação determina que o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco do bloco de controle de quantização e um parâmetro de quantização para quantizar um bloco anterior usado para controlar uma quantização de um bloco de controle de quantização que contém o bloco alvo não foi codificado.
  9. 9. Aparelho de codificação de imagem, de acordo com a reivindicação 7 ou 8, caracterizado pelo fato de que o meio de codificação (S105, S108) realiza a codificação do parâmetro de quantização usado para controlar a quantização do bloco alvo em um caso onde o meio de comparação determina que o tamanho de bloco é maior ou igual ao tamanho de bloco de bloco de controle de quantização.
  10. 10. Aparelho de codificação de imagem, de acordo com qualquer uma das reivindicações 7 a 9, caracterizado pelo fato de que o meio de codificação (S105, S302) quantiza o bloco alvo usando o parâmetro de quantização usado para a quantização de um bloco anterior em um caso onde o meio de comparação determina que o tamanho de bloco é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização foi codificado.
    3/7
  11. 11. Aparelho de codificação de imagem, de acordo com qualquer uma das reivindicações 1 a 10, caracterizado adicionalmente por compreender:
    meio de ajuste (S102) configurado para ajustar o tamanho de bloco do bloco de controle de quantização para um tamanho de bloco mínimo;
    meio de aquisição (S107) configurado para adquirir o valor de parâmetro usado para controlar uma qualidade de imagem do bloco dividido;
    meio de determinação (S104) configurado para determinar se o bloco alvo é dividido de acordo com o estado divisional do bloco alvo;
    meio de determinação (S105) configurado para determinar se o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco mínimo;
    meio de determinação (S106) configurado para determinar se o tamanho de bloco do bloco alvo é igual ao tamanho de bloco mínimo; e meio de codificação (S108) configurado para codificar o valor de parâmetro adquirido.
  12. 12. Aparelho de decodificação de imagem configurado para decodificar uma imagem, o aparelho de decodificação de imagem caracterizado pelo fato de que compreende:
    meio de aquisição configurado para adquirir informação indicando um tamanho de bloco de um bloco alvo a ser decodificado;
    meio de ajuste configurado para ajustar informação indicando um tamanho de bloco de um bloco de controle de quantização usado para controlar uma quantização de uma imagem; e meio de decodificação configurado para decodificar um parâmetro de quantização usado para controlar uma quantização do bloco de controle de quantização que contém o bloco alvo a ser decodificado em um caso onde o tamanho de bloco do bloco alvo é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização não foi decodificado.
  13. 13. Aparelho de decodificação de imagem, de acordo com a reivindicação 12, caracterizado pelo fato de que o meio de decodificação decodifica o parâmetro de quantização usado para controlar a quantização do bloco alvo a ser decodificado em um caso onde o tamanho de bloco do bloco alvo é igual ao tamanho de bloco do bloco de controle de quantização.
  14. 14. Aparelho de decodificação de imagem, de acordo com a reivindicação 12 ou 13, caracterizado pelo fato de que o meio de ajuste ajusta o tamanho de bloco do bloco de controle de quantização.
  15. 15. Aparelho de decodificação de imagem, de acordo com qualquer uma das reivindicações 12 a 14, caracterizado pelo fato de que o meio de aquisição adquire um
    4/7 índice correspondente a um tamanho de bloco do bloco alvo.
  16. 16. Aparelho de decodlficação de imagem, de acordo com qualquer uma das reivindicações 12 a 15, caracterizado pelo fato de que o meio de aquisição adquire a informação indicando um tamanho de bloco do bloco alvo com base em informação indicando um estado divisional do bloco alvo.
  17. 17. Aparelho de decodlficação de imagem, de acordo com qualquer uma das reivindicações 12 a 16, caracterizado pelo fato de que o meio de decodlficação não decodifica o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização em um caso onde o tamanho de bloco do bloco alvo é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização foi decodificado.
  18. 18. Aparelho de decodificaçâo de imagem, de acordo com qualquer uma das reivindicações 12 a 17, caracterizado pelo fato de que o meio de decodificaçâo decodifica o parâmetro de quantização usado para controlar a quantização do bloco alvo a ser codificado em um caso onde o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco do bloco de controle de quantização.
  19. 19. Aparelho de decodificaçâo de imagem, de acordo com qualquer uma das reivindicações 12 a 18, caracterizado adicionalmente por compreender:
    meio de dequantização configurado para dequantizar o bloco alvo usando o parâmetro de quantização usado para controlar uma quantização do bloco alvo a ser decodificado em um caso onde o tamanho de bloco do bloco alvo do bloco de controle de quantização, e dequantizar o bloco alvo usando um parâmetro de quantização usado para dequantizar um bloco anterior antes do bloco alvo a ser decodificado em um caso onde o tamanho de bloco do bloco alvo é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar uma quantização do bloco de controle de quantização foi decodificado.
  20. 20. Aparelho de decodificaçâo de imagem, de acordo com qualquer uma das reivindicações 12 a 19, caracterizado adicionalmente por compreender:
    meio de ajuste de tamanho configurado para ajustar informação indicando uma pluralidade de tamanhos de bloco;
    em que o meio de aquisição adquire a informação indicando uma pluralidade de tamanhos de bloco, ajustada pelo meio de ajuste de tamanho, do bloco alvo a ser decodificado, e o meio de decodificaçâo decodifica um parâmetro de quantização usado para decodificar o bloco alvo de acordo com a informação indicando uma pluralidade de tamanhos de bloco adquirida pelo meio de aquisição.
  21. 21. Aparelho de decodificaçâo de imagem, de acordo com a reivindicação 20, caracterizado pelo fato de que a informação indicando a pluralidade de tamanhos de bloco é
    5/7 um índice correspondente a um tamanho de bloco.
  22. 22. Aparelho de decodificação de imagem, de acordo com qualquer uma das reivindicações 12 a 21, caracterizado adicionalmente por compreender:
    meio de determinação configurado para determinar um estado divisional do bloco alvo;
    em que o meio de decodificação decodifica o parâmetro de quantização do bloco alvo em um caso onde o bloco alvo não foi dividido e o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco usado para controlar a quantização do bloco de controle de quantização ajustado pelo meio de ajuste.
  23. 23. Aparelho de decodificação de imagem, de acordo com qualquer uma das reivindicações 11 a 21, caracterizado adicionalmente por compreender:
    meio de comparação configurado para comparar com base no índice adquirido pelo meio de aquisição o tamanho de bloco do bloco alvo a ser decodificado e o tamanho de bloco do bloco de controle de quantização;
    em que o meio de decodificação configurado para decodificar o parâmetro de quantização usado para codificar o bloco alvo a ser decodificado de acordo com um resultado da comparação pelo meio de comparação.
  24. 24. Aparelho de decodificação de imagem, de acordo com a reivindicação 23, caracterizado pelo fato de que o meio de decodificação realiza a decodificação do parâmetro de quantização usado para controlar a quantização do bloco alvo em um caso onde o meio de comparação determina que o tamanho de bloco é maior ou igual ao tamanho de bloco do bloco de controle de quantização.
  25. 25. Aparelho de decodificação de imagem, de acordo com a reivindicação 23 ou 24, caracterizado pelo fato de que o meio de decodificação quantiza o bloco alvo usando o parâmetro de quantização usado para a quantização de um bloco anterior em um caso onde o meio de comparação determina que o tamanho de bloco é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização foi decodificado.
  26. 26. Aparelho de decodificação de imagem, de acordo com qualquer uma das reivindicações 23 a 25, caracterizado pelo fato de que o meio de comparação determina se o tamanho de bloco de bloco alvo é maior ou igual ao tamanho de bloco do bloco de controle de quantização ajustado pelo meio de ajuste.
  27. 27. Aparelho de decodificação de imagem, de acordo com qualquer uma das reivindicações 12 a 26, caracterizado adicionalmente por compreender:
    meio de ajuste configurado para ajustar o tamanho de bloco do bloco de controle de quantização para um tamanho de bloco mínimo;
    meio de aquisição configurado para adquirir o valor de parâmetro usado para
    6/7 controlar uma qualidade de imagem do bloco dividido;
    meio de determinação configurado para determinar se o bloco alvo é dividido de acordo com o estado divisional do bloco alvo;
    meio de determinação configurado para determinar se o tamanho de bloco do bloco alvo é maior ou igual ao tamanho de bloco mínimo;
    meio de determinação configurado para determinar se o tamanho de bloco do bloco alvo é igual ao tamanho de bloco mínimo; e meio de decodificação configurado para decodificar o valor de parâmetro.
  28. 28. Método de codificação de imagem para um aparelho de codificação de imagem configurado para dividir uma imagem em blocos divisionais e realizar a codificação da imagem em unidades de blocos divisionais, o método de codificação de imagem caracterizado pelo fato de que compreende:
    adquirir informação indicando um tamanho de bloco de um bloco alvo a ser codificado;
    ajustar informação indicando um tamanho de bloco de um bloco de controle de quantização usado para controlar uma quantização da imagem; e codificar um parâmetro de quantização usado para controlar uma quantização do bloco de controle de quantização que contém o bloco alvo a ser codificado em um caso onde o tamanho de bloco do bloco alvo a ser codificado é menor que o tamanho de bloco de um bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização não foi codificado.
  29. 29. Método de decodificação de imagem para um aparelho de decodificação de imagem caracterizado pelo fato de que compreende:
    adquirir informação indicando um tamanho de bloco de um bloco alvo a ser decodificado;
    ajustar informação indicando um tamanho de bloco de um bloco de controle de quantização usado para controlar uma quantização de uma imagem; e decodificar um parâmetro de quantização usado para controlar uma quantização do bloco de controle de quantização que contém o bloco alvo a ser decodificado em um caso onde o tamanho de bloco do bloco alvo a ser decodificado é menor que o tamanho de bloco do bloco de controle de quantização e o parâmetro de quantização usado para controlar a quantização do bloco de controle de quantização não foi codificado
  30. 30. Meio de armazenamento não transitório legível por computador, caracterizado por armazenar um programa de computador para fazer com que um computador execute o método do tipo definido na reivindicação 28.
  31. 31. Meio de armazenamento não transitório legível por computador, caracterizado por armazenar um programa de computador para fazer com que um computador execute o
    7/7 método do tipo definido na reivindicação 29.
BR112013017952-0A 2011-01-13 2012-01-12 Aparelho e método de codificação de imagem e aparelho e método de decodificação de imagem BR112013017952B1 (pt)

Priority Applications (4)

Application Number Priority Date Filing Date Title
BR122019025404A BR122019025404B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025407A BR122019025407B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025405A BR122019025405B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025406-0A BR122019025406B1 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011004648 2011-01-13
JP2011-004648 2011-01-13
PCT/JP2012/000151 WO2012096181A1 (en) 2011-01-13 2012-01-12 Image coding apparatus, image coding method, and program, and image decoding apparatus, image decoding method, and program

Publications (2)

Publication Number Publication Date
BR112013017952A2 true BR112013017952A2 (pt) 2019-12-10
BR112013017952B1 BR112013017952B1 (pt) 2022-08-02

Family

ID=46507086

Family Applications (6)

Application Number Title Priority Date Filing Date
BR122019025407A BR122019025407B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR112013017952-0A BR112013017952B1 (pt) 2011-01-13 2012-01-12 Aparelho e método de codificação de imagem e aparelho e método de decodificação de imagem
BR122019025404A BR122019025404B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025406-0A BR122019025406B1 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025405A BR122019025405B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122022013139-5A BR122022013139B1 (pt) 2011-01-13 2012-01-12 Aparelho e método de decodificação de imagem

Family Applications Before (1)

Application Number Title Priority Date Filing Date
BR122019025407A BR122019025407B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento

Family Applications After (4)

Application Number Title Priority Date Filing Date
BR122019025404A BR122019025404B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025406-0A BR122019025406B1 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122019025405A BR122019025405B8 (pt) 2011-01-13 2012-01-12 Aparelho de codificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, método de decodificação de imagem e meio de armazenamento
BR122022013139-5A BR122022013139B1 (pt) 2011-01-13 2012-01-12 Aparelho e método de decodificação de imagem

Country Status (11)

Country Link
US (6) US9445094B2 (pt)
EP (5) EP3668095B1 (pt)
JP (6) JP5963446B2 (pt)
KR (5) KR101598822B1 (pt)
CN (6) CN106488242B (pt)
BR (6) BR122019025407B8 (pt)
ES (5) ES2926203T3 (pt)
HU (5) HUE055548T2 (pt)
PL (5) PL3668095T3 (pt)
RU (5) RU2551801C2 (pt)
WO (1) WO2012096181A1 (pt)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9549190B2 (en) * 2009-10-01 2017-01-17 Sk Telecom Co., Ltd. Method and apparatus for encoding/decoding image using variable-size macroblocks
RU2551801C2 (ru) 2011-01-13 2015-05-27 Кэнон Кабусики Кайся Устройство кодирования изображения, способ кодирования изображения и программа, а также устройство декодирования изображения, способ декодирования изображения и программа
JP6130128B2 (ja) * 2012-11-30 2017-05-17 任天堂株式会社 圧縮データのデータ構造、記録媒体、データ圧縮装置、データ圧縮システム、データ圧縮プログラム、およびデータ圧縮方法
US20150145535A1 (en) * 2013-11-26 2015-05-28 Semtech Corporation Capacitive sensing interface for proximity detection
WO2015146646A1 (ja) * 2014-03-28 2015-10-01 ソニー株式会社 画像復号装置および方法
WO2017065422A1 (ko) * 2015-10-12 2017-04-20 엘지전자(주) 영상 처리 방법 및 이를 위한 장치
JPWO2018092868A1 (ja) * 2016-11-21 2019-10-17 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 符号化装置、復号装置、符号化方法及び復号方法
JPWO2018092869A1 (ja) 2016-11-21 2019-10-17 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 画像符号化装置、画像復号装置、画像符号化方法及び画像復号方法
EP3383043A1 (en) 2017-03-27 2018-10-03 Thomson Licensing Methods and apparatus for picture encoding and decoding
WO2019076138A1 (en) 2017-10-16 2019-04-25 Huawei Technologies Co., Ltd. METHOD AND APPARATUS FOR ENCODING
KR102357295B1 (ko) 2018-01-02 2022-02-08 삼성전자주식회사 부호화 방법 및 그 장치, 복호화 방법 및 그 장치
WO2019164660A1 (en) 2018-02-23 2019-08-29 Futurewei Technologies, Inc. Position dependent spatial varying transform for video coding
KR102278175B1 (ko) * 2018-05-22 2021-07-16 파나소닉 인텔렉츄얼 프로퍼티 코포레이션 오브 아메리카 부호화 장치, 복호 장치, 부호화 방법, 복호 방법 및 픽처 압축 프로그램
KR102532021B1 (ko) 2018-05-31 2023-05-12 후아웨이 테크놀러지 컴퍼니 리미티드 적응적 변환 타입의 공간 가변 변환
JP7278719B2 (ja) 2018-06-27 2023-05-22 キヤノン株式会社 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
US11997275B2 (en) * 2018-08-27 2024-05-28 AT Technologies ULC Benefit-based bitrate distribution for video encoding
CN117956197A (zh) 2018-09-05 2024-04-30 华为技术有限公司 视频解码方法及视频解码器
US11399195B2 (en) * 2019-10-30 2022-07-26 Tencent America LLC Range of minimum coding block size in video coding
CN114697656B (zh) * 2020-12-31 2024-02-13 浙江宇视科技有限公司 一种编码方法、装置、电子设备及介质
CN113658283B (zh) * 2021-08-18 2023-11-28 北京达佳互联信息技术有限公司 图像处理方法、装置、电子设备及存储介质

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69225859T2 (de) * 1991-10-02 1998-12-03 Matsushita Electric Ind Co Ltd Orthogonaltransformationskodierer
US5754699A (en) * 1994-11-24 1998-05-19 Victor Company Of Japan, Ltd. Method of reducing mosquito noise generated during decoding process of image data and device for decoding image data using the same
US6002802A (en) * 1995-10-27 1999-12-14 Kabushiki Kaisha Toshiba Video encoding and decoding apparatus
US6366614B1 (en) * 1996-10-11 2002-04-02 Qualcomm Inc. Adaptive rate control for digital video compression
US6124811A (en) * 1998-07-02 2000-09-26 Intel Corporation Real time algorithms and architectures for coding images compressed by DWT-based techniques
US6480537B1 (en) * 1999-02-25 2002-11-12 Telcordia Technologies, Inc. Active techniques for video transmission and playback
US6477280B1 (en) * 1999-03-26 2002-11-05 Microsoft Corporation Lossless adaptive encoding of finite alphabet data
US6600836B1 (en) * 2000-01-28 2003-07-29 Qualcomm, Incorporated Quality based image compression
CN101232618B (zh) * 2002-04-23 2013-03-27 诺基亚有限公司 用于在视频编码系统中指示量化器参数的方法与设备
US6795584B2 (en) * 2002-10-03 2004-09-21 Nokia Corporation Context-based adaptive variable length coding for adaptive block transforms
JP3959039B2 (ja) * 2003-02-28 2007-08-15 株式会社エヌ・ティ・ティ・ドコモ 画像符号化装置、画像符号化方法、画像符号化プログラム、画像復号装置、画像復号方法、及び画像復号プログラム
EP1453004A2 (en) * 2003-02-28 2004-09-01 NTT DoCoMo, Inc. Image encoding apparatus and method
US6900748B2 (en) * 2003-07-17 2005-05-31 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method and apparatus for binarization and arithmetic coding of a data value
US7724827B2 (en) * 2003-09-07 2010-05-25 Microsoft Corporation Multi-layer run level encoding and decoding
JP4127818B2 (ja) 2003-12-24 2008-07-30 株式会社東芝 動画像符号化方法及びその装置
US20050259730A1 (en) * 2004-05-18 2005-11-24 Sharp Laboratories Of America, Inc. Video coding with residual color conversion using reversible YCoCg
JP4247680B2 (ja) * 2004-07-07 2009-04-02 ソニー株式会社 符号化装置、符号化方法、符号化方法のプログラム及び符号化方法のプログラムを記録した記録媒体
JP2006157481A (ja) * 2004-11-30 2006-06-15 Canon Inc 画像符号化装置及びその方法
JP4737991B2 (ja) * 2005-01-04 2011-08-03 株式会社東芝 再生装置
US8019000B2 (en) * 2005-02-24 2011-09-13 Sanyo Electric Co., Ltd. Motion vector detecting device
JP4146444B2 (ja) * 2005-03-16 2008-09-10 株式会社東芝 動画像符号化の方法及び装置
KR101246915B1 (ko) * 2005-04-18 2013-03-25 삼성전자주식회사 동영상 부호화 또는 복호화 방법 및 장치
EP1753242A2 (en) * 2005-07-18 2007-02-14 Matsushita Electric Industrial Co., Ltd. Switchable mode and prediction information coding
JP2007116351A (ja) * 2005-10-19 2007-05-10 Ntt Docomo Inc 画像予測符号化装置、画像予測復号装置、画像予測符号化方法、画像予測復号方法、画像予測符号化プログラム、及び画像予測復号プログラム
KR101200865B1 (ko) * 2006-03-23 2012-11-13 삼성전자주식회사 영상의 부호화 방법 및 장치, 복호화 방법 및 장치
KR20080045516A (ko) * 2006-11-20 2008-05-23 삼성전자주식회사 Ｒｇｂ 영상의 부호화 및 복호화 방법과 그 장치
EP3107292B1 (en) 2007-03-20 2018-08-15 Fujitsu Limited Video encoding method and apparatus, and video decoding apparatus
JP4650461B2 (ja) * 2007-07-13 2011-03-16 ソニー株式会社 符号化装置、符号化方法、プログラム、及び記録媒体
US8345763B2 (en) * 2007-11-27 2013-01-01 Mediatek Inc. Motion compensation method and integrated circuit utilizing the same
KR101213704B1 (ko) * 2007-12-05 2012-12-18 삼성전자주식회사 가변 컬러 포맷 기반 동영상 부호화 방법 및 장치, 그복호화 방법 및 장치
JP5359302B2 (ja) * 2008-03-18 2013-12-04 ソニー株式会社 情報処理装置および方法、並びにプログラム
JP4506875B2 (ja) * 2008-05-19 2010-07-21 ソニー株式会社 画像処理装置および画像処理方法
JP5035910B2 (ja) * 2008-06-27 2012-09-26 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
US8270744B2 (en) * 2008-06-27 2012-09-18 Sony Corporation Image processing apparatus and image processing method
US9467699B2 (en) * 2008-12-03 2016-10-11 Hfi Innovation Inc. Method for performing parallel coding with ordered entropy slices, and associated apparatus
US9635368B2 (en) * 2009-06-07 2017-04-25 Lg Electronics Inc. Method and apparatus for decoding a video signal
EP2273796A3 (en) * 2009-06-09 2011-12-21 Thomson Licensing Method and device for coding
JP4774451B2 (ja) 2009-06-25 2011-09-14 株式会社大潟村あきたこまち生産者協会 米麺の製造方法と該方法による米麺と該米麺による乾麺
US20110274162A1 (en) * 2010-05-04 2011-11-10 Minhua Zhou Coding Unit Quantization Parameters in Video Coding
BR122020013775B1 (pt) * 2010-06-04 2022-04-19 Sony Corporation. Aparelho e método de processamento de imagem
US20110317757A1 (en) * 2010-06-25 2011-12-29 Qualcomm Incorporated Intra prediction mode signaling for finer spatial prediction directions
US8848779B2 (en) * 2010-07-15 2014-09-30 Sharp Laboratories Of America, Inc. Method of parallel video coding based on block size
US20120044992A1 (en) * 2010-08-17 2012-02-23 Qualcomm Incorporated Low complexity adaptive filter
EP3125562B1 (en) * 2010-09-30 2022-04-06 Sun Patent Trust Image decoding method, image coding method, image decoding apparatus, image coding apparatus, program, and integrated circuit
US20120114034A1 (en) * 2010-11-08 2012-05-10 Mediatek Inc. Method and Apparatus of Delta Quantization Parameter Processing for High Efficiency Video Coding
CN103081475B (zh) * 2010-11-23 2016-04-27 Lg电子株式会社 编码和解码图像的方法及使用该方法的设备
US9288496B2 (en) * 2010-12-03 2016-03-15 Qualcomm Incorporated Video coding using function-based scan order for transform coefficients
RU2551801C2 (ru) 2011-01-13 2015-05-27 Кэнон Кабусики Кайся Устройство кодирования изображения, способ кодирования изображения и программа, а также устройство декодирования изображения, способ декодирования изображения и программа
CN102685478B (zh) * 2011-03-11 2015-04-29 华为技术有限公司 编码方法以及装置、解码方法以及装置
US9609336B2 (en) * 2013-04-16 2017-03-28 Fastvdo Llc Adaptive coding, transmission and efficient display of multimedia (acted)
US20140376611A1 (en) * 2013-06-21 2014-12-25 Qualcomm Incorporated Adaptive color transforms for video coding
US10291827B2 (en) * 2013-11-22 2019-05-14 Futurewei Technologies, Inc. Advanced screen content coding solution
WO2015139010A1 (en) * 2014-03-14 2015-09-17 Vid Scale, Inc. Systems and methods for rgb video coding enhancement
US10057578B2 (en) * 2014-10-07 2018-08-21 Qualcomm Incorporated QP derivation and offset for adaptive color transform in video coding
US10390020B2 (en) * 2015-06-08 2019-08-20 Industrial Technology Research Institute Video encoding methods and systems using adaptive color transform

Also Published As

Publication number Publication date
BR122019025406A2 (pt) 2020-02-18
BR122019025407B8 (pt) 2023-05-02
US10110899B2 (en) 2018-10-23
CN105959693A (zh) 2016-09-21
BR112013017952B1 (pt) 2022-08-02
US20160353105A1 (en) 2016-12-01
BR122019025406B1 (pt) 2023-03-21
ES2926203T3 (es) 2022-10-24
RU2551801C2 (ru) 2015-05-27
BR122019025405B1 (pt) 2022-10-11
US20180152705A1 (en) 2018-05-31
ES2784761T3 (es) 2020-09-30
PL3905679T3 (pl) 2022-10-24
US10397575B2 (en) 2019-08-27
US10382757B2 (en) 2019-08-13
HUE055548T2 (hu) 2021-12-28
RU2690218C1 (ru) 2019-05-31
BR122019025405B8 (pt) 2023-05-02
US20190364280A1 (en) 2019-11-28
CN106454362B (zh) 2019-06-28
EP3905679B1 (en) 2022-07-27
KR20150104221A (ko) 2015-09-14
EP3668095A1 (en) 2020-06-17
BR122019025404B1 (pt) 2022-10-11
RU2701054C1 (ru) 2019-09-24
EP3668094B1 (en) 2022-11-23
KR101825110B1 (ko) 2018-03-14
KR101969359B1 (ko) 2019-04-16
US10750177B2 (en) 2020-08-18
EP3905680A1 (en) 2021-11-03
HUE060051T2 (hu) 2023-01-28
EP3905680B1 (en) 2022-07-20
JP6338621B2 (ja) 2018-06-06
KR20180091966A (ko) 2018-08-16
RU2017107973A (ru) 2018-09-13
EP3668095B1 (en) 2021-07-07
EP3668094A1 (en) 2020-06-17
ES2924028T3 (es) 2022-10-04
CN106454361B (zh) 2019-06-28
KR101969362B1 (ko) 2019-04-16
KR20180014846A (ko) 2018-02-09
ES2936531T3 (es) 2023-03-17
JP6801037B2 (ja) 2020-12-16
US20190020874A1 (en) 2019-01-17
JP2019146226A (ja) 2019-08-29
CN103380620A (zh) 2013-10-30
EP2664147B1 (en) 2020-03-11
BR122019025407B1 (pt) 2022-10-11
KR101598822B1 (ko) 2016-03-14
JP2018152884A (ja) 2018-09-27
HUE048896T2 (hu) 2020-08-28
JP2019146227A (ja) 2019-08-29
CN106412591A (zh) 2017-02-15
CN106412591B (zh) 2019-09-06
JP2012161074A (ja) 2012-08-23
ES2883132T3 (es) 2021-12-07
BR122019025404B8 (pt) 2023-05-02
RU2015113380A (ru) 2015-09-10
RU2017107973A3 (pt) 2018-09-13
BR122019025407A2 (pt) 2020-02-18
PL3668094T3 (pl) 2023-02-13
BR122019025404A2 (pt) 2020-02-18
CN106488242B (zh) 2020-02-28
PL3905680T3 (pl) 2022-10-31
RU2668727C2 (ru) 2018-10-02
JP5963446B2 (ja) 2016-08-03
PL2664147T3 (pl) 2020-08-24
EP2664147A4 (en) 2015-11-18
JP2016192794A (ja) 2016-11-10
US20140119455A1 (en) 2014-05-01
JP6513261B2 (ja) 2019-05-15
EP3905679A1 (en) 2021-11-03
KR20140022797A (ko) 2014-02-25
BR122019025405A2 (pt) 2020-02-18
KR101888515B1 (ko) 2018-08-14
CN106488242A (zh) 2017-03-08
KR20180093099A (ko) 2018-08-20
EP2664147A1 (en) 2013-11-20
RU2613736C2 (ru) 2017-03-21
JP6686206B2 (ja) 2020-04-22
HUE059647T2 (hu) 2022-12-28
US20190020873A1 (en) 2019-01-17
CN106454361A (zh) 2017-02-22
US9445094B2 (en) 2016-09-13
PL3668095T3 (pl) 2021-12-13
RU2013137765A (ru) 2015-02-20
JP2019146228A (ja) 2019-08-29
CN106454362A (zh) 2017-02-22
HUE060786T2 (hu) 2023-04-28
WO2012096181A1 (en) 2012-07-19
US9918089B2 (en) 2018-03-13
JP6801038B2 (ja) 2020-12-16
BR122022013139B1 (pt) 2023-04-04
CN103380620B (zh) 2016-12-14
CN105959693B (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
BR112013017952A2 (pt) aparelho de codificação de imagem, método de codificação de imagem e programa, e aparelho de decodificação de imagem, método de decodificação de imagem e programa
TW202135530A (zh) 用於編碼和解碼視訊樣本區塊的方法、設備及系統
WO2019219066A1 (zh) 一种编解码方法及装置

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B350 Update of information on the portal [chapter 15.35 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: A CLASSIFICACAO ANTERIOR ERA: H04N 7/26

Ipc: H04N 19/119 (2006.01), H04N 19/136 (2006.01), H04N

B09A Decision: intention to grant [chapter 9.1 patent gazette]
B09Y Publication of grant cancelled [chapter 9.1.2 patent gazette]

Free format text: O PRESENTE PEDIDO TEVE UM PARECER DE DEFERIMENTO NOTIFICADO NA RPI NO 2669 DE03/03/2022, TENDO SIDO CONSTATADO QUE ESTA NOTIFICACAO APONTA PARA PETICAO 870200089654 DE20/07/2020 QUE CONTEM ERROS EM SEU QUADRO REIVINDICATORIO NAS REIVINDICACOES 18 E 19, PORAPRESENTAR A EXPRESSAO ?PROGRAMA DE COMPUTADOR? QUE INCIDE NO INCISO V DO ART. 10 DA LPI, ASSIMANULO A REFERIDA PUBLICACAO.

B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 12/01/2012, OBSERVADAS AS CONDICOES LEGAIS. PATENTE CONCEDIDA CONFORME ADI 5.529/DF, QUE DETERMINA A ALTERACAO DO PRAZO DE CONCESSAO.