BR102012008776A8 - Controlador flash serial, memória flash serial, e método dos mesmos - Google Patents

Controlador flash serial, memória flash serial, e método dos mesmos

Info

Publication number
BR102012008776A8
BR102012008776A8 BR102012008776A BR102012008776A BR102012008776A8 BR 102012008776 A8 BR102012008776 A8 BR 102012008776A8 BR 102012008776 A BR102012008776 A BR 102012008776A BR 102012008776 A BR102012008776 A BR 102012008776A BR 102012008776 A8 BR102012008776 A8 BR 102012008776A8
Authority
BR
Brazil
Prior art keywords
serial flash
serial
flash memory
memory
flash controller
Prior art date
Application number
BR102012008776A
Other languages
English (en)
Other versions
BR102012008776A2 (pt
Inventor
Chou Yu-Shan
Su Jien-Jia
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Priority to BR102012008776A priority Critical patent/BR102012008776A8/pt
Priority to CN201210332366.XA priority patent/CN103123614B/zh
Priority to TW101133604A priority patent/TWI488184B/zh
Publication of BR102012008776A2 publication Critical patent/BR102012008776A2/pt
Publication of BR102012008776A8 publication Critical patent/BR102012008776A8/pt

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

CONTROLADOR FLASH SERIAL, MEMÓRIA FLASH SERIAL, E MÉTODO DOS MESMOS. Modalidades da invenção fornecem um método realizado por um controlador flash serial e uma memória flash serial que são interligados por uma linha de relógio serial (SCK), uma pluralidade de linhas seriais de entrada / saída (SIO), e uma linha latch. A linha SCK transporta um relógio SCK a partir do controlador flash serial para a memória flash serial. Segundo este método, a memória flash serial sincronicamente transmite para o controlador flash serial bits de dados através das linhas SIO e um sinal latch gerado por memória através da linha latch. O controlador flash serial usa o sinal latch gerado por memória em vez do relógio SCK para travar os bits de dados recebidos através das linhas SIO.
BR102012008776A 2011-09-16 2012-04-13 Controlador flash serial, memória flash serial, e método dos mesmos BR102012008776A8 (pt)

Priority Applications (3)

Application Number Priority Date Filing Date Title
BR102012008776A BR102012008776A8 (pt) 2012-04-13 2012-04-13 Controlador flash serial, memória flash serial, e método dos mesmos
CN201210332366.XA CN103123614B (zh) 2011-09-16 2012-09-10 串行闪存控制器、串行闪存及其执行的方法
TW101133604A TWI488184B (zh) 2011-09-16 2012-09-14 串列式快閃控制器、串列式快閃記憶體及其執行的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BR102012008776A BR102012008776A8 (pt) 2012-04-13 2012-04-13 Controlador flash serial, memória flash serial, e método dos mesmos

Publications (2)

Publication Number Publication Date
BR102012008776A2 BR102012008776A2 (pt) 2013-11-26
BR102012008776A8 true BR102012008776A8 (pt) 2016-12-13

Family

ID=49624649

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102012008776A BR102012008776A8 (pt) 2011-09-16 2012-04-13 Controlador flash serial, memória flash serial, e método dos mesmos

Country Status (3)

Country Link
CN (1) CN103123614B (pt)
BR (1) BR102012008776A8 (pt)
TW (1) TWI488184B (pt)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514088B2 (en) * 2014-09-24 2016-12-06 Macronix International Co., Ltd. Method and device for processing serial binary input by comparing binary digits at even and odd locations of the input
CN111008171B (zh) * 2019-11-25 2020-12-22 中国兵器工业集团第二一四研究所苏州研发中心 一种带串行flash接口控制的通信ip电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010094068A (ko) * 2000-04-03 2001-10-31 강재철 개인용 컴퓨터의 보안을 위한 데이터 변경, 복구 및 외부입출력 장치(유에스비, 프린터 포트, 시리얼 포트,에프디디등)통제용 드라이버 프로그램을 내장한 하드웨어장치
US6816420B1 (en) * 2003-07-29 2004-11-09 Xilinx, Inc. Column redundancy scheme for serially programmable integrated circuits
US7475174B2 (en) * 2004-03-17 2009-01-06 Super Talent Electronics, Inc. Flash / phase-change memory in multi-ring topology using serial-link packet interface
KR100666169B1 (ko) * 2004-12-17 2007-01-09 삼성전자주식회사 플래쉬 메모리 데이터 저장장치
US8996784B2 (en) * 2006-03-09 2015-03-31 Mediatek Inc. Command controller, prefetch buffer and methods for accessing a serial flash in an embedded system
US20070260778A1 (en) * 2006-04-04 2007-11-08 Ming-Shiang Lai Memory controller with bi-directional buffer for achieving high speed capability and related method thereof
TWI351606B (en) * 2007-10-26 2011-11-01 Sunplus Technology Co Ltd Memory module and control method of serial periphe
CN101677019B (zh) * 2008-09-18 2014-07-16 深圳市朗科科技股份有限公司 闪存的流水线读取方法及系统

Also Published As

Publication number Publication date
TW201342379A (zh) 2013-10-16
TWI488184B (zh) 2015-06-11
CN103123614B (zh) 2016-01-20
BR102012008776A2 (pt) 2013-11-26
CN103123614A (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
BR112015006932A2 (pt) sistema e método de posicionamento baseado em balão
BRPI1011326A2 (pt) sistema, dispositivo e métodos de replicação de dados distribuídos e executado por um ou mais dispositivos de uma pluralidade de dispositivos e mémoria legível por computador
BR112018002234A2 (pt) suavização de queda / excesso na rede de distribuição de energia (pdn)
BR112015020272A2 (pt) método e dispositivo para atualização de firmware
BR112013017759A2 (pt) sistema, método, e artigo para avisar mudança de comportamento
BR112017016219A2 (pt) rastreamento de fluxo de dados através de monitoramento de memória
DK3359142T3 (da) Medicinsk tyggegummi omfattende cannabinoid
TW201612909A (en) Semiconductor memory device, memory controller and memory system
BR112014026741A8 (pt) sistema de sequenciamento de solicitação de bloco melhorado para manuseio de sequenciamento de baixa latência
BR112017007123A2 (pt) derivados de tetrahidroisoquinolina
BR112012028406A2 (pt) método, pelo menos uma memória e pelo menos um código de programa de computador configurados, com pelo menos um processadro de dados e aparelho
BR112013026818A2 (pt) métodos e sistemas para transmissão de dados
BR112015025308A2 (pt) distribuição de unidades de dados de protocolo.
BR112013031345A2 (pt) sistema de recompensa de transação método de realização de uma transação , programa de computador , meio legível por computador , sistema de computador e sinal de dados.
BR112018002461A2 (pt) compostos para dispositivos opticamente ativos
CL2012000098A1 (es) Un sistema de control metodo y aparato para aumentar el rendimiento de un ciclo kalina.
DK3083617T3 (da) Isochromene derivater som phosphoinositid 3-kinase-inhibitorer
BR112015020394A2 (pt) método para segurança de um primeiro programa, e, produto de software de computador
BR112017000852A2 (pt) ?aparelho e método para gerar um sinal melhorado utilizando enchimento de ruído independente?.
BR112017010993A2 (pt) processo para operar um sistema de segurança eletrônico com assinantes temporários
BR112014026113A2 (pt) conjunto de controlador gama múltiplo
BR112016011737B8 (pt) Aparelho para processamento de informação e método para processamento de informação
BR112017001840A2 (pt) método e aparelho para desenvolvimento de operação, administração e manutenção virtual, e sistema de rede virtualizada
BR112017018308A2 (pt) dispositivo de remoção de paridade para codificar informação de sinalização de comprimento variável, e método de remoção de paridade usando o mesmo
BR112016013316A8 (pt) método para a produção de furfural e uso de ácido metanossulfônico

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B03H Publication of an application: rectification [chapter 3.8 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: AS CLASSIFICACOES ANTERIORES ERAM: H01L 27/115 , G06F 12/02

Ipc: G06F 12/02 (2006.01)

B15K Others concerning applications: alteration of classification

Ipc: H01L 27/115 (2006.01), G06F 12/02 (2006.01)

B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B11B Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements