"Détection de parole complémentaire" La présente invention concerne des systèmes de télécommunications numériques et, plus particulièrement, la détection de signaux acoustiques dans ces systèmes.
Dans les systèmes de télécommunications numériques, un signal acoustique analogique est modulé par impulsions codées (PCM) à une fréquence d'échantillonnage, par exemple, de 8 kHz, l'intervalle de temps entre les échantillons étant de 125/us. Aux Etats-Unis d'Amérique et au Canada, l'échantillon est digitalisé sous forme de 8 bits en série conformément
<EMI ID=1.1>
formant aux normes du CCITT, on suit le code semblable de loi A. On a proposé un code à 4 bits. Les codes de ce type sont approximativement logarithmiques, de façon à minimiser la fréquence de codage, tout en optimalisant le rapport signal/bruit dans l'intervalle normal de niveaux de réglage. Le premier bit de chaque échantillon est un bit de signe indiquant la polarité de l'échantillon. Les bits suivants d'un échantillon sont des bits de niveau représentant le niveau de l'échantillon.
Il est connu d'utiliser ce que l'on appelle des "détecteurs de paroles" ou des "détecteurs de silence" pour établir une distinction entre des périodes de conversation et de silence. Il est possible
de transmettre des données ou d'autres signaux acoustiques sur le même canal au cours de ces périodes de silence, permettant ainsi d'utiliser la capacité du canal de manière plus complète.
La modulation par impulsion codées digitalise à la fois les bruits de conversation et les bruits de fond (par exemple, le bruit engendré dans le local où se trouve la personne qui parle). Outre les bruits
de fond, un système de télécommunications engendre lui-1
même un bruit de réseau qui est transmis sur le même canal que le signal modulé par impulsions codées. En absence de bruit, une discrimination pourrait être établie entre une conversation et un silence au moyen d'un simple détecteur de niveau. Toutefois, dans la pratique, un bruit de conversation de faible niveau peut avoir la même amplitude qu'un bruit de réseau
et qu'un bruit de fond de niveau élevé, nécessitant ainsi l'utilisation de moyens plus compréhensifs pour établir une distinction entre une conversation et un bruit.
Suivant un aspect de l'invention, un signal indicateur est émis lors de la détection de signaux acoustiques dans une forme d'onde transmise par un canal de télécommunications. Le niveau d'énergie et la fréquence de passage par zéro de la forme d'onde sont calculés et le niveau d'énergie est ensuite comparé avec un seuil d'énergie élevé et un seuil d'énergie faible. Si le niveau d'énergie est égal ou supérieur au seuil d'énergie élevé, un signal indicateur est engendré. D'autre part, si le niveau d'énergie est inférieur au seuil d'énergie plus faible, l'émission d'un signal indicateur est inhibée. Si le niveau d'énergie est égal ou supérieur au seuil d'énergie plus faible, on calcule alors la différence entre des niveaux d'énergie de la forme d'onde qui sont séparés dans le temps, la différence représentant la pente d'énergie de la forme d'onde.
Cette pente d'énergie est ensuite comparée avec un seuil de pente et un signal indicateur est émis si la pente est égale ou supérieure à ce seuil. Si la pente est inférieure au seuil, la fréquence de passage par zéro est alors comparée avec un seuil de passage par zéro. Un signal indicateur est émis si la fréquence de passage par zéro est égale ou supérieure à ce seuil. L'émis- 1
sion du signal indicateur est inhibée si la fréquence de passage par zéro est inférieure au seuil précité.
Dans les dessins annexés :
la figure 1 est un organigramme d'un programme approprié pour la mise en oeuvre de l'invention; et la figure 2 est un schéma de montage d'un circuit logique approprié pour la mise en oeuvre de l'invention.
Afin de mieux comprendra la présente invention, ainsi que d'autres objets, avantages et capacités de cette dernière, on se référera à la description et aux revendications ci-après, conjointement avec les dessins annexés.
Selon une caractéristique de l'invention, trois paramètres, à savoir le niveau d'énergie, le changement survenant à court terme dans le niveau d'énergie ou la pente d'enveloppe de l'énergie, ainsi que la fréquence de passage par zéro, sont collectés au départ du canal pertinent et utilisés de manière complémentaire pour détecter des paroles parmi des bruits de fond et de réseau.
Ces paramètres sont rassemblés à partir
d'un certain nombre d'échantillons PCM dans une tranche de temps. Le niveau d'énergie de chaque échantillon est fonction du carré de la valeur linéaire
de l'échantillon. Toutefois, la grandeur d'un échantillon PCM non linéaire est une approximation satisfaisante du niveau d'énergie à des fins de détection de la parole. Conformément à l'invention, la grandeur de chaque échantillon peut être utilisée pour calculer la pente et le niveau d'énergie, évitant ainsi de devoir passer d'un code non linéaire à un code linéaire. La différence entre le temps et le niveau d'énergie approximatif est minime et aucune distinction ne sera faite dans la spécification ou les revendications ci-après.
Le niveau d'énergie E(m) est obtenu en additionnant les grandeurs de l'ensemble de 64 échantillons dans une tranche de temps de 8 ms. et en divisant la somme par le nombre d'échantillons. Le niveau d'énergie E(m) est mis à jour par une fenêtre à glissement qui peut avoir une largeur de 2 ms, ce qui correspond à un ensemble de 16 échantillons. La mise à jour des paramètres est effectuée en additionnant les 16 échantillons les plus récents et en supprimant les 16 échantillons les plus anciens de la globalisation. E(m) est déterminé d'après 0 dBmo qui est un niveau d'énergie de référence utilisé dans les techniques des télécommunications. On utilise des seuils
<EMI ID=2.1>
le signal est alors toujours considéré comme un silence. Il s'agit là de la différence d'énergie de
<EMI ID=3.1>
une distinction entre la parole et le bruit et où les paramètres relatifs à la pente d'énergie (ES) et à
la fréquence de passage par zéro (ZCR) sont efficaces. Dans cet intervalle, la parole est de niveau faible
et habituellement soit nasale, soit fricative, soit encore n' importe quel autre phonème d'élocution de faible niveau au début ou à la fin de la prononciation d'une parole.
On a constaté qu'une pente d'énergie raide
ES de 6 dB ou plus constituait une indication positive de la parole. La pente est la différence entre
le niveau d'énergie effectif E de deux tranches de temps (par exemple, de 2 ms.) séparées dans le temps, par exemple, tm et t(m-32), d'où ES = E(m) - E(m-32). Etant donné que le code de loi/u et le code de loi A 1
sont approximativement logarithmiques à des niveaux
de réglage inférieurs, la différence ES est également à peu près logarithmique. Une faible pente est ambiguë pour déterminer si l'on a affaire à une parole ou à un silence. Si l'on mesure une pente de moins de 6 dB, on utilise alors la fréquence de passage par zéro du canal pour établir une distinction entre la parole et le bruit.
Ainsi qu'on l'a noté précédemment, le bruit peut être soit un bruit de fond, soit un bruit de réseau. Le bruit de fond est engendré à l'endroit où
se trouve la personne qui parle, et il est habituellement à basse fréquence. Le bruit de réseau est engendré dans les canaux du système de télécommunications. Contrairement au bruit de fond, le bruit de réseau tend à se propager de manière plus aléatoire sur la largeur de bande d'un canal et il est habituellement de faible niveau.
La parole nasale et les fricatives de faible niveau ont tendance à renfermer des composantes d'une fréquence supérieure à celle du bruit de fond. On peut trouver une bonne indication des caractéristiques spectrales du signal en comptant le nombre de passages par zéro dans une période de temps fixe (c'està-dire la fréquence de passage par zéro). Un changement survenant dans la polarité des bits de signe d'échantillons PCM consécutifs représente un passage par zéro. Dans des conditions d'émission normales d'un faible bruit de réseau, une fréquence de passage par zéro se situant au-delà d'un seuil (par exemple, 50 passages par zéro en 16 ms.) est l'indication d'une parole. Une fréquence de passage par zéro élevée peut signifier soit une parole, soit un bruit de réseau dans des conditions engendrant un bruit de réseau élevé.
Afin de distinguer la parole d'un bruit 1
de réseau de niveau normal ou élevé, on suit un processus que l'on appelle "fréquence de passage par zéro modifiée" (MZCR). Ce processus MZCR présente deux aspects. En premier lieu, il s'agit de déterminer si
un bruit de réseau de niveau élevé est présent sur le canal. Dans l'affirmative, le détecteur est commuté du "mode ZCR" normal au "mode MZCR".
La présence ou l'absence d'un bruit de réseau de niveau élevé est déterminée en mesurant les fréquences de crête de passage par zéro au cours des périodes de silence qui sont indiquées par le détecteur. Etant donné que le bruit de fond et la parole n'interviennent pas au cours des périodes de silence, la présence d'un nombre suffisant de passages par zéro peut être attribuée à un bruit de réseau de niveau élevé. Une horloge émet des impulsions à des intervalles de 0,25 seconde. Si une lecture de fréquence de crête de passage par zéro d'au moins 25 passages par zéro par période de 8 ms. est obtenue dans un intervalle
de 0,25 seconde, un compteur est décrémenté de 1.
Si la fréquence de crête de passage par zéro n'atteint pas 25 passages par zéro par période de 8 ms. au cours de l'intervalle de 0,25 seconde, le compteur adaptatif est incrémenté de 1.
Si le compteur adaptatif atteint -4, un bruit de réseau de niveau élevé est censé être présent et le détecteur de parole est commuté au mode MZCR qui sera décrit ci-après.
Si le compteur adaptatif atteint 3, seul un bruit de réseau de niveau faible est présent et le détecteur de parole est commuté au mode ZCR normal.
Le mode change uniquement au terme d'un comptage de 0,25 seconde. Si le compteur n'atteint aucun de ces niveaux, le mode du détecteur ne change pas, mais ce dernier conserve le mode, quel qu'il soit, dans lequel il fonctionnait au cours de la période de temps précédente de 0,25 seconde.
Afin de garantir que la parole ou le bruit
de fond n'influence pas la sélection du mode ZCR, le compteur est remis à zéro au début d'une période lorsque le niveau d'énergie dépasse -30 dBmo ou lorsque la pente d'énergie est de 6 dB ou plus, et il continue à être remis à zéro au cours de chacun de ces états.
Dans le mode MZCR, la détection de la parole est quelque peu plus difficile que dans le mode ZCR en raison de la présence d'un bruit de réseau de niveau élevé ayant des composantes de fréquence qui s'étalent sur la même bande de fréquences que la parole. Toutefois, on a constaté que le spectre de fréquences d'un bruit de réseau était plus aléatoire que celui d'une parole fricative, lequel est plus compact.
Dans le mode MZCR, le but est d'écarter les passages par zéro qui sont attribuables à un
bruit de réseau. On utilise une technique à seuil double.
On a constaté que des séquences d'inversions de bits contiguës dues au bruit de réseau aléatoire étaient plus courtes que des séquences d'inversions de bits dues à une parole à bande étroite. Une séquence d'inversions de bits est le nombre d'inversions de bits contiguës d'échantillons PCM. Au cours du mode MZCR, les séquences d'inversions de bits sont mesurées et
<EMI ID=4.1>
<EMI ID=5.1>
Des séquences courtes ayant une longueur inférieure à
<EMI ID=6.1>
de réseau de niveau élevé et elles sont rejetées. Des séquences longues ayant une longueur égale ou supé-
<EMI ID=7.1>
ces accumulées est égal ou supérieur à un second seuil <EMI ID=8.1>
on est censé avoir affaire à une parole.
Le mode MZCR présente des conditions plus strictes que le mode ZCR en ce qui concerne la parole. Cette caractéristique est nécessaire pour réduire
les risques d'annulation occasionnelle de l'effet du détecteur de parole par un bruit de réseau de niveau élevé. Dès lors, le mode MZCR est plus susceptible d'indiquer erronément une période de silence, comparativement au mode ZCR normal. C'est la raison pour laquelle le temps de blocage peut être prolongé jusqu'à 64 ms. au cours du fonctionnement dans le mode MZCR, comparativement au temps de blocage de 32 ms.
du mode ZCR normal. Cet accroissement du temps de blocage a pour effet d'augmenter légèrement le temps système, mais il contribue à empêcher une coupure prématurée de la conversation.
La figure 1 est un organigramme d'un programme qui, en combinaison avec un microprocesseur, convient pour la mise en oeuvre de l'invention. Le programme doit à la fois accumuler des données sur une base échantillon par échantillon, ainsi que calculer et mettre à jour des paramètres sur une base fenêtre par fenêtre. Le programme est scindé dans le temps en deux parties que l'on appelle "exécution du programme de gestion des interruptions" et "programme principal".
La partie "exécution du programme de gestion des interruptions" est initialisée par une impulsion d'interruption. Les impulsions d'interruption sont synchronisées avec la fréquence d'échantillonnage. Pour une fréquence d'échantillonnage de 8 kHz, l'intervalle de temps entre les impulsions d'interruption est de 125 ms. La partie "exécution du programme de gestion des interruptions" a une durée d'environ 86 ms.
lorsqu'elle est mise en oeuvre sur un microprocesseur "Intel 8085A" (marque déposée). Au cours de cette partie, des échantillons de données de paroles sont collectés,
un niveau d'énergie est accumulé et la fréquence de passage par zéro ou la fréquence de passage par zéro modifiée est contrôlée. Le "programme principal"reprend le processus au terme de la partie "exécution
du programme de gestion des interruptions" et il dure jusqu'à l'émission de l'impulsion d'interruption suivante, soit environ 39 ms. plus tard, à nouveau pour l'exemple de mise en application précité.
Le programme principal est exécuté sur une base fenêtre par fenêtre de 2 ms. Au cours du programme principal, les paramètres relatifs au niveau d'énergie, à la fréquence de passage par zéro et à la pente d'énergie sont rassemblés et mis à jour par chaque nouvelle fenêtre de 2 ms. La logique de détection de parole est exécutée au cours du programme principal. Le bruit de réseau est mesuré et la détection est adaptée en conséquence soit au mode ZCR, soit au mode MZCR. Le programme principal peut être individualisé en un certain nombre de segments de code exécutables dont la mise en oeuvre n'est pas basée sur des interruptions.
L'initialisation du programme comprend la constitution d'une structure d'imprimante, la validation d'interruption et l'initialisation d'entrée/sortie. Une boucle d'attente est un mécanisme de synchronisation de fenêtres qui coordonne la synchronisation d'exécution entre le programme principal et le programme de gestion des interruptions.
Ainsi qu'on l'a indiqué ci-dessus, l'invention peut être mise en oeuvre en utilisant un microprocesseur programmable. En variante, on peut utiliser des circuits logiques spécialisés.
La figure 2 est un bloc-diagramme d'un circuit logique approprié pour la mise en oeuvre de la logique de détection de parole. Le flux de données en série du canal de télécommunications est couplé à un circuit convertisseur 42 dans lequel il est converti en une série d'octets en parallèle de façon connue. Un circuit d'entrée 10 renferme des circuits
11, 12, 13 et 14 pour la mise à jour des paramètres E(m), ES(m), ZCR(m). et MZCR(m) respectivement.
Un repère de minutage est prévu pour synchroniser le fonctionnement des circuits de mise à jour
11, 12, 13, 14 du bloc d'entrée 10 avec celui du codeur PCM. Dans le cas du circuit E(m) 11 et du circuit ES(m) 12, le premier bit de chaque octet est négligé; seuls les bits d'amplitude sont traités par les circuits 11, 12.
Le circuit de mise à jour E(m) 11 a pour fonction de fournir l'énergie moyenne E(m) pour une période de temps de 8 ms. (64 échantillons) avec une mise à jour toutes les 2 ms. Les bits d'amplitude de
16 échantillons consécutifs font l'objet d'une addition binaire; la somme correspond à l'énergie accumulée pendant une période de 2 ms. et elle est mémorisée provisoirement. Les quatre sommes de 2 ms. les plus récentes sont additionnées et le résultat obtenu est divisé par 64. Le quotient est la sortie du circuit E(m) 11 et il représente, pour cette mise en oeuvre, l'énergie moyenne de 64 échantillons mis à jour toutes les 2 ms.
Le circuit de mise à jour ES(m) 12 a pour fonction de déterminer la pente d'enveloppe d'énergie ES(m). Ce circuit peut utiliser les chiffres d'énergie moyenne de 8 ms. obtenus précédemment. Le circuit
12 soustrait le chiffre d'énergie moyenne de 8 ms. le plus récent d'un chiffre d'énergie moyenne de 8 ms.
établi précédemment, par exemple 64 ms. plus tôt.
La sortie du circuit ES(m) 12 est la valeur absolue
de la différence et elle représente, pour cet exemple de mise en oeuvre, la pente d'énergie mise à jour toutes les 2 ms.
Le circuit ZCR(m) 13 a pour fonction de déterminer la fréquence de passage par zéro (ZCR).
Seul le bit de polarité de chaque octet est pris en considération. Les 128 bits de polarité de 8 périodes de 2 ms. consécutives sont momentanément mémorisés. La sortie du circuit 13 est le nombre total d'inversions de bits de polarité pour les 8 périodes de 2 ms. les plus récentes, et elle représente la fréquence de passage par zéro pour une tranche de temps de 16 ms., mise à jour toutes les 2 ms.
Le circuit de mise à jour MZCR(m) 14 a pour fonction d'établir la fréquence de passage par zéro modifiée. Le circuit 14 utilise également les bits
de polarité mémorisés, mais au lieu de compter chaque inversion de bit de polarité, il compte uniquement les inversions de polarité qui font partie d'une séquence. Dans une séquence, chaque bit de polarité est différent de celui qui le précède immédiatement. Le nombre d'inversions de bits de polarité intervenant dans
<EMI ID=9.1>
quences renfermant moins de 9 inversions en une période de 16 ms., par exemple, sont rejetées. Les séquences renfermant 9 inversions de polarité ou plus en une période de 16 ms. sont additionnées. Cette somme de séquences accumulées représente la fréquence de passage par zéro modifiée.
Des signaux numériques représentant chaque paramètre mis à jour par les circuits 11, 12, 13 et 14 sont acheminés à des comparateurs dans lesquels ils sont comparés avec des seuils correspondants.
Le signal représentant E(m) et qui provient du circuit de mise à jour E(m) 11 est acheminé à des comparateurs 15 et 18. Si E(m) est égal ou supérieur
<EMI ID=10.1>
engendre une sortie qui amène une porte OU 16 à émettre à son tour un signal pour mettre un commutateur indicateur en service, indiquant ainsi la présence d'une parole. Si E(m) se situe en dessous d'un niveau seuil inférieur THL' le comparateur 18 émet un signal qui, après avoir été différé par une minuterie à déclenchement retardé 20, met le commutateur indicateur 17 hors service, ce qui a pour effet d'inhiber le signal indicateur, indiquant ainsi l'absence de parole.
<EMI ID=11.1>
exemple. Le commutateur indicateur 17 peut être un circuit basculeur. La minuterie à déclenchement retardé peut être un compteur progressif/régressif.
Si E(m) se situe entre les seuils THH et
T , le comparateur 18 émet un signal qui est dirigé vers une porte ET 21. Cette porte ET 21 engendre un signal de sortie uniquement si elle reçoit des signaux à la fois du comparateur 18 et de la porte OU
22. Cette porte OU 22 émet un signal en réponse à
des niveaux ES(m), ZCR(m) ou MZCR(m) prédéterminés ainsi qu'on le décrira ci-après. La sortie de la porte ET 21 est dirigée vers une entrée de la porte OU 16, laquelle, en réponse à un signal, met le commutateur indicateur 17 en service.
La sortie du circuit de mise à jour ES(m) 12 est dirigée vers un comparateur 23. Si ES(m) est égal ou supérieur au seuil ES(m) (ES(m) TH = 6 dB), le comparateur 23 transmet un signal à la porte OU 22 qui met le commutateur indicateur 17 en service.
Si ES(m) se situe en dessous de son seuil correspondant, le comparateur 23 appliquera un signal à une des entrées d'une porte ET 24. Cette porte ET
24 transmet un signal à une porte OU 19 uniquement
si son autre entrée reçoit un signal d'une porte OU
25, laquelle émet à son tour un signal uniquement si les conditions requises en ce qui concerne MZCR ou
ZCR sont satisfaites, comme indiqué par un signal provenant d'un comparateur 38 ou 39. Si des signaux ne sont pas émis soit par la porte ET 24, soit par le comparateur 18, la porte OU 19 n'émet pas de signal
et le commutateur indicateur 17 n'est pas mis hors service. En absence d'un signal en provenance de la porte ET 24, la porte OU 19 met le commutateur indicateur 17 hors service en réponse au signal provenant
du comparateur 18.
Si E(m) se situe entre ses deux seuils et
si ES(m) se situe en dessous de son seuil, le circuit logique est sélectionné dans le mode ZCR ou dans le mode MZCR. Si ES(m) est inférieur au seuil, le comparateur 23 valide la minuterie incrémentielle 26 qui engendre une série d'impulsions sur la ligne 27 à des intervalles d'environ 0,25 seconde. Ces impulsions servent de signaux de validation pour le comparateur
28. Entre-temps, la sortie du circuit de mise à jour ZCR(m) 13 est couplée à un circuit ZCR de crête 29
qui, au départ de plusieurs signaux ZCR(m), dérive un signal représentant la fréquence de crête de passage par zéro qui est transmise au comparateur 28.
Ce comparateur 28 comporte deux sorties couplées à un compteur 30. Si la fréquence de crête de passage par zéro est égale ou supérieure à un seuil
au cours d'un incrément de temps, une sortie du comparateur 28 décrémente le compteur 30 de 1. Si, d'autre part, la fréquence de crête de passage par zéro est inférieure au seuil, l'autre sortie du comparateur 28 incrémente le compteur 30 de 1. Le compteur 30 est couplé à des comparateurs 31 et 32 comportant chacun une sortie couplée à un commutateur sélecteur de mode ZCR 33. Si le comptage du compteur 30 atteint
un seuil inférieur (par exemple, -4), le comparateur
31 amène le commutateur de mode 33 à engendrer un signal indiquant le mode MZCR, tout en réglant également le temps de blocage de la minuterie 20 à l'intervention d'un sélecteur 34 prévu à cet effet. Si, d'autre part, le comptage atteint un seuil supérieur (par exemple, +3), le comparateur 32 amène le commutateur de mode 33 à engendrer un signal indiquant le mode ZCR, tout en réglant également le temps de blocage de la minuterie 20 à l'intervention d'un sélecteur 35 prévu
à cet effet. La sortie de chacun des comparateurs 31 et 32 est couplée à une entrée distincte d'une porte OU 36. Lors de l'émission d'un signal par le comparateur 31 ou 32, la porte OU 36 transmet un signal de remise à zéro au compteur 30 via un élément à retard
37. Le commutateur sélecteur de mode 33 peut être un circuit basculeur.
Les sorties du commutateur sélecteur de mode
33 sont couplées aux entrées de validation des comparateurs 38 et 39. Un seul de ces comparateurs 38 et
39 peut être validé à la fois. Si le commutateur sélecteur de mode 33 émet un signal de mode ZCR, le comparateur 38 est validé. Un signal représentant ZCR(m) est acheminé au comparateur 38 au départ du circuit de mise à jour ZCR(m) 13. Si ZCR(m) est égal ou supérieur à un seuil (par exemple, 50 passages par zéro en
16 ms.), le comparateur 38 émet, pour autant qu'il soit validé par le commutateur sélecteur de mode 33,
un signal qui, après être passé par les portes 22, 21,
16, met le commutateur indicateur 17 en service. Si ZCR(m) est inférieur à ce seuil, le comparateur 38 émet un signal qui, après être passé par les portes 25, 24, 19 et la minuterie à temps de blocage 20, met le commutateur indicateur 17 hors service. Au cours d'un fonctionnement normal dans le mode ZCR, la minuterie à temps de blocage 20 est positionnée à 32 ms. par le sélecteur de temps de blocage 35.
Si le commutateur sélecteur de mode 33 émet un signal de mode MZCR, le comparateur 39 est validé. Un signal représentant MZCR(m) (à savoir le nombre de séquences d'inversion de bits qui est égal ou supé-
<EMI ID=12.1>
du circuit de mise à jour MZCR(m) 14.Si MZCR(m) est
<EMI ID=13.1>
pour autant qu'il soit validé par le commutateur sélecteur de mode 33, un signal qui, après être passé par les portes 22, 21, 16, met le commutateur indicateur 17 en service. Si MZCR(m) est inférieur à ce seuil, le comparateur 39 émet un signal qui, après être passé par les portes 25, 24, 19 et la minuterie
à temps de blocage 20, met le commutateur indicateur
17 hors service, inhibant ainsi le signal indicateur. Au cours d'un fonctionnement en mode MZCR, la minuterie à temps de blocage 20 est positionnée à 64 ms. par le sélecteur de temps de blocage 34.
Au cours d'un fonctionnement dans le mode ZCR(m), la minuterie à temps de blocage est positionnée à un court délai, par exemple, 32 ms. mais, au cours d'un fonctionnement dans le mode MZCR(m), elle est positionnée à un délai plus long, par exemple,
64 ms.
Des moyens sont prévus pour remettre à zéro la minuterie 26 et le circuit ZCR de crête 29. Les sorties des comparateurs 31, 32, 15 et 23 sont couplées aux entrées d'une porte OU 40. La présence d'un signal à la sortie d'un de ces comparateurs,indiquant des valeurs E(m), ES(m) élevées ou un comptage ZCR de crête complet et la sélection de mode,remet à zéro la minuterie 26, ainsi que le circuit ZCR de
<EMI ID=14.1>
couplée à une entrée de la porte OU 40 via le circuit à retard 41. La minuterie 26 et le circuit ZCR de crête 29 sont remis à zéro au terme d'une période de la minuterie incrémentielle 26.
Les périodes de temps et les valeurs seuils spécifiques utilisées dans la description ci-dessus
se sont révélées optimales à la suite d'un certain nombre d'essais objectifs et subjectifs. D'autres valeurs et périodes de temps peuvent y être substituées avec une certaine altération de rendement. De plus, bien que l'invention ait été décrite dans le contexte de systèmes de modulation par impulsions codées d'une capacité de 8 bits, elle peut être aisément adaptée à d'autres systèmes, notamment des systèmes de modulation par impulsions codées d'une capacité de 4 bits.
Bien que l'on ait illustré et décrit ce qui est actuellement considéré comme la forme de réalisation préférée de l'invention, l'homme de métier comprendra que diverses modifications peuvent être apportées à cette dernière sans se départir de son cadre tel qu'il est défini par les revendications ci-après.
The present invention relates to digital telecommunications systems and, more particularly, to the detection of acoustic signals in these systems.
In digital telecommunications systems, an analog acoustic signal is modulated by coded pulses (PCM) at a sampling frequency, for example, of 8 kHz, the time interval between the samples being 125 / us. In the United States of America and Canada, the sample is digitized in the form of 8 bits in series in accordance
<EMI ID = 1.1>
training to CCITT standards, we follow the similar code of law A. We proposed a 4-bit code. Codes of this type are approximately logarithmic, so as to minimize the coding frequency, while optimizing the signal-to-noise ratio within the normal range of setting levels. The first bit of each sample is a sign bit indicating the polarity of the sample. The following bits of a sample are level bits representing the level of the sample.
It is known to use so-called "speech detectors" or "silence detectors" to distinguish between periods of conversation and periods of silence. It is possible
transmit data or other acoustic signals on the same channel during these periods of silence, thus making it possible to use the capacity of the channel more fully.
Pulse code modulation digitizes both conversation and background noise (for example, noise generated in the room where the speaker is located). Besides the noises
basically, a telecommunications system generates 1
even network noise which is transmitted on the same channel as the coded pulse code signal. In the absence of noise, discrimination could be established between a conversation and a silence by means of a simple level detector. However, in practice, low-level talk noise can have the same amplitude as network noise
and high level background noise, thus requiring the use of more comprehensive means to distinguish between conversation and noise.
According to one aspect of the invention, an indicator signal is emitted when acoustic signals are detected in a waveform transmitted by a telecommunications channel. The energy level and the zero crossing frequency of the waveform are calculated and the energy level is then compared with a high energy threshold and a low energy threshold. If the energy level is equal to or higher than the high energy threshold, an indicator signal is generated. On the other hand, if the energy level is below the lower energy threshold, the emission of an indicator signal is inhibited. If the energy level is equal to or greater than the lower energy threshold, the difference between energy levels of the waveform which are separated in time is calculated, the difference representing the energy slope of the waveform.
This energy slope is then compared with a slope threshold and an indicator signal is emitted if the slope is equal to or greater than this threshold. If the slope is less than the threshold, the frequency of passage through zero is then compared with a threshold of passage through zero. An indicator signal is emitted if the zero crossing frequency is equal to or greater than this threshold. The emiss 1
The signal signal is inhibited if the zero crossing frequency is below the above threshold.
In the accompanying drawings:
Figure 1 is a flow diagram of a program suitable for the implementation of the invention; and Figure 2 is a circuit diagram of a logic circuit suitable for the implementation of the invention.
In order to better understand the present invention, as well as other objects, advantages and capacities of the latter, reference will be made to the description and the claims below, together with the appended drawings.
According to a characteristic of the invention, three parameters, namely the energy level, the short-term change in the energy level or the energy envelope slope, as well as the frequency of passage through zero , are collected from the relevant channel and used in a complementary manner to detect speech among background and network noise.
These parameters are gathered from
a number of PCM samples in a time slice. The energy level of each sample is a function of the square of the linear value
of the sample. However, the size of a nonlinear PCM sample is a satisfactory approximation of the energy level for speech detection purposes. According to the invention, the size of each sample can be used to calculate the slope and the energy level, thus avoiding having to pass from a non-linear code to a linear code. The difference between time and approximate energy level is minimal and no distinction will be made in the specification or claims below.
The energy level E (m) is obtained by adding the magnitudes of the set of 64 samples in a time slice of 8 ms. and dividing the sum by the number of samples. The energy level E (m) is updated by a sliding window which can have a width of 2 ms, which corresponds to a set of 16 samples. The parameters are updated by adding the 16 most recent samples and deleting the 16 oldest samples from the globalization. E (m) is determined from 0 dBmo which is a reference energy level used in telecommunications techniques. We use thresholds
<EMI ID = 2.1>
the signal is then always considered as silence. This is the energy difference of
<EMI ID = 3.1>
a distinction between speech and noise and where the parameters relating to the energy slope (ES) and
the zero crossing frequency (ZCR) are effective. In this interval, speech is of low level
and usually either nasal, fricative, or any other low-level speech phoneme at the start or end of speech.
It was found that a steep energy slope
ES of 6 dB or more was a positive indication of speech. The slope is the difference between
the effective energy level E of two time slices (for example, 2 ms.) separated in time, for example, tm and t (m-32), hence ES = E (m) - E ( m-32). Since the law code / u and the law code A 1
are approximately logarithmic at levels
lower settings, the ES difference is also roughly logarithmic. A slight slope is ambiguous in determining whether one is dealing with a word or a silence. If you measure a slope of less than 6 dB, then use the channel zero crossing frequency to distinguish between speech and noise.
As noted previously, the noise can be either background noise or network noise. Background noise is generated where
is the person speaking, and it is usually low frequency. Network noise is generated in the channels of the telecommunications system. Unlike background noise, network noise tends to spread more randomly over the bandwidth of a channel and is usually low.
Nasal speech and low level fricatives tend to contain components with a frequency higher than that of background noise. A good indication of the spectral characteristics of the signal can be found by counting the number of zero crossings in a fixed period of time (i.e. the frequency of zero crossings). A change in the polarity of the sign bits of consecutive PCM samples represents a zero crossing. Under normal conditions of emission of low network noise, a zero crossing frequency above a threshold (for example, 50 zero crossings in 16 ms.) Is an indication of a speech. A high zero crossing frequency can mean either speech or network noise under conditions causing high network noise.
To distinguish speech from noise 1
normal or high level network, we follow a process called "modified zero crossing frequency" (MZCR). This MZCR process has two aspects. First, it is a question of determining whether
high level network noise is present on the channel. If so, the detector is switched from "normal ZCR mode" to "MZCR mode".
The presence or absence of high level network noise is determined by measuring the peak zero crossing frequencies during the periods of silence indicated by the detector. Since background noise and speech do not occur during periods of silence, the presence of a sufficient number of zero crossings can be attributed to high level network noise. A clock emits pulses at 0.25 second intervals. If a zero crossing peak frequency reading of at least 25 zero crossings per 8 ms period. is obtained in an interval
by 0.25 seconds, a counter is decremented by 1.
If the peak zero crossing frequency does not reach 25 zero crossings per 8 ms period. during the 0.25 second interval, the adaptive counter is incremented by 1.
If the adaptive counter reaches -4, high level network noise is assumed to be present and the speech detector is switched to the MZCR mode which will be described below.
If the adaptive counter reaches 3, only low level network noise is present and the speech detector is switched to normal ZCR mode.
The mode changes only after a 0.25 second count. If the counter does not reach any of these levels, the detector mode does not change, but the detector retains whatever mode it operated in the previous 0.25 second time period.
To ensure that speech or noise
does not influence the selection of the ZCR mode, the counter is reset to zero at the start of a period when the energy level exceeds -30 dBmo or when the energy slope is 6 dB or more, and it continues to be reset during each of these states.
In the MZCR mode, speech detection is somewhat more difficult than in the ZCR mode due to the presence of high level network noise having frequency components that span the same frequency band as the speech. However, it has been found that the frequency spectrum of a network noise is more random than that of a fricative speech, which is more compact.
In MZCR mode, the goal is to eliminate zero crossings which are attributable to a
network noise. A double threshold technique is used.
It has been found that sequences of contiguous bit reversals due to random network noise are shorter than sequences of bit reversals due to narrowband speech. A sequence of bit reversals is the number of contiguous bit reversals of PCM samples. During MZCR mode, bit reversal sequences are measured and
<EMI ID = 4.1>
<EMI ID = 5.1>
Short sequences less than
<EMI ID = 6.1>
high level network and they are rejected. Long sequences of equal or greater length
<EMI ID = 7.1>
these accumulated is equal to or greater than a second threshold <EMI ID = 8.1>
we're supposed to be dealing with a word.
MZCR mode has more stringent conditions than ZCR mode with regard to speech. This feature is necessary to reduce
the risks of occasional cancellation of the effect of the speech detector by high level network noise. Therefore, MZCR mode is more likely to indicate a period of silence incorrectly, compared to normal ZCR mode. This is the reason why the blocking time can be extended up to 64 ms. during operation in MZCR mode, compared to the blocking time of 32 ms.
normal ZCR mode. This increase in blocking time has the effect of slightly increasing the overhead, but it helps to prevent the conversation from ending prematurely.
FIG. 1 is a flow diagram of a program which, in combination with a microprocessor, is suitable for implementing the invention. The program must both accumulate data on a sample-by-sample basis, as well as calculate and update parameters on a window-by-window basis. The program is split in time into two parts which are called "execution of the interrupt management program" and "main program".
The "execution of the interrupt management program" part is initialized by an interrupt pulse. The interrupt pulses are synchronized with the sampling frequency. For a sampling frequency of 8 kHz, the time interval between the interrupt pulses is 125 ms. The "execution of the interrupt management program" part has a duration of approximately 86 ms.
when used on an "Intel 8085A" microprocessor (registered trademark). During this part, samples of speech data are collected,
an energy level is accumulated and the zero crossing frequency or the modified zero crossing frequency is controlled. The "main program" resumes the process at the end of the "execution" part
of the interrupt management program "and it lasts until the issuance of the next interrupt pulse, about 39 ms. later, again for the above application example.
The main program is executed on a window-by-window basis of 2 ms. During the main program, the parameters relating to the energy level, the zero crossing frequency and the energy slope are gathered and updated by each new 2 ms window. Speech detection logic is executed during the main program. The network noise is measured and the detection is adapted accordingly either to the ZCR mode or to the MZCR mode. The main program can be individualized into a number of executable code segments, the implementation of which is not based on interrupts.
The initialization of the program includes the constitution of a printer structure, the validation of interruption and the initialization of input / output. A wait loop is a window synchronization mechanism that coordinates the execution synchronization between the main program and the interrupt handling program.
As indicated above, the invention can be implemented using a programmable microprocessor. Alternatively, specialized logic circuits can be used.
FIG. 2 is a block diagram of a logic circuit suitable for the implementation of the speech detection logic. The serial data stream of the telecommunications channel is coupled to a converter circuit 42 in which it is converted into a series of bytes in parallel in a known manner. An input circuit 10 contains circuits
11, 12, 13 and 14 for updating the parameters E (m), ES (m), ZCR (m). and MZCR (m) respectively.
A timing mark is provided to synchronize the operation of the update circuits
11, 12, 13, 14 of the input block 10 with that of the PCM encoder. In the case of circuit E (m) 11 and circuit ES (m) 12, the first bit of each byte is neglected; only the amplitude bits are processed by circuits 11, 12.
The function of the updating circuit E (m) 11 is to supply the average energy E (m) for a time period of 8 ms. (64 samples) with an update every 2 ms. Amplitude bits of
16 consecutive samples are subjected to a binary addition; the sum corresponds to the energy accumulated during a period of 2 ms. and it is temporarily stored. The four sums of 2 ms. the most recent are added and the result obtained is divided by 64. The quotient is the output of circuit E (m) 11 and it represents, for this implementation, the average energy of 64 samples updated every 2 ms .
The function of the updating circuit ES (m) 12 is to determine the slope of the energy envelope ES (m). This circuit can use the average energy figures of 8 ms. previously obtained. The circuit
12 subtracts the average energy figure from 8 ms. the most recent with an average energy figure of 8 ms.
previously established, for example 64 ms. earlier.
The output of the ES circuit (m) 12 is the absolute value
of the difference and it represents, for this example of implementation, the energy slope updated every 2 ms.
The function of the ZCR (m) circuit 13 is to determine the zero crossing frequency (ZCR).
Only the polarity bit of each byte is taken into account. The 128 polarity bits of 8 periods of 2 ms. are stored temporarily. The output of circuit 13 is the total number of polarity bit reversals for the 8 2 ms periods. the most recent, and it represents the frequency of passage through zero for a time slice of 16 ms., updated every 2 ms.
The function of the updating circuit MZCR (m) 14 is to establish the modified zero crossing frequency. Circuit 14 also uses bits
stored polarity, but instead of counting each reverse polarity bit, it counts only the reverse polarity that is part of a sequence. In a sequence, each polarity bit is different from the one that immediately precedes it. The number of polarity bit reversals occurring in
<EMI ID = 9.1>
quences with fewer than 9 inversions in a 16 ms period, for example, are rejected. Sequences containing 9 or more polarity inversions in a 16 ms period. are added together. This sum of accumulated sequences represents the modified zero crossing frequency.
Digital signals representing each parameter updated by the circuits 11, 12, 13 and 14 are sent to comparators in which they are compared with corresponding thresholds.
The signal representing E (m) and which comes from the updating circuit E (m) 11 is sent to comparators 15 and 18. If E (m) is equal or greater
<EMI ID = 10.1>
generates an output which causes an OR gate 16 to in turn send a signal to put an indicator switch in service, thus indicating the presence of a word. If E (m) is below a lower threshold level THL ′ the comparator 18 emits a signal which, after being delayed by a delayed trigger timer 20, switches the indicator switch 17 off, which has the effect to inhibit the indicator signal, thus indicating the absence of speech.
<EMI ID = 11.1>
example. The indicator switch 17 can be a rocker circuit. The delayed trigger timer can be a progressive / regressive counter.
If E (m) is between the thresholds THH and
T, comparator 18 emits a signal which is directed to an AND gate 21. This AND gate 21 generates an output signal only if it receives signals from both comparator 18 and the OR gate
22. This OR gate 22 emits a signal in response to
ES (m), ZCR (m) or MZCR (m) levels predetermined as will be described below. The output of AND gate 21 is directed to an input of OR gate 16, which, in response to a signal, activates the indicator switch 17.
The output of the updating circuit ES (m) 12 is directed to a comparator 23. If ES (m) is equal to or greater than the threshold ES (m) (ES (m) TH = 6 dB), the comparator 23 transmits a signal at the OR gate 22 which activates the indicator switch 17.
If ES (m) is below its corresponding threshold, comparator 23 will apply a signal to one of the inputs of an AND gate 24. This AND gate
24 transmits a signal to an OR gate 19 only
if its other input receives a signal from an OR gate
25, which in turn only signals if the requirements for MZCR or
ZCR are satisfied, as indicated by a signal from a comparator 38 or 39. If signals are not emitted either by AND gate 24 or by comparator 18, OR gate 19 does not emit a signal
and the indicator switch 17 is not turned off. In the absence of a signal from AND gate 24, OR gate 19 disables the indicator switch 17 in response to the signal from
of comparator 18.
If E (m) is between its two thresholds and
if ES (m) is below its threshold, the logic circuit is selected in the ZCR mode or in the MZCR mode. If ES (m) is less than the threshold, the comparator 23 validates the incremental timer 26 which generates a series of pulses on the line 27 at intervals of approximately 0.25 seconds. These pulses serve as validation signals for the comparator
28. Meanwhile, the output of the update circuit ZCR (m) 13 is coupled to a peak circuit ZCR 29
which, from several ZCR (m) signals, derives a signal representing the peak zero crossing frequency which is transmitted to comparator 28.
This comparator 28 has two outputs coupled to a counter 30. If the zero crossing peak frequency is equal to or greater than a threshold
during a time increment, an output of the comparator 28 decrements the counter 30 by 1. If, on the other hand, the peak frequency of passage through zero is less than the threshold, the other output of the comparator 28 increments the counter 30 of 1. Counter 30 is coupled to comparators 31 and 32 each comprising an output coupled to a mode selector switch ZCR 33. If the count of counter 30 reaches
a lower threshold (for example, -4), the comparator
31 causes the mode switch 33 to generate a signal indicating the MZCR mode, while also adjusting the blocking time of the timer 20 by means of a selector 34 provided for this purpose. If, on the other hand, the count reaches a higher threshold (for example, +3), the comparator 32 causes the mode switch 33 to generate a signal indicating the ZCR mode, while also adjusting the blocking time of the timer 20 at the intervention of a selector 35 provided
for this purpose. The output of each of the comparators 31 and 32 is coupled to a separate input of an OR gate 36. When a signal is sent by the comparator 31 or 32, the OR gate 36 transmits a reset signal to the counter 30 via a delay element
37. The mode selector switch 33 can be a rocker circuit.
Mode selector switch outputs
33 are coupled to the validation inputs of comparators 38 and 39. Only one of these comparators 38 and
39 can be validated at a time. If the mode selector switch 33 emits a mode signal ZCR, the comparator 38 is validated. A signal representing ZCR (m) is sent to comparator 38 from the update circuit ZCR (m) 13. If ZCR (m) is equal to or greater than a threshold (for example, 50 zero crossings in
16 ms.), The comparator 38 transmits, as long as it is enabled by the mode selector switch 33,
a signal which, after having passed through the gates 22, 21,
16, activates the indicator switch 17. If ZCR (m) is less than this threshold, the comparator 38 emits a signal which, after having passed through the gates 25, 24, 19 and the blocking timer 20, deactivates the indicator switch 17. During normal operation in ZCR mode, the blocking time timer 20 is set to 32 ms. by the blocking time selector 35.
If the mode selector switch 33 emits an MZCR mode signal, the comparator 39 is validated. A signal representing MZCR (m) (i.e. the number of bit inversion sequences which is equal to or greater than
<EMI ID = 12.1>
of the update circuit MZCR (m) 14. If MZCR (m) is
<EMI ID = 13.1>
provided that it is validated by the mode selector switch 33, a signal which, after having passed through the gates 22, 21, 16, puts the indicator switch 17 into service. If MZCR (m) is less than this threshold, the comparator 39 emits a signal which, after having passed through the gates 25, 24, 19 and the timer
at blocking time 20, set the indicator switch
17 out of service, thereby inhibiting the indicator signal. During operation in MZCR mode, the blocking time timer 20 is set to 64 ms. by the blocking time selector 34.
During operation in ZCR (m) mode, the blocking time timer is set to a short delay, for example, 32 ms. but, during operation in the MZCR (m) mode, it is positioned at a longer delay, for example,
64 ms.
Means are provided for resetting the timer 26 and the peak ZCR circuit 29. The outputs of the comparators 31, 32, 15 and 23 are coupled to the inputs of an OR gate 40. The presence of a signal at the output of one of these comparators, indicating high E (m), ES (m) values or a full peak ZCR count and the mode selection, resets the timer 26, as well as the circuit ZCR of
<EMI ID = 14.1>
coupled to an input of the OR gate 40 via the delay circuit 41. The timer 26 and the peak ZCR circuit 29 are reset to zero after a period of the incremental timer 26.
The time periods and specific threshold values used in the description above
have proven to be optimal after a number of objective and subjective tests. Other values and periods of time can be substituted for it with a certain deterioration in yield. Furthermore, although the invention has been described in the context of coded pulse modulation systems with an 8-bit capacity, it can be easily adapted to other systems, in particular coded pulse modulation systems of a capacity of 4 bits.
Although it has been illustrated and described what is currently considered to be the preferred embodiment of the invention, those skilled in the art will understand that various modifications can be made to the latter without departing from its scope as it is defined by the claims below.