BE894118A - Filtres numeriques a reponse impulsionnelle limitee - Google Patents

Description

   <EMI ID=1.1>  

  
 <EMI ID=2.1>   <EMI ID=3.1>   <EMI ID=4.1>   <EMI ID=5.1>  

  
 <EMI ID=6.1>   <EMI ID=7.1>  filtre qui sont également distribués dans le temps autour

  
de la réponse impulsionnelle centrale du filtre, donne,

  
au filtre, une caractéristique de réponse en phase linéaire.

  
Il en résulte une économie importante de matériel, du fait

  
de ce double usage des circuits de fonction de pondération,

  
ce qui donne également au filtre une caractéristique de structure "pliëe" autour de la réponse impulsionnelle ou

  
module central.

  
Selon un autre aspect de l'invention, la caractéristique de réponse et/ou l'ordre du filtre FIR de la figure 2 peuvent être dynamiquement modifiés en changeant les valeurs des fonctions de pondération. Cela est accompli par un bus de contrôle de coefficient 77, qui interconnecte les circuits de fonction de pondération. La caractéristique

  
de réponse du filtre est changée en décalant en série le nouveau coefficient dans le circuits de fonction de pondération, comme on le décrira ci-après.

  
En se référant à la figure 3, on peut y voir un schéma bloc de l'un des circuits de fonction de pondération de la figure 2. Deux registres à décalage dynamiques 72 et

  
74 sont couplés en série par des parties du bus de contrôle

  
de coefficient 77. Une sortie du registre 72 est couplée

  
à une entrée de commande d'une matrice de décalage 76 et une sortie

  
 <EMI ID=8.1> 

  
76 et 78, dont les sorties sont couplées aux deux entrées d'un additionneur 70. Un signal pondéré x(n) est produit à une sortie de l'additionneur 70.

  
Le circuit de fonction de pondération de la figure

  
3 pondère le signal x(n) appliqué par une fonction qui est une somme ou une différence de multiple de puissance aux inverses de deux, en utilisant une technique de décalage

  
et addition ou soustraction. Par exemple, on suppose que le circuit de fonction de pondération doit produire un signal égal à (3/16) x(n). Les valeurs des coefficients représentant 1/8 et 1/16 sont d'abord décalées dans les registres à décalage dynamique 72 et 74, respectivement. Le coefficient de 1/8 est appliqué à la matrice 76 qui décale le signal d'entrée x(n) vers la droite de trois positions de bits pour produire un signal égal à (1/8)x(n). Le coefficient de 1/16 est appliqué à la matrice 78, qui décale 

  
le signal d'entrée x(n) vers la droite de quatre positions, afin de produire ainsi un signal égal à (1/16)x(n). L'additionneur 70 ajoute alors la valeur de (1/8)x(n) à
(1/16)x(n), pour produire le signal pondéré souhaité de
(3/16)x(n).

  
Les matrices et les registres de la figure 3

  
sont illustrés en plus de détail sur les figures 4 et 5 respectivement. En se référant à la matrice illustrée sur la figure 4, le signal d'entrée appliqué x(n), par exemple, de 8 bits est appliqué à une section d'inversion 80 de la matrice. La section d'inversion 80 inversera le signal x(n) ou le laissera passer sans inversion selon les valeurs des signaux complémentaires de commande INVERSION et INVERSION. Le signal produit par la section d'inversion est alors appliqué à une section de pondération de 1/2 82 où il peut être pondéré par 1/2 ou passer sans être pondéré, selon les valeurs des signaux complémentaires de commande C., 

  
 <EMI ID=9.1> 

  
pondération de 1/2 et est appliqué à une section de pondération de 1/4 84. Dans cette section, le signal

  
peut être encore pondéré de 1/4 ou passer sans être pondéré selon la valeur des signaux complémentaires de commande

  
 <EMI ID=10.1> 

  
de pondération 84 est appliqué à une section de pondération 1/16 86 qui peut pondérer le signal d'un autre facteur 1/16 ou le laisser passer sans être pondéré selon l'établissement de signaux complémentaires de commande

  
 <EMI ID=11.1> 

  
section de mise à zéro et tampon 88 qui reçoit un signal de commande d'une porte ET 87. Quand les signaux de com-

  
 <EMI ID=12.1> 

  
vrais (c'est-à-dire tous des uns logiques), la section

  
88 produit un signal de sortie de valeur nulle. Autrement,  le signal pondéré x(n) n'est que tamponné par la section
88 et est appliqué à l'additionneur 70 de la figure 3.

  
Quand les valeurs de fonction de pondération sont programmables comme le montrent les figures 3 et4,

  
 <EMI ID=13.1> 

  
des signaux des circuits de fonction de pondération en débutant avec ceux couplés aux premier et second étages de registre à décalage du filtre. Par exemple, le mode de réalisation de la figure 2 montre un filtre FIR de septième

  
 <EMI ID=14.1> 

  
Le circuit 20 appliquera alors des signaux de valeur nulle au verrouillage 30 et à l'additionneur 66. Cela changera le filtre FIR à un filtre de cinquième ordre avec des poids

  
 <EMI ID=15.1> 

  
retards de deux cycles d'horloge des verrouillages 34 et 64, qui reçoivent le signal filtré de sortie produit à la sortie de l'additionneur final effectif 36 du filtre de cinquième ordre. 

  
La matrice de la figure 4 peut être contrôlée pour pondérer le signal x(n) par des facteurs de un, 1/2, 1/4, 1/8, 1/16, 1/32 ou 1/64 selon les valeurs des signaux de commande. Le signal pondéré peut, comme on l'a décrit ci-dessus, être inversé (complément à un)

  
ou passé sans inversion selon les valeurs des signaux  de commande INVERSION et INVERSION. Par exemple, si deux signaux pondérés doivent être soustraits, alors il faut d'abord prendre le complément à deux du signal devant être soustrait de l'autre. L'opération de prise de

  
 <EMI ID=16.1> 

  
négatif de la valeur du signal d'entrée. Pour prendre

  
le complément à deux d'un signal binaire, les bits du signal d'entrée sont d'abord inversés puis un "1"

  
binaire est ajouté au résultat. Si l'on doit prendre

  
le complément à deux des signaux pondérés, le signal

  
de commande INVERSION peut alors être appliqué à la position du bit le moins important (retenu) de l'additionneur 70 pour compléter le processus de prise du complément à deux en ajoutant 1 à la somme du cumulateur et du cumulant.

  
Un registre à décalage adapté à une utilisation comme registre à décalage dynamique 72 ou 74 de la figure 3 est représenté sur la figure 5. Des bascules ou flips-flops 90,.92, 94 et 96 du type D sont couplées en série avec le bus de contrôle de coefficient 77 et elles sont déclenchées par un signal d'horloge. Si l'on souhaite changer la valeur de la fonction de pondération de la figure 4, le signal d'horloge est activé pour décaler les nouveaux signaux de commande dans le registre, du bus 77. Le courant de données de signaux de commande, consistant en bits de donnés de coefficient en série,

  
est déclenché à travers le registre jusqu'à ce

  
que les bits représentant les coefficients souhaités soient stockés aux étages appropriés des registres. Des valeurs des coefficients pour les registres suivantspeuvent également passer par le registre et dans des registres suivants construits de façon semblable. Quand le registre est bien chargé, les signaux de commande

  
 <EMI ID=17.1> 

  
bascules, et les valeurs complémentaires sont produites aux sorties Q. La matrice de la figure 4 pondérera et/ou

  
inversera le signal d'entrée x(n) selon ces valeurs de ' ' coefficient. 

  
En se référant à la figure 6, un étage de

  
verrouillage semi-dynamique adapté à une utilisation dans

  
le registre à décalage des figures 3 et 5 est illustré sous

  
forme schématique. Quatre des étages de verrouillage de la figure 6 peuvent être montés en cascade pour produire un registre à décalage à quatre étages ayant une fonction semblable à celle de la figure 5.

  
Sur la figure 6, le signal de commande de coefficient

  
est appliqué à une porte de transmission 200, comprenant

  
deux transistors complémentaires MOS 202 et 204 du type

  
 <EMI ID=18.1> 

  
La sortie de la porte de transmission 200 est couplée à l'entrée d'un inverseur 208 dont la sortie est couplée à une seconde porte de transmission 210 comprenant des transistors complémentaires MOS 212 et 214 couplés de la source au drain. La sortie de la porte de transmission 210 est couplée à l'entrée d'un inverseur 218, dont la sortie est couplée à l'entrée d'une troisième porte de transmission 220 comprenant des transistors complémentaires MOS
222 et 224 couplés de la source au drain. La sortie de la

  
 <EMI ID=19.1> 

  
inverseur 208. Les signaux complémentaires de SORTIE et SORTIE (correspondant aux sorties Q et Q des bascules 90-96 de la figure 5) sont produits aux sorties des inverseurs
218 et 208, respectivement.

  
L'étage de verrouillage semi-dynamique de la figure 6 est déclenché par des signaux complémentaires d'horloge &#65533; et &#65533; tandis que la porte 220 est ouverte parce que le signal ECRITURE est à l'état haut et que le signal

  
ECRITURE est à l'état bas. Quand le signal &#65533; est bas et que le signal d'horloge &#65533; est haut, le signal de commande de coefficient est conduit par la porte de transmission 200 et est stocké dans la capacité d'entrée 206 de l'inverseur

  
 <EMI ID=20.1> 

  
ouvre la porte de transmission 220 et rend la porte de transmission 210 conductrice. Le niveau du signal à 

  
l'entrée de l'inverseur 208 est inversé, transmis par la porte 210 et maintenu à la capacité d'entrée 216 de l'inverseur 218. Quand le verrouillage a été chargé des valeurs souhaitées, le signal ECRITURE passe à l'état bas et le signal ECRITURE passe à l'état haut, ce qui rend la porte

  
de transmission 220 conductrice. Le niveau du signal à l'entrée de l'inverseur 218 est inversé par cet inverseur

  
et est transmis par la porte 220, renforçant ainsi le

  
niveau du signal stocké à l'entrée de l'inverseur 208. Le signal à la sortie de l'inverseur 208 continue à être conduit par la porte 208 pour renforcer le niveau du signal maintenu à l'entrée de l'inverseur 216. Ainsi, les niveaux des signaux stockés sont maintenus aux entrées des deux inverseurs par contre réaction positive, et des signaux complémentaires de SORTIE et SORTIE sont présentés à la matrice par le verrouillage.

  
La figure 7 montre un mode de réalisation plus détaillé des matrices des figures 3 et 4, adapté à une fabrication sous forme de circuit intégré MOS. Sur la figure, des trajets métallisés sont représentés par des lignes en traits pleins épais, les trajets de diffusion sont représentés par des lignes en traits pleins minces

  
et les trajets de polysilicium sont représentés par des lignes en pointillés minces. Les intersections des trajets du même type désignent des connexions en ces points. Les ,signaux sont acheminés à travers la matrice par les portes de transmission qui sont formées par les intersections des trajets de couche de diffusion et des trajets de polysilicium sous le contrôle des niveaux des signaux sur le trajet

  
de polysilicium. Quand le signal sur le trajet de polysilicium est à l'état haut, les signaux peuvent passer

  
à travers ce point dans le trajet de couche de diffusion ; quand le signal sur le trajet de polysilicium est bas, les signaux ne peuvent passer à travers ce point dans

  
le trajet de couche de diffusion.

  
 <EMI ID=21.1> 

  
x(n) sont appliqués à une première colonne 100 de huit  inverseurs dans la section d'inversion de la matrice. Chacun de ces inverseurs est by-passé par un trajet de signaux commandés qui est partiellement un conducteur métallisé et partiellement un trajet de couche de diffusion. Les sorties des huit premiers inverseurs sont couplées aux entrées d'une seconde colonne 102 de huit inverseurs. Les signaux de sortie sont produits par la seconde colonne d'inverseurs sur sept trajets de signaux de couche de diffusion 110-116 et sur le trajet 117, qui est partiellement un conducteur métallisé et partiellement

  
un trajet de diffusion.

  
Les huits trajets de signaux 110-117 passent d'abord par la section de pondération de 1/2 82, comprenant un trajet de polysilicium 130 qui transfère le signal de

  
 <EMI ID=22.1> 

  
132 qui transfère le signal de commande C1. Les huit trajets 110-117 et le trajet de signaux de bits d'ordre inférieur 120 passent ensuite par la section de pondération de 1/4 84, qui comprend un trajet de polysilicium 140 qui

  
 <EMI ID=23.1> 

  
trajets des bits d'ordre inférieur 120-122 passent alors par la section de pondération de 1/16 86 qui comprend un trajet de polysilicium 150 qui transfère le signal de &#65533;commande C4 et un trajet de polysilicium et métallisé 152

  
 <EMI ID=24.1> 

  
trajets de signaux 110-117 et les trajets des bits d'ordre inférieur 120-122 passent par un circuit de mise à zéro et tampon 88. Un circuit de mise à zéro 160, comprend un trajet de polysilicium 166, un trajet de couche de diffusion et métallisé 162 et un bus métallisé de mise à la masse 164. Les onze trajets de signaux sont alors couplés aux inverseurs des colonnes 160 et 172 qui produisent 11

  
 <EMI ID=25.1> 

  
Le circuit de mise à zéro 160 est commandé par des signaux d'une porte ET 87 qui reçoit les signaux d'entrée

  
 <EMI ID=26.1> 

  
la porte ET 87 est couplée au trajet métallisé et de polysilicium 162, et à l'entrée de l'inverseur 165. La sortie de l'inverseur 165 est couplée au trajet de polysilicium 166.

  
Si le signal d'entrée x(n) ne doit pas être inversé, le signal INVERSION est bas et le signal INVERSION est haut. 'Le signal INVERSION à l'état bas ouvre les portes de transmission (comme on l'a décrit ci-dessus) dans les trajets qui by-passent les premiers inverseurs 100, et le signal INVERSION à l'état haut ferme les portes de transmission aux entrées des premiers inverseurs 100. Les 8 bits du signal d'entrée sont alors doublement inversés par deux inverseurs dans chaque trajet, les signaux sur les lignes
110-117 ne sont pas inversés par rapport aux signaux d'entrée.

  
Le signal INVERSION est également appliqué aux entrées de trois inverseurs 104, 106 et 108, dont les sorties sont couplées aux entrées des trajets des signaux

  
des bits d'ordre inférieur 120, 121 et 122, respectivement.

  
Quand le signal d'entrée ne doit pas être inversé, le signal INVERSION à l'état haut force les inverseurs 104, 106 et 108 à appliquer les niveaux de valeur de signaux zéro aux entrées des trajets des signaux des bits d'ordre inférieur
120, 121 et 122.

  
Quand la section d'inversion 80 doit inverser le signal d'entrée, le signal INVERSION est à l'état bas et le signal INVERSION est à l'état haut. Le signal INVERSION ouvre alors les portes de transmission aux entrées de la première colonne 100 des inverseurs et le signal INVERSION ferme les trajets qui dépassent les premiers inverseurs. Les bits du signal d'entrée sont alors inversés une fois seulement par les inverseurs 102.

  
En même temps, le signal INVERSION à l'état bas aux entrées des inverseurs 104, 106 et 108 produit les signaux au niveau un logique aux entrées des trajets de bits fractionnés 120, 121 et 122. Cela forme un signal à 11 bits totalement complété à la sortie de la matrice à décalage. 

  
Quand le signal d'entrée doit être pondéré de 1/2 par la section de pondération 82, le signal C. est haut et le

  
 <EMI ID=27.1> 

  
trajet 130 ouvre également les trajets 110-116 et 120 aux points suivant les points de départ pour les trajets en diagonale et avant les points où les signaux sont appliqués aux trajets inférieurs respectifs. Ainsi, les signaux au conducteur 117 sont conduits vers le trajet 116, les signaux sur le trajet 116 sont conduits au trajet 115 et ainsi de suite; (les signaux sur le trajet 117 passent sans être affectés car le trajet 117 est un trajet métallisé). Si

  
la section de pondération 82 doit laisser passer le signal

  
 <EMI ID=28.1> 

  
qui ouvre le trajet en diagonale et le signal C à l'état

  
 <EMI ID=29.1> 

  
Les sections 84 et 86 fonctionnent d'une façon analogue à la section 82 à l'exception que le signal d'entrée est décalé de deux et quatre positions respectivement, par ces sections. Les trajets de contrôle ou commande 140 et 150 commandent les portes de transmission dans les trajets directs 110-116 et 120-122 et les trajets de commande 142 et
152 commandent les portes de transmission dans les trajets en diagonale pour le décalage. Toutes les sections de pondération 82, 84 et 86 reproduisent également le bit le plus important B7 tandis que le signal est décalé vers le bas, pour addition subséquente par complément à deux. Par exemple, quand le signal d'entrée est pondéré par un 1/16 par la section 86, le signal B7 au trajet 117 est également appliqué aux trajets 116, 115 et 114 ainsi qu'au trajet
113 par le trajet de diffusion 154.

  
 <EMI ID=30.1> 

  
le signal de décalage est remis à zéro. La combinaison de ces trois signaux par la porte ET 87 place un signal à l'état haut au conducteur 162. Ce signal à l'état haut relie alors les trajets de signaux 110-122 au bus à la masse 164.  En même temps, l'inverseur 165 et le trajet de polysilicium
166 ouvrent tous les trajets (comprenant 117 qui est trajet de diffusion) avant les points où ils sont mis à la masse. Un signal avec que des zéros est alors produit à la sortie des inverseurs tampons 170 et 172.

  
A titre d'exemple, on suppose que le signal d'entrée x(n) doit être pondéré par un facteur de 1/64. Cela est accompli en forçant les sections de pondération 84 et 86 à produire un décalage de six positions. Le bit B5 sera placé sur le trajet 115 par les inverseurs dans les colonnes 100 et 102 et passera directement par la section de pondération

  
 <EMI ID=31.1> 

  
alors conduit au trajet 113 par la section de pondération 84, puis au trajet 120 par la section de pondération 86. Le bit B5 d'origine du signal d'entrée passera alors par la sortie

  
 <EMI ID=32.1> 

  
d'origine. Tous les bits du signal d'entrée seront décalés de cette façon, afin de pondérer ainsi le signal d'entrée x(n) d'un facteur de 1/64.

  
Les matrices à décalage et du circuit de fonction de pondération du filtre FIR selon l'invention sont mieux décrits dans la demande de brevet US No. 363 827 intitulée "Digital Filter Circuits", de Lauren A. Christopher. 

REVENDICATIONS

  
1. Filtre numérique à réponse impulsionnelle limitée

  
et pondérée à prises d'entrée, comprenant un certain nombre d'éléments retardateurs couplés en série et des additionneurs en séquence alternée, ayant un point central ; un certain nombre de prises d'entrée couplées à un premier desdits éléments retardateurs et aux entrées desdits additionneurs

  
et un certain nombre de circuits de fonction de pondération ayant des entrées couplées pour recevoir un signal numérique d'entrée et les sorties respectives, caractérisé en ce que lesdites sorties respectives sont couplées aux prises

  
d'entrée placées à un nombre identique de prises avant et après ledit point placé au centre.

Claims (1)

1. 2. Filtre selon la revendication 1, caractérisé en

   ce que les éléments retardateurs, additionneurs et circuits

   de fonction de pondération sont agencés en un certain

   nombre de modules (60) , chaque module comprenant :

   un circuit de fonction de pondération de signaux d'entrée (22) ayant une entrée pour recevoir ledit signal numérique d'entrée et une sortie où sont produits les

   signaux pondérés ;

   des premier (30) et second (34) éléments retardateurs, chacun ayant une entrée de signaux et une sortie de signaux

   un premier additionneur (32) ayant une première

   entrée couplée à la sortie dudit circuit à fonction de pondération, une seconde entrée couplée à la sortie de

   signaux dudit premier élément retardateur et une sortie ; et

   un second additionneur (36) ayant une première entrée couplée à la sortie du circuit de fonction de pondération,

   une seconde entrée et une sortie couplée à l'entrée de

   signaux du second élément retardateur.

   3. Filtre numérique selon la revendication 2, caractérisé en ce que les modules comprennent un module

   final ayant une sortie où est produit un signal filtré <EMI ID=33.1> coupler chaque entrée du premier élément retardateur et chaque sortie du second élément retardateur des modules

   à la sortie d'un premier additionneur et à la première entrée d'un second additionneur d'un module adjacent, respectivement.

   4. Filtre selon la revendication 3, caractérisé en ce que le module final comprend :

   un circuit de fonction de pondération (20) ayant une entrée pour recevoir un signal numérique et une sortie où est produit un signal numérique pondéré :

   un additionneur (66) ayant une première entrée couplée à la sortie du circuit de fonction de pondération, une seconde entrée couplée à la sortie du second élément retardateur d'un module adjacent, et une sortie ; et

   un élément retardateur (64) ayant une entrée couplée à la sortie de l'additionneur du module final et une sortie où est produit le signal filtré.

   5. Filtre selon la revendication 1, caractérisé en ce que :

   les éléments retardateurs (30, 40, 50, 54, 44, 34,

   64) comprennent N éléments retardateurs ayant des entrées et des sorties, et numérotés respectivement N-i, où i

   est un nombre entier entre N-1 et zéro, la sortie de l'élément retardateur numéro N étant couplée à la sortie du filtre ;

   les additionneurs (32, 42,52, 46,36,. 66) comprennent N-1 additionneurs respectivement numérotés N-j, où j est un nombre entier entre N-2 et zéro, chacun desdits additionneurs ayant une première entrée, une seconde entrée couplée à la sortie de l'élément retardateur de numéro N-j-1 et une sortie couplée à l'entrée de l'élément retardateur de numéro N-j ;

   les prises d'entrée comprennent N prises d'entrée respectivement numérotées N-i où la prise d'entrée de numéro 1 est couplée à l'entrée de l'élément retardateur de numéro 1 et les prises d'entrée respectives numérotées

   2 à N sont couplées aux premières entrées respectives des additionneurs numérotés 2 à N ; et

   les circuits de fonction de pondération (20, 22, 24 comprennent (N/2) circuits de fonction de pondération respectivement numérotés (N/2)-k, où k est un nombre entier entre (N/2)-1 et zéro, avec les entrées desdits circuits

   de fonction de pondération couplées à l'entrée du filtre, et les sorties respectives des circuits de fonction de pondération couplées à des prises respectives du même numéro

   <EMI ID=34.1>

   partie fractionnée des termes N/2, s'il y en a, n'étant pas considérée.

   6. Filtre selon la revendication 5, caractérisé en

   ce que le nombre N est un nombre impair, les prises comprennent une prise centrale de numéro (N+1)/2 et comprend de plus un circuit de fonction de pondération supplémentaire

   (26) ayant une entrée couplée à l'entrée du filtre et une sortie couplée à la prise centrale.

   7. Filtre selon la revendication 1, caractérisé en

   ce que élément retardateur (30, 40, 50, 54, 44, 34, 64) a une entrée et une sortie ; les additionneurs (32, 42, 52, 46, 36, "66) sont en un nombre moindre que les éléments retardateurs, une entrée de chaque additionneur étant couplée à une sortie d'un élément retardateur précédent et la sortie de chaque additionneur étant couplée à l'entrée d'un élément retardateur suivant ; le point central (52, 56) est placé à un nombre donné d'éléments retardateurs suivant l'entrée du premier élément retardateur (30) de la séquence et précédant la sortie du dernier élément retardateur

   (34) de la section ; les prises d'entrée sont couplées aux secondes entrées des additionneurs et à l'entrée du premier élément retardateur ; et les circuits de fonction de pondération (20, 22, 24) ont chacun une entrée couplée pour recevoir un signal numérique (x) (n) ) qui doit être filtré, afin de produire des signaux numériques pondérés à des sorties respectives, chacune desdites sorties des circuits de fonction de pondération étant couplée à deux des prises d'entrée qui sont placées à un nombre identique de prises du point central de la séquence.

   8. Filtre selon la revendication 7, caractérisé en

   ce que le point central (52, 56) est placé à un nombre donné de prises d'entrée suivant la prise d'entrée couplée

   à l'entrée du premier élément retardateur (30) et précédant la prise d'entrée couplée à l'additionneur final (66) de

   la séquence, l'un des additionneurs (52) étant placé au point central ; et comprenant de plus un circuit de fonction de pondération supplémentaire (26) ayant une entrée couplée pour recevoir le signal numérique qui doit être filtré

   et une sortie couplée à la seconde entrée de l'additionneur qui se trouve au point central.

   9. Filtre selon la revendication 1, caractérisé par

   <EMI ID=35.1>

   traiter ; et une sortie où est produit un signal traité

   (y (n)) ; les additionneurs (32, 42, 52, 46,36, 66) sont

   en un nombre égal aux éléments retardateurs (30, 40, 50, 54, 44, 34, 64 ); chacun des additionneurs a des première et seconde entrées et une sortie ; les sorties de l'élément retardateur sont couplées aux premières entrées des additionneurs suivant respectifs et les sorties des additionneurs sont couplées aux entrées des éléments retardateurs suivant respectifs, la sortie du dernier additionneur

   (66) de la séquence alternée étant couplée à la sortie du <EMI ID=36.1>

   le nombre d'éléments retardateurs entre l'entrée du premier élément retardateur et la première entrée de l'additionneur central étant égal au nombre d'éléments retardateurs

   entre la sortie de l'additionneur central et la sortie

   <EMI ID=37.1>

   égal à au moins un de plus que le nombre des éléments retardateurs, l'une desdites prises étant couplée à l'entrée du premier élément retardateur (30) les autres prises étant couplées aux secondes entrées respectives des additionneurs; et

   les circuits de fonction de pondération (20, 22, 24,

   26) sont en un nombre égal à un plus la moitié du nombre d'éléments retardateurs, chacun des circuits de fonction de pondération ayant une entrée et une sortie, les entrées

   de tous les éléments de pondération étant couplées à l'entrée du filtre, la sortie d'un premier (26) des

   éléments de pondération étant couplée à la seconde entrée

   de l'additionneur central, les sorties de chacun des autres éléments de pondération étant couplées à au moins deux prises, chacune des deux prises étant éloignées du même nombre d'éléments retardateurs, par rapport à l'additionneur central.

   10. Filtre selon la revendication 1, caractérisé en

   ce que chaque circuit de fonction de pondération (20, 22, 24,

   26) comprend des première (76) et seconde (78) matrices de décalage, chacune ayant une entrée couplée pour recevoir le

   <EMI ID=38.1>

   sont produits des premier et second signaux numériques pondérés, et un additionneur (70) ayant une première entrée couplée à la sortie de la première matrice, une seconde entrée couplée à la sortie de la seconde matrice et une sortie où est produit un signal numérique pondéré.

   11. Filtre selon la revendication 1, caractérisé en ce que chaque circuit de fonction de pondération (20, 22, 24, 26) comprend :

   une première matrice (76) ayant une entrée couplée

   <EMI ID=39.1>

   est produit un premier signal numérique décalé de façon réglable et une entrée de commande de décalage ; une seconde matrice (78) ayant une entrée couplée à l'entrée de la première matrice, une sortie où est produit un second signal numérique décalé de façon réglable et une entrée de commande de décalage ; et un additionneur (70) ayant des entrées couplées aux sorties des matrices à décalage et une sortie où est produit un signal numérique pondéré ; et

   un registre (72 ; 74) ayant une entrée couplée pour recevoir un signal de commande de décalage et un certain nombre de sorties couplées aux entrées de commande des matrices à décalage.

   12. Filtre selon la revendication 11, caractérisé en ce que les matrices à décalage (76, 78) comprennent une première section (82) pour décaler de façon réglable le signal numérique d'une position d'un bit ; une seconde

   <EMI ID=40.1>

   décaler de façon réglable le signal numérique de deux positions de bits ; et une troisième section (86) couplée en série à la seconde section pour décaler de façon réglable le signal numérique de quatre positions.

   13. Filtre selon la revendication 12, caractérisé par une section d'inversion (80) couplée en série avec

   la première section pour compléter de façon réglable le signal numérique.