AT389014B - CENTRAL UNIT WITH STORAGE - Google Patents

CENTRAL UNIT WITH STORAGE

Info

Publication number
AT389014B
AT389014B AT347683A AT347683A AT389014B AT 389014 B AT389014 B AT 389014B AT 347683 A AT347683 A AT 347683A AT 347683 A AT347683 A AT 347683A AT 389014 B AT389014 B AT 389014B
Authority
AT
Austria
Prior art keywords
memory
central unit
dynamic
reactivation
access
Prior art date
Application number
AT347683A
Other languages
German (de)
Other versions
ATA347683A (en
Original Assignee
Schoellauf Hannes Ing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schoellauf Hannes Ing filed Critical Schoellauf Hannes Ing
Priority to AT347683A priority Critical patent/AT389014B/en
Publication of ATA347683A publication Critical patent/ATA347683A/en
Application granted granted Critical
Publication of AT389014B publication Critical patent/AT389014B/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41BMACHINES OR ACCESSORIES FOR MAKING, SETTING, OR DISTRIBUTING TYPE; TYPE; PHOTOGRAPHIC OR PHOTOELECTRIC COMPOSING DEVICES
    • B41B19/00Photoelectronic composing machines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1694Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

  

   <Desc/Clms Page number 1> 
 



   Die Erfindung betrifft eine Zentraleinheit mit mindestens einem dynamischen und mindestens einem statischen Speicher für eine elektronische Datenverarbeitungsanlage, insbesondere zur Steuerung einer Fotosatzmaschine über einen Bildschirm mit Tastatur, wobei dem dynamischen Speicher eine Reaktivierungsschaltung zugeordnet ist. Bei Datenverarbeitungsanlagen der üblichen Bauart entnimmt ein Prozessor in einer Zentraleinheit   (CPIJ)   sowohl das Programm als auch die zu verarbeitenden Daten einem Speicher (RAM). Besonders leistungsfähig sind sogenannte dynamische Speicher, die wesentlich grössere Packungsdichte als die herkömmlichen statischen Speicher aufweisen. Es sind neuerdings auch besonders schnelle Prozessoren verfügbar, die sehr kurze Zugriffsschritte (Bus-Zyklen) ermöglichen.

   Daher war es naheliegend, eine mit den vorgenannten Prozessoren ausgestattete Zentraleinheit mit einem dynamischen Speicher zu koppeln, um einen hohen Wirkungsgrad der Anlage zu erreichen. Bei dynamischen Speichern muss der Datenbestand allerdings in kurzen Intervallen reaktiviert werden, damit kein Verlust eintritt. Während dieser Zeit des Umwälzens der Daten ("Refreshing") steht der dynamische Speicher für den Zugriff natürlich nicht zur Verfügung. Im Anschluss an den Bus-Zyklus, z. B. durch ein Zeitglied oder einen Zähler gesteuert, erfolgt das Refreshing. Nach Beendigung zeigt ein Synchronisiersignal (shake hands) in Einsatzbereitschaft an, wodurch ein neuer Bus-Zyklus gestartet wird. 



  Dieses Refreshing ist daher mit einem Zeitverlust verbunden. In derr DE-OS 22 52 489 wird versucht, das Refreshing selbst rascher durchzuführen. Die Druckschrift bezieht sich auf eine dynamische Speicherkette, die an einen Prozessor angeschlossen ist. Dynamische Speicher für verschiedene Zwecke und unterschiedlicher Bauart erfordern unterschiedliche Nachladezeiten. In der DE-OS wurde von einem Stand der Technik ausgegangen, bei welchem ein einziger Zeitgeber vorhanden war, der die Nachladezeit für alle angeschlossenen Speicher nach dem "schwächsten Glied" bestimmt hat Dieser Zeitgeber war daher auf die längste Nachladezeit eingestellt. Gemäss der DE-OS bestand die Erfindung gegenüber diesem Stand der Technik darin, dass mit individuellen Zeitcharakteristiken je Speicher der dynamischen Speicherketten gearbeitet wurde.

   Jeder Speicher verfügt daher gemäss der DE-OS über einen eigenen, spezifisch auf die Erfordernisse des Speichers eingestellten Zeitgeber zur Steuerung des Nachladens. Auch die US-PS 4 298 931 und die US-PS 4 218 753 betreffen das Beschleunigen des Reaktivieren dynamischer Speicher. 



   Die Erfindung zielt darauf ab, eine Schaltverknüpfung zwischen einem dynamischen und einem statischen Speicher anzugeben, die es ermöglicht, insbesondere bei schnellen Prozessoren das Refreshing ohne Zeitverlust für die Zentraleinheit ablaufen zu lassen. Dies wird dadurch erreicht, dass der Ausgang der Zentraleinheit, an welchem die Zugriffsleitung zum statischen Speicher angeschlossen ist, über eine Schaltverbindung mit dem Steuereingang der Reaktivierungsschaltung zur Auslösung der Reaktivierung des dynamischen Speichers synchron mit dem Zugriff zum statischen Speicher in Verbindung steht. Die Zentraleinheit gibt damit gleichzeitig mit dem Zugriff zum Programmspeicher das Signal zum Reaktivieren des dynamischen Speichers.

   Es wird also durch Aufteilung einerseits des Programmes auf einen statischen Speicher und anderseits der Daten auf einem dynamische Speicher die Möglichkeit geschaffen, die Zugriffe zum Programm und zu den Daten lückenlos, ohne Zeitverlust aneinanderzuschliessen. Man kann davon ausgehen, dass bei herkömmlichen Systemen (8 BitZyklus) das Refreshing etwa 40% des Bus-Zyklus in Anspruch nimmt. Die erfindungsgemässe Anordnung ist somit um 40% schneller und kann in der Zeiteinheit mehr Information verarbeiten. Dies ist beim Steuern von Anlagen beispielsweise auf dem Gebiet der modernen Satztechnik von grossem Vorteil. Es wird darüber hinaus damit auch eine der Voraussetzungen geschaffen, um die Auflösung eines Bildschirmes drastisch zu verbessern.

   Während ein Bildschirm im Normalfall mit 6 x 9 oder 9 x 12 Rasterpunkte pro Zeichen und mit einer Ansteuerungsfrequenz von 10 bis 18 MHz arbeitet, können nun 32 x 32 Punkte pro Zeichen bei einer Frequenz von 40 MHz angesteuert werden. Die Bildschärfe nimmt unter diesen Voraussetzungen enorm zu, so dass nicht nur ermüdungsfreier gearbeitet werden kann, sondern auch kleinere Schriften auf einem Textbildschirm noch gut lesbar sind. 



   Die Erfindung wird nachstehend an Hand einer in Blockschaltung wiedergegebenen Steueranlage für eine Fotosatzmaschine erläutert. 



   Eine Fotosatzmaschine   (1)   wird mittels einer Einrichtung gesteuert, die über eine Zentraleinheit (2) mit einem dynamschinen Speicher (3) und einen statischen Speicher (4) verfügt. An die Zentraleinheit sind ein Bildschirmsteuergerät (5) für einen Bildschirm (6) sowie eine Tastatur (7) angeschlossen. Der dynamische Speicher (3) arbeitet als Datenspeicher und nimmt beispielsweise einen mittels der Tastatur (7) eingegebenen Text auf. Der statische Speicher (4) wird als Programmspeicher eingesetzt. Dynamische Speicher verfügen gegenüber statischen Speichern über eine etwa zehnfache Speicherkapazität (grosse Packungsdichte). Die Daten müssen allerdings in kurzen Zyklen umgewälzt werden, damit sie nicht verloren gehen. Dazu dient eine Reaktivierungsschaltung (8).

   Die Reaktivierung (das "Refreshing") wird meist im Anschluss an den DatenZugriffsschritt der Zentraleinheit innerhalb des Bus-Zyklus durch eine    Zeit- oder Impulszählschaltung ausgelöst.   



  Bei einer anderen Ausführungsform erfolgt das Refreshing in einer eigens dafür geschaltenen Arbeitspause des Prozesses in der Zentraleinheit Während des Refreshing ist ein Datenzugriff von Seiten der Zentraleinheit bis zu einem Synchronisierungssignal (shake hands) ausgehend vom dynamischen Speicher nicht möglich. Um diesen den Gesamtwirkungsgrad negativ beeinflussenden Zeitverlust zu vermeiden, ist die   Programminformation   unabhängig vom dynamischen Speicher (3) im statischen Speicher (4) enthalten. Die Zentraleinheit (2) mit ihrem Prozessor   (z. B.   16/32 Bit-Typ, getaktet mit 8 MHz) ist über eine Zugriffsleitung (9) mit dem statischen Speicher (4) verbunden.

   Eine Schaltverbindung (10) zweigt von der Leitung (9) ab und ist zum Steuereingang 

 <Desc/Clms Page number 2> 

 der Reaktivierungsschaltung (8) des dynamischen Speichers (3) geführt. Damit wird symbolisch der Wirkungszusammenhang zwischen dem Zugriff zum statischen Speicher (4) und zur Reaktivierungsschaltung (8) des dynamischen Speichers (3) hervorgehoben. Da der Zugriff zum statischen Speicher (4) in regelmässigem Zyklus erfolgt, wird auch das Refreshing regelmässig durchgeführt. Während des Programmzugriffs erfolgt die Reaktivierung des dynamischen Speichers (3). Die Reaktivierung ist bis zum anschliessenden Datenzugriff abgeschlossen. Damit wird die Informationsflusspause vom dynamischen Speicher (3), während welcher der statische Speicher Programminformation abgibt, zur Reaktivierung des dynamischen Speichers (3) herangezogen.

   Ein schneller Prozessor in der Zentraleinheit (2) kann ohne einer bisher erforderlichen   künstlichen   Bus-Zyklusverlängerung mit unmittelbar aufeinanderfolgenden Bus-Zyklen ohne Rücksicht auf das Refreshing mit seinem vollen Wirkungsgrad arbeiten. Auf diese Weise kann der einem dynamsichen Speicher anhaftende Nachteil vermieden und sein Vorteil hinsichtlich der vergleichsweise verzehnfachten Datenpackungsdichte voll genutzt werden. 



   Infolge der grösseren Leistungsfähigkeit ist es beispielsweise möglich, bei einem Bildschirm eine Auflösung von 32 x 32 Rasterpunkten pro Zeichen zu erreichen und den Schirm bei einer Ansteuerung von 40 MHz weitgehend flimmerfrei zu halten. Infolge des Wegfallens der Zeitverzögerung durch das Refreshing wird nicht nur die Bildschärfe vergrössert, so dass auch kleine Textzeilen voll lesbar sind, es wird auch die Vielfalt der Variationsmöglichkeiten im Layout eines eingespeicherten Textes vergrössert. Man kann Zeilen verschieben, Überschriften in grösserer Schrift darstellen und andere Parameter der Gestaltung eines Druckwerkes nach den verschiedensten Gesichtspunkten verändern.

   Ist das Layout fertig, dann wird die Fotosatzmaschine   (1)   von der Zentraleinheit (2) entsprechend den Speicherinhalten gesteuert An Stelle der Texteingabe mittels der Tastatur (7) ist auch das Einlesen des Textes direkt von der Fotosatzmaschine her möglich.



   <Desc / Clms Page number 1>
 



   The invention relates to a central unit with at least one dynamic and at least one static memory for an electronic data processing system, in particular for controlling a photo typesetting machine via a screen with a keyboard, a reactivation circuit being assigned to the dynamic memory. In data processing systems of the usual type, a processor in a central processing unit (CPIJ) takes both the program and the data to be processed from a memory (RAM). So-called dynamic memories, which have a much higher packing density than conventional static memories, are particularly powerful. Recently, especially fast processors are available, which enable very short access steps (bus cycles).

   It was therefore obvious to couple a central unit equipped with the aforementioned processors with a dynamic memory in order to achieve a high degree of efficiency of the system. With dynamic memories, however, the database must be reactivated at short intervals so that no loss occurs. During this time of data circulation ("refreshing") the dynamic memory is of course not available for access. Following the bus cycle, e.g. B. controlled by a timer or a counter, the refreshing takes place. After completion, a synchronization signal (shake hands) indicates that the device is ready for use, whereby a new bus cycle is started.



  This refreshing is therefore associated with a loss of time. DE-OS 22 52 489 attempts to carry out the refreshing itself more quickly. The document relates to a dynamic memory chain which is connected to a processor. Dynamic storage for different purposes and different designs require different reloading times. In the DE-OS, a prior art was assumed in which there was a single timer which determined the reload time for all connected memories according to the "weakest link". This timer was therefore set to the longest reload time. According to DE-OS, the invention compared to this prior art consisted in working with individual time characteristics per memory of the dynamic memory chains.

   According to the DE-OS, each memory therefore has its own timer that is specifically set to the requirements of the memory for controlling the reloading. U.S. Patent 4,298,931 and U.S. Patent 4,218,753 also relate to accelerating the reactivation of dynamic memories.



   The invention aims to provide a switching link between a dynamic and a static memory, which makes it possible, in particular in the case of fast processors, to carry out the refreshing without loss of time for the central unit. This is achieved in that the output of the central unit, to which the access line to the static memory is connected, is connected in synchronism with the access to the static memory via a switching connection to the control input of the reactivation circuit for triggering the reactivation of the dynamic memory. The central unit thus gives the signal to reactivate the dynamic memory simultaneously with the access to the program memory.

   By dividing the program into a static memory on the one hand and the data on a dynamic memory on the other hand, the possibility is created to connect the accesses to the program and the data without gaps, without wasting time. It can be assumed that in conventional systems (8 bit cycle) refreshing takes up about 40% of the bus cycle. The arrangement according to the invention is thus 40% faster and can process more information in the time unit. This is of great advantage when controlling systems, for example in the field of modern typesetting technology. It also creates one of the prerequisites for drastically improving the resolution of a screen.

   While a screen normally works with 6 x 9 or 9 x 12 halftone dots per character and with a control frequency of 10 to 18 MHz, 32 x 32 points per character can now be controlled at a frequency of 40 MHz. Under these conditions, the sharpness of the image increases enormously, so that not only can you work less tired, but also smaller fonts can still be read on a text screen.



   The invention is explained below with reference to a control system for a photo typesetting machine, which is shown in block circuit.



   A photo typesetting machine (1) is controlled by means of a device which has a central unit (2) with a dynamic memory (3) and a static memory (4). A screen control device (5) for a screen (6) and a keyboard (7) are connected to the central unit. The dynamic memory (3) works as a data memory and, for example, records text entered using the keyboard (7). The static memory (4) is used as a program memory. Dynamic memories have about ten times the storage capacity (high packing density) compared to static memories. However, the data must be circulated in short cycles so that they are not lost. A reactivation circuit (8) is used for this.

   The reactivation ("Refreshing") is usually triggered by a time or pulse counter circuit following the data access step of the central unit within the bus cycle.



  In another embodiment, the refreshing takes place in a specially paused work break of the process in the central unit. During the refreshing, data access from the central unit up to a synchronization signal (shake hands) starting from the dynamic memory is not possible. In order to avoid this loss of time, which has a negative impact on the overall efficiency, the program information is contained in the static memory (4) regardless of the dynamic memory (3). The central unit (2) with its processor (e.g. 16/32 bit type, clocked at 8 MHz) is connected to the static memory (4) via an access line (9).

   A switching connection (10) branches off from line (9) and is to the control input

 <Desc / Clms Page number 2>

 the reactivation circuit (8) of the dynamic memory (3) performed. The connection between the access to the static memory (4) and the reactivation circuit (8) of the dynamic memory (3) is thus symbolically emphasized. Since the static memory (4) is accessed in a regular cycle, refreshing is also carried out regularly. The dynamic memory (3) is reactivated during program access. The reactivation is completed until the subsequent data access. The pause in information flow from the dynamic memory (3), during which the static memory releases program information, is thus used to reactivate the dynamic memory (3).

   A fast processor in the central processing unit (2) can work with its full efficiency, regardless of refreshing, without having to make an artificial bus cycle extension that was previously necessary. In this way, the disadvantage inherent in dynamic memory can be avoided and its advantage with regard to the comparatively tenfold data packing density can be fully utilized.



   As a result of the higher performance, it is possible, for example, to achieve a resolution of 32 x 32 raster points per character on a screen and to keep the screen largely flicker-free when actuated at 40 MHz. As a result of the elimination of the time delay due to refreshing, not only is the image sharpness enlarged, so that even small lines of text are fully readable, but also the variety of possible variations in the layout of a stored text is increased. You can move lines, display headings in larger characters and change other parameters of the design of a printing unit according to a wide variety of criteria.

   When the layout is finished, the photosetting machine (1) is controlled by the central unit (2) in accordance with the memory contents. Instead of entering text using the keyboard (7), it is also possible to read the text directly from the photosetting machine.

 

Claims (1)

PATENTANSPRUCH Zentraleinheit mit mindestens einem dynamischen und mindestens einem statischen Speicher für eine elektronische Datenverarbeitungsanlage, insbesondere zur Steuerung einer Fotosatzmaschine über einen Bildschirm mit Tastatur, wobei dem dynamischen Speicher eine Reaktivierungsschaltung zugeordnet ist, dadurch gekennzeichnet, dass der Ausgang der Zentraleinheit (2), an welchem die Zugriffsleitung (9) zum statischen Speicher (4) angeschlossen ist, über eine Schaltverbindung mit dem Steuereingang der Reaktivierungsschaltung (8) zur Auslösung der Reaktivierung des dynamischen Speichers (3) synchron mit dem Zugriff zum statischen Speicher (4) in Verbindung steht.  PATENT CLAIM Central unit with at least one dynamic and at least one static memory for an electronic data processing system, in particular for controlling a photosetting machine via a screen with a keyboard, the dynamic memory being assigned a reactivation circuit, characterized in that the output of the central unit (2), at which the access line (9) to the static memory (4) is connected via a switching connection to the control input of the reactivation circuit (8) for triggering the reactivation of the dynamic memory (3) in synchronism with the access to the static memory (4).
AT347683A 1983-09-30 1983-09-30 CENTRAL UNIT WITH STORAGE AT389014B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT347683A AT389014B (en) 1983-09-30 1983-09-30 CENTRAL UNIT WITH STORAGE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT347683A AT389014B (en) 1983-09-30 1983-09-30 CENTRAL UNIT WITH STORAGE

Publications (2)

Publication Number Publication Date
ATA347683A ATA347683A (en) 1989-02-15
AT389014B true AT389014B (en) 1989-10-10

Family

ID=3551056

Family Applications (1)

Application Number Title Priority Date Filing Date
AT347683A AT389014B (en) 1983-09-30 1983-09-30 CENTRAL UNIT WITH STORAGE

Country Status (1)

Country Link
AT (1) AT389014B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2687487A1 (en) * 1992-02-19 1993-08-20 Alcatel Business Systems SYSTEM FOR SHARING ACCESS TIME TO A MEMORY SHARED BETWEEN A PROCESSOR AND OTHER APPLICATIONS.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252489A1 (en) * 1971-12-30 1973-07-05 Ibm STORAGE SYSTEM
US4218753A (en) * 1977-02-28 1980-08-19 Data General Corporation Microcode-controlled memory refresh apparatus for a data processing system
US4298931A (en) * 1978-06-02 1981-11-03 Hitachi, Ltd. Character pattern display system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252489A1 (en) * 1971-12-30 1973-07-05 Ibm STORAGE SYSTEM
US4218753A (en) * 1977-02-28 1980-08-19 Data General Corporation Microcode-controlled memory refresh apparatus for a data processing system
US4298931A (en) * 1978-06-02 1981-11-03 Hitachi, Ltd. Character pattern display system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2687487A1 (en) * 1992-02-19 1993-08-20 Alcatel Business Systems SYSTEM FOR SHARING ACCESS TIME TO A MEMORY SHARED BETWEEN A PROCESSOR AND OTHER APPLICATIONS.
EP0557197A1 (en) * 1992-02-19 1993-08-25 Alcatel Business Systems Access time sharing system to a memory shared by a processor and other applications

Also Published As

Publication number Publication date
ATA347683A (en) 1989-02-15

Similar Documents

Publication Publication Date Title
DE2756890C2 (en) Circuit arrangement for controlling the data transmission between a central processing unit and a plurality of peripheral units
DE2536616B2 (en) Circuit arrangement for connecting an input / output device containing an input keyboard and a display device via a bus line to a microprocessor belonging to a microcomputer
DE2637004A1 (en) DYNAMIC SEMI-CONDUCTOR STORAGE
DE2459106C2 (en) Circuit arrangement for displaying characters on a screen by means of a cathode ray
DE2540687A1 (en) METHOD AND DEVICE FOR CONTROLLING A DATA VIEWER
DE2855673A1 (en) ARRANGEMENT FOR HANDLING DIRECT ACCESS TO THE MEMORY OF A DATA PROCESSING SYSTEM
DE2152884C3 (en) Circuit for controlling a printer set up for bidirectional printing
DE3716752C2 (en)
DE4035533A1 (en) IMAGE CONTROL DEVICE WITH A MULTIPLE BUS FOR COLOR PRINTER
AT389014B (en) CENTRAL UNIT WITH STORAGE
DE2850710A1 (en) SCREEN DEVICE
DE2213953A1 (en) CIRCUIT ARRANGEMENT FOR DISPLAYING CHARACTERS ON THE SCREEN OF A DISPLAY DEVICE
DE19842677A1 (en) Memory access control circuit
DE3689449T2 (en) Storage system and interface in it.
DE3313335A1 (en) DATA MULTIPLE-LINE PRECHARGE CIRCUIT
DE3686822T2 (en) PARALLEL IMAGE PROCESSING DEVICE.
DE2943903A1 (en) COMPUTER SYSTEM
DE3130460A1 (en) DATA VISION SYSTEM WITH A MICROPROCESSOR
DE2603347C3 (en) Arrangement for recording characters from character elements rasterized like a matrix
EP0695451B1 (en) Process for scrolling a plurality of raster lines in a window of a personal computer display screen run in graphic mode
DE19722176A1 (en) Prevention of errors due to static electricity
DE3046972C2 (en) Control circuit for generating dot pattern data
DE3124770A1 (en) DEVICE FOR THE PRODUCTION OF LETTERS
DE2000913A1 (en) Character display device
DE4000520C2 (en)

Legal Events

Date Code Title Description
ELJ Ceased due to non-payment of the annual fee
ELJ Ceased due to non-payment of the annual fee