<Desc/Clms Page number 1>
Die Erfindung betrifft eine Schaltungsanordnung zur Darstellung periodischer elektrischer Signale. Die Darstellung dieser elektrischen Signale kann auf einer Kathodenstrahlröhre, einem Schreiber oder einer ähnlichen Einrichtung erfolgen.
Für die Darstellung von periodischen elektrischen Signalen, also elektrischen Schwingungen, werden üblicherweise Oszillographen verwendet, die über eine sägezahnförmige Ablenkung in der horizontalen Richtung des Bildschirmes (X-Ablenkung) verfügen, wobei das gegebenenfalls verstärkte Signal der vertikalen Ablenkung (Y-Ablenkung) zugeführt wird. Bei Frequenzen über 10 MHz ist dieses Prinzip jedoch nur mit hohem Aufwand realisierbar, da für eine elektrostatische Ablenkung hohe Plattenspannungen erforderlich sind und die Anstiegszeit des Messverstärkers begrenzt ist.
Eine Erweiterung des Frequenzbereiches ist dadurch möglich, dass in den Ablenkplatten Laufzeitglieder vorgesehen werden. Mit diesen beschriebenen, direkt gekoppelten Ablenkmethoden können mit sehr hohem Aufwand Frequenzbereiche bis über 100 MHz erfasst werden.
Zur Darstellung von periodischen Schwingungen ist es weiters auch bekannt, einen Abtastoder Samplingoszillograph heranzuziehen. Dabei wird das Eingangssignal zu bestimmten Zeitpunkten, die durch einen Triggerkreis bestimmt werden, mittels eines schnellen elektronischen Schalters abgetastet und werden diese Momentanwerte in einem Kondensator gespeichert bzw. der vertikalen Ablenkung (Y-Ablenkung) zugeführt. In analoger Weise werden die getriggerten Werte an die horizontale Ablenkung (X-Ablenkung) des Bildschirmes angelegt. Diese Schaltung ist jedoch insoferne nachteilig, als der elektronische Schalter einen sehr hohen Aufwand bedingt und als die Anstiegszeit durch die Kapazität des Kondensators begrenzt ist.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, durch die die dargelegten Nachteile bekannter Schaltungsanordnungen vermieden werden. Dies wird erfindungsgemäss dadurch erzielt, dass eine vom Eingangssignal beaufschlagte Triggerschaltung vorgesehen ist, deren Ausgangsimpulse durch eine erste Ablenkspannung verzögert werden, sowie dass ein bistabiler, digitaler Speicher vorgesehen ist, der mit vom Eingangssignal abgeleiteten Signalimpulsen beaufschlagbar sowie von den verzögerten Triggerimpulsen steuerbar ist und dessen Ausgangssignale zur Bildung von Signalwerten dienen, die dem Eingangssignal in den Zeitpunkten der Signalimpulse entsprechen.
Vorzugsweise liegt das Eingangssignal am ersten Eingang eines Komparators, dessen Ausgang an den Speicher geführt ist. So kann der Ausgang des Speichers über einen Tiefpass an den zweiten Eingang des Komparators zurückgeführt sein oder kann an den zweiten Eingang des Komparators eine zweite Ablenkspannung geführt sein, wobei der Ausgang des Speichers zur Helltastung eines durch die erste und durch die zweite Ablenkung gebildeten Rasters dient.
Nach einem andern Ausführungsbeispiel ist ein Rechenwerk vorgesehen, dessen Ausgangssignale über Digital-Analog-Konverter Werte der horizontalen und der vertikalen Ablenkspannung bilden, wobei die vertikale Abspannung an den zweiten Eingang des Komparators geführt ist. Weiters kann der Speicher mit dem Ausgang einer Summiereinrichtung beaufschlagt werden, dem seinerseits das Eingangssignal und über einen Tiefpass der inverse Ausgang des Speichers zugeführt werden.
Schliesslich kann der Speicher über einen Kondensator mit dem Eingangssignal und weiters über einen Widerstand mit dem an seinem inversen Ausgang auftretenden Signal beaufschlagt werden.
Die Schaltungsanordnung nach der Erfindung ist nachstehend an Hand von in den Zeichnungen dargestellten Ausführungsbeispielen näher erläutert. Die Fig. l bis 5 zeigen fünf Ausführungsbeispiele von erfindungsgemässen Schaltungsanordnungen und Fig. 6 zeigt ein Spannungs-bzw. Impulsdiagramm zur Erläuterung der Wirkungsweise der Schaltungsanordnungen.
Die Schaltungsanordnung gemäss Fig. l enthält einen Komparator --1--, an dessen einem Eingang das Eingangssignal Ue angelegt ist. Das Ausgangssignal des Komparators-l-ist an einen bistabilen, digitalen Speicher --2-- geführt. Das Eingangssignal Ue ist weiters an eine Trigger- schaltung --4-- geführt, deren Ausgang an eine Verzögerungsschaltung --5-- gelegt ist. Der Ausgang der Verzögerungsschaltung --5-- speist den Steuereingang des Speichers --2--. Die Verzögerungsschaltung --5-- wird durch die horizontale Ablenkung Ux gesteuert.
Schliesslich ist der Ausgang des Speichers --2-- über einen Tiefpass --6-- einerseits an den zweiten Eingang des Kompara- tors-l-geführt und stellt anderseits das Ausgangssignal des Tiefpasses-6-- die vertikale
<Desc/Clms Page number 2>
Ablenkspannung Uy dar.
Nachstehend ist unter Bezug auf Fig. 6 die Wirkungsweise dieser Schaltungsanordnung erläutert :
Durch die Triggerschaltung --4-- werden vom Eingangssignal Ue Impulse I1 mit der Periode, d. h. der Frequenz und Phasenlage, des Eingangssignals Ue abgeleitet. Demnach gibt die Triggerschaltung --4-- pro Periode des Eingangssignals Ue je einen Impuls I1 ab. Diese einzelnen Impulse I1 werden in der Verzögerungsschaltung --5-- entsprechend dem Wert der horizontalen Ablenkspannung Ux mit tv = k. Ux verzögert. Demnach weisen die einzelnen verzögerten Impulse I2 voneinander einen sich vergrössernden zeitlichen Abstand auf.
An den Komparator-l-liegen einerseits das Eingangssignal Ue und anderseits das Ausgangssingal des Tiefpasses --6-- an. Wenn das Eingangssignal Ue grösser ist als das Ausgangssignal des Tiefpasses --6--, tritt am Ausgang des Komparators --1-- ein H-Pegel auf. Soferne hingegen das Eingangssignal Ue kleiner ist als das Ausgangssignal des Tiefpasses --6--, tritt am Ausgang des Komparators-l-ein L-Pegel auf.
Der Speicher --2--, der durch das Ausgangssignal der Verzögerungsschaltung --5-- gesteuert wird, übernimmt im Augenblick des Auftretens der Flanke des Ausgangssignals der Verzögerungsschaltung --5-- das Ausgangssignal des Komparators-lund leitet dieses an den Tiefpass --6--. Solange das Ausgangssignal des Tiefpasses --6-- im Zeitpunkt der Steuerung des Speichers --2-- kleiner ist als das Eingangssignal Ue und am Ausgang des Komparators-l-ein H-PegeI auftritt, steigt demnach das Ausgangssignal des Tiefpasses --6-- an.
Sobald hingegen in dem durch die Verzögerungsschaltung --5-- gesteuerten Abtastzeitpunkt das Ausgangssignal des Tiefpasses --6-- grösser ist als das Eingangssignal Ue und am Ausgang des Komparators ein L-Pegel auftritt, sinkt das Ausgangssignal des Tiefpasses --6-- ab.
Bei genügend grosser Eingangsempfindlichkeit des Komparators-l-stellt sich somit das
EMI2.1
Das Signal Uy ist demnach ein Signal, welches dadurch gewonnen wird, dass ähnlich dem Verfahren, das beim Samplingoszillograph angewandt wird, die einzelnen Perioden des Eingangssignals in zu den Perioden zeitlich verschobenen Punkten abgetastet werden, wobei jedoch die Abtastung nicht durch einen elektronischen Schalter sondern durch einen Vergleich im Kompara- tor-l-und eine dadurch bewirkte Angleichung des Ausgangssignals des Tiefpasses --6-- an das Eingangssignal Ue bewirkt wird.
In Fig. 2 ist eine ähnliche Schaltungsanordnung dargestellt, wobei der Schaltung nach Fig. l gleiche Schaltungselemente durch gleiche Bezugszahlen gekennzeichnet sind. Die Schaltung gemäss Fig. 2 unterscheidet sich von der Schaltung gemäss Fig. l dadurch, dass das Ausgangssignal des Speichers --2-- einer Schaltung --7-- zugeführt wird, durch deren Ausgangssignal Uz am Bildschirm eine Helltastung bewirkt wird. Zudem wird die vertikale Ablenkspannung Uy von aussen zugeführt und auch an den Komparator-l-angelegt. Die beiden Ablenkspannungen Ux und Uy dienen dazu, den Elektronenstrahl über den Bildschirm rasterförmig abzulenken. Als Ablenkspannung Ux kann beispielsweise eine Sägezahnspannung mit einer Frequenz von 50 Hz und als Ablenkspannung Uy kann eine Sägezahnspannung mit einer Frequenz von 50 kHz herangezogen werden.
Derart wird am Bildschirm ein Raster von 1000 vertikalen Linien erzeugt. Das Ausgangssignal Uz wird z. B.. der Kathode der Elektronenstrahlröhre zur Helligkeitssteuerung zugeführt.
Jedesmal wenn im Abtastzeitpunkt die Ablenkspannung Uy den Wert der Eingangsspannung Ue überschreitet, ergibt sich am Ausgang des Speichers --2-- ein Wechsel des logischen Pegels. Dieser Wechsel erzeugt in der Schaltung --7-- zur Helltastung einen kurzen Impuls, der als Uz-Signal den entsprechenden Punkt auf der jeweiligen vertikalen Rasterlinie hell erscheinen lässt. Dadurch bildet sich am Bildschirm durch helle Rasterpunkte die Eingangsspannung Ue ab.
In Kombination mit dieser Schaltung könnte auch ein XY-Schreiber verwendet werden, wobei die Ausgangsspannung Uz dazu dienen würde, den Schreibstift für einen Moment auf das Papier zu drücken.
Auch die Schaltung gemäss Fig. 3 der Zeichnungen enthält einen Komparator --1--, einen Speicher --2--, einen Triggerkreis --4-- und eine Verzögerungsschaltung --5--. Hiebei ist der Ausgang des Speichers --2-- an ein Rechenwerk --10-- gelegt. Zwei Ausgänge des Rechenwerkes --10-- sind
<Desc/Clms Page number 3>
an Digital-Analog-Konverter-11, 11'-geführt, deren Ausgänge die horizontale bzw. vertikale Ablenkspannung darstellt. Durch die Konverter-11, 11'-werden digiale Werte des Rechenwerkes in Analogsignale umgewandelt.
Die Wirkungsweise dieser Schaltungsanordnung besteht darin, dass vom Rechenwerk Werte Ux abgegeben werden und die dem Eingangssignal entsprechenden Werte Uy gesucht werden. Durch den Komparator-l-werden die vom Rechenwerk --10-- abgegebenen Werte Uy mit dem Eingangssignal Ue verglichen, wobei auf Grund der vom Komparator --1-- über den Speicher --2-- an das Rechenwerk --10-- abgegebenen Signale die erforderliche Veränderung des Signals Uy bewirkt wird.
Demnach erfolgt ein Einschwingen der vom Rechenwerk --10-- abgegebenen Werte Uy auf das Signal Ue. Im Rechenwerk --10-- liegt das Signal Uy in digitaler Form vor und wird über den Digital-Analog-Konverter --11-- in das Analog-Signal Uy umgewandelt, wodurch ein Vergleich mit dem Eingangssignal Ue möglich ist.
Die Schaltungsanordnung gemäss Fig. 4 unterscheidet sich von der Schaltungsanordnung gemäss Fig. l dadurch, dass an Stelle eines Komparators eine Summiereinrichtung --9-- vorgesehen ist und der inverse Ausgang des Speichers --2-- an den Tiefpass --6--, dessen Ausgang an die Summiereinrichtung --9-- gelegt ist, geführt ist.
Der bistabile Speicher-2-- gibt oberhalb einer bestimmten Spannungsschwelle einen H-Pegel und unterhalb dieser Schwelle einen L-Pegel am Ausgang ab. Ist der Ausgangswert der Summier- einrichtung --9-- grösser als dieser Schwellwert, dann führt der inverse Ausgang des bistabilen Elementes --2-- einen L-Pegel, wodurch Uy absinkt. Diese Schaltung hält also die Eingangsspannung des Speichers --2-- auf diesem Schwellwert. Durch die Summiereinrichtung besteht die Beziehung Ue + Uy = konstant. Wenn Ue im Abtastzeitpunkt negativ wird, geht Uy um denselben Betrag in die positive Richtung.
Wenn somit der Signalwert Uy im Abtastzeitpunkt dem negativen Signalwert Ue entspricht, wird von der Summiereinrichtung --9-- kein Korrektursignal abgegeben und wird somit das Ausgangssignal des Tiefpasses --6-- nicht verändert. Wenn hingegen das Ausgangssignal des Tiefpasses --6-- dem Eingangssignal Ue nicht entspricht, werden von der Summiereinrichtung --9-die erforderlichen Korrektursignale abgegeben.
Die Schaltung gemäss Fig. 5 unterscheidet sich von der Schaltung gemäss Fig. 4 dadurch, dass für den Fall, dass die Gleichstromanteile der Eingangsspannung Ue nicht von Interesse sind, an Stelle einer Summierungseinrichtung ein Koppel-Kondensator --13-- und ein Widerstand --14-- vorgesehen sein können, die die Funktion der Summiereinrichtung übernehmen. Bei dieser Schaltung geht der Innenwiderstand der Signalquelle in die Funktion des Tiefpasses ein.
Abschliessend sei darauf hingewiesen, dass auf Grund der Tatsache, dass die Eingangssignale periodisch sind, der Zeitfaktor an sich keine Rolle spielt und demnach die auftretenden Einschwingvorgänge nicht von Bedeutung sind. Die Struktur sämtlicher erfindungsgemässer Schaltungen liegt in der Kombination eines bistabilen, digitalen Speichers mit einem Triggerkreis und einer Verzögerungsschaltung.
PATENTANSPRÜCHE :
1. Schaltungsanordnung zur Darstellung periodischer elektrischer Signale, dadurch gekennzeichnet, dass eine vom Eingangssignal beaufschlagte Triggerschaltung (4) vorgesehen ist, deren Ausgangsimpulse durch eine erste Ablenkspannung (Ux) verzögert werden, sowie dass ein bistabiler digitaler Speicher (2) vorgesehen ist, der mit vom Eingangssignal (Ue) abgeleiteten Signalimpulsen beaufschlagbar sowie von den verzögerten Triggerimpulsen steuerbar ist und dessen Ausgangssignale zur Bildung von Signalwerten dienen, die dem Eingangssignal in den Zeitpunkten der Signalimpulse entsprechen.
EMI3.1
<Desc / Clms Page number 1>
The invention relates to a circuit arrangement for displaying periodic electrical signals. These electrical signals can be displayed on a cathode ray tube, a recorder or a similar device.
For the display of periodic electrical signals, i.e. electrical vibrations, oscillographs are usually used which have a sawtooth-shaped deflection in the horizontal direction of the screen (X-deflection), the signal, which may be amplified, being fed to the vertical deflection (Y-deflection) . At frequencies above 10 MHz, however, this principle can only be implemented with great effort, since high plate voltages are required for electrostatic deflection and the rise time of the measuring amplifier is limited.
An expansion of the frequency range is possible by providing delay elements in the deflection plates. With these described, directly coupled deflection methods, frequency ranges up to over 100 MHz can be recorded with great effort.
To display periodic oscillations, it is also known to use a sampling or sampling oscillograph. The input signal is sampled at a certain point in time, which is determined by a trigger circuit, by means of a fast electronic switch and these instantaneous values are stored in a capacitor or fed to the vertical deflection (Y deflection). The triggered values are applied in an analogous manner to the horizontal deflection (X deflection) of the screen. However, this circuit is disadvantageous in that the electronic switch requires a very high outlay and the rise time is limited by the capacitance of the capacitor.
The invention is therefore based on the object of providing a circuit arrangement which avoids the disadvantages of known circuit arrangements described. This is achieved according to the invention in that a trigger circuit acted upon by the input signal is provided, the output pulses of which are delayed by a first deflection voltage, and in that a bistable, digital memory is provided which can be acted upon with signal pulses derived from the input signal and controlled by the delayed trigger pulses, and the like Output signals are used to form signal values that correspond to the input signal at the times of the signal pulses.
The input signal is preferably at the first input of a comparator, the output of which is led to the memory. For example, the output of the memory can be fed back to the second input of the comparator via a low-pass filter, or a second deflection voltage can be supplied to the second input of the comparator, the output of the memory serving to fade out a grid formed by the first and by the second deflection .
According to another exemplary embodiment, an arithmetic unit is provided, the output signals of which form values of the horizontal and the vertical deflection voltage via digital-analog converters, the vertical bracing being led to the second input of the comparator. Furthermore, the output of a summing device can be applied to the memory, to which the input signal and the inverse output of the memory are fed via a low-pass filter.
Finally, the memory can be applied to the input signal via a capacitor and furthermore to the signal appearing at its inverse output via a resistor.
The circuit arrangement according to the invention is explained in more detail below with reference to exemplary embodiments shown in the drawings. FIGS. 1 to 5 show five exemplary embodiments of circuit arrangements according to the invention and FIG. 6 shows a voltage or. Pulse diagram to explain the operation of the circuit arrangements.
The circuit arrangement according to FIG. 1 contains a comparator --1--, at one input of which the input signal Ue is applied. The output signal of the comparator-l-is led to a bistable, digital memory --2--. The input signal Ue is also fed to a trigger circuit --4--, the output of which is connected to a delay circuit --5--. The output of the delay circuit --5-- feeds the control input of the memory --2--. The delay circuit --5-- is controlled by the horizontal deflection Ux.
Finally, the output of the memory --2-- is routed via a low pass --6-- on the one hand to the second input of the comparator-l-and on the other hand provides the output signal of the low pass-6-- the vertical
<Desc / Clms Page number 2>
Deflection voltage Uy.
The mode of operation of this circuit arrangement is explained below with reference to FIG. 6:
The trigger circuit --4-- pulses U1 from the input signal U1 with the period, i. H. the frequency and phase position, the input signal Ue derived. Accordingly, the trigger circuit --4-- emits one pulse I1 per period of the input signal Ue. These individual pulses I1 are in the delay circuit --5-- corresponding to the value of the horizontal deflection voltage Ux with tv = k. Ux delayed. Accordingly, the individual delayed pulses I2 have an increasing time interval from one another.
The input signal Ue and the output signal of the low-pass filter --6-- are present on the one hand at the comparator-1-. If the input signal Ue is greater than the output signal of the low pass --6--, an H level occurs at the output of the comparator --1--. If, on the other hand, the input signal Ue is smaller than the output signal of the low pass --6--, an L level occurs at the output of the comparator-1.
The memory --2--, which is controlled by the output signal of the delay circuit --5--, takes over the output signal of the comparator at the moment the edge of the output signal of the delay circuit --5-- occurs, and passes this to the low-pass filter - -6--. As long as the output signal of the low-pass filter --6-- is smaller than the input signal Ue at the time of control of the memory --2-- and an H-level I occurs at the output of the comparator-1, the output signal of the low-pass filter increases --6 -- at.
On the other hand, as soon as the output signal of the low-pass filter --6-- is greater than the input signal Ue and an L level occurs at the output of the comparator at the sampling time controlled by the delay circuit --5--, the output signal of the low-pass filter drops --6-- from.
If the comparator-l-input sensitivity is large enough, this is the case
EMI2.1
The signal Uy is therefore a signal which is obtained by sampling the individual periods of the input signal in points shifted in time with respect to the periods, similar to the method used in the sampling oscillograph, however, the sampling not by an electronic switch but by a comparison in the comparator-1 and an adjustment of the output signal of the low-pass filter --6-- to the input signal Ue is effected.
A similar circuit arrangement is shown in FIG. 2, the same circuit elements being identified by the same reference numerals in the circuit according to FIG. The circuit according to FIG. 2 differs from the circuit according to FIG. 1 in that the output signal of the memory --2-- is fed to a circuit --7--, the output signal Uz of which causes a blanking on the screen. In addition, the vertical deflection voltage Uy is supplied from the outside and also applied to the comparator-l-. The two deflection voltages Ux and Uy serve to deflect the electron beam in a grid-like manner on the screen. For example, a sawtooth voltage with a frequency of 50 Hz can be used as the deflection voltage Ux and a sawtooth voltage with a frequency of 50 kHz can be used as the deflection voltage Uy.
In this way, a grid of 1000 vertical lines is generated on the screen. The output signal Uz is z. B .. the cathode of the electron beam tube for brightness control.
Whenever the deflection voltage Uy exceeds the value of the input voltage Ue at the time of sampling, the logic level changes at the output of the memory --2--. This change generates a short pulse in the circuit --7-- for light keying, which as a Uz signal makes the corresponding point on the respective vertical grid line appear bright. As a result, the input voltage Ue is shown on the screen by bright grid points.
An XY recorder could also be used in combination with this circuit, the output voltage Uz being used to press the pen on the paper for a moment.
The circuit according to FIG. 3 of the drawings also contains a comparator --1--, a memory --2--, a trigger circuit --4-- and a delay circuit --5--. The output of the memory --2-- is connected to a calculator --10--. Two outputs of the arithmetic unit are --10--
<Desc / Clms Page number 3>
to digital-to-analog converters 11, 11 ', the outputs of which represent the horizontal or vertical deflection voltage. The converter values 11, 11 ′ convert digital values of the arithmetic unit into analog signals.
The operation of this circuit arrangement consists in that values Ux are emitted by the arithmetic unit and the values Uy corresponding to the input signal are sought. The comparator-l-compares the values Uy given by the arithmetic logic unit --10-- with the input signal Ue, whereby due to the values from the comparator --1-- via the memory --2-- to the arithmetic logic unit --10- - Delivered signals the required change in the signal Uy is effected.
Accordingly, the values Uy given by the arithmetic logic unit --10-- settle on the signal Ue. In the arithmetic unit --10--, the signal Uy is in digital form and is converted into the analog signal Uy via the digital-to-analog converter --11--, which enables a comparison with the input signal Ue.
The circuit arrangement according to FIG. 4 differs from the circuit arrangement according to FIG. 1 in that instead of a comparator a summing device --9-- is provided and the inverse output of the memory --2-- to the low-pass filter --6-- , the output of which is connected to the summing device --9--.
The bistable memory 2 gives an H level above a certain voltage threshold and an L level below this threshold at the output. If the output value of the summing device --9-- is greater than this threshold value, then the inverse output of the bistable element --2-- leads to an L level, as a result of which Uy decreases. This circuit keeps the input voltage of the memory --2-- at this threshold. The relationship Ue + Uy = constant exists through the summing device. If Ue becomes negative at the time of sampling, Uy moves in the positive direction by the same amount.
If the signal value Uy at the time of sampling corresponds to the negative signal value Ue, the correction device --9-- does not emit a correction signal and the output signal of the low-pass filter --6-- is therefore not changed. If, on the other hand, the output signal of the low-pass filter --6-- does not correspond to the input signal Ue, the summing device --9-emits the required correction signals.
The circuit according to FIG. 5 differs from the circuit according to FIG. 4 in that, in the event that the DC components of the input voltage Ue are of no interest, instead of a summing device, a coupling capacitor 13 and a resistor -14-- can be provided, which take over the function of the summing device. With this circuit, the internal resistance of the signal source is included in the function of the low pass.
In conclusion, it should be pointed out that, due to the fact that the input signals are periodic, the time factor does not play a role in itself and, consequently, the transient events that occur are not important. The structure of all circuits according to the invention lies in the combination of a bistable, digital memory with a trigger circuit and a delay circuit.
PATENT CLAIMS:
1. Circuit arrangement for displaying periodic electrical signals, characterized in that a trigger circuit (4) acted upon by the input signal is provided, the output pulses of which are delayed by a first deflection voltage (Ux), and a bistable digital memory (2) is provided which is provided with signal pulses derived from the input signal (Ue) can be acted upon and controlled by the delayed trigger pulses and the output signals of which serve to form signal values which correspond to the input signal at the times of the signal pulses.
EMI3.1