<Desc/Clms Page number 1>
Die Erfindung bezieht sich auf eine elektronische Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen bzw. Zuschalten von Generatoren an in Betrieb befindliche Wechselstromnetze, bei der die Spannungen der parallelzuschaltenden Wechselstromnetze hinsichtlich ihrer Phasenlage in einer Phasenvergleicheinrichtung verglichen werden, die eine binäre Logikschaltung zur Erzeugung einer Impulsfolge mit Impulsen einer dem Phasenwinkel zwischen den beiden Spannungen proportionalen Impulsdauer, ein dieser nachgeschaltetes Tiefpassfilter zur Gewinnung einer sich mit der Periode der Frequenzdifferenz der beiden Spannungen ändernden Dreieckspannung,
ein an das Tiefpassfilter angeschlossenes Differenzierglied und eine mit dem Differenzierglied und dem Tiefpassfilter verbundene Grenzwertstufe zur Bestimmung des Parallelschaltzeitpunktes eines der elektronischen Schaltungsanordnung nachgeschalteten Schalters enthält. Dabei kann die Schaltungsanordnung mit Steuereinrichtungen für den zuzuschaltenden Generator unter Bildung einer Synchronisiereinrichtung versehen oder auch als Parallelschaltgerät eingesetzt sein.
Eine elektronische Schaltungsanordnung dieser Art ist aus der DE-PS Nr. 1538087 bekannt. Die Schaltungsanordnung ist voll elektronisch ausgeführt und lässt daher im Hinblick auf die erzielbare Messgenauigkeit nichts zu wünschen übrig.
In der DE-AS 1638582 wird eine Schaltungsanordnung zum Erzeugen eines Signals bei zwischen zwei Wechselspannungen auftretenden Frequenzunterschieden durch Bilden einer Schwebungsspannung, deren Überschreiten eines Grenzwertes ein Signal auslöst, beschrieben. Für jede Wechselspannung sind zwei Impulsformerstufen vorgesehen, wobei die ersten Impulsformerstufen die Wechselspannungen in eine unipolare periodenentsprechende Impulsfolge umformen und den zweiten Impulsformern zum einen die eine und zum andern die andere, jedoch um einen konstanten Winkel phasenverschobene Wechselspannung zugeführt ist.
Die Impulsfolgen sowohl der ersten als auch der zweiten Impulsformerstufen sind je über ein UND-Gatter zusammengefasst und deren Ausgang über je ein Glättungsglied an je eine Auswerteschaltung angeschlossen, die jede für sich ein Signal abgeben, wenn die Schwebungsspannung einen bestimmten Wert durchschreitet. Die Auswerteschaltungen sind noch so zusammengeschaltet, dass die zuerst ein Signal abgebende die Signalabgabe der andern Auswerteschaltung sperrt.
Die in der US-PS Nr. 3, 562, 545 beschriebene und dem gleichen Zweck dienende Schaltungsanordnung erzeugt eine Dreieckspannung, die der Phasendifferenz der beiden Wechselspannungen proportional ist.
Hiebei wird, um das Schliessen des Trennschalters exakt bei verschwindender Phasendifferenz zu erreichen, zusätzlich noch zur Auswahl des Schaltzeitpunktes die Änderungsgeschwindigkeit der Phasendifferenz sowie die für die Auslösung des Schalters erforderliche Zeitspanne berücksichtigt.
Der Erfindung liegt die Aufgabe zugrunde, die bekannte elektronische Schaltungsanordnung zur Erzielung einer sehr hohen Betriebszuverlässigkeit noch weiter zu verbessern, um die diesbezüglich ständig ansteigenden Anforderungen zu erfüllen.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass eine weitere Phasenvergleicheinrichtung mit einer weiteren binären Logikschaltung zur Erzeugung einer weiteren Impulsfolge mit Impulsen vorgesehen ist, deren Impulsdauer einem einem Bezugswinkel von 1800 elektrisch um den Phasenwinkel zwischen den Spannungen der parallelzuschaltenden Wechselstromnetze verminderten Hilfswinkel proportional ist, dass der weiteren binären Logikschaltung ein weiteres Tiefpassfilter nachgeschaltet ist, dessen Ausgangsspannung eine von der Periodendauer der Frequenzdifferenz der beiden Spannungen abhängige, gegenüber der einen Dreieckspannung um 1800 phasenverschobene weitere Dreieckspannung ist,
und dass an das weitere Tiefpassfilter einerseits über eine Leitung unmittelbar und anderseits über ein weiteres Differenzierglied eine weitere Grenzwertstufe zur Bestimmung des Parallelschaltzeitpunktes angeschlossen ist.
Der Vorteil der erfindungsgemässen Schaltungsanordnung besteht zunächst darin, dass die Betriebszuverlässigkeit im Vergleich zu der bekannten elektronischen Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen insofern erheblich erhöht ist, als nunmehr bei der Bestimmung des Schaltzeitpunktes durch Störbeeinflussung nicht ein Fehlkommando erzeugt wird. Dies ist auf die unterschiedliche Aufbereitung und Verarbeitung der Messspannungen in den beiden Kanälen der Phasenvergleicheinrichtung zurückzuführen. Beide Kanäle müssen gleichzeitig ein Signal abgeben, um ein Parallelschaltkommando erzeugen zu können. Ein weiterer Vorteil der erfindungsgemässen Schaltungsanordnung besteht darin, dass sie auch bei einem Bauteileausfall ein Fehlkommando verhindert.
Fällt nämlich in einem Kanal der Phasenvergleicheinrichtung ein Bauteil aus und arbeitet demzufolge dieser Kanal nicht
<Desc/Clms Page number 2>
ordnungsgemäss, dann wird kein Parallelschaltkommando erzeugt, weil immer von beiden Kanälen gleichzeitig ein entsprechendes Signal erzeugt werden muss.
Diese auf der erfindungsgemäss vorgesehenen redundanten Signalverarbeitung beruhenden Vorteile sind bei den genannten bekannten Ausführungen nicht erzielbar, weil bei diesen ein Vergleich der Ergebnisse zweier getrennt arbeitender Phasenvergleichseinrichtungen nicht vorgesehen ist.
Bei der erfindungsgemässen Schaltungsanordnung muss sichergestellt sein, dass nur bei zulässigen Frequenzdifferenz- und Phasenwinkelbedingungen ein Parallelschaltkommando erzeugt wird. Dies wieder setzt voraus, dass von beiden Grenzwertstufen der Phasenvergleicheinrichtung der erfindungsgemässen Schaltungsanordnung zur gleichen Zeit Signale abgegeben werden. Diese Forderung liesse sich mit hinreichender Genauigkeit bei kleinen Frequenzdifferenzen nur mit sehr hohem Aufwand erreichen. Zur Vermeidung eines solchen Aufwandes ist es vorteilhaft, der weiteren Grenzwertstufe des einen Kanals einen ohmschen Spannungsteiler nachzuschalten, dessen Ausgang über einen Hilfsverstärker mit dem Steuereingang der einen Grenzwertstufe verbunden ist.
Dadurch erreicht die weitere eine Grenzwertstufe bei ungestörtem Betrieb praktisch gleichzeitig mit der weiteren Grenzwertstufe ihren Ansprechwert, so dass dann innerhalb eines vorgegebenen kleinen Toleranzbereiches von beiden Grenzwertstufen Signale erzeugt werden, die zu einem Parallelschaltkommando führen können, wenn weitere zum Parallelschalten einzuhaltende Bedingungen erfüllt sind.
An Hand der Zeichnungen wird ein Ausführungsbeispiel der Erfindung näher erläutert ; in den Fig. l und 2 ist ein Ausführungsbeispiel der erfindungsgemässen elektronischen Schaltungsanordnung wiedergegeben ; in den Fig. 3 und 5 sind Diagramme zur Veranschaulichung der Wirkungsweise der dargestellten Schaltungsanordnung gezeigt.
Der in Fig. l dargestellte Teil der erfindungsgemässen Schaltungsanordnung enthält eine Eingangsklemme --1--, an der eine Spannung ul beispielsweise eines in Betrieb befindlichen Wechselspannungsnetzes liegt. An einer weiteren Eingangsklemme --2-- ist eine Spannung u2 angeschlossen, welche beispielsweise die Spannung eines parallelzuschaltenden Generators darstellt. Mit den Eingangsklemmen--1 bzw. 2-- ist jeweils eine Begrenzerstufe--3 bzw. 4--verbunden.
Der Ausgang --5-- der Begrenzerstufe - ist einerseits direkt mit einem Eingang --6-- eines UND-Gliedes --7-- einer Logikschaltung --8-und einem Eingang --9-- eines UND-Gliedes --10-- einer weiteren Logikschaltung --11-- und anderseits über einen Inverter --12-- mit einem Eingang --13-- eines weiteren UND-Gliedes --14-- der weiteren Logikschaltung --11-- und einem Eingang --15-- eines weiteren UND-Gliedes --16-- der Logikschaltung - verbunden.
Der Ausgang --17-- der Begrenzerstufe --4-- ist einerseits unmittelbar mit einem Eingang --18-- des UND-Gliedes --10-- und einem Eingang --19-- des UND-Gliedes --16-- verbunden und steht anderseits über einen weiteren Inverter --20-- mit einem Eingang --21-- des UND-Gliedes --14-- und einem Eingang - des UND-Gliedes-7-- in Verbindung.
Den UND-Gliedern --10 und 14-- der weiteren Logikschaltung --11-- ist ein Addierer --23-nachgeschaltet, während den UND-Gliedern --7 und 16-- ein weiterer Addierer --24-- nachgeschaltet ist.
Am Eingang --25-- eines nachgeschalteten, als Tiefpassfilter ausgebildeten Filters --26-- entsteht somit eine Impulsfolge, dessen Impulse sich aus der Summe der Ausgangsimpulse der UND-Glieder --7 und 16-zusammensetzen, während an einem Eingang --27-- eines dem weiteren Addierer --23-- nachgeschalteten weiteren als Tiefpassfilter ausgebildeten Filters --28-- eine Impulsfolge entsteht, die sich aus der
EMI2.1
dargestellt ist. An der Ausgangsklemme --30-- des weiteren Filters --28-- ergibt sich eine um 180 phasenverschobene Dreieckspannung Ud2, wie sie im Diagramm --B-- der Fig. 4 gezeigt ist.
An Hand Fig. 3 soll zunächst erläutert werden, wie es zu den Dreieckspannungen nach Fig. 4 kommt.
In Fig. 3 zeigt das Diagramm --1-- die Spannung ul in Abhängigkeit von der Zeit t aufgetragen. Aus
EMI2.2
--3--im Diagramm --III-- der Zeit t aufgezeichnet ist, mittels der Begrenzerstufe --4-- eine Impulsfolge b gebildet (s. Diagramm --IV-- der Fig. 3). Die Impulsfolgen a und b werden in dem UND-Glied --10-verarbeitet, so dass am Ausgang dieses UND-Gliedes eine Impulsfolge c entsteht, die im Diagramm --V-
EMI2.3
<Desc/Clms Page number 3>
EMI3.1
Phasenwinkel zwischen den beiden Wechselspannungen ul und u2 bezeichnet wird. Aus dieser Impulsfolge e wird durch das weitere Filter --28-- die weitere Dreieckspannung Ud2 erzeugt, wie sie in dem Diagramm --B-- der Fig.4 wiedergegeben ist.
EMI3.2
sichAddierers --24-- gewinnt man dann die Impulsfolge h (vgl.
Diagramm --X-- der Fig.3, bei der die Breite eines jeden Impulses dem Phasenwinkel # zwischen den beiden Wechselspannungen --41 und 42-entspricht. Aus dieser Impulsfolge h wird mittels des Filters --26-- die Dreieckspannung Udl gewonnen, wie sie im Diagramm-A-der Fig. 4 dargestellt ist, wenn sich der Phasenwinkel + zwischen den Spannungen ul und u2 von dem angenommenen Winkel # = 60 ausgehend periodisch auf Grund einer Frequenzdifferenz von ul und u2 ändert. Diese Dreieckspannung Udl ist gegenüber der weiteren Dreieckspannung Ud2 um 1800 in der Phase verschoben.
Die eine Dreieckspannung Udl (vgl. Diagramm-A-der Fig. 4) wird einer Klemme --31-- zugeführt, die unmittelbar mit der Ausgangsklemme --29-- des Filters --26-- nach Fig. 1 verbunden ist. Die Dreieckspannung Udl wird einem Differenzierglied --32-- (Fig.2) zugeführt, das einen entsprechend beschalteten Operationsverstärker --33-- enthält. Am Ausgang --34-- des Differenziergliedes --32-- entsteht somit eine Rechteckspannung, deren Höhe von der Steigung der Dreieckspannung Udl bestimmt ist.
Die Rechteckspannung wird einem Multiplizierer --35-- zugeführt, der einen Operationsverstärker --36-- enthält. Der eine Eingang --37-- des Operationsverstärkers --36-- ist mit einem Ausgang --38-- einer Einstellanordnung --39-- verbunden, die eine der Einschaltzeit Te des jeweils verwendeten Schalters in ihrer Höhe entsprechende Hilfsspannung abgibt. Der weitere Eingang --40-- des Operationsverstärkers - ist an den Ausgang des Differenziergliedes --32-- angeschlossen.
Am Ausgang des Multipliziergliedes --35-- entsteht somit eine Spannung, die dem Produkt aus der Schaltereigenzeit T und dem
EMI3.3
Die Ausgangsspannung des Multipliziergliedes --35-- wird zusammen mit der über eine Leitung --41-angeschlossene Dreieckspannung Udl einem Eingang --42-- einer Summiereinrichtung --43-- zugeführt, die wieder einen Operationsverstärker --44-- enthält. Die Summiereinrichtung --43-- gibt eine Spannung an ihren Ausgang --45-- ab, die der Summe aus der Dreieckspannung der Ausgangsspannung des Multipliziergliedes --35-- entspricht.
Die am Ausgang --45-- anstehende Spannung wird über einen Analog-Verstärker --46-- einer Grenzwertstufe --47-- zugeführt, die bei Erreichen ihres Grenzwertes über ein nachgeschaltetes Gatter --48-- an den Ausgang --49-- ein Freigabesignal gibt, das eine nicht dargestellte Verarbeitungseinrichtung im Sinne der Abgabe eines Parallelschaltkommandos beeinflusst.
Dieses Freigabesignal erscheint jeweils um eine der Schaltzeit Te des jeweils verwendeten Schalters entsprechende Zeitspanne vor dem Punkt der Phasenübereinstimmung der beiden Spannungen ul und u2 (s. Diagramm --9-- der Fig.4).
An einer weiteren Eingangsklemme --50--, die mit dem Ausgang --30-- des weiteren Filters --28-unmittelbar verbunden ist, wird ein weiteres Differenzierglied --51-- angeschlossen. das aus der weiteren um 1800 gegenüber der ersten phasenverschobenen Dreieckspannung Ud2 eine Rechteckspannung formt.
Die Rechteckspannung ist über einen Verstärker --52-- einem weiteren Multiplizierglied --53-- zugeführt, das einen Operationsverstärker --54-- enthält. Ein nicht mit dem weiteren Differenzierglied --51-verbundener Eingang --55-- des Operationsverstärkers --54-- ist mit einer Ausgangsklemme --56-- der Einstellanordnung --39-- verbunden. Am Ausgang --56-- des weiteren Multipliziergliedes --53-- entsteht
EMI3.4
<Desc/Clms Page number 4>
EMI4.1
**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.
<Desc / Clms Page number 1>
The invention relates to an electronic circuit arrangement for connecting alternating current networks in parallel or connecting generators to alternating current networks in operation, in which the voltages of the alternating current networks to be connected in parallel are compared with regard to their phase position in a phase comparison device which uses a binary logic circuit for generating a pulse train with pulses from a The pulse duration proportional to the phase angle between the two voltages, a downstream low-pass filter to obtain a triangular voltage that changes with the period of the frequency difference between the two voltages,
contains a differentiating element connected to the low-pass filter and a limit value stage connected to the differentiating element and the low-pass filter for determining the parallel switching time of a switch connected downstream of the electronic circuit arrangement. The circuit arrangement can be provided with control devices for the generator to be connected, forming a synchronization device, or it can also be used as a parallel switching device.
An electronic circuit arrangement of this type is known from DE-PS No. 1538087. The circuit arrangement is fully electronic and therefore leaves nothing to be desired with regard to the achievable measurement accuracy.
DE-AS 1638582 describes a circuit arrangement for generating a signal in the event of frequency differences between two alternating voltages by forming a beat voltage, the exceeding of which triggers a signal. Two pulse shaping stages are provided for each alternating voltage, the first pulse shaping stages converting the alternating voltages into a unipolar pulse sequence corresponding to the period and the second pulse shapers being supplied with one alternating voltage and the other with the other alternating voltage that is phase-shifted by a constant angle.
The pulse sequences of both the first and the second pulse shaper stages are each combined via an AND gate and their output is connected to an evaluation circuit via a smoothing element, each of which emits a signal when the beat voltage passes a certain value. The evaluation circuits are interconnected in such a way that the one that emits a signal first blocks the signal output of the other evaluation circuit.
The circuit arrangement described in US Pat. No. 3,562,545 and serving the same purpose generates a triangular voltage which is proportional to the phase difference between the two alternating voltages.
In this case, in order to close the disconnector exactly when the phase difference disappears, the rate of change of the phase difference and the time required for triggering the switch are also taken into account for the selection of the switching time.
The invention is based on the object of further improving the known electronic circuit arrangement in order to achieve a very high operational reliability in order to meet the constantly increasing requirements in this regard.
This object is achieved according to the invention in that a further phase comparison device with a further binary logic circuit is provided for generating a further pulse train with pulses, the pulse duration of which is proportional to an auxiliary angle electrically reduced to a reference angle of 1800 by the phase angle between the voltages of the alternating current networks to be connected in parallel Another binary logic circuit is followed by a further low-pass filter, the output voltage of which is a further triangular voltage that is dependent on the period duration of the frequency difference between the two voltages and is phase-shifted by 1800 compared to the one triangle voltage,
and that a further limit value stage for determining the parallel switching time is connected directly to the further low-pass filter on the one hand via a line and on the other hand via a further differentiating element.
The advantage of the circuit arrangement according to the invention is, first of all, that the operational reliability is considerably increased compared to the known electronic circuit arrangement for parallel switching of alternating current networks insofar as a faulty command is not generated when determining the switching time due to interference. This is due to the different preparation and processing of the measurement voltages in the two channels of the phase comparison device. Both channels must emit a signal at the same time in order to be able to generate a parallel switching command. Another advantage of the circuit arrangement according to the invention is that it also prevents an incorrect command in the event of a component failure.
If a component fails in a channel of the phase comparison device and consequently this channel does not work
<Desc / Clms Page number 2>
correctly, no parallel switching command is generated because a corresponding signal must always be generated from both channels at the same time.
These advantages based on the redundant signal processing provided according to the invention cannot be achieved in the known designs mentioned, because in these there is no provision for a comparison of the results of two separately operating phase comparison devices.
In the circuit arrangement according to the invention, it must be ensured that a parallel switching command is only generated under permissible frequency difference and phase angle conditions. This again presupposes that signals are emitted at the same time from both limit value stages of the phase comparison device of the circuit arrangement according to the invention. This requirement can only be achieved with sufficient accuracy with small frequency differences at great expense. To avoid such an outlay, it is advantageous to connect an ohmic voltage divider downstream of the further limit value stage of one channel, the output of which is connected to the control input of one limit value stage via an auxiliary amplifier.
As a result, the further limit value stage reaches its response value practically at the same time as the further limit value stage when there is undisturbed operation, so that signals are then generated by both limit value stages within a specified small tolerance range that can lead to a parallel switching command if further conditions to be observed for parallel switching are met.
An exemplary embodiment of the invention is explained in more detail with reference to the drawings; FIGS. 1 and 2 show an exemplary embodiment of the electronic circuit arrangement according to the invention; 3 and 5 are diagrams to illustrate the mode of operation of the circuit arrangement shown.
The part of the circuit arrangement according to the invention shown in FIG. 1 contains an input terminal --1-- at which a voltage ul is applied, for example from an alternating voltage network in operation. A voltage u2 is connected to a further input terminal --2--, which, for example, represents the voltage of a generator to be connected in parallel. A limiter stage - 3 or 4 - is connected to the input terminals - 1 and 2 respectively.
The output --5-- of the limiter stage - is on the one hand directly connected to an input --6-- of an AND element --7-- a logic circuit --8- and an input --9-- of an AND element - 10-- a further logic circuit --11-- and on the other hand via an inverter --12-- with an input --13-- a further AND element --14-- the further logic circuit --11-- and an input --15-- of another AND element --16-- of the logic circuit - connected.
The output --17-- of the limiter stage --4-- is on the one hand directly connected to an input --18-- of the AND element --10-- and an input --19-- of the AND element --16- - and is on the other hand connected via another inverter --20-- with an input --21-- of the AND element --14-- and an input - of the AND element -7--.
The AND gates --10 and 14-- of the other logic circuit --11-- are followed by an adder --23-, while the AND gates --7 and 16-- are followed by a further adder --24-- .
At the input --25-- of a downstream filter --26-- designed as a low-pass filter, a pulse sequence is thus created, the pulses of which are composed of the sum of the output pulses of the AND gates --7 and 16-, while at one input - 27-- a further filter designed as a low-pass filter --28-- connected downstream of the further adder --23--, a pulse sequence is produced which is derived from the
EMI2.1
is shown. At the output terminal --30-- of the further filter --28-- there is a triangular voltage Ud2 phase-shifted by 180, as shown in diagram --B-- in FIG. 4.
With reference to FIG. 3 it will first be explained how the triangular voltages according to FIG. 4 come about.
In Fig. 3, the diagram --1-- shows the voltage ul plotted as a function of time t. Out
EMI2.2
--3 - in diagram --III-- the time t is recorded, a pulse train b is formed by means of the limiter stage --4-- (see diagram --IV-- of Fig. 3). The pulse trains a and b are processed in the AND element --10-, so that a pulse train c is produced at the output of this AND element, which is shown in the diagram --V-
EMI2.3
<Desc / Clms Page number 3>
EMI3.1
Phase angle between the two alternating voltages ul and u2 is referred to. The further triangular voltage Ud2 is generated from this pulse sequence e by the further filter -28-, as it is shown in the diagram -B- of FIG.
EMI3.2
Addierers -24- one then obtains the pulse sequence h (cf.
Diagram --X-- of Fig. 3, in which the width of each pulse corresponds to the phase angle # between the two alternating voltages --41 and 42-. The triangular voltage Udl is obtained from this pulse sequence h by means of the filter --26--, as it is shown in diagram-A- of FIG. 4, when the phase angle + between the voltages ul and u2 differs from the assumed angle # = 60 starting periodically changes due to a frequency difference between ul and u2. This triangular voltage Udl is shifted in phase by 1800 compared to the further triangular voltage Ud2.
The one triangular voltage Udl (see diagram-A-of Fig. 4) is fed to a terminal --31-- which is directly connected to the output terminal --29-- of the filter --26-- according to Fig. 1. The triangular voltage Udl is fed to a differentiating element --32-- (Fig. 2), which contains a correspondingly wired operational amplifier --33--. At the output --34-- of the differentiating element --32-- there is thus a square-wave voltage, the level of which is determined by the slope of the triangular voltage Udl.
The square wave voltage is fed to a multiplier --35-- which contains an operational amplifier --36--. One input --37-- of the operational amplifier --36-- is connected to an output --38-- of a setting arrangement --39-- which emits an auxiliary voltage corresponding to the switch-on time Te of the switch being used. The other input --40-- of the operational amplifier - is connected to the output of the differentiating element --32--.
At the output of the multiplier --35-- there is thus a voltage that is the product of the switch's own time T and the
EMI3.3
The output voltage of the multiplier --35-- is fed together with the triangular voltage Udl connected via a line --41-- to an input --42-- of a summing device --43-- which again contains an operational amplifier --44--. The summing device --43-- outputs a voltage at its output --45-- which corresponds to the sum of the triangular voltage of the output voltage of the multiplier --35--.
The voltage present at output --45-- is fed via an analog amplifier --46-- to a limit value stage --47-- which, when its limit value is reached, is sent to output --49 via a downstream gate --48-- - Gives an enable signal which influences a processing device (not shown) in the sense of issuing a parallel switching command.
This release signal appears at a time corresponding to the switching time Te of the switch used in each case before the point at which the two voltages u1 and u2 correspond to each other (see diagram --9-- of FIG. 4).
Another differentiator --51-- is connected to another input terminal --50--, which is directly connected to output --30-- of the additional filter --28-. which forms a square-wave voltage from the further triangular voltage Ud2, which is shifted by 1800 compared to the first phase-shifted.
The square-wave voltage is fed via an amplifier --52-- to another multiplier --53-- which contains an operational amplifier --54--. An input --55-- of the operational amplifier --54-- not connected to the further differentiating element --51-- is connected to an output terminal --56-- of the setting arrangement --39--. At the output --56-- of the further multiplier --53-- arises
EMI3.4
<Desc / Clms Page number 4>
EMI4.1
** WARNING ** End of DESC field may overlap beginning of CLMS **.