AT300416B - Thermal imaging device and method of making it - Google Patents

Thermal imaging device and method of making it

Info

Publication number
AT300416B
AT300416B AT608869A AT608869A AT300416B AT 300416 B AT300416 B AT 300416B AT 608869 A AT608869 A AT 608869A AT 608869 A AT608869 A AT 608869A AT 300416 B AT300416 B AT 300416B
Authority
AT
Austria
Prior art keywords
carrier
semiconductor wafer
opening
semiconductor
conductor
Prior art date
Application number
AT608869A
Other languages
German (de)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to AT608869A priority Critical patent/AT300416B/en
Application granted granted Critical
Publication of AT300416B publication Critical patent/AT300416B/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335Structure of thermal heads
    • B41J2/34Structure of thermal heads comprising semiconductors

Landscapes

  • Wire Bonding (AREA)

Description

  

   <Desc/Clms Page number 1> 
 



   Die Erfindung betrifft eine thermische Bilddarstellungseinrichtung mit elektrisch erwärmbaren, in
Halbleitermaterial gebildeten Zonen zum Darstellen einer Information oder zur übertragung derselben auf   wärmeempfmdliches   Material, wobei die erwärmbaren Zonen in Form einer Matrix angeordnet sind. 



   Ziel der Erfindung ist die Verbesserung derartiger Vorrichtungen sowie die Vereinfachung des Verfahrens zur Herstellung solcher Vorrichtungen. 



   Dies wird dadurch erreicht, dass erfindungsgemäss ein Träger mit zumindest einer Durchbrechung vorgesehen ist, wobei auf der Oberfläche des Trägers mittels eines isolierenden Klebstoffes ein Muster von monokristallinen Halbleiterkörpern befestigt ist, dass in den Halbleiterkörpern, angrenzend an die
Klebstoffschicht, Heizelemente vorgesehen sind, welche mit Leitern, die in den Klebstoff eingebettet sind, verbunden sind, dass zumindest ein Teil der Leiter durch die Durchbrechung im Träger zugänglich ist und im
Bereich dieser Durchbrechung mit Anschlüssen kontaktiert ist, welche durch die Durchbrechung im Träger durchgeführt sind und dass zumindest ein weiterer Leiter an der von den Halbleiterkörpern abgewendeten Seite des Trägers angeordnet und mit diesen Anschlüssen verbunden ist. 



   Das erfindungsgemässe Verfahren zur Herstellung derartiger Bilddarstellungsvorrichtungen in Form einer integrierten Schaltung, wobei eine Anzahl von wahlweise erregbaren Heizelementen auf einem Träger in einem bestimmten Muster angeordnet wird, ist dadurch gekennzeichnet, dass zuerst eine Mehrzahl von Schaltelementen, welche zu Heizelementen zusammengeschaltet werden, und eine Isolierschicht mit darin vorgesehenen
Durchbrechungen, welche Kontaktflächen der Schaltelemente zugänglich machen, auf der Oberfläche einer
Halbleiterscheibe gebildet werden, dass eine Leiterbahn auf der Isolierschicht gebildet wird, welches sich auch in die Durchbrechungen erstreckt, um bestimmte Schaltelemente untereinander zu verbinden und welche
Leiterbahnen von den Schaltelementen entfernt liegende Anschlusspunkte bilden,

   dass ein Trennmittel auf diese
Anschlusspunkte der Leiterbahnen aufgetragen wird, dass daraufhin die Halbleiterscheibe mittels eines isolierenden Klebstoffes auf einem Träger befestigt wird, der zumindest eine Durchbrechung besitzt, wobei gesichert wird, dass die das Trennmittel tragenden Anschlusspunkte der Leiterbahnen mit diesen
Durchbrechungen fluchten, wonach das Trennmittel entfernt wird, dass durch die Durchbrechung ein
Anschlussdraht hindurchgeführt und mit den freiliegenden Anschlusspunkten der Leiterbahnen verbunden wird. 



   Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden im folgenden an Hand der Zeichnungen erläutert, welche Ausführungsbeispiele der erfmdungsgemässen Einrichtung darstellen. 



   In den Zeichnungen zeigen Fig. l eine Draufsicht auf eine   erfindungsgemässe   Heizelementanordnung, Fig. 2 einen Teil der Unterseite der in Fig. l gezeigten   Halbleiterschiebe--2--, Fig. 3   ein Zwischenprodukt, das während der Herstellung der Heizelementanordnung nach Fig. l erhalten wird, Fig. 4 ein weiteres
Zwischenprodukt, das während der Herstellung der Heizelementanordnung nach Fig. l erhalten wird, Fig. 5 einen Querschnitt nach den Linien B-B in Fig. l und Fig. 6 die Schaltung der Heizelementanordnung nach   Fig. 1.   



   Fig. l zeigt eine Reihe von Anordnungen-3, 4--usw. von je 4 X 3 Heizelementen, über denen ein wärmeempfindliches Material angeordnet wird, das eine dynamische Bilddarstellung von Informationen ermöglicht. Eine derartige Anordnung ist in der USA-Patentschrift   Nr. 3, 323, 341 (J. W.   Blair u. a.) beschrieben. Dort werden thermochromatische Materialien angewendet. Man kann auch ein besonders behandeltes   wärmeempfmdliches   Material über die Anordnung bewegen, so dass eine bleibende Bilddarstellung von Informationen erzeugt wird. 



   Eine   Halbleiterscheibe-2-aus monokristallinem   Silizium ist auf dem isolierenden   Träger-l--   angebracht, der aus jedem beliebigen Material, z. B. Keramik, Glas oder Saphir, bestehen kann. Zum Anbringen der   Halbleiterscheibe --2-- auf   dem   Träger--l-verwendet   man einen isolierenden Klebstoff mit guten   Wärme- und   elektrischen Isoliereigenschaften.

   Als isolierenden Klebstoff kann man ein Epoxydharz verwenden, weil dieses ausgezeichnet an Silicium und beispielsweise Keramik haftet, leicht als Flüssigkeit aufgetragen und zu einem starren Feststoff ausgehärtet werden kann, frei ist von Lösungsmitteln und zu einem blasenfreien Film ausgehärtet werden kann, starr ist, aber eine gewisse Elastizität besitzt, so dass es unter physikalischen oder thermischen Spannungen keine Risse bildet, ein guter elektrischer und Wärmeisolator ist und bei Herstellungsvorgängen Temperaturen bis zu 2000C gewachsen ist. 



   Jedes Heizelement der Anordnung besitzt einen mesaförmigen, monokristallinen Halbleiterkörper und enthält ein Heizelement, das in der Mesa auf deren Unterseite im Bereich des   Trägers-l-ausgebildet   ist, so dass bei eingeschaltetem Heizelement auf der Oberseite der Mesa eine heisse Stelle vorhanden ist, die auf dem darüber angeordneten,   wärmeempfindlichen   Material zur Bildung eines örtlich begrenzten Punktes führt. Eine Gruppe von wahlweise eingeschalteten Heizelementen führt auf dem wärmeempfindlichen Material zur Bildung einer Gruppe von Punkten, die auf dem wärmeempfindlichen Material ein Zeichen oder eine Information bildlich darstellen. 



   Die die Heizelementanordnung bildenden Mesas sind voneinander luftisoliert und durch ein metallisches Verbindungsmuster miteinander verbunden, das unter den Mesas zwischen der   Halbleiterscheibe --2-- und   dem   Träger--l--angeordnet   ist, die Heizelemente der Mesas in der gewünschten Schaltung miteinander verbindet und sich auswärts bis zu Lötblöckchen erstreckt, die oberhalb der Öffnungen-9 und   10-in   dem   Träger--l--angeordnet   sind, so dass elektrische Verbindungen von der Unterseite des   Trägers--l--durch   

 <Desc/Clms Page number 2> 

 
 EMI2.1 
 wärmeempfindlichen Material entfernt.

   Die luftisolierten Mesas sind elektrisch und mechanisch miteinander durch das metallisierte Muster verbunden, das von dem Epoxydharzklebstoff getragen wird, der sich zwischen der   Halbleiterscheibe --2-- und   dem   Träger-l-befindet.   



   Jede Mesa enthält ein aus einer Diode und einem Widerstand bestehendes Schaltungselement. Diese
Schaltungselemente sind zu einer Matrix miteinander verbunden, die ein wahlweises Einschalten der
Schaltungselemente gestattet, so dass die im Widerstand abgegebene Leistung zur Bildung der heissen Stelle an der
Oberfläche der gewählten Mesa führt. Eine derartige Matrix ist in Fig. 6 dargestellt, in der man die
Dioden-Widerstands-Schaltungselemente erkennt, die in den Mesas-5 bis 8-angeordnet sind, und ferner die
Dioden-Widerstands-Schaltungselemente einer aus 2 X 4 Heizelementen bestehenden Anordnung dargestellt sind. 



   Der   Widerstand--14--und   die Diode--15, 16--sind in der Mesa--6--und der Widerstand-11- und die Diode-12, 13- sind in der   Mesa --5-- angeordnet.   Man kann daher jedes
Dioden-Widerstands-Schaltungselement einzeln und in ausgewählten Gruppen einschalten, so dass auf den
Oberflächen der Mesas heisse Stellen in jeder gewünschten Kombination gebildet werden können, damit auf dem wärmeempfindlichen Material eine Bilddarstellung der gewünschten Information erhalten wird. 



   Fig. 3 zeigt eine monokristalline   Halbleiterscheibe --2-- aus n-Silicium.   Die Dioden-Wider- stands-Schaltungselemente der Heizelemente werden von diffundierten Bereichen in der Oberfläche der Scheibe - gebildet. Eine Diode besitzt die diffundierte p-Anode-13--, die mit dem darunterliegenden n-Halbleitermaterial einen gleichrichtenden Übergang bildet. Der stark dotierte, diffundierte   Bereich-12-   bildet einen Oberflächenbereich zur Herstellung von ohmschen Anschlüssen an die Kathode. Eine weitere Diode besitzt die diffundierte   p-Anode--16--,   die mit dem darunterliegenden n-Material einen gleichrichtenden Übergang bildet, und den stark dotierten   n+-Bereich   der einen Oberflächenbereich für die Herstellung von ohmschen Anschlüssen an die p-Kathode bildet.

   Die Widerstände werden von diffundierten p-Bereichen   - 11   und   14--gebildet,   die in geringem Abstand von den betreffenden Dioden gebildet sind. Die Dioden und Widerstände werden in der Oberfläche der   Scheibe --2-- mit   Hilfe der Planartechnik gebildet. Dabei wird auf der n-Siliciumscheibe unter Wärmeeinwirkung ein Oxydfilm mit dem gewünschten spezifischen elektrischen Widerstand gebildet, indem die Scheibe in einem Ofen einer erhöhten Temperatur ausgesetzt und ein Oxydationsmittel darübergeleitet wird. Der dabei erhaltene Siliciumdioxydfilm wirkt als ein Abdeckmittel gegen die später in die Scheibe diffundierten Verunreinigungen. In dem Oxydfilm werden Löcher erzeugt, damit danach die Widerstände und Dioden durch Diffusionsvorgänge gebildet werden können.

   Diese Löcher stellen Muster der gewünschten Schaltungselemente dar und werden durch photolithographische Verfahren gebildet. Die Kontakte der Schaltungselemente und die Verbindungen zwischen ihnen werden nach ähnlichen photolithographischen Verfahren hergestellt, wobei   z. B.   auf dem Oxydfilm Aluminium in einem Muster aufgedampft wird, das die Dioden und Widerstände miteinander verbindet und in Lötblöckchen für die Aussenanschlüsse endet. Das Verbindungsmuster besitzt   Leiterstreifen-24,   27 und   17-auf   dem Oxydfilm   - -26--.   Bestimmte der   Leiterstreifen--17--erstrecken   sich beispielsweise auswärts in je ein verbreitertes Lötblöckchen. Dies ist in Fig. 2 bei (16 bis 21) dargestellt.

   So endet der   Leiterstreifen-17-der Fig. 3   in einem verbreiterten   Lötblöckchen-17-in Fig. 2.   



   In dieser Phase des Verfahrens ist die   Halbleiterscheibe-2-einstückig   und enthält die matrixförmige Anordnung der Dioden-Widerstands-Schaltungselemente, die in dem Halbleitermaterial angeordnet und nicht voneinander isoliert, sondern miteinander durch das metallische Verbindungsmuster verbunden sind, das auf der Oberfläche des   Siliciumoxydfilms--26--vorhanden   ist. Dieses metallische Muster endet in einer einheitlichen Reihe von Lötblöckchen für die Aussenanschlüsse. Die Lötblöckchen fluchten mit den   Öffnungen-9, 10--in   dem   Träger-l-, d. h.,   sie sind in bezug auf die Öffnungen in dem Träger derart angeordnet, dass jedes Lötblöckchen durch eine Öffnung in dem Träger zugänglich ist. 



   Die in Fig. 3 dargestellte Halbleiterscheibe--2--wird anschliessend umgedreht und mit Hilfe eines isolierenden Klebstoffes auf einem lichtundurchlässigen, keramischen Träger angebracht, der in   Fig. l mit-l--   bezeichnet ist. Auf der Unterseite des Trägers werden Aussenanschlüsse an den Lötblöckchen angebracht. 



   Eines der Probleme, die auftreten, wenn die Halbleiterscheibe--2--mit Hilfe eines isolierenden 
 EMI2.2 
 Verbindung mit den Lötblöckchen verhindert. 



   Um diese Schwierigkeit zu vermeiden, wird auf die Lötblöckchen der Anordnung nach Fig. 3 ein Trennmittel aufgetragen, an dem der auf die in Fig. 3 gezeigte Anordnung aufgetragene Klebstoff-28--   (Fig. 4)   nicht haftet. Danach kann man das Trennmittel leicht entfernen, so dass die Lötblöckchen sauber und klebstofffrei bleiben und gute elektrische Anschlüsse mit den Lötblöckchen hergestellt werden können. 



   Zum wahlweisen Auftragen des Trennmittels auf die Lötblöckchen wird auf die ganze Fläche der in Fig. 3 gezeigten   Halbleiterscheibe --2-- eine   Schicht aus einem photographischen Ätzgrund aufgetragen, in üblicher Weise in dem gewünschten Muster belichtet, entwickelt und entfernt, so dass der photographische Ätzgrund nur 

 <Desc/Clms Page number 3> 

 an den Lötblöckchen zurückbleibt und an ihnen haftet. Dies ist in Fig. 3 durch den photographishen Ätzgrund --25-- über dem verbreiterten   Lötblöckchen--17--dargestellt.   
 EMI3.1 
 



   Danach wird die   Halbleiterscheibe --2-- mit   dem metallischen Verbindungsmuster, dem Siliciumoxydfilm--26--, dem photographischen   Ätzgrund--25--über   den   Lötblöckchen--17--und   dem Epoxydharz-Klebstoff umgedreht und gemäss Fig. 4 auf dem keramischen   Träger--l--angeordnet,   wobei der photographische   Ätzgrund--25--über   der   Öffnung --9-- in   dem Träger --1-- liegt. Jetzt wird der Epoxydharz-Klebstoff --28-- zu einem starren Feststoff getrocknet. Während der Anfangsphase des Aushärtevorganges nimmt die Viskosität des Epoxydharz-Klebstoffes beträchtlich ab, ehe die Polymerisation und Härtung beginnt.

   Infolge dieser niedrigeren Viskosität kann der Epoxydharz-Klebstoff leicht fliessen, wobei er den photographischen   #tzgrund --25-- nicht   leicht benetzt, sondern sich von ihm fernhält, in den den photographischen Ätzgrund--25--umgebenden Bereichen sammelt und mit der Wandung der Öffnung 
 EMI3.2 
 auf übliche Weise entfernt. Die Lötblöckchen sind jetzt frei von dem Epoxydharz-Klebstoff und sauber und daher zur Herstellung einwandfreier elektrischer Anschlüsse geeignet. 



   Fig. 2 zeigt die Unterseite der Mesas 5 bis 8 in   Fig. 1.   Man erkennt das metallische Verbindungsmuster, das die Dioden-Widerstands-Schaltungselemente miteinander verbindet, sich zwischen den Mesas auswärts erstreckt und in den Lötblöckchen --16', 17 bis 21-- endet. Wie vorstehend bereits erwähnt wurde, enthält jede Mesa, beispielsweise--5--, eine Schaltung, die aus einer Diode--12, 13--und einem Widerstand--11-- 
 EMI3.3 
    --12-- der8--und   den andern Mesas sind ebenso ausgebildet und miteinander verbunden wie die Dioden-Widerstands-Schaltungselemente in den Mesas-5 und 6--. Mit den Dioden-Widerstands-Schaltungselementen in den Mesas--7 und   8--sind Leiterstreifen   verbunden, die in verbreiterten   Lötblöckchen--19   bis 21-- enden.

   Die   Lötblöckchen--16',   17 bis 21-- sind in einer einheitlichen Reihe oberhalb der Öffnung --9-- in dem Träger --1-- angeordnet. Gleichzeitig mit der Herstellung des metallischen Verbindungsmusters mit den   Lötblöckchen--16',   17 bis 21-- wird auf der Anordnung eine Metallmarke   - 22-- vorgesehen,   die später in der nachstehend beschriebenen Weise zum Ausrichten verwendet wird. 



   Gemäss Fig. 4 wird die obere Fläche der Halbleiterscheibe --2-- entfernt, damit diese Scheibe so dünn ist wie möglich und beispielsweise eine Dicke von nur 0, 05 mm hat. Man kann diesen Vorgang in einem oder mehreren Schritten durch Läppen, Sandstrahlen oder chemisches Ätzen durchführen. Die   pn-übergänge   bleiben dabei unversehrt. Da das wärmeempfindliche Material auf der monokristallinen Oberfläche der Halbleiterscheibe --2-- angeordnet oder über sie geführt wird, wird diese Oberfläche chemisch oder mechanisch poliert. 



   Das jede Dioden-Widerstands-Schaltung umgebende Halbleitermaterial der Scheibe --2-- wird dann entfernt, so dass die Mesas voneinander luftisoliert sind. Zum Entfernen des Halbleitermaterials von der Scheibe   --2-- unter   Zurücklassen der luftisolierten Mesas wird auf die obere Fläche der Scheibe --2-- eine Schicht aus einem photographischen Ätzgrund aufgetragen und auf diesem photographischen Ätzgrund eine Belichtungsschablone angeordnet, die das Muster bestimmt, in welchem der photographische Ätzgrund belichtet werden soll. Die Belichtungsschablone muss genau ausgerichtet sein, damit sie die zu entfernenden Teile des Halbleitermaterials genau bestimmt. Bei genauerer Ausrichtung kann man die Dioden-Wider- 
 EMI3.4 
 der Belichtungsschablone abhängig sind.

   Durch dieses genaue Ausrichten wird gewährleistet, dass nur jene Teile des Halbleitermaterials entfernt werden, die wirklich entfernt werden sollen. Die Genauigkeit des Ausrichtens der Belichtungsschablone wird mit Hilfe der Öffnungen --9 und 10--in dem lichtundurchlässigen, keramischen Träger --1--, der lichtundurchlässigen Marke --22-- und von Infrarot-Ausrichtverfahren verbessert, die nachstehend beschrieben werden. 



   Oberhalb der   öffnung --9-- (Fig. 4)   wird eine lichtundurchlässige Ausrichtmarke angeordnet, wie vorstehend an Hand der Fig. 2 (Marke 22) beschrieben wurde. Die in Fig. 2 gezeigte Ausrichtmarke --22-- ist kleiner als die Lötblöckchen --16',17 bis 21--, damit man die Marke--22--von den Lötblöckchen unterscheiden kann. Dies ist jedoch nicht kritisch, weil die Lötblöckchen aus demselben lichtundurchlässigen Material bestehen und als Marken verwendet werden können. In der Belichtungsschablone sind eine oder mehrere 

 <Desc/Clms Page number 4> 

 Marken angeordnet, die in ihrer Anzahl und ihrem Muster der oder den Marken--22--entsprechen. In der Ausführungsform nach Fig. 4 wird unterhalb der Öfffnung --9-- eine Infrarotquelle --36-- angeordnet. 



  Oberhalb der   öffnung --9-- und   der Halbleiterscheibe --2-- werden ein   Linsensystem --37-- und   ein Infrarot-Detektor --38-- angeordnet. Die Infrarotquelle sendet Infrarotstrahlung durch die   öffnung --9--   und durch die Halbleiterscheibe --2-- und den Oxydfilm. Diese Teile sind für Infrarotstrahlen durchlässig, 
 EMI4.1 
 um, das mit dem Auge betrachtet werden kann.

   Unter Prüfung des sichtbaren Lichtmusters, das von der Ausrichtung zwischen der   Marke --22-- und   der entsprechenden Marke der Belichtungsschablone abhängig ist, wird diese so angeordnet, dass die gewünschte Ausrichtung zwischen der   Marke--22--und   der entsprechenden Marke der Belichtungsschablone erzielt und dadurch gewährleistet wird, dass sich die Belichtungsschablone genau in der Stellung befindet, in der die Belichtung der Schicht aus dem photographischen Ätzgrund in dem gewünschten Muster erfolgt und Halbleitermaterial genau nur in diesen Bereichen zwischen den Dioden-Widerstands-Schaltungselementen entfernt wird. Danach wird der photographische Ätzgrund durch die Belichtungsschablone hindurch belichtet, entwickelt und selektiv entfernt, so dass die zu entfernenden Teile der Halbleiterfläche freibleiben.

   In einem von dem photographischen Ätzgrund bestimmten Muster wird jetzt das Halbleitermaterial bis zu dem   Siliciumoxydsslm   weggeätzt, so dass die in Fig. 5 gezeigten, luftisolierten Mesas zurückbleiben. 



   Fig. l zeigt die Form der so erhaltenen Halbleiterscheibe-2--. Diese ist bis auf die Fenster-3 und   4-einstückig,   in denen sich die luftisolierten Mesaanordnungen befinden. 



   Wenn durch den Ätzvorgang die in Fig. 5 gezeigten Mesas-5, 6, 30-ausgebildet worden sind, wird 
 EMI4.2 
 andere Ende des   Drahtes --31-- mit   einem metallisierten   Streifen --33-- auf   der Unterseite des keramischen Trägers --1-- verbunden. Danach wird die Öffnung --9-- des Trägers --1-- mit Epoxydharz ausgefüllt, so dass man eine feste, starre Anordnung ohne lose Drähte erhält. 



   Die Heizelemente sind daher in den Mesas nach unten gerichtet und in einer bestimmten Weise durch ein 
 EMI4.3 
 sich oberhalb der Öffnungen in dem Träger --1-- befinden. Ein in einer zweiten Ebene angeordnetes Verbindungsmuster wird von einem metallisierten   Muster-33, 34-auf   der Unterseite des   Trägers-l--   gebildet. Infolgedessen kann man eine grosse und komplizierte Anordnung von Schaltungselementen vorsehen, die in verschiedenen Ebenen miteinander verbunden sind. Die Schaltungselemente dieser ein starres Gebilde darstellenden Anordnung sind voneinander elektrisch und thermisch gut isoliert. 



   Gemäss Fig. 5 wird das   wärmeempfindliche     Material --35-- direkt   mit den Mesas aus monokristallinem Silicium in Berührung gebracht. Diese Mesas sind sehr dünn, so dass ein guter Wärmeübergang zwischen ihnen und dem   wärmeempfindlichen   Material ermöglicht wird. 



   Die Anordnung von 4 X 3 Mesas wird hier beispielsweise angegeben. Die Mesas können in jeder beliebigen Zahl und Anordnung verwendet werden. Dies ist von der Art der Information abhängig, die auf dem   wärmeepfindlichen   Material bildlich dargestellt werden soll. 



   Die Anzahl und Art der in den einzelnen Mesas angeordneten Schaltungselemente und ihrer Zonen von bestimmten Leitfähigkeitstypen, sowie solcher Zonen in der Halbleiterscheibe, sind hier nur beispielsweise angegeben. In den Mesas können verschiedene Arten von Schaltungselementen, z. B. Transistoren, als Heizelemente verwendet werden und zu ihrer Ausbildung können anstelle der beschriebenen Diffusionsverfahren beispielsweise auch Epitaxialverfahren verwendet werden. Man kann anstelle von Silicium auch ein anderes Halbleitermaterial verwenden, z. B. Germanium. 
 EMI4.4 
    34--eine--28-- von   dem Träger isoliert ist. 

**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.



   <Desc / Clms Page number 1>
 



   The invention relates to a thermal image display device with electrically heatable, in
Zones formed by semiconductor material for displaying information or for transferring the same to heat-sensitive material, the heatable zones being arranged in the form of a matrix.



   The aim of the invention is to improve such devices and to simplify the method for producing such devices.



   This is achieved in that, according to the invention, a carrier is provided with at least one opening, a pattern of monocrystalline semiconductor bodies being attached to the surface of the carrier by means of an insulating adhesive, which in the semiconductor bodies adjoining the
Adhesive layer, heating elements are provided, which are connected to conductors that are embedded in the adhesive, so that at least some of the conductors are accessible through the opening in the carrier and in the
Area of this opening is contacted with connections which are passed through the opening in the carrier and that at least one further conductor is arranged on the side of the carrier facing away from the semiconductor bodies and is connected to these connections.



   The method according to the invention for producing such image display devices in the form of an integrated circuit, wherein a number of optionally excitable heating elements are arranged on a carrier in a certain pattern, is characterized in that first a plurality of switching elements, which are interconnected to form heating elements, and an insulating layer with provided therein
Openings, which make contact surfaces of the switching elements accessible, on the surface of a
Semiconductor wafer are formed that a conductor track is formed on the insulating layer, which also extends into the openings in order to connect certain switching elements to one another and which
Conductor paths form connection points that are remote from the switching elements,

   that a release agent on this
Connection points of the conductor tracks is applied so that the semiconductor wafer is then attached by means of an insulating adhesive to a carrier which has at least one opening, whereby it is ensured that the connection points of the conductor tracks carrying the separating agent with these
Openings are aligned, after which the release agent is removed that through the opening
Connecting wire is passed through and connected to the exposed connection points of the conductor tracks.



   Further objects, features and advantages of the invention are explained below with reference to the drawings, which represent exemplary embodiments of the device according to the invention.



   In the drawings: FIG. 1 shows a plan view of a heating element arrangement according to the invention, FIG. 2 shows part of the underside of the semiconductor slide - 2-- shown in FIG. 1, FIG. 3 shows an intermediate product which during the production of the heating element arrangement according to FIG is obtained, Fig. 4 another
Intermediate product obtained during the manufacture of the heating element arrangement according to FIG. 1, FIG. 5 shows a cross section along the lines B-B in FIG. 1 and FIG. 6 shows the circuit of the heating element arrangement according to FIG. 1.



   Fig. 1 shows a series of arrangements - 3, 4 - etc. of 4 X 3 heating elements each, over which a heat-sensitive material is placed, which enables a dynamic image display of information. One such arrangement is described in U.S. Patent No. 3,323,341 (J. W. Blair et al.). Thermochromatic materials are used there. A specially treated heat-sensitive material can also be moved over the arrangement so that a permanent image representation of information is generated.



   A semiconductor wafer-2-made of monocrystalline silicon is attached to the insulating carrier-1 - which is made of any material, e.g. B. ceramic, glass or sapphire, can exist. An insulating adhesive with good thermal and electrical insulating properties is used to attach the semiconductor wafer --2-- to the carrier - l-.

   An epoxy resin can be used as an insulating adhesive because it adheres excellently to silicon and, for example, ceramics, can be easily applied as a liquid and cured to a rigid solid, is free from solvents and can be cured to a bubble-free film, but is rigid has a certain elasticity, so that it does not crack under physical or thermal stresses, is a good electrical and thermal insulator and can withstand temperatures of up to 2000C during manufacturing processes.



   Each heating element of the arrangement has a mesa-shaped, monocrystalline semiconductor body and contains a heating element which is formed in the mesa on its underside in the area of the carrier-1-so that when the heating element is switched on there is a hot spot on the upper side of the mesa, which is on the heat-sensitive material arranged above it leads to the formation of a localized point. A group of optionally activated heating elements results in the formation of a group of dots on the thermosensitive material which represent a symbol or information in a pictorial manner on the thermosensitive material.



   The mesas forming the heating element arrangement are air-insulated from one another and connected to one another by a metallic connection pattern, which is arranged under the mesas between the semiconductor wafer - 2 - and the carrier - 1 - connects the heating elements of the mesas to one another in the desired circuit and extends outward to solder bumps located above openings-9 and 10-in the carrier -l- so that electrical connections from the underside of the carrier -l- through

 <Desc / Clms Page number 2>

 
 EMI2.1
 heat-sensitive material removed.

   The air-insulated mesas are electrically and mechanically connected to one another by the metallized pattern carried by the epoxy resin adhesive that is located between the semiconductor wafer --2 - and the carrier-l-.



   Each mesa contains a circuit element consisting of a diode and a resistor. This
Circuit elements are connected to one another to form a matrix, which enables the
Circuit elements allowed, so that the power dissipated in the resistor to form the hot spot on the
Surface of the chosen mesa leads. Such a matrix is shown in FIG. 6, in which the
Detects diode resistance circuit elements, which are arranged in the mesas-5 to 8-, and also the
Diode resistor circuit elements of a 2 X 4 heater assembly are shown.



   The resistor - 14 - and the diode - 15, 16 - are arranged in the mesa - 6 - and the resistor - 11- and the diode - 12, 13- are arranged in the mesa --5-- . So you can do anything
Switch on the diode resistor circuit element individually and in selected groups so that on the
Surfaces of the mesa hot spots can be formed in any desired combination so that an image representation of the desired information is obtained on the heat-sensitive material.



   Fig. 3 shows a monocrystalline semiconductor wafer --2 - made of n-silicon. The diode resistance circuit elements of the heating elements are formed by diffused areas in the surface of the pane. A diode has the diffused p-anode-13--, which forms a rectifying junction with the underlying n-semiconductor material. The heavily doped, diffused area-12- forms a surface area for producing ohmic connections to the cathode. Another diode has the diffused p-anode - 16--, which forms a rectifying junction with the underlying n-material, and the heavily doped n + area, which forms a surface area for the production of ohmic connections to the p-cathode.

   The resistors are formed by diffused p-regions - 11 and 14 - which are formed at a small distance from the respective diodes. The diodes and resistors are formed in the surface of the pane --2-- with the help of planar technology. In this case, an oxide film with the desired specific electrical resistance is formed on the n-silicon wafer under the action of heat by exposing the wafer to an elevated temperature in a furnace and passing an oxidizing agent over it. The silicon dioxide film obtained thereby acts as a masking agent against the impurities later diffused into the pane. Holes are created in the oxide film so that the resistors and diodes can then be formed by diffusion processes.

   These holes represent patterns of the desired circuit elements and are formed by photolithographic processes. The contacts of the circuit elements and the connections between them are made by similar photolithographic processes, e.g. B. is evaporated on the oxide film aluminum in a pattern that connects the diodes and resistors and ends in solder blocks for the external connections. The connection pattern has conductor strips - 24, 27 and 17 - on the oxide film - -26--. Certain of the conductor strips - 17 - extend, for example, outwards into a widened soldering block. This is shown in Fig. 2 at (16 to 21).

   Thus the conductor strip -17-in FIG. 3 ends in a widened soldering block -17- in FIG. 2.



   In this phase of the process, the semiconductor wafer-2 is in one piece and contains the matrix-shaped arrangement of the diode-resistor circuit elements, which are arranged in the semiconductor material and are not isolated from one another, but are connected to one another by the metallic connection pattern that is formed on the surface of the silicon oxide film. -26 - is present. This metallic pattern ends in a uniform row of solder blocks for the external connections. The solder blocks are aligned with the openings -9, 10- in the carrier -l-, i. that is, they are positioned with respect to the openings in the carrier such that each solder pad is accessible through an opening in the carrier.



   The semiconductor wafer - 2 - shown in FIG. 3 is then turned over and attached to an opaque, ceramic carrier with the aid of an insulating adhesive, which is designated in FIG. External connections are attached to the soldering blocks on the underside of the carrier.



   One of the problems that arise when the semiconductor wafer - 2 - with the help of an insulating
 EMI2.2
 Connection with the soldering blocks prevented.



   In order to avoid this difficulty, a release agent is applied to the solder blocks of the arrangement according to FIG. 3, to which the adhesive 28-- (FIG. 4) applied to the arrangement shown in FIG. 3 does not adhere. The release agent can then be easily removed so that the soldering blocks remain clean and free of adhesive and good electrical connections can be made with the soldering blocks.



   For the optional application of the release agent to the soldering blocks, a layer of a photographic etching base is applied to the entire surface of the semiconductor wafer shown in FIG. 3, exposed in the usual way in the desired pattern, developed and removed so that the photographic Etch base only

 <Desc / Clms Page number 3>

 remains on and adheres to the solder blocks. This is shown in Fig. 3 by the photographic etching base --25 - over the widened soldering block - 17 -.
 EMI3.1
 



   Then the semiconductor wafer - 2 - with the metallic connection pattern, the silicon oxide film - 26 -, the photographic etching base - 25 - over the soldering blocks - 17 - and the epoxy resin adhesive is turned over and opened according to FIG the ceramic support - l - arranged, with the photographic etching base - 25 - over the opening --9-- in the support --1--. Now the epoxy resin adhesive --28 - is dried to a rigid solid. During the initial phase of the curing process, the viscosity of the epoxy resin adhesive decreases considerably before polymerization and curing begin.

   As a result of this lower viscosity, the epoxy resin adhesive can flow easily, whereby it does not easily wet the photographic etch base --25 - but rather stays away from it, collects in the areas surrounding the photographic etch base - 25 - and with the wall the opening
 EMI3.2
 removed in the usual way. The soldering blocks are now free of the epoxy resin adhesive and are clean and therefore suitable for making perfect electrical connections.



   Fig. 2 shows the underside of the mesas 5 to 8 in Fig. 1. The metallic connection pattern that connects the diode-resistor circuit elements to one another, extends outward between the mesas and in the soldering blocks --16 ', 17 to 21 - ends. As mentioned above, each mesa, for example - 5--, contains a circuit consisting of a diode - 12, 13 - and a resistor - 11--
 EMI3.3
    --12-- der8 - and the other mesas are designed and connected to one another in the same way as the diode-resistor circuit elements in mesas-5 and 6--. With the diode resistance circuit elements in the mesas - 7 and 8 - conductor strips are connected, which end in widened soldering blocks - 19 to 21 -.

   The soldering blocks - 16 ', 17 to 21 - are arranged in a uniform row above the opening --9-- in the carrier --1--. Simultaneously with the production of the metallic connection pattern with the soldering blocks - 16 ', 17 to 21 - a metal mark - 22 - is provided on the arrangement, which is later used for alignment in the manner described below.



   According to FIG. 4, the upper surface of the semiconductor wafer --2 - is removed so that this wafer is as thin as possible and, for example, has a thickness of only 0.05 mm. This process can be carried out in one or more steps by lapping, sandblasting or chemical etching. The pn junctions remain intact. Since the heat-sensitive material is arranged on the monocrystalline surface of the semiconductor wafer --2 - or passed over it, this surface is polished chemically or mechanically.



   The semiconductor material of the disc --2-- surrounding each diode-resistor circuit is then removed so that the mesas are air-insulated from one another. To remove the semiconductor material from the pane --2-- leaving the air-insulated mesas behind, a layer of a photographic etching base is applied to the upper surface of the pane --2-- and an exposure stencil is placed on this photographic etching base, which determines the pattern, in which the photographic etching base is to be exposed. The exposure template must be precisely aligned so that it precisely defines the parts of the semiconductor material to be removed. With more precise alignment, the diode resistors
 EMI3.4
 are dependent on the exposure template.

   This precise alignment ensures that only those parts of the semiconductor material are removed that are actually to be removed. The accuracy of the alignment of the exposure mask is improved with the aid of the openings --9 and 10 - in the opaque ceramic substrate --1--, the opaque mark --22-- and infrared alignment methods, which are described below.



   An opaque alignment mark is arranged above the opening --9 - (FIG. 4), as was described above with reference to FIG. 2 (mark 22). The alignment mark --22 - shown in Fig. 2 is smaller than the soldering blocks --16 ', 17 to 21 - so that the mark - 22 - can be distinguished from the soldering blocks. However, this is not critical because the solder blocks are made of the same opaque material and can be used as marks. There are one or more in the exposure mask

 <Desc / Clms Page number 4>

 Marks arranged, which correspond in their number and their pattern to the mark or marks - 22 -. In the embodiment according to FIG. 4, an infrared source --36-- is arranged below the opening --9--.



  A lens system --37-- and an infrared detector --38-- are arranged above the opening --9-- and the semiconductor wafer --2--. The infrared source sends infrared radiation through the opening --9-- and through the semiconductor wafer --2-- and the oxide film. These parts are transparent to infrared rays,
 EMI4.1
 um that can be seen with the eye.

   Examining the visible light pattern, which depends on the alignment between the mark --22 - and the corresponding mark on the exposure mask, this is arranged in such a way that the desired alignment between the mark - 22 - and the corresponding mark on the exposure mask achieved and this ensures that the exposure template is exactly in the position in which the exposure of the layer of the photographic etching base takes place in the desired pattern and semiconductor material is removed precisely only in these areas between the diode resistor circuit elements. The photographic etching base is then exposed through the exposure mask, developed and selectively removed, so that the parts of the semiconductor surface to be removed remain free.

   In a pattern determined by the photographic etching base, the semiconductor material is now etched away down to the silicon oxide film, so that the air-insulated mesas shown in FIG. 5 remain.



   Fig. 1 shows the shape of the semiconductor wafer-2-- thus obtained. Except for windows 3 and 4, this is in one piece, in which the air-insulated mesa arrangements are located.



   When the mesas 5, 6, 30 shown in FIG. 5 have been formed by the etching process,
 EMI4.2
 the other end of the wire --31-- connected to a metallized strip --33-- on the underside of the ceramic carrier --1--. Then the opening --9-- of the carrier --1-- is filled with epoxy resin, so that a solid, rigid arrangement is obtained without loose wires.



   The heating elements are therefore directed downwards in the mesas and through a certain way
 EMI4.3
 are above the openings in the carrier --1--. A connection pattern arranged in a second plane is formed by a metallized pattern-33, 34-on the underside of the carrier-1 -. As a result, one can provide a large and complicated arrangement of circuit elements which are connected to one another in different planes. The circuit elements of this arrangement, which represents a rigid structure, are electrically and thermally well insulated from one another.



   According to Fig. 5, the heat-sensitive material --35 - is brought into direct contact with the mesas made of monocrystalline silicon. These mesas are very thin so that there is good heat transfer between them and the heat-sensitive material.



   The arrangement of 4 X 3 mesas is given here as an example. The mesas can be used in any number and arrangement. This depends on the type of information that is to be displayed on the heat sensitive material.



   The number and type of circuit elements arranged in the individual mesas and their zones of specific conductivity types, as well as such zones in the semiconductor wafer, are only given here by way of example. Various types of circuit elements, e.g. B. transistors, can be used as heating elements and, for example, epitaxial processes can also be used for their formation instead of the diffusion processes described. Instead of silicon, another semiconductor material can be used, e.g. B. Germanium.
 EMI4.4
    34 - one - 28 - is isolated from the carrier.

** WARNING ** End of DESC field may overlap beginning of CLMS **.

 

Claims (1)

PATENTANSPRÜCHE : 1. Thermische Bilddarstellungsvorrichtung mit elektrisch erwärmbaren, in Halbleitermaterial gebildeten EMI4.5 dass in den Halbleiterkörpern, angrenzend an die Klebstoffschicht, Heizelemente (5,6, 7) vorgesehen sind, welche mit Leitern (16, 17 bis 21), die in den Klebstoff (28) eingebettet sind, verbunden sind, dass zumindest ein Teil <Desc/Clms Page number 5> der Leiter (17) durch die Durchbrechung im Träger zugänglich ist und im Bereich dieser Durchbrechung mit Anschlüssen (31) kontaktiert ist, welche durch die Durchbrechung im Träger durchgeführt sind und dass zumindest ein weiterer Leiter (33) an der von den Halbleiterkörpern abgewendeten Seite des Trägers angeordnet und mit dessen Anschlüssen verbunden ist. EMI5.1 gleichen Material bestehen. PATENT CLAIMS: 1. Thermal imaging device with electrically heatable formed in semiconductor material EMI4.5 that in the semiconductor bodies, adjacent to the adhesive layer, heating elements (5, 6, 7) are provided which are connected to conductors (16, 17 to 21) which are embedded in the adhesive (28), that at least one part <Desc / Clms Page number 5> the conductor (17) is accessible through the opening in the carrier and is contacted in the area of this opening with connections (31) which are passed through the opening in the carrier and that at least one further conductor (33) on the side facing away from the semiconductor bodies Is arranged carrier and connected to its terminals. EMI5.1 consist of the same material. 3. Verfahren zur Herstellung der Bilddarstellungsvorrichtung nach Anspruch 1 in Form einer integrierten Schaltung, wobei eine Anzahl von wahlweise erregbaren Heizelementen auf einem Träger in einem bestimmten EMI5.2 (11 bis 16), welche zu Heizelementen zusammengeschaltet werden, und eine Isolierschicht (26) mit darin vorgesehenen Durchbrechungen, welche Kontaktflächen der Schaltelemente zugänglich machen, auf der Oberfläche einer Halbleiterscheibe (2) gebildet werden, dass eine Leiterbahn (16, 17 bis 21) auf der Isolierschicht gebildet wird, welche sich auch in die Durchbrechungen erstreckt, um bestimmte Schaltelemente (11 bis 16) untereinander zu verbinden und welche Leiterbahnen von den Schaltelementen entfernt liegende Anschlusspunkte bilden, dass ein Trennmittel (25) auf diese Anschlusspunkte der Leiterbahnen aufgetragen wird, 3. A method for producing the image display device according to claim 1 in the form of an integrated circuit, wherein a number of selectively excitable heating elements on a carrier in a particular EMI5.2 (11 to 16), which are interconnected to form heating elements, and an insulating layer (26) with openings provided therein, which make contact surfaces of the switching elements accessible, are formed on the surface of a semiconductor wafer (2) that a conductor track (16, 17 to 21 ) is formed on the insulating layer, which also extends into the openings in order to connect certain switching elements (11 to 16) to one another and which conductor tracks form connection points remote from the switching elements, so that a separating agent (25) is applied to these connection points of the conductor tracks , dass daraufhin die Halbleiterscheibe mittels eines isolierenden Klebstoffes (28) auf einem Träger (1) befestigt wird, der zumindest eine Durchbrechung (9) besitzt, wobei gesichert wird, dass die das Trennmittel tragenden Anschlusspunkte der Leiterbahnen mit diesen Durchbrechungen fluchten, wonach das Trennmittel (25) entfernt wird, dass durch die Durchbrechung ein Anschlussdraht (31) hindruchgeführt und mit den freiliegenden Anschlusspunkten (17) der Leiterbahnen verbunden wird. EMI5.3 angewendet wird, welcher an seiner von der Halbleiterscheibe abgewendeten Seite zumindest eine weitere Leiterbahn (33) trägt, und dass diese Leiterbahn mit dem Anschlussdraht verbunden wird. EMI5.4 Halbleitermaterial entfernt wird, ausgehend von der vom Träger abgewendeten Seite der Halbleiterscheibe, um die Schaltelemente körperlich voneinander zu trennen. that thereupon the semiconductor wafer is fastened by means of an insulating adhesive (28) on a carrier (1) which has at least one opening (9), whereby it is ensured that the connection points of the conductor tracks carrying the separating agent are aligned with these openings, after which the separating agent ( 25) is removed so that a connection wire (31) is passed through the opening and connected to the exposed connection points (17) of the conductor tracks. EMI5.3 is used, which carries at least one further conductor track (33) on its side facing away from the semiconductor wafer, and that this conductor track is connected to the connecting wire. EMI5.4 Semiconductor material is removed, starting from the side of the semiconductor wafer facing away from the carrier, in order to physically separate the switching elements from one another. EMI5.5 undurchlässige Marke (22) auf der Isolierschicht (26) nahe den Anschlusspunkten der Leiterbahnen vorgesehen wird, dass diese Marke während des Befestigens der Halbleiterscheibe auf dem Träger mit der Durchbrechung (9) im Träger zum Fluchten gebracht wird, dass zum Entfernen von Halbleitermaterial eine Schicht aus photographischem Ätzgrund auf die von den Schaltelementen abgewendete Oberfläche der Halbleiterscheibe aufgebracht wird, dass eine Belichtungsschablone über dem Ätzgrund angebracht wird, welche eine zweite infrarot undurchlässige Marke besitzt, die der ersten Marke (22) entspricht, dass durch die Durchbrechung (9) im Träger (1) infrarotes Licht (36) hindurchgesendet wird, mit dessen Hilfe die zwei Marken zur Deckung gebracht werden, indem die Belichtungsschablone solange verstellt wird, bis die Deckung erreicht ist, EMI5.5 impermeable mark (22) is provided on the insulating layer (26) near the connection points of the conductor tracks, that this mark is brought into alignment with the opening (9) in the carrier during the fastening of the semiconductor wafer on the carrier, that a layer is used to remove semiconductor material from photographic etching base on the surface of the semiconductor wafer facing away from the switching elements is applied that an exposure stencil is attached over the etching base, which has a second infrared-opaque mark, which corresponds to the first mark (22) that through the opening (9) in the carrier (1) Infrared light (36) is sent through, with the help of which the two marks are brought into congruence by adjusting the exposure template until the congruence is achieved, dass der Ätzgrund belichtet und nach der Belichtung der Belichtungsschablone die durch letztere auf dem Ätzgrund bestimmten Flächenteile und darauffolgend die korrespondierenden Gebiete der Halbleiterscheibe entfernt werden. that the etching base is exposed and, after the exposure stencil has been exposed, the surface parts determined by the latter on the etching base and then the corresponding areas of the semiconductor wafer are removed.
AT608869A 1969-06-26 1969-06-26 Thermal imaging device and method of making it AT300416B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT608869A AT300416B (en) 1969-06-26 1969-06-26 Thermal imaging device and method of making it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT608869A AT300416B (en) 1969-06-26 1969-06-26 Thermal imaging device and method of making it

Publications (1)

Publication Number Publication Date
AT300416B true AT300416B (en) 1972-07-25

Family

ID=3582742

Family Applications (1)

Application Number Title Priority Date Filing Date
AT608869A AT300416B (en) 1969-06-26 1969-06-26 Thermal imaging device and method of making it

Country Status (1)

Country Link
AT (1) AT300416B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0172015A2 (en) * 1984-08-13 1986-02-19 Xerox Corporation Marking apparatus and method for fluid jet assisted ion projection imaging systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0172015A2 (en) * 1984-08-13 1986-02-19 Xerox Corporation Marking apparatus and method for fluid jet assisted ion projection imaging systems
EP0172015A3 (en) * 1984-08-13 1986-03-19 Xerox Corporation Marking for fluid jet assisted ion projection imaging systems

Similar Documents

Publication Publication Date Title
DE1640457C2 (en)
DE1298630B (en) Integrated circuit arrangement
DE2817286A1 (en) METHOD OF APPLYING SPACERS TO AN INSULATING SUBSTRATE
DE2351056A1 (en) METHOD OF ALIGNMENT AND FASTENING OF ELECTRONIC CIRCUITS ON A SUBSTRATE
DE1955221A1 (en) Integrated semiconductor circuits
DE2410786A1 (en) INTEGRATED SEMI-CONDUCTOR DEVICE AND METHOD OF MANUFACTURING
DE2063579A1 (en) Semiconductor device
DE1764155C3 (en) Method for producing a semiconductor component from a silicon body
DE4242408A1 (en) Connecting liquid crystal displays to IC substrate - using patterned conducting photoresist and UV hardened resin to prevent electrodes from being short-circuited
DE1764959C3 (en) Integrated semiconductor circuit for thermal display of information and process for its production
DE2430097C3 (en) Semiconductor device and method for the production thereof
EP0769214B1 (en) Process for producing an electrically conductive connection
DE2350725A1 (en) SEMI-CONDUCTOR FACILITIES
DE2534853A1 (en) THERMAL PRINTER WITH INTEGRATED SEMICONDUCTOR HEATING ELEMENTS
AT300416B (en) Thermal imaging device and method of making it
DE1946302A1 (en) Integrated semiconductor circuit
DE2039089A1 (en) Thermal display arrangement
DE3209666A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A BUILDING METAL CONTACT THEREOF
DE1761740C3 (en) Process for manufacturing integrated semiconductor circuits
DE2537327A1 (en) SEMICONDUCTOR DEVICE WITH A PN JUNCTION OF UNIFORM CURRENT DENSITY DISTRIBUTION AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE
DE1791233B1 (en) Method for the production of a function block, especially for data processing systems
DE2339444A1 (en) BARRIER FIELD EFFECT TRANSISTOR
AT301199B (en) Thermal-optical display device
EP0060427B1 (en) Sensor device for the measurement of physical quantities, as well as a process for its manufacture, and its application
DE1439529A1 (en) Electric semiconductor device

Legal Events

Date Code Title Description
ELJ Ceased due to non-payment of the annual fee