AT269225B

AT269225B - Circuit arrangement for generating the sampling pulses for the individual channels of a time division multiplex system

Info

Publication number: AT269225B
Application number: AT1044265A
Authority: AT
Inventors: Pal Almasi; Miklos Uzsoky
Original assignee: Budavox Budapesti Hiradastechn
Priority date: 1964-12-11
Filing date: 1965-11-19
Publication date: 1969-03-10

Description

  

   <Desc/Clms Page number 1> 
 



  Schaltungsanordnung zur Erzeugung der Abtastimpulse für die einzelnen Kanäle eines Zeitmultiplexsystems 
Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung der Abtastimpulse für die einzelnen Kanäle eines Zeitmultiplexsystems, bei der ein erster Impulsgenerator eine Impulsfolge erzeugt, deren Impulsfrequenz gleich dem Produkt aus Kanalabtastfrequenz und Anzahl der Kanäle ist und deren Impulse über eine entsprechende Torschaltung auf die einzelnen Kanäle des Zeitmultiplexsystems gemäss der bestehenden zeitlichen Ordnung verteilt werden. 



   In Mehrkanaleinrichtungen auf Grund des Zeitmultiplexprinzips wird die Reihenfolge der einzelnen Kanäle mittels eines sogenannten Zeitteilerstromkreises bestimmt. Zur Verwirklichung der Zeitteilung wurden mehrere Lösungen ausgearbeitet. 



   Die bekannteste Schaltungsanordnung wird mittels einer Verzögerungsleitung gebildet. Bei dieser Lösung wird eine Impulsfolge, deren Impulsfrequenz gleich der Kanalabtastfrequenz ist, an den Eingang der Verzögerungsleitung gegeben. Dann kann die an den Eingang gegebene Impulsfolge an geeignet gewählten Abzweigungen der Verzögerungsleitung mit gewisser, durch die Parameter der Verzögerungsleitung bestimmter Verzögerung abgegriffen werden. Diese Lösung ergibt eine grosse zeitliche Stabilität, da die Anordnung aus passiven Elementen aufgebaut ist. Ein Nachteil dieser Lösung besteht darin, dass die Form der Impulse verzerrt wird, wobei auch die Dämpfung nicht vernachlässigt werden kann.

   Durch entsprechende Dimensionierung und Erhöhung der Anzahl der Glieder können die erwähnten Nachteile bis zu einem gewissen Grad beseitigt werden, doch im Falle von schmalen Impulsen mit steilen Flanken und bei grossen Verzögerungszeiten ist diese Lösung unbrauchbar. 



   Bei einer andern grossen Gruppe der Zeitteilerschaltungen werden die notwendigen Startimpulse aus einer Impulsfolge, deren Impulsfrequenz gleich dem Produkt aus der Kanalabtastfrequenz und der Anzahl der Kanäle ist, durch zeitlich verschobene Torsignale ausgewählt. In diesem Falle sind die   z. B.   an die die notwendigen Torsignale gebende Verzögerungsleitung gestellten Forderungen weniger streng. 



  In vielen Fällen werden als Torsignale phasenverschobene Sinussignale verwendet. Diese Lösungen sichern gute Ergebnisse, weisen aber den gemeinsamen Nachteil auf, dass alle Torstromkreise den die Torsignale erzeugenden Generator zu gleicher Zeit belasten. 



   Durch die erfindungsgemässe Schaltungsanordnung werden die Nachteile der bekannten Schaltungen beseitigt. Die erfindungsgemässe Schaltungsanordnung ist dadurch gekennzeichnet, dass die Torschaltung von einem Schieberegister gebildet ist, das aus einer der Kanalzahl gleichen Anzahl von Gliedern besteht und dessen Eingang ein zweiter Impulsgenerator speist, welcher eine Impulsfolge mit einer Impulsfrequenz gleich der Kanalabtastfrequenz erzeugt, wobei zur Erzeugung der Verschiebetaktimpulse für das Schieberegister ein dritter Impulsgenerator vorgesehen ist, der eine Impulsfolge mit einer Impulsfrequenz gleich der der Impulsfolge des ersten Impulsgenerators erzeugt, und dass an den Ausgang jedes Gliedes des Schieberegisters einerseits eine Serienschaltung,

   bestehend 

 <Desc/Clms Page number 2> 

 
 EMI2.1 
 

 <Desc/Clms Page number 3> 

 Ausgängen entstehenden Signale ist nur von der Ungleichheit der Stromamplitude der aufzutastenden Impulsfolge und von der Streuung der Widerstände abhängig ; die zeitliche Genauigkeit der Ausgangssignale ist von den Schaltelementen der Torschaltung und des Schieberegisters unabhängig, es hängt nur von der Genauigkeit des die abzutastende Impulsfolge erzeugenden Generators ab.



   <Desc / Clms Page number 1>
 



  Circuit arrangement for generating the sampling pulses for the individual channels of a time division multiplex system
The invention relates to a circuit arrangement for generating the sampling pulses for the individual channels of a time division multiplex system, in which a first pulse generator generates a pulse sequence whose pulse frequency is equal to the product of the channel sampling frequency and the number of channels and the pulses of which via a corresponding gate circuit to the individual channels of the time division multiplex system distributed according to the existing time schedule.



   In multi-channel devices based on the time division multiplex principle, the sequence of the individual channels is determined by means of a so-called time divider circuit. Several solutions have been worked out to achieve time division.



   The best known circuit arrangement is formed by means of a delay line. In this solution, a pulse train, the pulse frequency of which is equal to the channel sampling frequency, is applied to the input of the delay line. Then the pulse sequence given to the input can be tapped at suitably selected branches of the delay line with a certain delay determined by the parameters of the delay line. This solution results in great stability over time, since the arrangement is made up of passive elements. A disadvantage of this solution is that the shape of the pulses is distorted, and the attenuation cannot be neglected either.

   The mentioned disadvantages can be eliminated to a certain extent by appropriate dimensioning and increasing the number of links, but this solution is useless in the case of narrow pulses with steep edges and with long delay times.



   In another large group of time divider circuits, the necessary start pulses are selected from a pulse train, the pulse frequency of which is equal to the product of the channel sampling frequency and the number of channels, by means of time-shifted gate signals. In this case the z. B. less strict demands placed on the delay line giving the necessary gate signals.



  In many cases, phase-shifted sinusoidal signals are used as gate signals. These solutions ensure good results, but have the common disadvantage that all gate circuits load the generator generating the gate signals at the same time.



   The circuit arrangement according to the invention eliminates the disadvantages of the known circuits. The circuit arrangement according to the invention is characterized in that the gate circuit is formed by a shift register which consists of a number of elements equal to the number of channels and whose input feeds a second pulse generator, which generates a pulse sequence with a pulse frequency equal to the channel sampling frequency, with the generation of the shift clock pulses a third pulse generator is provided for the shift register, which generates a pulse train with a pulse frequency equal to that of the pulse train of the first pulse generator, and on the one hand a series circuit at the output of each member of the shift register,

   existing

 <Desc / Clms Page number 2>

 
 EMI2.1
 

 <Desc / Clms Page number 3>

 The signals produced at the outputs only depend on the inequality of the current amplitude of the pulse train to be gated and on the spread of the resistances; the temporal accuracy of the output signals is independent of the switching elements of the gate circuit and the shift register; it only depends on the accuracy of the generator generating the pulse train to be scanned.

Claims

PATENT CLAIM: Circuit arrangement for generating the sampling pulses for the individual channels of a time division multiplex system, in which a first pulse generator generates a pulse train, the pulse frequency of which is equal to the product of the channel sampling frequency and the number of channels and the pulses of which via a corresponding gate circuit to the individual channels of the time division multiplex system according to the existing one EMI3.1 a shift register is formed which consists of a number of elements (104/1, ...., 104 / N) equal to the number of channels (N) and whose input is fed to a second pulse generator (106) which feeds a pulse train with a pulse frequency equal the channel sampling frequency, a third pulse generator (101) being provided to generate the shift clock pulses for the shift register,

which generates a pulse train with a pulse frequency equal to that of the pulse train of the first pulse generator (102), and that at the output of each element of the shift register (104/1, ...., 104 / N) on the one hand a series circuit consisting of one secondary winding ( 103/1, ...., 103 / N) of a pulse transformer, which has a number of secondary windings equal to the number of channels and to whose primary winding (103/0) the output of the first pulse generator (102) is connected, a diode (105 / nl) and a resistor (105 / n2) and on the other hand one pole of a DC voltage source (107) is connected, the other pole of which is connected to the free end of the respective resistor (105 / n2) of all series circuits, the output terminal for the sampling pulse each single channel (s) from the connection point (105 / n3)

of the diode (105 / nl) is formed with the resistor (105 / n2) of the series circuit assigned to the respective channel (s), but the polarity and the magnitude of the voltage of the DC voltage source (107) is selected such that the individual diodes ( 105 / nl) receive a bias in the reverse direction, which in each case only occurs through the effect of the shift on a certain element (104 / n) of the shift register (104/1, ...., 104 / N) as a result of the shift of the pulse generator (106) originating input pulse is overcome in the cycle of the pulses of the third pulse generator (101) incoming pulse, whereby the associated diode is switched to the conductive state, so that the sampling pulses generated by the first pulse generator (102) via the pulse transformer (103/0;

103/1, ...., 103 / N) at a certain point in time can only be switched to the single channel (s) whose assigned diode (105 / nl) is currently conducting.