AT234165B - Circuit arrangement for automatic billing - Google Patents

Circuit arrangement for automatic billing

Info

Publication number
AT234165B
AT234165B AT855961A AT855961A AT234165B AT 234165 B AT234165 B AT 234165B AT 855961 A AT855961 A AT 855961A AT 855961 A AT855961 A AT 855961A AT 234165 B AT234165 B AT 234165B
Authority
AT
Austria
Prior art keywords
counting
pulse
circuit arrangement
scanning
arrangement according
Prior art date
Application number
AT855961A
Other languages
German (de)
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Priority to AT855961A priority Critical patent/AT234165B/en
Application granted granted Critical
Publication of AT234165B publication Critical patent/AT234165B/en

Links

Landscapes

  • Meter Arrangements (AREA)

Description

  

   <Desc/Clms Page number 1> 
 



  Schaltungsanordnung für die automatische Gebührenerfassung 
Die Erfindung betrifft eine Schaltungsanordnung zur automatischen Gebührenerfassung. 



   Automatisch arbeitende Fernsprechämter besitzen gewöhnlich für jeden Teilnehmer einen elektrisch betätigbaren Gesprächszähler. Diese Gesprächszähler werden über die Zähladern je nach Art und Dauer der Gesprächsverbindung weitergeschaltet. Der Zähler eines Teilnehmers summiert über den gesamten Ablesezeitraum die für diesen Teilnehmer anfallenden Zählimpulse. In bestimmten Zeitabschnitten wer- 
 EMI1.1 
 bei der Übertragung der Werte auf eine Auswerteeinrichtung entstehen sehr leicht Fehler, die zu Bean- standungen durch den Teilnehmer führen. Es wurde daher schon versucht, die Erfassung der anfallenden   Gebühren automatisch durchzuführen.   Es sind verschiedene Anordnungen bekannt, die jedem Verbindungsweg Einrichtungen zuordnen, die die anrufende und die gerufene Teilnehmernummer, sowie die Gebühren ermitteln.

   Derartige Anordnungen mit grossem Aufwand pro Leitung sind viel zu teuer. 



   Es ist auch eine Anordnung bekannt, in der   eine Magnettrommel   zur Aufzeichnung der Gebühren vorgesehen ist. 



   Jedem Teilnehmer ist auf dem Umfangsweg der Trommel ein Speicherabschnitt zugeordnet. Die Teilnehmer werden periodisch abgetastet und vorhandene Zählimpulse werden auf der betreffenden Stelle der   Trommelfläche gespeichert.   Da die Dauer der Zählimpulse sehr stark schwankt und die Abtastung sämtlicher Teilnehmer-Zähladern während der Dauer des kürzesten Zählimpulses stattfinden muss, wird die Trommelgeschwindigkeit sehr hoch, was grosse Ansprüche an die mechanische Ausführung stellt. Die Anlage wird dadurch sehr teuer und vor allen Dingen störungsempfindlich. Diesen Nachteil vermeidet eine andere bekannte Anordnung. Jeder Teilnehmer-Zählader ist ein Ferritkern mit rechteckiger Hysteresisschleife als bistabiles Speicherelement zugeordnet.

   Die Kerne mehrerer Teilnehmer sind zu einer Matrix zusammengefasst und werden durch eine Abtastanordnung in einer Zeit abgetastet, die kürzer ist, als der Zeitabstand zweier auf einer Zählader eintreffenden Zählimpulse. Bei der Abtastung wird das Speicherelement zurückgestellt und ein abgelesener Zählimpuls in Form der Teilnehmernummer oder eines ähnlichen Identifizierungszeichens in einen zentralen Speicher, z. B. ein selbsttätig ablesbarer Aufzeich-   nungsträger,   übertragen. Die zu überwachenden Zähladern sind mit den Markierwicklungen der zuge-   ordnetenKerneverbunden.

   WirdeinKernaufdiesernWegevonseinem"O"-Zustand   in   den "1" - Zustand   gebracht, dann bleibt dieser Zustand so lange gespeichert, bis durch Koordinatenaufruf dieser Kern bei der Ab- 
 EMI1.2 
    durch den Leseimpuls zurückgestellt wird. Durch alle Kerne der Matrix ist eine Leseschleife geführt,Spricht bei der Abfrage eines Kernesder am Lesedraht angeschaltete Indikator an,   dann war der Kern im Zu-   sta. id"l"und ist durchden Leseimpuls zurückgestellt worden. Es muss für den zugeordneten Teilnehmer in die-    sem Falle ein Zählimpuls registriert werden. Spricht bei der Abfrage der Indikator nicht an, dann war der Kern im nicht markierten Zustand "0". Es war kein Zählimpuls gespeichert und die Registrierung unterbleibt. 



  Trifft die Abtastung gerade in einen Zählimpuls, dann heben sich die Erregungen des Kernes auf, solange er abgetastet wird. Der Kern bleibt daher im markierten Zustand und wird erst bei der nächsten Abfrage gelesen und zurückgestellt. Durch die Speicherwirkung der Kerne genügt es, wenn jeder Kern einmal abgetastet wird in einem Intervall, das kleiner ist, als der kürzeste Zeitabstand zwischen zwei Zählimpulsen auf einer Zählader. Bei diesem Abtastzyklus geht auch kein Zählimpuls verloren, wenn die erste 

 <Desc/Clms Page number 2> 

 Abfrage in einen Zählimpuls fällt und dieser dann erst bei der nächsten Abfrage gelesen wird. Diese bekannte Anordnung mit paralleler Einspeicherung und Abtastung hat jedoch noch andere Nachteile.

   Da auch bei der Einspeicherung von Zählimpulsen im Lesedraht Spannungen induziert werden, kann der zy-   klischeArbeitsvorganggestört   werden. Beim Zusammentreffen eines Markiervorganges und eines Abtast-   vprganges können   sich die induzierten Spannungen vollständig oder teilweise aufheben, so dass Informationen verlorengehen können. Dieser Nachteil lässt sich nur dadurch beseitigen, wenn Markiervorgang und Abtastvorgang zeitlich getrennt voneinander ablaufen. Dies lässt sich in diesem Einsatzfalle jedoch nur sehr schwer und mit viel Aufwand durchführen, da die Zählimpulse zu beliebigem Zeitpunkt eintreffen. 



   Wird ein Ferritkernspeicher z. B. für die Gebührenerfassung in Fernsprech-Vermittlungsanlagen eingesetzt, die noch mit elektromechanischen Schaltmitteln arbeiten, dann ergeben sich für die bekannten   Speicherungs- und   Abtastverfahren weitere Schwierigkeiten. Bei der Erzeugung der Zählimpulse, d. h. der Markierpotentiale, durch elektromechanische Schaltmittel, treten häufig Kontaktprellungen zu Beginn und am Ende des Zählimpulses auf. Der Zählimpuls wird dabei in mehrere Teilimpulse aufgesplittert, die alle lang genug sind, um den Kern markieren zu können.

   Wenn nun ein Abfrageimpuls auf einen Markierimpuls, aber zwischen zwei Teilimpulse desselben trifft, dann kann der Kern nach erfolgter Auswertung und Zurückstellung erneut markiert werden und liefert deshalb bei der nächsten Abfrage fälschlicherweise nochmals ein Lesesignal, d. h. einen Gebührenimpuls. 



   Es sind verschiedene Schaltungsanordnungen bekannt, um derartige Doppelzählungen sicher zu vermeiden. Diese Schaltungsanordnungen beruhen alle auf einer zeitlichen Diskriminierung in Abhängigkeit   von der maximal möglichen Impulsfolge auf einer Leitung.   Es ist bekannt, zu diesem Zwecke zwei gleichartig aufgebaute Ferritkernspeicher zu verwenden. Ein Ferritkernspeicher ist den Zähladern der Teilnehmer zugeordnet und speichert die einlaufenden   Zählimpulse. Bei der   Abtastung des Speichers werden die abgelesenen Zählimpulse nicht nur zu der zentralen Aufzeichnungseinrichtung weitergeleitet, sondern auch auf den zweiten synchron mitgeschalteten Hilfsspeicher übertragen.

   Bei der folgenden Abtastung desselben Kernes wird ein Zählimpuls nur zu der zentralen Aufzeichnungseinrichtung weitergeleitet, wenn bei der vorhergehenden Abtastung keine Markierung und damit Informationsübertragung in den Hilfsspeicher erfolgt ist. Da der Abtastzyklus des Ferritkernspeichers so gewählt ist, dass ein Kern bei zwei aufeinanderfolgenden Abtastungen nur einmal durch einen Zählimpuls markiert sein kann, ist damit sichergestellt, dass keine Doppelzählung mehr möglich ist. Fällt z. B. bei der Abtastung eines Kernes der Leseimpuls in die Impulslücke zweier Teilimpulse, dann wird dabei der Kern zurückgestellt, der Zählimpuls in den Hilfsspeicher übertragen und in der zentralen Aufzeichnungseinrichtung registriert. Der folgende Teilimpuls   des-Zählimpulses   bewirkt erneut eine Markierung im Speicher der den Zähladern zugeordnet ist.

   Bei der nächsten Abtastung wird aus beiden Speichern ein Zählimpuls abgelesen. Diese Tatsache wird dazu benutzt, die Weitergabe zu der zentralen Aufzeichnungsrichtung zu sperren. Diese Schaltungsanordnung ist wohl sicher gegen   Doppelzählung ; es   erfordert aber einen erheblichen Aufwand, d. h. zumindest zwei gleichartige Ferritkernspeicher mit der zugehörigen Programmsteuerung. 



   Es sind auch Schaltungsanordnungen bekannt, die mit zeitlicher Trennung von Marier- un Lesevorgang arbeiten. Alle zu überwachenden Zähladern sind normalerweise von den Markierleitungen des Ferritkernspeichers getrennt und führen auf eine gemeinsame Detektoreinrichtung, die das Anliegen von Zählimpulsenregistriertund danach die Markierleitungen des Ferritkernspeichers kurzzeitig zur Übernahme der Zählimpulse anschaltet. Während dieser Markierzeit wird die Abtastung des Speichers abgestoppt. Diese Massnahme ist jedoch auch nicht ausreichend, um Doppelzählungen durch unterteile Zählimpulse zu vermeiden. Es wird auch bei diesen Verfahren eine Anordnung von z. B. zwei Ferritkernspeichern, wie oben schon erwähnt, benötigt, um diesen Nachteil zu beseitigen. 



   Es ist auch schon eine Schaltungsanordnung vorgeschlagen worden, die die Doppelzählung verhindert, aber nur eine Ferritkernmatrix benötigt. Einer Gruppe von Teilnehmern ist eine an sich bekannte Diodenmatrix zugeordnet, die nur beim Anstehen von Zählimpulsen abgetastet wird. Da die Diodenmatrix nicht speichern kann, ist ein Abtastzyklus zu wählen, der kleiner ist, als der kürzeste Zählimpuls. Ein von der Diodenmatrix abgetasteter Zählimpuls wird nach der Abtastung in das zugeordnete Speicherelement eines Übertragsspeichers (z. B. Ferritkernspeicher) übertragen. Bei der Abtastung werden Diodenmatrix und Übertragsspeicher gleichzeitig abgelesen und die Abtastergebnisse miteinander verglichen. Die Aufzeichnung einer Gebühreneinheit in den Endspeicher erfolgt nur dann, wenn nur noch aus dem Übertragsspeicher ein Gebührenimpuls angezeigt wird.

   Bei einer derartigen Anordnung ist dann auch sichergestellt, dass durch Teilimpulse eines Zählimpulses keine Doppelzählung eintritt. Die Stillsetzung der Abtasteinrichtung darf erst dann erfolgen, wenn nach dem Ende der Zählimpulse noch mindestens ein Abtastzyklus durchgeführt worden ist, damit die im Übertragsspeicher festgehaltenen Informationen registriert werden können. 

 <Desc/Clms Page number 3> 

 



   Alle die bekannten Schaltungsanordnungen zur automatischen Gebührenerfassung sehen ein bistabiles
Speicherelement pro Teilnehmer vor. Bei der Anwendung eines Ferritkernspeichers für eine grosse Anzahl von Teilnehmern ergibt sich eine umfangreiche Matrix, bei der eine Auswechslung eines   Einzelkemes,   bedingt durch den Aufbau der Matrix, nur sehr schwer möglich ist. Es ist daher am einfachsten, die ge- samte Matrix auszutauschen, wenn ein Kern zerstört ist. Dies ist jedoch mit erheblichen Kosten verbun- den. 



   Die Erfindung hat sich zur Aufgabe gemacht, eine Schaltungsanordnung zur automatischen   Gebühren-   erfassung anzugeben, die keine bistabilen Speicherelemente pro Teilnehmer verwendet und auch alle
Nachteile der Anordnungen mit Ferritkernspeichern vermeidet. 



   Die Schaltungsanordnung nach der Erfindung erreicht dies dadurch, dass die Zähladern der Teilneh- merschaltungen auf die Eingänge einer Diodenmatrix geführt sind, an die eine erst beim Eintreffen von
Zählimpulsen angelassene und allenfalls zur Verkürzung des   AbtastzykIuses   verzögert ansprechende Ab- tasteinrichtung angeschlossen ist, deren Abtastzeit kürzer als der kürzeste unverzerrte Impuls, aber länger als die Prellzeit am Anfang oder Ende des Zählimpulses ist, und an die Diodenmatrix ein Indikator ange- schaltet ist, an den einerseits direkt anderseits über ein um die Dauer eines Abtastzyklus verzögerndes
Verzögerungsglied ein Auswerter und an diesen eine zentrale Aufzeichnungseinrichtung angeschlossen ist,

   wobei in diesem die Aufzeichnung einer Gebühreneinheit für den der abgetasteten Zählader zugeordne- ten Teilnehmer bei Ansteuerung nur noch über das Verzögerungsglied erfolgt. 



   Eine weitere Ausbildung der Erfindung sieht vor, dass die Abtasteinrichtung nach einem vollen Ab- tastzyklus nach dem Ende der Zählimpulse   stillsetzbar   ist. 



   Eine Variante der Erfindung besteht darin, dass die Eingänge der Diodenmatrix durch Zeilen- und
Spaltenaufruf über einen Zähler mit Durchschalter ansteuerbar sind. 



   Eine weitere Ausgestaltung der Erfindung besteht darin, dass ein an die Diodenmatrix angeschlossener bei der Abtastung eines durch einen Zählimpuls markierten Einganges ansprechender Indikator vorge- sehen ist. 



   Weiters ist die Erfindung dadurch gekennzeichnet, dass an den Indikator der Matrix ein Auswerter über zwei Wege angeschaltet ist, über die der Auswerter einmal direkt und zum andern über ein Verzögerungsglied ansteuerbar ist. 



   Gemäss weiterer Ausgestaltung der Erfindung ist vorgesehen, dass zur Aufzeichnung der Gebühreneinheit in Form der Teilnehmernummer oder eines ähnlichen Identifizierungszeichens ein Codewandler vorgesehen ist. 



   Eine zweckmässige Weiterbildung der Erfindung besteht darin, dass ein Pufferspeicher vorgesehen ist, der zur vorläufigen Speicherung der Gebühreneinheit dient, so dass die Übertragung von demselben auf einen selbsttätigen ablesbaren Aufzeichnungsträger erst nach Vorliegen einer vorgegebenen Informationsmenge erfolgt. 



   Die Erfindung wird nun an einem Prinzipschaltbild nach Fig. 1 und den Fig.   2 - 5   näher erläutert. Es zeigen : Fig. 1 das Prinzipschaltbild einer Anlage zur automatischen Gebührenerfassung nach der Erfindung, Fig. 2 die Zeitverhältnisse bei der Abtastung einer Zählader, die durch einen kurzen Zählimpuls markiert wird, Fig. 3 die Zeitverhältnisse bei der Abtastung eines langen Zählimpulses, Fig. 4 die Zeitverhältnisse bei der Abtastung eines durch Prellungen gestörten Zählimpulses und Fig. 5 eine Diodenmatrix mit Indikator und Durchschalter. 



   Wie aus Fig. 1 zu ersehen ist, führen die Zähladern ZI... Zx der Teilnehmerschaltungen über eine Anschaltung An auf die Eingänge El... Ex einer Diodenmatrix. Alle Zähladern führen gleichzeitig auf einen gemeinsamen Stromdetektor St, der nur dann anspricht, wenn auf irgend einer oder mehreren Leitungen Zählimpulse anstehen. Der Stromdetektor lässt daraufhin die Abtasteinrichtung mit Zähler Z und Durchschalter D an. Über den Zähler Z und den Durchschalter D werden alle x Zähladern über die Diodenmatrix auf den gemeinsamen Indikator In geschaltet. Wie diese Steuerung erfolgt, wird später an Hand der Fig. 5 noch näher erläutert. Ist auf diese Weise eine Zählader angesteuert, die durch einen Zählimpuls markiert ist, dann greift dieser über die Diodenmatrix durch und lässt den Indikator ansprechen.

   Aus der Stellung des Zählers ist die abgetastete Zählader und damit der Teilnehmer gekennzeichnet. Das Ansprechen des Indikators ist ein Zeichen für das Anstehen eines Zählimpulses. Um jedoch eine Doppelzählung bei langen Zählimpulsen oder auch bei unterteilten Zählimpulsen zu vermeiden, ist eine Schutzschaltung vorgesehen. Diese Schutzschaltung besteht darin, dass der am Indikatorausgang auftretende Zählimpuls über zwei getrennte Wege auf einen Auswerter Aw geleitet wird. Über den ersten Weg gelangt der Zählimpuls sowie er bei der Abtastung gewonnen wird,   d. h.   also unverzögert, auf den Auswerter, Im zweiten Weg erfährt der   Zählimpuls eine Verzögerung,   die genau die Dauer eines vollen Abtastzyklus aus- 

 <Desc/Clms Page number 4> 

 macht.

   Damit ist sichergestellt, dass ein beim ersten Abtasten einer bestimmten Zählader erhaltener
Zählimpuls erst dann am Eingang des Auswerters erscheint, wenn diese Zählader das nächste Mal abge- tastet wird. Wie nun aus Fig. 2 zu ersehen ist, geschieht die Erfassung eines Zählimpulses auf folgende
Weise : In der Fig. 2 sind die Zeitverhältnisse dargestellt, wenn z. B. die Zählader Z1 einen Zähl- impuls erhält. Dabei ist vorausgesetzt, dass die Abtastung bereits durchgeführt wird, da schon von Anfang an Zählimpulse auf andern Adern anstehen. Unter Z sind die Zeitintervalle   l,   2,3 und 4 an- gegeben, in denen stets die Zählader Z1 abgetastet wird. Da im Zeitintervall l kein Zählimpuls ansteht, spricht auch der Indikator In nicht an und der Auswerter Aw wird auf keinem Weg angesteuert.

   Im Zeit- intervall 2 spricht der Indikator an, da die Abtastung in einen Zählimpuls fällt. Vom Indikator gelangt der Zählimpuls unverzögert auf den Eingang 1 des Auswerters, der aber auf diese Eingangsbedingungen nicht anspricht. Gleichzeitig gelangt der Zählimpuls auf das Verzögerungsglied VZ. Beim Zeitintervall
3 ist der Zählimpuls schon beendet, der Indikator In spricht also nicht an. Der im Zeitintervall 2 auf den
Eingang des Verzögerungsgliedes VZ gegebene Zählimpuls erscheint im Zeitintervall 3 am Eingang 2 des
Auswerters, so dass dieser ansprechen kann. Diese Zeitverhältnisse sind dann gegeben, wenn die vom In- dikator In auf   das Verzogerungsglied   gegebenen Zählimpulse genau um die Dauer eines Abtastzyklus ver- zögert werden. 



   In Fig. 3 ist dargestellt, wie bei einem sehr langen Zählimpuls der mehrfach abgetastet wird, eine Doppelzählung verhindert ist. Bis zu dem Zeitintervall 2 sind die Verhältnisse wie in Fig. 2. Im Zeitintervall 3 erscheint am Indikatorausgang jedoch noch der Zählimpuls, der auf den Auswerter gelangt. 



  Gleichzeitig trifft auch der vom Zeitintervall 2 erhaltene Zählimpuls, der über das Verzögerungsglied geleitet wurde, am Auswerter ein, der bei dieser Eingangsbedingung nicht anspricht. 



   Erst wenn bei der Abtastung im Zeitintervall 4 der Indikator auf dem direkten Weg keinen Zählimpuls mehr registriert, dann spricht der Auswerter an und veranlasst die Registrierung einer Gebühreneinheit für den Teilnehmer, der durch den Zählerstand identifiziert ist. Zu diesem Zwecke kann z. B. der Zählerstand über einen Codewandler CoW in die betreffende Teilnehmernummer umgewandelt werden, die   dannbeim Anreiz aus dem Auswerter in der zentralen Aufzeichnungseinrichtung AZ, z.   B. ein Magnetbandgerät oder Streifenlocher, festgehalten wird. 



   Da die Zählpotentiale meist durch Kontakte von Relais an die Zähladern angelegt werden, entstehen sehr häufig Zählimpulse, die durch Prellungen der Kontakte am Anfang und Ende mehrfach unterteilt sind. Die Abtastung eines derartig verzerrten Zählimpulses ist in Fig. 4 dargestellt. Die Zeitverhältnisse sind wie in Fig. 2. Da der dritte Abfrageschritt in eine Impulslücke fällt, erfolgt die Registrierung bereits bei diesem Abtastzyklus. Es muss dabei nur sichergestellt sein, dass beim nächsten Abtastzyklus (Zeitintervall 4) der Zählimpuls abgeklungen ist, damit keine erneute Feststellung getroffen   wird-.   Daraus resultiert die Bedingung, dass der Abtastzyklus grösser sein muss, als die längste Prellzeit am Anfang oder Ende eines Zählimpulses.

   Damit ist sichergestellt, dass nach einem abgetasteten Teilimpuls zu Beginn des Zählimpulses die nachfolgende Abtastung in keine Impulslücke mehr fallen kann und dadurch eine Fehlzählung auslösen könnte. Ebenso ist verhindert, dass bei einer Registrierung eines Zählimpulses in einer Impuls-   lücke am Ende des   Impulses (wie in Fig. 4) die nächste Abtastung nochmals in einen Teilimpuls desselben Zählimpulses fallen kann und einen weiteren Zählimpuls kennzeichnen würde. 



   In Fig. 5 ist der Aufbau einer Diodenmatrix angegeben. Jede Zählader führt auf einem Eingang En, m der Diodenmatrix und über einen Widerstand R sowie zwei Gleichrichter D1 und D2 auf die Ausgänge Al und A2. Diese Ausgänge sind zu einer Matrix mit n Spalten und m Zeilen zusammengeschaltet. An jeder Zeile und Spalte der Matrix ist je eine Transistorschaltstufe des Durchschalters D angeschaltet. Alle Schaltstufen sind im Ruhezustand leitend und damit die Ausgänge A1 und A2 der nicht abgetasteten Matrix mit Erde verbunden. Die Abtastung einer Zählader erfolgt durch die Ansteuerung der zugeordneten Zeile und Spalte, z. B. Zeile 2, Spalte 3, aus dem Zähler. Die Schalttransistoren Trz 2 und Trs 3 werden durch positives Eingangspotential aus dem Zähler der Matrix hochohmig gemacht.

   Das Zählpotential kann dann über die Gleichrichter   Dl   und G2 auf den Eingang des Indikators Tri gelangen. Es genügt in diesem Falle, nur die Zeilen oder nur die Spalten auf den Indikator zu führen. Der Gleichrichter D2 hat dabei die Aufgabe, das Zählpotential nur der abgetasteten Zählader freizugeben, damit es auf dem erstgenannten Weg durchgreifen kann. Andere markierte Eingänge, z. B. Zeile 1, Spalte   1,   können nicht durchgreifen, da die entsprechenden Schaltstufen Trz 1 und Trs 1 leitend sind. Dasselbe gilt auch für markierte Eingänge, die in derselben Zeile oder Spalte liegen, wie-die abgefragte Zählader. Es wird dabei stets durch einen Gleichrichter und die angeschlossene Schaltstufe das anstehende Potential vom Indikator ferngehalten.

   Der Ausgang I des Indikators liefert also immer dann einen Impuls, wenn ein durch einen Zählimpuls markierter Eingang abgetastet wird. Dieser Ausgangsimpuls wird einmal direkt an den Auswerter und 

 <Desc/Clms Page number 5> 

 zum andern auf das Verzögerungsglied weitergegeben. 



   Die Schaltungsanordnung, wie sie an Hand der Erfassung von Zählimpulsen in Fernsprechanlagen er- läutert wurde, ist nicht auf diese Anwendung beschränkt. Sie lässt sich in gleicher Weise überall dort einsetzen, wo Impulse zu beliebigen Zeiten auf mehreren Leitungen eintreffen. Es ist dabei nur der Abtastzyklus auf die Zeitverhältnisse der Impulse anzupassen. 



   PATENTANSPRÜCHE : 
1. Schaltungsanordnung für die automatische Gebührenerfassung, dadurch gekennzeichnet, dass die
Zähladern   (zul...   Zx) der Teilnehmerschaltung zu den Eingängen   (El...   Ex) einer Diodenmatrix (DM) geführt sind, an die eine erst beim Eintreffen von Zählimpulsen angelassene und allenfalls zur Verkürzung des   Abtastzyklus. verzögert   ansprechende Abtasteinrichtung angeschlossen ist, deren Abtastzeit kitrzer als der kürzeste unverzerrte Impuls, aber länger als die Prellzeit am Anfang oder Ende des Zählimpulses ist und an die Diodenmatrix ein Indikator (In) angeschaltet ist, an den einerseits direkt, anderseits über ein um die Dauer eines Abtastzyklus.

   verzögerndes Verzögerungsglied (Vz), ein Auswerter (AW) und an diesen eine zentrale Aufzeichnungseinrichtung (AZ) angeschlossen ist, wobei in diesem die Aufzeichnung einer Gebühreneinheit für den der abgetasteten Zählader zugeordneten Teilnehmer bei Ansteuerung nur noch über das Verzögerungsglied (Vz) erfolgt.



   <Desc / Clms Page number 1>
 



  Circuit arrangement for automatic billing
The invention relates to a circuit arrangement for automatic billing.



   Automatic telephone exchanges usually have an electrically operated call counter for each subscriber. These call counters are switched on via the counter wires depending on the type and duration of the call. A participant's counter adds up the counting pulses for this participant over the entire reading period. In certain time periods
 EMI1.1
 When the values are transferred to an evaluation device, errors very easily arise which lead to complaints by the participant. An attempt has therefore already been made to automatically record the fees incurred. Various arrangements are known which assign devices to each connection path that determine the calling and called subscriber numbers and the charges.

   Such arrangements with great effort per line are much too expensive.



   An arrangement is also known in which a magnetic drum is provided for recording the charges.



   A storage section is assigned to each participant on the circumferential path of the drum. The participants are scanned periodically and existing counting pulses are stored at the relevant point on the drum surface. Since the duration of the counting pulses fluctuates very strongly and the scanning of all subscriber counting wires must take place during the duration of the shortest counting pulse, the drum speed is very high, which places great demands on the mechanical design. This makes the system very expensive and, above all, susceptible to interference. Another known arrangement avoids this disadvantage. Each participant counting core is assigned a ferrite core with a rectangular hysteresis loop as a bistable storage element.

   The cores of several participants are combined into a matrix and are scanned by a scanning arrangement in a time that is shorter than the time interval between two counting pulses arriving on a counting wire. When scanning, the memory element is reset and a read counting pulse in the form of the subscriber number or a similar identifier in a central memory, e.g. B. an automatically readable recording medium transferred. The counting wires to be monitored are connected to the marking windings of the assigned cores.

   If a core is brought from its "O" state to the "1" state in this way, then this state remains stored until this core is called up by calling up coordinates.
 EMI1.2
    is reset by the read pulse. A reading loop runs through all the cores of the matrix. If the indicator connected to the reading wire responds when a core is queried, then the core was in the state. id "l" and has been reset by the read pulse. In this case, a counting pulse must be registered for the assigned participant. If the indicator does not respond to the query, then the core was in the unmarked state "0". No count was saved and the registration is not carried out.



  If the scanning just hits a counting pulse, the excitations of the nucleus cancel each other out as long as it is scanned. The core therefore remains in the marked state and is only read and reset with the next query. Due to the storage effect of the cores, it is sufficient if each core is scanned once in an interval that is smaller than the shortest time interval between two counting pulses on a counting wire. In this sampling cycle, no counting pulse is lost if the first

 <Desc / Clms Page number 2>

 Query falls within a counting pulse and this is only read with the next query. However, this known arrangement with parallel storage and scanning has other disadvantages.

   Since voltages are also induced in the reading wire when counting pulses are stored, the cyclical work process can be disrupted. When a marking process and a scanning process coincide, the induced voltages can completely or partially cancel each other out, so that information can be lost. This disadvantage can only be eliminated if the marking process and the scanning process take place separately from one another. In this case, however, this can only be carried out with great difficulty and with great effort, since the counting pulses arrive at any point in time.



   If a ferrite core memory z. B. used for billing in telephone switching systems that still work with electromechanical switching means, then there are further difficulties for the known storage and scanning methods. When generating the counting pulses, i. H. of the marking potentials, due to electromechanical switching means, contact bounces often occur at the beginning and at the end of the counting pulse. The counting pulse is split up into several partial pulses, all of which are long enough to mark the core.

   If an interrogation pulse hits a marking pulse, but between two partial pulses of the same, then the core can be marked again after evaluation and reset and therefore incorrectly delivers a read signal again with the next interrogation, i.e. H. a charge pulse.



   Various circuit arrangements are known to reliably avoid such double counting. These circuit arrangements are all based on a time discrimination depending on the maximum possible pulse sequence on a line. It is known to use two ferrite core memories of the same construction for this purpose. A ferrite core memory is assigned to the counting wires of the participants and stores the incoming counting pulses. When the memory is scanned, the counting pulses read are not only forwarded to the central recording device, but are also transmitted to the second auxiliary memory, which is synchronously connected.

   During the subsequent scanning of the same core, a counting pulse is only forwarded to the central recording device if no marking and thus no information was transferred to the auxiliary memory during the previous scanning. Since the sampling cycle of the ferrite core memory is chosen so that a core can only be marked once by a counting pulse for two consecutive samples, this ensures that double counting is no longer possible. If e.g. B. when scanning a core of the read pulse in the pulse gap of two partial pulses, then the core is reset, the counting pulse is transferred to the auxiliary memory and registered in the central recording device. The following partial pulse of the counting pulse causes a marking in the memory that is assigned to the counting wires.

   With the next scan, a counting pulse is read from both memories. This fact is used to block the forwarding to the central recording direction. This circuit arrangement is probably safe against double counting; but it requires considerable effort, d. H. at least two ferrite core memories of the same type with the associated program control.



   Circuit arrangements are also known which work with a time separation of the Marier and read processes. All counting wires to be monitored are normally separated from the marking lines of the ferrite core memory and lead to a common detector device which registers the presence of counting pulses and then briefly activates the marking lines of the ferrite core memory to accept the counting pulses. During this marking time, the scanning of the memory is stopped. However, this measure is also not sufficient to avoid double counting due to divided counting pulses. It is an arrangement of z. B. two ferrite core stores, as mentioned above, are required to eliminate this disadvantage.



   A circuit arrangement has also been proposed which prevents double counting but only requires a ferrite core matrix. A known diode matrix is assigned to a group of participants and is only scanned when counting pulses are present. Since the diode matrix cannot store, a sampling cycle should be selected that is smaller than the shortest counting pulse. A counting pulse scanned by the diode matrix is transferred to the assigned memory element of a carry memory (e.g. ferrite core memory) after scanning. During the scanning, the diode matrix and carry memory are read simultaneously and the scanning results are compared with one another. A charge unit is only recorded in the final memory if a charge pulse is only displayed from the carry-over memory.

   With such an arrangement it is then also ensured that partial pulses of a counting pulse do not result in double counting. The scanning device may only be stopped when at least one scanning cycle has been carried out after the end of the counting pulses so that the information held in the carry-over memory can be registered.

 <Desc / Clms Page number 3>

 



   All the known circuit arrangements for automatic billing see a bistable
Storage element for each participant. When using a ferrite core memory for a large number of participants, an extensive matrix results, in which it is very difficult to replace an individual core due to the structure of the matrix. It is therefore easiest to replace the entire matrix when a core is destroyed. However, this is associated with considerable costs.



   The invention has set itself the task of specifying a circuit arrangement for automatic billing that uses no bistable storage elements per subscriber and also all of them
Avoids disadvantages of the arrangements with ferrite core stores.



   The circuit arrangement according to the invention achieves this in that the counting wires of the subscriber circuits are routed to the inputs of a diode matrix, one of which is only connected when the
Counting pulses are connected to a scanning device that responds with a delay to shorten the scanning cycle, the scanning time of which is shorter than the shortest undistorted pulse but longer than the bounce time at the beginning or end of the counting pulse, and an indicator is connected to the diode matrix the one hand directly on the other hand via a delayed by the duration of a sampling cycle
Delay element is an evaluator and a central recording device is connected to this,

   in this the recording of a charge unit for the subscriber assigned to the scanned counting wire only takes place via the delay element when activated.



   Another embodiment of the invention provides that the scanning device can be stopped after a full scanning cycle after the end of the counting pulses.



   A variant of the invention is that the inputs of the diode matrix by line and
Column calls can be controlled via a counter with a through switch.



   A further embodiment of the invention consists in that an indicator connected to the diode matrix is provided which is responsive to the scanning of an input marked by a counting pulse.



   The invention is further characterized in that an evaluator is connected to the indicator of the matrix via two routes, via which the evaluator can be controlled directly on the one hand and via a delay element on the other.



   According to a further embodiment of the invention, it is provided that a code converter is provided for recording the fee unit in the form of the subscriber number or a similar identification code.



   An expedient further development of the invention is that a buffer memory is provided which is used to temporarily store the fee unit so that the transfer from the same to an automatically readable recording medium only takes place after a predetermined amount of information is available.



   The invention will now be explained in more detail using a basic circuit diagram according to FIG. 1 and FIGS. 2-5. 1 shows the basic circuit diagram of a system for automatic billing according to the invention, FIG. 2 shows the time relationships when scanning a counting wire which is marked by a short counting pulse, FIG. 3 shows the time relationships when scanning a long counting pulse, FIG. 4 shows the time relationships during the sampling of a counting pulse disturbed by bruises; and FIG. 5 shows a diode matrix with an indicator and switch.



   As can be seen from FIG. 1, the counting wires ZI ... Zx of the subscriber circuits lead via an interface An to the inputs El ... Ex of a diode matrix. All counting cores lead simultaneously to a common current detector St, which only responds when counting pulses are present on any one or more lines. The current detector then starts the scanning device with counter Z and through switch D. Via the counter Z and the through switch D, all x counting wires are switched to the common indicator In via the diode matrix. How this control takes place will be explained in greater detail later with reference to FIG. If a counting wire is activated in this way, which is marked by a counting pulse, then this reaches through the diode matrix and causes the indicator to respond.

   The scanned counting wire and thus the participant are identified from the position of the counter. The response of the indicator is a sign that a counting pulse is pending. However, a protective circuit is provided to avoid double counting with long counting pulses or with divided counting pulses. This protective circuit consists in the fact that the counting pulse occurring at the indicator output is sent to an Aw evaluator via two separate paths. The counting pulse as soon as it is obtained during the scanning, i.e. H. i.e. instantaneously, to the evaluator. In the second way, the counting pulse experiences a delay that is exactly the duration of a full sampling cycle.

 <Desc / Clms Page number 4>

 power.

   This ensures that a given counting wire is received when a certain counting wire is first scanned
Counting pulse only appears at the input of the evaluator when this counting wire is scanned the next time. As can now be seen from Fig. 2, the detection of a counting pulse occurs on the following
Way: In Fig. 2, the time relationships are shown when z. B. the counting wire Z1 receives a counting pulse. It is assumed that the scan has already been carried out, since counting pulses are pending on other wires from the start. The time intervals 1, 2, 3 and 4 are given under Z, in which the counting wire Z1 is always scanned. Since there is no counting pulse in time interval l, the indicator In does not respond either and the evaluator Aw is not activated in any way.

   The indicator responds in time interval 2 because the sampling falls within a counting pulse. The counting pulse from the indicator arrives at input 1 of the evaluator without delay, but this does not respond to these input conditions. At the same time, the counting pulse reaches the delay element VZ. At the time interval
3 the counting pulse has already ended, so the indicator In does not respond. The in time interval 2 on the
Input of the delay element VZ given counting pulse appears in time interval 3 at input 2 of the
Evaluator so that it can respond. These time relationships are given when the counting pulses given by the indicator In to the delay element are delayed by exactly the duration of one scanning cycle.



   In Fig. 3 it is shown how double counting is prevented in the case of a very long counting pulse which is scanned several times. Up to time interval 2, the conditions are as in FIG. 2. In time interval 3, however, the counting pulse still appears at the indicator output, which reaches the evaluator.



  At the same time, the counting pulse received from time interval 2, which was passed via the delay element, arrives at the evaluator, which does not respond to this input condition.



   Only when the indicator no longer registers a counting pulse on the direct path during the scanning in time interval 4 does the evaluator respond and initiate the registration of a charge unit for the subscriber who is identified by the counter reading. For this purpose z. B. the counter reading can be converted into the relevant subscriber number via a code converter CoW, which when stimulated from the evaluator in the central recording device AZ, e.g. B. a tape recorder or strip punch is held.



   Since the counting potentials are mostly applied to the counting wires through contacts of relays, counting pulses very often arise that are divided several times by bouncing the contacts at the beginning and end. The scanning of such a distorted counting pulse is shown in FIG. The time relationships are as in FIG. 2. Since the third interrogation step falls within a pulse gap, the registration already takes place during this sampling cycle. It only has to be ensured that the counting pulse has decayed during the next sampling cycle (time interval 4) so that no new determination is made. This results in the condition that the sampling cycle must be greater than the longest bounce time at the beginning or end of a counting pulse.

   This ensures that after a scanned partial pulse at the beginning of the counting pulse, the subsequent scanning can no longer fall into a pulse gap and thus could trigger an incorrect count. It is also prevented that when a counting pulse is registered in a pulse gap at the end of the pulse (as in FIG. 4), the next sampling can fall again into a partial pulse of the same counting pulse and would mark a further counting pulse.



   The structure of a diode matrix is indicated in FIG. Each counter wire leads to an input En, m of the diode matrix and via a resistor R and two rectifiers D1 and D2 to the outputs A1 and A2. These outputs are interconnected to form a matrix with n columns and m rows. One transistor switching stage of the through switch D is connected to each row and column of the matrix. All switching stages are conductive in the idle state and thus outputs A1 and A2 of the non-scanned matrix are connected to earth. A counting wire is scanned by activating the assigned row and column, e.g. B. Row 2, Column 3, from the counter. The switching transistors Trz 2 and Trs 3 are made high impedance by a positive input potential from the counter of the matrix.

   The counting potential can then reach the input of the indicator Tri via the rectifiers Dl and G2. In this case, it is sufficient to lead only the rows or only the columns to the indicator. The rectifier D2 has the task of releasing the counting potential only of the scanned counting wire so that it can reach through on the first-mentioned path. Other marked inputs, e.g. B. Row 1, Column 1, cannot apply, since the corresponding switching stages Trz 1 and Trs 1 are conductive. The same applies to marked inputs that are in the same row or column as the queried counting wire. The pending potential is always kept away from the indicator by a rectifier and the connected switching stage.

   Output I of the indicator therefore always delivers a pulse when an input marked by a counting pulse is scanned. This output pulse is sent once directly to the evaluator and

 <Desc / Clms Page number 5>

 on the other hand, passed on to the delay element.



   The circuit arrangement, as it was explained on the basis of the detection of counting pulses in telephone systems, is not limited to this application. It can be used in the same way wherever impulses arrive on several lines at any time. It is only necessary to adapt the sampling cycle to the timing of the pulses.



   PATENT CLAIMS:
1. Circuit arrangement for automatic billing, characterized in that the
Counting cores (allow ... Zx) of the subscriber circuit are led to the inputs (El ... Ex) of a diode matrix (DM), to which one is only started when counting pulses arrive and possibly to shorten the scanning cycle. Delayed responsive scanning device is connected, the scanning time of which is shorter than the shortest undistorted pulse, but longer than the bounce time at the beginning or end of the counting pulse and an indicator (In) is connected to the diode matrix, to which on the one hand directly and on the other hand via a duration of a sampling cycle.

   delaying delay element (Vz), an evaluator (AW) and to this a central recording device (AZ) is connected, in which the recording of a fee unit for the subscriber assigned to the scanned counting wire only takes place via the delay element (Vz) when activated.

 

Claims (1)

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Abtasteinrichtung nach einem vollen Abtastzyklus nach dem Ende der Zählimpulse stillsetzbar ist. 2. Circuit arrangement according to claim 1, characterized in that the scanning device can be stopped after a full scanning cycle after the end of the counting pulses. 3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Eingänge der Diodenmatrix durch Zeilen-und Spaltenaufruf über einen Zähler mit Durchschalter ansteuerbar sind. 3. Circuit arrangement according to Claims 1 and 2, characterized in that the inputs of the diode matrix can be controlled by calling up rows and columns via a counter with a through switch. 4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, dass ein an die Diodenmatrix angeschlossener bei der Abtastung eines durch einen Zählimpuls markierten Einganges ansprechender Indikator vorgesehen ist. 4. Circuit arrangement according to claims 1 to 3, characterized in that an indicator connected to the diode matrix is provided which is responsive to the scanning of an input marked by a counting pulse. 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass an den Indikator der Matrix ein Auswerter über zwei Wege angeschaltet ist, über die der Auswerter einmal direkt und zum andern über ein Verzögerungsglied (Vz) ansteuerbar ist. 5. Circuit arrangement according to claim 3, characterized in that an evaluator is connected to the indicator of the matrix via two paths via which the evaluator can be controlled directly on the one hand and via a delay element (Vz) on the other. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass zur Aufzeichnung der Gebühreneinheit in Form der Teilnehmernummer oder eines ähnlichen Identifizierungszeichens ein Codewandler (CoW) vorgesehen ist. 6. Circuit arrangement according to claim 5, characterized in that a code converter (CoW) is provided for recording the fee unit in the form of the subscriber number or a similar identifier. 7. Schaltungsanordnung nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, dass ein Pufferspeicher vorgesehen ist, der zur vorläufigen Speicherung der Gebühreneinheit dient, so dass die Übertragung von demselben auf einen selbsttätigen ablesbaren Aufzeichnungsträger (z. B. Lochstreifen oder Magnetband) erst nach Vorliegen einer vorgegebenen Informationsmenge erfolgt. 7. Circuit arrangement according to claims 5 and 6, characterized in that a buffer memory is provided which is used to temporarily store the fee unit so that the transfer of the same to an automatically readable recording medium (e.g. punched tape or magnetic tape) only after it is available a predetermined amount of information takes place.
AT855961A 1961-11-13 1961-11-13 Circuit arrangement for automatic billing AT234165B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT855961A AT234165B (en) 1961-11-13 1961-11-13 Circuit arrangement for automatic billing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT855961A AT234165B (en) 1961-11-13 1961-11-13 Circuit arrangement for automatic billing

Publications (1)

Publication Number Publication Date
AT234165B true AT234165B (en) 1964-06-25

Family

ID=3606559

Family Applications (1)

Application Number Title Priority Date Filing Date
AT855961A AT234165B (en) 1961-11-13 1961-11-13 Circuit arrangement for automatic billing

Country Status (1)

Country Link
AT (1) AT234165B (en)

Similar Documents

Publication Publication Date Title
AT234165B (en) Circuit arrangement for automatic billing
DE2742525A1 (en) CIRCUIT ARRANGEMENT FOR DETERMINING THE INPUT SIGNALS EXCEEDING A MINIMUM DURATION, IN PARTICULAR FOR TELETRIC SWITCHING SYSTEMS
DE1120517B (en) Procedure for automatic billing in telecommunications systems
AT235355B (en) Circuit arrangement for evaluating counting pulses, e.g. B. for automatic billing in telephone systems
EP0254125A1 (en) Danger signalling system
AT234784B (en) Circuit arrangement for the automatic detection of pulses arriving on lines
DE1126457B (en) Method for the automatic detection of pulses, in particular counting pulses in telephone systems
DE1165687B (en) Method and circuit arrangement for the central detection of signal pulses occurring on telecommunication lines in a random sequence, in particular charge pulses in telephone systems
DE1194006B (en) Device for determining and evaluating information relating to subscriber lines
CH398708A (en) Circuit arrangement for automatic billing in telecommunications systems
DE1132965B (en) Semi-permanent ferrite core memory and circuit arrangement for the simultaneous control of semipermanent ferrite core memories and ferrite core memories of the usual type
AT234785B (en) Circuit arrangement for the automatic detection of pulses arriving on lines
DE1104568B (en) Method for detecting current pulses arriving over a number of lines and buffered in binary storage elements each assigned to the lines
AT247422B (en) Arrangement for the detection of signal pulses arriving in random order on several signal lines, in particular counting pulses in telephone systems
AT247425B (en) Arrangement for the central detection of on several signal lines with or without intermediate connecting devices in random sequence incoming signal pulses, z. B. of charge pulses in telephone systems
DE972430C (en) Circuit arrangement for the approximate recording of charges in telecommunications, in particular telephone extension systems
DE905625C (en) Circuit arrangement for counting occupied cases
AT247424B (en) Arrangement for the detection of signal pulses occurring on telecommunication lines with intermediate connecting devices in random sequence, e.g. B. of counting pulses in telephone systems
AT243331B (en) Arrangement for the central acquisition of signal pulses occurring on signal lines in random sequence, in particular of counting pulses in telephone systems
DE1122108B (en) Circuit arrangement for evaluating counting pulses, in particular for automatic charge recording in telephone systems
DE1171027B (en) Circuit arrangement for the acquisition and recording of charge impulses and for the storage of types of authorization for telephone subscriber connections in telephone switching systems
DE1133752B (en) Method and circuit arrangement for storing and scanning information in ferrite core memories
DE1056180B (en) Circuit arrangement for controlling tiltable bistable multivibrators using contacts
DE1173534B (en) Method for line-by-line interrogation of information that is formed by current pulses, in particular counter pulses in telecommunications systems
DE1938573A1 (en) Circuit arrangement for distributing query processes to input lines of a selection circuit