KR100763702B1 - Method for forming sti to prevent poly stringer in semiconductor device - Google Patents

Method for forming sti to prevent poly stringer in semiconductor device Download PDF

Info

Publication number
KR100763702B1
KR100763702B1 KR1020060083283A KR20060083283A KR100763702B1 KR 100763702 B1 KR100763702 B1 KR 100763702B1 KR 1020060083283 A KR1020060083283 A KR 1020060083283A KR 20060083283 A KR20060083283 A KR 20060083283A KR 100763702 B1 KR100763702 B1 KR 100763702B1
Authority
KR
South Korea
Prior art keywords
sti
trench
field oxide
forming
semiconductor device
Prior art date
Application number
KR1020060083283A
Other languages
Korean (ko)
Inventor
김정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083283A priority Critical patent/KR100763702B1/en
Application granted granted Critical
Publication of KR100763702B1 publication Critical patent/KR100763702B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

A method for forming a STI(Shallow Trench Isolation) in a semiconductor device is provided to prevent the generation of a polysilicon stringer and to improve the reliability of the device by decreasing a stepped portion between an active region and an isolation region using an additional wet etching process on the isolation region after CMP on the isolation region. A pad oxide layer(502) and a silicon nitride layer are deposited on a silicon substrate. A trench is formed on the resultant structure by etching selectively the substrate using an STI mask pattern as an etch mask. The width of the trench is increased by performing a full-back process on the silicon nitride layer. An STI oxide layer(506) is formed in the trench. A CMP process and a wet etching process are sequentially performed on the STI oxide layer.

Description

폴리 스트링거를 방지하는 반도체 소자의 ＳＴＩ형성 방법{METHOD FOR FORMING STI TO PREVENT POLY STRINGER IN SEMICONDUCTOR DEVICE}Method for forming STI of semiconductor device preventing poly stringer {METHOD FOR FORMING STI TO PREVENT POLY STRINGER IN SEMICONDUCTOR DEVICE}

도 1a 내지 도 1b는 종래 STI 형성 시 분리 나이트라이드 풀백공정 수순도,Figures 1a to 1b is the purity of the separation nitride pullback process when forming the conventional STI,

도 2a 내지 도 2c는 종래 폴리 실리콘 스트링거가 잔존되는 STI 형성 공정 수순도,2A to 2C are STI forming process steps in which a conventional polysilicon stringer remains;

도 3은 종래 STI 형성 시 폴리 실리콘 스트링거가 잔존된 게이트 형성 평면도,3 is a plan view of forming a gate in which a polysilicon stringer remains when a conventional STI is formed;

도 4는 종래 분리 나이트라이드막 풀백 공정에 따라 폴리 실리콘 스트링거가 발생한 프로파일 단면도,4 is a cross-sectional view of a profile in which a polysilicon stringer is generated according to a conventional separation nitride film pullback process;

도 5a 내지 도 5c는 본 발명의 실시 예에 따른 폴리 실리콘 스트링거 발생이 방지되는 STI 형성 공정 수순도,5A to 5C are STI forming process steps of preventing poly silicon stringer generation according to an embodiment of the present invention;

도 6은 본 발명의 실시 예에 따른 STI 형성 시 폴리 실리콘 스트링거 발생이 방지된 프로파일 단면도,FIG. 6 is a cross-sectional view of a profile in which polysilicon stringers are prevented when STI is formed according to an embodiment of the present invention;

<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>

500 : 실리콘 502 : 패드 산화막500: silicon 502: pad oxide film

504 : 나이트라이드막 506 : STI 필드 산화막504: nitride film 506: STI field oxide film

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 트렌치 소자 분리막(shallow trench isolation : STI) 형성 시 폴리 스트링거(Poly stringer) 발생을 방지시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of preventing poly stringer generation when forming a trench trench isolation (STI) of a semiconductor device.

근래 들어 반도체 장치의 집적화가 거듭 진행됨에 따라 반도체 장치의 소자분리특성을 향상시키기 위하여, 소자 분리 구조로서 얕은 트렌치 분리(Shallow Trench Isolation: STI) 구조가 이용되어 왔다. 상기 STI 구조는 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 상기 트렌치에 화학기상증착법(Chemical Vapor Deposition: CVD)으로 산화막을 증착한 후, 화학적 기계적 연마(Chemical Mechanical Polishing: CMP) 공정으로 불필요한 산화막을 식각하여 소자 분리막을 형성하는 기술로, 종래 반도체 기판 상에 두꺼운 산화막을 선택적으로 성장시켜 소자 분리막을 형성하는 로커스(Local Oxidation of Silicon: LOCOS)구조에 비해 소자분리특성이 우수하고 그 전유면적도 작아 현재 고집적도 반도체 장치에 대부분 사용되고 있다.In recent years, as the integration of semiconductor devices continues to progress, shallow trench isolation (STI) structures have been used as device isolation structures to improve device isolation characteristics of semiconductor devices. The STI structure forms a trench having a predetermined depth in a semiconductor substrate, deposits an oxide film on the trench by chemical vapor deposition (CVD), and then forms an unnecessary oxide film by chemical mechanical polishing (CMP). A technique for forming an isolation layer by etching, which has better device isolation characteristics and a smaller overall oil area than a local oxide of silicon (LOCOS) structure in which a thick oxide layer is selectively grown on a semiconductor substrate to form an isolation layer. Currently, it is mostly used for high density semiconductor devices.

한편, STI 구조는 STI구조의 사이즈가 점점 작아짐에 따라, CVD 방법을 이용하여 보이드 없이 STI에 산화막 갭필을 수행하기 위해 도 1a 내지 도 1b에서 보여지는 바와 같이, 분리 나이트라이드(Isolation nitride)(100)를 습식식각하여 STI 구조의 기울기(slope)를 보다 완만하도록 함으로써 STI 갭필(gap fill)시 보이드(void) 발생을 방지시키는 분리 나이트 라이드막 풀백(Isolation Nitride Pull Back)공정(200)을 수행하고 있다.On the other hand, as the size of the STI structure becomes smaller, the isolation nitride (100) as shown in FIGS. 1A to 1B to perform oxide gap fill on the STI without voids using the CVD method is used. Wet etching to make the slope of the STI structure more gentle to perform the isolation Nitride Pull Back process 200 to prevent the generation of voids during the STI gap fill (200) have.

그러나, 위와 같은 STI 갭필 시의 분리 나이트 라이드막 풀백 공정은 STI 갭필에는 유리한 점이 있으나, 도 2a 내지 도 2b에서 보여지는 바와 같이 후속 게이트 형성 공정을 위한 게이트 폴리(gate poly) 실리콘(212) 증착 시 STI에 갭필된 필드 산화막(field oxide)(210) 아래에 증착된 게이트 폴리 실리콘이 식각 공정 후에도 도 2c에서 보여지는 바와 같이 STI 필드 산화막(210)아래에 폴리 스트링거(poly stringer)(214)으로 잔존하게 되어 도 3에서와 같이 게이트 형성 후 활성 영역(active)(300)에 영향을 미치게 되는 문제점이 있었다.However, the isolation nitride film pullback process at the time of the STI gap fill is advantageous to the STI gap fill, but as shown in FIGS. Gate polysilicon deposited under the field oxide 210 gap-filled in the STI remains as a poly stringer 214 under the STI field oxide 210 as shown in FIG. 2C even after the etching process. As shown in FIG. 3, there is a problem that the active region 300 is affected after the gate formation.

도 4는 STI 갭필 시 분리 나이트라이드막 풀백 공정에 따라 후속 게이트 형성 공정에서 폴리 실리콘 스트링거가 발생한 프로파(profile)일 단면도를 예시한 것으로, 위 도 4에서 보여지는 바와 같이 분리 나이트라이드막 풀백 공정에 따라 STI 갭필된 필드 산화막 아래에 폴리 실리콘 스트링거가 잔존되어 게이트 형성 후, 활성 영역에 영향을 미치게 되는 것을 알 수 있다. FIG. 4 illustrates a cross-sectional view of a profile in which a polysilicon stringer is generated in a subsequent gate forming process according to a separation nitride film pullback process during an STI gap fill, and the separation nitride film pullback process as shown in FIG. 4 above. As a result, it can be seen that the polysilicon stringer remains under the STI gap-filled field oxide film and thus affects the active region after the gate formation.

따라서, 본 발명의 목적은 반도체 소자의 트렌치 소자 분리막(shallow trench isolation : STI) 형성 시 폴리 스트링거(Poly stringer) 발생을 방지시키는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for preventing poly stringer generation when forming trench trench isolation (STI) of a semiconductor device.

상술한 목적을 달성하기 위한 본 발명은 폴리 실리콘 스트링거를 방지하는 반도체 소자의 STI 형성방법으로서, (a)실리콘 기판 상부 전체에 패드 산화막과 실리콘 나이트라이드막을 증착시키는 단계와, (b)STI 마스크 패턴을 이용하여 STI가 형성될 위치에 실리콘 기판을 일정 깊이 만큼 식각하여 STI를 위한 트렌치를 형성시키는 단계와, (c)상기 나이트라이드막에 대한 풀백 공정을 수행하여 STI 필드 산화막이 갭필될 트렌치의 폭을 넓히는 단계와, (d)상기 트렌치에 필드 산화막을 갭필한 후, CMP 공정을 통해 STI 필드 산화막을 형성시키는 단계와, (e)상기 STI 필드 산화막의 상부를 습식식각을 통해 활성영역과의 단차를 줄일 수 있도록 일정 두께만큼 식각한 후, 상기 나이트라이드막을 제거하여 STI 구조를 형성시키는 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a method of forming a STI of a semiconductor device to prevent a polysilicon stringer, (a) depositing a pad oxide film and a silicon nitride film on the entire silicon substrate, (b) STI mask pattern Forming a trench for the STI by etching the silicon substrate to a predetermined depth at a location where the STI is to be formed, and (c) performing a pullback process on the nitride film to form a width of the trench where the STI field oxide film is to be gap-filled. (D) gap-filling the field oxide film in the trench, forming an STI field oxide film through a CMP process, and (e) stepping the upper portion of the STI field oxide film with an active region through wet etching. After etching to a predetermined thickness to reduce the, characterized in that it comprises the step of forming the STI structure by removing the nitride film.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.

도 5a 내지 도 5d는 본 발명의 실시 예에 따른 폴리 스트링거(poly stringer) 발생을 방지시키는 STI 형성 공정 수순도를 도시한 것이다. 이하 상기 도 5a 내지 도 5d를 참조하여 본 발명의 실시 예를 상세히 설명한다. 5A to 5D illustrate an STI forming process procedure for preventing generation of poly stringers according to an embodiment of the present invention. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 5A to 5D.

먼저 도 5a에서와 같이 실리콘 기판(500)의 상부 전체에 패드 산화막(pad oxide)(502)과 실리콘 나이트라이드막(nitride)(504)을 순차적으로 적층 증착시키고, 마스킹 작업과 식각에 의하여(도시하지 않음) 실리콘기판 일정 영역에 트렌치를 형성시킨다. 이어 나이트라이드막(504)의 습식식각을 통해 나이트라이드막에 대한 풀백(pull back) 공정을 수행하여 STI 구조의 기울기를 완만하게 형성시킨 후, 필드 산화막(field oxide)(506)으로 STI 구조를 갭필한 후, CMP 공정을 수행하여 STI 구조를 완성시킨다.First, as shown in FIG. 5A, a pad oxide layer 502 and a silicon nitride layer 504 are sequentially deposited and deposited on the entire upper portion of the silicon substrate 500, and then masked and etched (as shown in FIG. 5A). Trenches are formed in a predetermined region of the silicon substrate. Subsequently, the slope of the STI structure is gently formed by performing a pull back process on the nitride layer through wet etching of the nitride layer 504, and then the STI structure is formed by using a field oxide 506. After gap filling, a CMP process is performed to complete the STI structure.

이어, 도 5b에서와 같이, STI 구조의 갭필드 산화막(506)에 대한 CMP 공정 후 추가로 필드 산화막(506)을 습식식각(field oxide wet etch)(508)하여 활성 영역(active)과 STI 필드 산화막(506)의 단차를 낮추도록 한다. 이때, 위 STI 필드 산화막에 대한 CMP 공정 시에 선택비 조정 및 over CMP공정을 진행하여 필드 산화막의 두께를 낮출 수도 있으나, 웨이퍼 내의 균일성(uniformity) 및 공정 베리에이션(variation)이 있을 수 있고, 특히 over CMP 공정을 진행하여 필드 산화막의 두께를 낮추는 경우 패턴 밀도(pattern density)에 따라서 밀도가 낮은 활성 영역은 스크래치(scratch)가 발생할 수 있게 된다. 따라서 활성영역상에 스크래치 및 손상(damage)을 방지시키고 균일하게 필드 산화막을 낮추기 위해서는 습식식각 공정을 적용하는 것이 바람직하다. Subsequently, as shown in FIG. 5B, after the CMP process on the gap field oxide layer 506 of the STI structure, the field oxide layer 506 is further wet-etched to form a field oxide wet etch 508. The level difference of the oxide film 506 is lowered. In this case, the thickness of the field oxide layer may be reduced by adjusting the selectivity ratio and over CMP during the CMP process for the above STI field oxide layer, but there may be uniformity and process variation in the wafer. When the thickness of the field oxide film is reduced by performing the over CMP process, scratches may occur in the active region having a low density according to the pattern density. Therefore, it is preferable to apply a wet etching process to prevent scratches and damage on the active region and to uniformly lower the field oxide layer.

이에 따라, 도 5c에서와 같이, 습식식각 방법으로 실리콘 나이트 라이드막(504)을 제거하는 경우 STI 필드 산화막(506)의 상부(510)가 반도체 소자의 활성영역을 침해하지 않도록 수직 직선으로 형성됨으로써, 후속 게이트 형성 공정에서 폴리 실리콘 스트링거의 발생을 방지시킬 수 있게 된다.Accordingly, as shown in FIG. 5C, when the silicon nitride film 504 is removed by a wet etching method, the upper portion 510 of the STI field oxide film 506 is formed in a vertical straight line so as not to infringe the active region of the semiconductor device. It is possible to prevent the generation of the polysilicon stringer in the subsequent gate forming process.

도 6은 본 발명의 실시 예에 따른 게이트 형성된 반도체 소자의 평면도를 도시한 것이다. 위 도 6에서 보여지는 바와 같이, 본 발명에서는 STI 구조에 갭필된 필드 산화막을 CMP 공정 후, 일정 두께 만큼 습식식각하여 활성 영역(602)과 STI 필드 산화막의 단차를 낮추도록 함으로써, 후속 게이트 형성을 위한 게이트 폴리 실리콘(600) 증착 시 STI 필드 산화막 아래에 폴리 실리콘 스트링거의 발생을 방지시키는 것을 알 수 있으며, 이에 따라 반도체 소자의 신뢰성을 확보할 수 있게 된다.6 is a plan view of a gated semiconductor device according to an embodiment of the present invention. As shown in FIG. 6, in the present invention, the field oxide film gap-filled in the STI structure is wet-etched by a predetermined thickness after the CMP process to lower the step difference between the active region 602 and the STI field oxide film, thereby forming subsequent gate formation. It can be seen that the deposition of the gate polysilicon 600 prevents the generation of the polysilicon stringer under the STI field oxide layer, thereby ensuring the reliability of the semiconductor device.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be determined by the claims rather than by the described embodiments.

이상에서 설명한 바와 같이, 본 발명은 반도체 소자의 STI 형성에 있어서, STI 필드 산화막내 보이드 발생을 방지시키기 위한 분리 나이트라이드막 풀백 공정 진행 시, STI 필드 산화막에 대한 CMP 이후에 추가로 필드 산화막을 습식식각하여 활성영역과 필드 산화막의 단차를 낮추도록 함으로써, 후속 게이트 형성 공정에서 폴리 실리콘 스트링거의 발생을 방지하여 소자의 신뢰성을 향상시키는 이점이 있다.As described above, in the formation of the STI of the semiconductor device, the present invention further wets the field oxide film after the CMP of the STI field oxide film during the separation nitride film pullback process for preventing voids in the STI field oxide film. By etching to lower the step difference between the active region and the field oxide layer, there is an advantage of preventing the occurrence of the polysilicon stringer in the subsequent gate forming process to improve the reliability of the device.

Claims (1)

폴리 실리콘 스트링거를 방지하는 반도체 소자의 STI 형성방법으로서,A method of forming an STI of a semiconductor device for preventing a polysilicon stringer, (a)실리콘 기판 상부 전체에 패드 산화막과 실리콘 나이트라이드막을 증착시키는 단계와;(a) depositing a pad oxide film and a silicon nitride film over the entire silicon substrate; (b)STI 마스크 패턴을 이용하여 STI가 형성될 위치에 실리콘 기판을 일정 깊이 만큼 식각하여 STI를 위한 트렌치를 형성시키는 단계와;(b) forming a trench for the STI by etching the silicon substrate to a predetermined depth at the position where the STI is to be formed using the STI mask pattern; (c)상기 나이트라이드막에 대한 풀백 공정을 수행하여 STI 필드 산화막이 갭필될 트렌치의 폭을 넓히는 단계와,(c) performing a pullback process on the nitride film to widen the trench in which the STI field oxide film is to be gapfilled; (d)상기 트렌치에 필드 산화막을 갭필한 후, CMP 공정을 통해 STI 필드 산화막을 형성시키는 단계와,(d) forming a STI field oxide film through the CMP process after gap fill the field oxide film in the trench; (e)상기 STI 필드 산화막의 상부를 습식식각을 통해 활성영역과의 단차를 줄일 수 있도록 일정 두께만큼 식각한 후, 상기 나이트라이드막을 제거하여 STI 구조를 형성시키는 단계(e) etching the upper portion of the STI field oxide layer by a predetermined thickness so as to reduce the step difference with the active region through wet etching, and then removing the nitride layer to form an STI structure 를 포함하는 폴리 실리콘 스트링거를 방지하는 반도체 소자의 STI 형성방법.STI forming method of a semiconductor device for preventing a polysilicon stringer comprising a.
KR1020060083283A 2006-08-31 2006-08-31 Method for forming sti to prevent poly stringer in semiconductor device KR100763702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083283A KR100763702B1 (en) 2006-08-31 2006-08-31 Method for forming sti to prevent poly stringer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083283A KR100763702B1 (en) 2006-08-31 2006-08-31 Method for forming sti to prevent poly stringer in semiconductor device

Publications (1)

Publication Number Publication Date
KR100763702B1 true KR100763702B1 (en) 2007-10-04

Family

ID=39419189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083283A KR100763702B1 (en) 2006-08-31 2006-08-31 Method for forming sti to prevent poly stringer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100763702B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319794B1 (en) * 1998-10-14 2001-11-20 International Business Machines Corporation Structure and method for producing low leakage isolation devices
US20040241981A1 (en) * 2003-06-02 2004-12-02 International Business Machines Corporation STRUCTURE AND METHOD TO FABRICATE ULTRA-THIN Si CHANNEL DEVICES
US20050085042A1 (en) * 2003-06-23 2005-04-21 Jong-Sik Chun Dual gate oxide structure in semiconductor device and method thereof
US7042062B2 (en) * 2003-12-31 2006-05-09 Dongbuanam Semiconductor Inc. Device isolation structures of semiconductor devices and manufacturing methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319794B1 (en) * 1998-10-14 2001-11-20 International Business Machines Corporation Structure and method for producing low leakage isolation devices
US20040241981A1 (en) * 2003-06-02 2004-12-02 International Business Machines Corporation STRUCTURE AND METHOD TO FABRICATE ULTRA-THIN Si CHANNEL DEVICES
US20050085042A1 (en) * 2003-06-23 2005-04-21 Jong-Sik Chun Dual gate oxide structure in semiconductor device and method thereof
US7042062B2 (en) * 2003-12-31 2006-05-09 Dongbuanam Semiconductor Inc. Device isolation structures of semiconductor devices and manufacturing methods thereof

Similar Documents

Publication Publication Date Title
US20070020875A1 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
US6331472B1 (en) Method for forming shallow trench isolation
KR100567022B1 (en) Method for forming isolation layer of semiconductor device using trench technology
KR20010008579A (en) Method for forming sti-type field oxide layer of a semiconductor device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100763702B1 (en) Method for forming sti to prevent poly stringer in semiconductor device
KR100475025B1 (en) Forming method for field oxide of semiconductor device
KR101077014B1 (en) Method for forming the isolation layer of semiconductor device
US20050020075A1 (en) Method for forming isolation film for semiconductor devices
JP2762973B2 (en) Method for manufacturing semiconductor device
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR100500942B1 (en) Fabricating method for trench isoaltion layer using bottom anti reflection coating
KR100954418B1 (en) Method for forming isolation layer of semiconductor device
KR100840469B1 (en) Mask pattern producing method to prevent divot in sti
KR100567872B1 (en) Method for forming isolation layer in a semiconductor manufacturing device
KR100703841B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100829375B1 (en) Formation method of trench in semiconductor device
KR100478488B1 (en) Semiconductor device and fabrication method thereof
KR20060075402A (en) Method of forming a isolation layer in semiconductor device
KR100571422B1 (en) A semiconductor device with shallow trench isolation, and a manufacturing method thereof
KR20010001202A (en) Shallow trench manufacturing method for isolating semiconductor devices
KR100681212B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100541707B1 (en) Method for forming isolation layer of semiconductor device
KR20050069427A (en) Method for fabricating shallow trench isolation
KR20070060341A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee