WO2021125262A1 - 自動制御基板 - Google Patents

Abstract

本発明の目的は、高いスケーラビリティと高い汎用性を有する自動制御基板を提供することである。外部制御ＦＰＧＡデバイスは、指令データを受信する指令受信端子と、動作制御信号を出力する制御出力端子と、複数のＦＰＧＡ接続端子らとを備え、データ処理ＦＰＧＡデバイスは、外部指令データ受信部から制御信号出力部までの制御指令を伝達し、外部指令データ受信部、指令データ線、外部制御ＦＰＧＡデバイス、動作制御信号線、及び、制御信号出力部を有する指令伝達経路から独立したデータ処理線を介して複数のＦＰＧＡ接続端子のいずれかと１対１で接続され、外部制御ＦＰＧＡデバイスからデータ処理線を介して処理対象のデータを入力するとともに、処理結果のデータを外部制御ＦＰＧＡデバイスに出力する。

Description

自動制御基板

　本発明は、自動動作機器に用いられる自動制御基板に関する。

　例えば、特許文献１には、自動運転車両の制御装置が示されている。特許文献１における自動運転車両は、電気自動車あるいはハイブリッド車両である。
　特許文献１における制御装置としてのコントローラは、マイクロコンピュータを主体にして構成される。コントローラは、入力されたデータ、予め記憶しているデータ、ならびにプログラムを使用して演算を行い、その演算結果を制御指令信号として出力するように構成されている。車両は、人が運転操作することなく、各モータや制動装置あるいは操舵装置を自動的に制御することにより走行する、いわゆる自動運転走行をすることができる。そのような自動運転走行をする際における各モータ、操舵装置、制動装置なども上記コントローラにより制御される。

特開２０１９－１８７１３０号公報

　特許文献１に示すような自動車に限られない自動動作機器の制御用途に用いられる自動制御基板は、高いスケーラビリティと高い汎用性を有することが望まれている。

　本発明の目的は、高いスケーラビリティと高い汎用性を有する、自動動作機器に用いられる自動制御基板を提供することである。

　本発明者は、自動制御基板のハードウェア構成について検討した。
　例えば特許文献１に示すような制御装置には、自動車を自動運転走行させるためのプログラムを実行できるようなハード構成が求められる。従って、特許文献１のハード構成は、自動車の制御に適している。
　しかし、自動動作機器における処理の種類や規模のバリエーションは、一般的に、自動車の場合よりも多い。そのため、制御対象を自動車から自動動作機器に拡大する場合、制御対象に応じて処理の種類や規模を変更できることが望ましい。自動動作機器は、例えば低速走行車両又は搬送ロボットを含む。また、制御対象の種類が異なると、動作機構の種類、要求される応答の速度、認知すべき外部環境が異なる。これらの制御に対し、特許文献１に示す制御装置のハード構成は、複雑及び冗長になる場合がある。

　本発明者は、シンプルな構成の自動動作機器にも対応でき、複雑な構成の自動動作機器にも対応できるような自動制御基板の構成について検討した。
　シンプルな構成として、例えば１台の測距センサといった外部環境センシングユニットのデータに基づいて動作するロボットアームのような装置が考えられる。複雑な構成として、例えば多数のカメラといった多数の外部環境センシングユニットに基づいて動作する自動車のような装置が考えられる。
　これらの自動動作機器に対応する自動制御基板には、制御処理の規模についてのスケーラビリティと、入力データの量又は種類の違いに対応する汎用性の高いハード構成が求められる。

　例えば、画像認識のような膨大な情報の高速な処理に対応しつつ、装置外部からの指令に対応して対象の動作を制御するため、再構成可能な論理回路を有するＦＰＧＡデバイスを搭載することが考えられる。例えば、日本公報特開２０１９－０４１３２４には、ＦＰＧＡデバイスを用いたシステムが示されている。

　自動動作機器に求められる機能の高度化に伴い、指令の量が増大したり、指令の内容が抽象化・高度化したりすると、１つのＦＰＧＡデバイスで処理できない場合がある。対応として、複数のＦＰＧＡデバイスを導入することが考えられる。

　図５は、１つのＦＰＧＡデバイスで処理できない処理の対応として、複数のＦＰＧＡデバイスを導入する従来の手法を示すブロック図である。
　図５のパート（ａ）は、１つのＦＰＧＡデバイスＦ１を有する自動動作機器Ｅを示す。ＦＰＧＡデバイスＦ１は、装置外部からの指令データを受信する。ＦＰＧＡデバイスＦ１は、処理Ｐ１を実施する。また、ＦＰＧＡデバイスＦ１は、制御対象Ｊを制御する信号を出力する。また、図示しないが、ＦＰＧＡデバイスＦ１は、制御対象から制御対象Ｊの状態を表す信号を受信する場合もある。
　例えば機器の高度化に伴い、装置外部からの指令が、制御対象Ｊの一つの動作の開始と停止に対応するといった具体的な指令から、複数の動作からなる一連の動作の開始と停止に対応するといった抽象度の高い指令に変更されることが考えられる。このように装置外部からの指令の抽象度が上昇することに対応して、ＦＰＧＡデバイスＦ１のデータ処理量が増大することが考えられる。データ処理量の増大に対応して、ＦＰＧＡデバイスの数を増大することが考えられる。この時、例えば図５のパート（ｂ）に示すように、データ処理を指令の伝達に沿って上流の処理Ｐ２Ａと下流の処理Ｐ２Ｂに分け、上流の処理Ｐ２Ａを上流ＦＰＧＡデバイスＦ２Ａが担い、下流の処理Ｐ２ＢをＦＰＧＡデバイスＦ２Ｂが担う構成とすることが考えられる。例えば、日本の公報特開２００１－３２２０７８には、上流と下流で処理が分かれた構成が示されている。

　しかし、例えば機器の更なる高度化に伴い、装置外部からの指令が更に高い抽象度を有することが考えられる。
　このような場合に、ＦＰＧＡデバイスを更に増加することが考えられる。例えば、図５のパート（ｃ）に示すように、上流のＦＰＧＡデバイスＦ３Ａ、中流のＦＰＧＡデバイスＦ３Ｂ、及び下流のＦＰＧＡデバイスＦ３Ｃが、３つの処理Ｐ３Ａ，Ｐ３Ｂ，Ｐ３Ｃをそれぞれ担うことが考えられる。
　しかし、このような手法では、装置外部からの指令の抽象度が上がるごとに、上流から下流まで処理の区分けを設計し、必要な数のＦＰＧＡデバイスが搭載される基板の回路設計、及び配置配線をすべてやり直すことになる。

　本発明者は、自動動作機器に用いられる自動制御基板について、次のような構成を検討した。
　自動制御基板は、動作制御信号生成回路を備える。動作制御信号生成回路は、外部制御ＦＰＧＡデバイスと、１又は複数のデータ処理ＦＰＧＡデバイスらと、を備える。
　外部制御ＦＰＧＡデバイスは、指令受信端子と制御出力端子とを備える。指令受信端子は、外部指令データ受信部と前記指令データ線を介して接続される。指令受信端子は、自動動作機器の外部に設けられた前記指令装置からの前記指令データを受信する。
　制御出力端子は、動作制御信号生成回路と接続され前記搭載制御対象を制御するための前記動作制御信号を出力する。
　外部指令データ受信部、前記指令データ線、外部制御ＦＰＧＡデバイス、動作制御信号線、及び、前記制御信号出力部は、外部指令データ受信部から制御信号出力部までの制御指令を伝達する指令伝達経路を構成する。
　データ処理ＦＰＧＡデバイスは、指令伝達経路から独立したデータ処理線を介して複数のＦＰＧＡ接続端子のいずれかと１対１で接続され、外部制御ＦＰＧＡデバイスからデータ処理線を介して処理対象のデータを入力するとともに、処理結果のデータを外部制御ＦＰＧＡデバイスに出力する。

　上述したように自動動作機器の高度化に伴い、指令装置から受信する指令データにおける指令内容の抽象度が高くなる場合がある。例えば、目的地を含む指令データを受信すると、カメラデータに基づく画像認識結果に応じて走行経路を調整しながら目的地まで移動する、といった高度な処理を実施することによって指令を完遂できる場合がある。このような場合に、１又は複数のデータ処理ＦＰＧＡデバイスらが外部環境データ取得部に接続されず、外部制御ＦＰＧＡデバイスが外部指令データ受信部及び制御信号出力部に接続されていると、外部指令データ受信部及び制御信号出力部との接続を変更することなく、複数のＦＰＧＡ接続端子らに接続されるデータ処理ＦＰＧＡデバイスの数を増減することで処理の増大に対応することが可能である。更に、外部制御ＦＰＧＡデバイスに設けられたプロセッサは、ソフトウェアを実行する。このため、外部制御ＦＰＧＡデバイスが、外部環境センシングユニットから出力される外部環境データのデータ量の増減に応じて、データ処理ＦＰＧＡデバイスらへの配分について柔軟な対応を行なわせることができる。従って、自動動作機器の様々な用途に対するスケーラビリティが高い。

　また、自動動作機器の高度化に伴い、自動動作機器の種類によっては、向上した性能を有する外部環境センシングユニットが搭載され、外部環境センシングユニットから出力される外部環境データのデータ量がそれまでのユニットと異なる場合がある。このような場合に、１又は複数のデータ処理ＦＰＧＡデバイスらが外部環境データ取得部に接続されず、外部制御ＦＰＧＡデバイスが外部環境データ取得部に接続されているので、外部環境データ取得部との接続を変更することなく、複数のＦＰＧＡ接続端子らに接続されるデータ処理ＦＰＧＡデバイスの数を増減することで対応が可能である。外部制御ＦＰＧＡデバイス及びデータ処理ＦＰＧＡデバイスの論理回路はプログラマブルなので、自動制御基板の用途が変わった場合に、両方のＦＰＧＡデバイスで構築される論理回路の変更を容易に行なうことができる。また、例えば外部環境データ以外のデータの入力の追加に対し、ソフトウェアを実行する外部制御ＦＰＧＡデバイスによって、データ処理ＦＰＧＡデバイスらへの処理およびデータの配分が柔軟に対応できる。
　従って、上記構成によれば、搭載制御対象となる自動動作機器の種類に対する汎用性が高い。

　以上の知見に基づいて完成した本発明の各観点による自動制御基板は、次の構成を備える。

　（１）　自動動作機器に搭載されるか又は前記自動動作機器の外部に設けられた指令装置から送信された指令データに基づいて一連の動作を自動で実施する前記自動動作機器に用いられる自動制御基板であって、
　前記自動制御基板は、
　少なくとも一連の動作の開始を指令する指令装置から送信された指令データを取得する外部指令データ受信部と、
　前記自動動作機器の外部環境情報を取得する外部環境センシングユニットと通信可能に接続され、前記外部環境センシングユニットから出力される外部環境データを取得する外部環境データ取得部と、
　前記自動動作機器に搭載され且つ前記指令装置と異なる搭載制御対象と通信可能に接続され、前記搭載制御対象を制御するための動作制御信号を前記自動制御基板の外部に設けられた前記搭載制御対象へ向け出力する制御信号出力部と、
　前記指令データに基づいて前記動作制御信号を生成する動作制御信号生成回路と、
　を備え、
　前記動作制御信号生成回路は、プログラマブルな第１論理回路とプロセッサを有する外部制御ＦＰＧＡデバイスと、各々がプログラマブルな第２論理回路を有する１又は複数のデータ処理ＦＰＧＡデバイスらと、を備え、
　前記動作制御信号生成回路は、
前記外部指令データ受信部から前記外部制御ＦＰＧＡデバイスに前記指令データを伝送する指令データ線と、
　前記外部制御ＦＰＧＡデバイスから前記制御信号出力部に前記動作制御信号を伝送する動作制御信号線と、を備え、次を特徴とする：
　前記外部制御ＦＰＧＡデバイスは、
　前記外部指令データ受信部と前記指令データ線を介して接続され自動動作機器の外部に設けられた前記指令装置からの前記指令データを受信する指令受信端子と、
　前記制御信号出力部と接続され前記搭載制御対象を制御するための前記動作制御信号を出力する制御出力端子と、
　前記１又は複数のデータ処理ＦＰＧＡデバイスらと通信可能に接続するための複数のＦＰＧＡ接続端子らとを備え、
　前記自動制御基板は、指令伝達経路を有し、前記指令伝達経路は、制御指令を前記外部指令データ受信部と前記制御信号出力部との間で伝達するように構成され、前記外部指令データ受信部、前記指令データ線、前記外部制御ＦＰＧＡデバイス、前記動作制御信号線、及び、前記制御信号出力部を有し、前記制御指令は、前記指令データ及び前記動作制御信号のいずれかであり、
　前記データ処理ＦＰＧＡデバイスは、前記指令伝達経路から独立したデータ処理線を介して複数のＦＰＧＡ接続端子のいずれかと１対１で接続され、前記外部制御ＦＰＧＡデバイスから前記データ処理線を介して処理対象のデータを入力するとともに、処理結果のデータを前記外部制御ＦＰＧＡデバイスに出力する。

　上記構成における外部制御ＦＰＧＡデバイスは、指令受信端子と制御出力端子とを備える。指令受信端子は、外部指令データ受信部と前記指令データ線を介して接続される。指令受信端子は、自動動作機器の外部に設けられた前記指令装置からの前記指令データを受信する。
　制御出力端子は、動作制御信号生成回路と接続され搭載制御対象を制御するための動作制御信号を出力する。
　自動制御基板は、指令伝達経路を有する。指令伝達経路は、制御指令を外部指令データ受信部と制御信号出力部との間で伝達するように構成される。制御指令は、指令データ及び動作制御信号のいずれかである。
　データ処理ＦＰＧＡデバイスは、指令伝達経路から独立したデータ処理線を介して複数のＦＰＧＡ接続端子のいずれかと１対１で接続される。データ処理ＦＰＧＡデバイスは、外部制御ＦＰＧＡデバイスからデータ処理線を介して処理対象のデータを入力するとともに、処理結果のデータを外部制御ＦＰＧＡデバイスに出力する。

　自動動作機器の高度化に伴い、指令装置から受信する指令データの抽象度が高くなる場合がある。例えば目的地を含む指令データを受信すると、カメラデータに基づく画像認識結果に応じて走行経路を調整しながら目的地まで移動する、といった高度な処理を実施しながら、移動の指令を実行する場合がある。このような場合に、１又は複数のデータ処理ＦＰＧＡデバイスらが外部指令データ受信部に接続されず、外部制御ＦＰＧＡデバイスが外部指令データ受信部及び制御信号出力部に接続されているので、外部指令データ受信部及び制御信号出力部との接続を変更することなく、複数のＦＰＧＡ接続端子らに接続されるデータ処理ＦＰＧＡデバイスの数を増減することで処理の増大に対応することが可能である。外部制御ＦＰＧＡデバイスに設けられたプロセッサはソフトウェアを実行する。このため、外部制御ＦＰＧＡデバイスが、指令データに関連して外部環境センシングユニットから出力される外部環境データのデータ量の増減に応じて、データ処理ＦＰＧＡデバイスらへの配分について柔軟な対応を行なわせることができる。従って、自動動作機器の様々な用途に対するスケーラビリティが高い。

　また、自動動作機器の高度化に伴い、自動動作機器の種類によっては外部環境センシングユニットの性能が変化し、外部環境センシングユニットから出力される外部環境データのデータ量がそれまでのユニットの場合と異なる場合がある。このような場合に、１又は複数のデータ処理ＦＰＧＡデバイスらが外部環境データ取得部に直接に接続されず、外部制御ＦＰＧＡデバイスが外部環境データ取得部に接続されている。このため、外部環境データ取得部との接続を変更することなく、データを処理するデータ処理ＦＰＧＡデバイスの数を増減することで対応が可能である。外部制御ＦＰＧＡデバイス及びデータ処理ＦＰＧＡデバイスの論理回路はプログラマブルなので、自動制御基板の用途が変わった場合に、両方のＦＰＧＡデバイスで構築される論理回路の変更を容易におこなうことができる。また、例えば外部環境データ以外のデータの入力の追加に対してもソフトウェアを実行する外部制御ＦＰＧＡデバイスによって、データ処理ＦＰＧＡデバイスらへの処理およびデータの配分が柔軟に対応できる。
　従って、上記構成によれば、搭載制御対象となる自動動作機器の種類に対する汎用性が高い。

　（２）　（１）の自動制御基板であって、
　前記外部環境センシングユニットは、前記自動動作機器の外部を撮影し前記外部環境データとして画像データを出力するカメラであり、
　前記外部環境データ取得部は、前記カメラから出力される画像データを取得する。

　カメラが出力する画像データは、一般的に大量のデータを有する。上記構成における自動制御基板は、カメラから出力される外部環境データとしての画像データに基づいて自動動作機器に設けられる搭載制御対象を制御することができる。上記構成における自動制御基板は、高いスケーラビリティを有しているため、画像データのような大きなデータ量を処理できる。

　（３）　（１）又は（２）の自動制御基板であって、
　指令データ線及び動作制御信号線が形成された１枚のプリント配線板をさらに有し、
１枚のプリント配線板の上には、前記外部制御ＦＰＧＡデバイスと、前記１又は複数のデータ処理ＦＰＧＡデバイスと、外部指令データ受信部と制御信号出力部らが搭載されている。

　上記構成によれば、外部制御ＦＰＧＡデバイスと、前記１又は複数のデータ処理ＦＰＧＡデバイスと、外部指令データ受信部と制御信号出力部らが、１枚のプリント配線板に搭載される。このため、例えば、処理内容の変更に応じて自動動作機器におけるプリント配線板の配置スペースを変更する事態を抑制して、より高いスケーラビリティを発揮できる。

　（４）　（３）の自動制御基板であって、
　１枚のプリント配線板には、前記外部制御ＦＰＧＡデバイスから延びる複数のデータ処理線を受入れ、前記１又は複数のデータ処理ＦＰＧＡデバイスがそれぞれ搭載可能な、複数のデータ処理デバイス搭載領域が形成され、
　前記１又は複数のデータ処理ＦＰＧＡは、複数のデータ処理デバイス搭載領域の一部又は全部に搭載されている。

　上記構成によれば、例えば、複数のデータ処理デバイス搭載領域の１つに１のデータ処理ＦＰＧＡが搭載されている場合、空いているデータ処理デバイス搭載領域に追加でデータ処理ＦＰＧＡを搭載することにより、処理可能なデータの増大に対応できる。また、例えば、複数のデータ処理デバイス搭載領域のすべてにデータ処理ＦＰＧＡらが搭載されている場合、搭載されるデータ処理ＦＰＧＡを除去することにより、処理可能なデータの減少に対応できる。このように、複数のデータ処理デバイス搭載領域に搭載されるデータ処理ＦＰＧＡの個数を変化することによって、高いスケーラビリティを発揮できる。

　（５）　（１）から（４）いずれか１の自動制御基板であって、
　前記自動制御基板は、さらに、
　前記データ処理ＦＰＧＡデバイスの前記第２論理回路で構築される回路の少なくとも一部を表す第２コンフィギュレーションデータが記憶され、前記データ処理ＦＰＧＡデバイスと電気的に接続された不揮発性の第２メモリと、
　前記外部制御ＦＰＧＡデバイスの前記第１論理回路で構築される回路を表す第１コンフィギュレーションデータが記憶され、前記外部制御ＦＰＧＡデバイスと電気的に接続された、前記第２メモリのいずれの容量以上の容量を有する不揮発性の第１メモリと、を備える。

　上記構成によれば、外部制御ＦＰＧＡデバイスと接続された第１メモリは、データ処理ＦＰＧＡデバイスと接続された第２メモリよりも大きなコンフィギュレーションデータを記憶することが可能である。この場合、データ処理ＦＰＧＡデバイスでデータを処理する回路のコンフィギュレーションデータを第１メモリに記憶させるとともに、第２メモリには、データ処理ＦＰＧＡデバイスにおいて回路を構築するための最小限のコンフィギュレーションデータを記憶させることができる。例えば、第２メモリには、データ処理ＦＰＧＡデバイスで初期化回路を構築するコンフィギュレーションデータが記憶される。データ処理ＦＰＧＡデバイスで構築される初期化回路は、画像に関するデータの処理を行なう回路のコンフィギュレーションデータを第１メモリから外部制御ＦＰＧＡデバイスを通じて転送する。そして、初期化回路は、転送したコンフィギュレーションデータに基づいて、データ処理ＦＰＧＡデバイスに画像に関するデータの処理を行なう回路を構築する。
　この場合、第２メモリには、初期化回路のコンフィギュレーションデータが記憶されればよい。従って、例えば自動制御基板の用途や規模に応じてデータ処理ＦＰＧＡデバイスの数を増加する場合に、各データ処理ＦＰＧＡデバイスに接続される第２メモリの内容を共通化しやすい。従って、データ処理ＦＰＧＡデバイスの数を容易に増減しやすい。このため、より高いスケーラビリティとより高い汎用性を実現することができる。

　（６）　（１）から（５）いずれか１の自動制御基板であって、
　前記外部制御ＦＰＧＡデバイスが備える前記複数のＦＰＧＡ接続端子のそれぞれは、前記外部環境データの最大データ転送速度よりも高い最大データ転送速度を有する高速転送端子である。

　上記構成によれば、外部制御ＦＰＧＡデバイスは、データ処理ＦＰＧＡデバイスのそれぞれに、外部環境データの最大データ転送速度よりも高い速度でデータを転送することができる。このため、例えば、データ処理ＦＰＧＡデバイスのそれぞれに外部環境データを送信し、データ処理ＦＰＧＡデバイスのそれぞれに動作制御信号を生成するための処理を実施させることが可能である。

　（７）　（１）から（６）いずれか１の自動制御基板であって、
　前記１又は複数のデータ処理ＦＰＧＡデバイスのそれぞれは、プロセッサを有する。

　データ処理ＦＰＧＡデバイスがプロセッサを有することにより、データ処理ＦＰＧＡデバイスにおける処理の柔軟性が増大するため、データ処理ＦＰＧＡデバイスを利用して対応できる処理の種類が拡大する。従って、上記構成によれば、搭載制御対象となる自動動作機器の種類に対する汎用性がより高い。

　（８）　（１）から（７）いずれか１の自動制御基板であって、
　前記ＦＰＧＡ接続端子は、シリアル通信を行なう端子である。

　上記構成によれば、外部制御ＦＰＧＡデバイスとデータ処理ＦＰＧＡデバイスとを接続するために用いられるＦＰＧＡ接続端子の数が、例えばシリアル通信以外の場合と比べ少ない。従って、外部制御ＦＰＧＡデバイスに、より多くのデータ処理ＦＰＧＡデバイスを接続することができる。このため、データ処理ＦＰＧＡデバイスの数をより増減しやすい。従って、より高いスケーラビリティを実現することができる。

　（９）　（１）から（８）いずれか１の自動制御基板であって、
　前記１又は複数のデータ処理ＦＰＧＡデバイスのそれぞれと接続され、データ処理ＦＰＧＡデバイスと通信可能な通信装置が着脱可能なデバッグコネクタを更に備える。

　上記構成によれば、例えば自動制御基板の保守の期間に、データ処理ＦＰＧＡデバイス内で構築された回路及び実行プログラムをデバッグする場合に、デバッグコネクタに通信装置を装着（接続）することができる。

　（１０）　（１）から（９）いずれか１の自動制御基板であって、
　前記外部制御ＦＰＧＡデバイスの出力によって導通動作するリレーを更に備える。

　上記構成によれば、例えば外部制御ＦＰＧＡデバイスは、リレーを介して信号を出力することができる。また、例えば、外部制御ＦＰＧＡデバイスに電力が供給されない場合には、リレーが導通動作しないことによってリレーを介して信号を出力できる。

　ＦＰＧＡは、フィールドプログラマブルゲートアレイである。
　外部制御ＦＰＧＡデバイスは、半導体デバイスである。外部制御ＦＰＧＡデバイスは、半導体チップと、半導体チップのパッケージとからなる。データ処理ＦＰＧＡデバイスは、半導体デバイスである。データ処理ＦＰＧＡデバイスは、半導体チップと、半導体チップのパッケージとからなる。従って、外部制御ＦＰＧＡデバイス及びデータ処理ＦＰＧＡデバイスは、互いに独立した半導体デバイスである。

　搭載制御対象は、独自の制御部を有していてもよい。搭載制御対象は、例えばアクチュエータでもよい。搭載制御対象は、例えばアクチュエータに電力を供給するドライバでもよい。

　「電気的に接続」とは、電気信号が伝達されるように接続されることである。例えば、信号を伝達するための抵抗器及びインダクタといった受動素子、配線、ソケット、を介して接続されることは、電気的に接続されることに該当する。例えば、無線を介して通信可能に接続されることは、通信可能に接続されることではあるが、電気的に接続されることではない。

　「通信可能に接続」とは、例えば、電気的に接続されることだが、特に限定されず、例えば無線によって通信可能とする構成も含まれる。

　外部制御ＦＰＧＡデバイスに備えられたプロセッサは、受信した外部環境データの処理結果の一部をデータ処理ＦＰＧＡデバイスに出力してもよい。また、外部制御ＦＰＧＡデバイスに備えられたプロセッサは、外部環境データの処理結果の全部をデータ処理ＦＰＧＡデバイスに出力してもよい。外部環境データの処理は、例えば、データを外部のメモリに記憶する処理、及び、メモリに記憶されたデータを転送する処理を含む。

　「データ処理線が指令伝達経路から独立」していることは、データ処理線が指令伝達経路に包含されないことを意味する。より具体的には、指令伝達経路の構成要素と直接又は間接に接続されるデータ処理線の箇所が１又はそれ以下の場合、データ処理線は、指令伝達経路から独立している。例えば、データ処理線の一部が指令伝達経路の構成要素である外部制御ＦＰＧＡデバイスに接続されている場合、データ処理線の他の部分が指令伝達経路の構成要素のいずれにも直接又は間接的に接続されないとき、データ処理線は指令伝達経路から独立している。これに対し、線の一部が指令伝達経路の第１の構成要素に接続されており、線のさらに他の一部が、直接又は間接的に指令伝達経路の第２の構成要素に接続されている場合、当該線は、指令伝達経路から独立しておらず、指令伝達経路に包含されている。この場合、第１の構成要素から第２の構成要素へ当該線を経由してデータが伝送され、実質的に指令伝達経路の機能を果たすからである。つまり、指令伝達経路から分岐し、指令伝達経路に戻らない線は、指令伝達経路から独立している。
　ここで、接続とは、電気的に信号伝送可能に接続されることである。例えば、絶縁部材を介して接続される場合、又は、専ら電力伝送のために接続される場合は、この独立の定義にいう接続に該当しない。

　外部環境データ取得部は、例えば外部環境データ取得コネクタである。ただし、外部環境データ取得部はこれに限られず、例えば外部環境データ信号受信回路、又は無線通信回路であってもよい。

　外部指令データ受信部は、例えば外部指令データ受信コネクタである。ただし、外部指令データ受信部はこれに限られず、例えば外部指令データ信号受信回路、又は無線通信回路であってもよい。

　制御信号出力部は、例えば制御信号出力コネクタである。ただし、制御信号出力部はこれに限られず、例えば制御信号送信回路、又は無線通信回路であってもよい。

　プロセッサは、プログラムを逐次実行する。プロセッサは、プログラムを逐次実行するプロセッサコアを複数有していてもよい。つまり、プロセッサでは、複数のプログラムが同時に実行されてもよい。

　外部環境センシングユニットは、自動動作機器の外部環境情報を取得する。外部環境情報は、自動動作機器の外部の環境に関する情報である。ここでいう自動動作機器の外部は、例えば、少なくとも自動動作機器の動作の影響が及び得る範囲を含む。当該範囲は、自動動作機器の動作自体が直接的に及び得る範囲だけに限定されず、自動動作機器の動作によって間接的に影響が及び得る範囲を含む。また、自動動作機器の外部の環境の変化は、外部の環境自体の変化に限定されず、自動動作機器の動作に伴って自動動作機器との相対的な関係において生じる外部の環境の変化が挙げられる。また、外部の環境は、経時的に変化し得る。従って、外部環境センシングユニットは、外部環境情報として、少なくとも自動動作機器の動作の影響が及び得る範囲内における変化に関する情報を継続的に取得する。これにより、外部環境センシングユニットは、当該範囲内における経時的な変化に関する情報を取得し得る。外部環境センシングユニットは、取得された外部環境情報を外部環境データとして出力する。外部環境データは、例えば、外部環境センシングユニットから継続的に出力される。また、外部環境データは、例えば、自動動作機器の動作の影響が及び得る範囲に関するデータである。外部環境センシングユニットは、例えば外部の画像を撮影するカメラである。カメラは、画像を表す画像データを出力する。ただし、外部環境センシングユニットは、特に限定されず、例えば、ＬＩＤＡＲ（Laser　Imaging　Detection　and　Ranging）のセンサでもよい。外部環境センシングユニットは、例えば、単点計測型ではない。外部環境センシングユニットは、例えば、多点計測型又は領域計測型であってもよい。本発明においては、領域計測型の外部環境センシングユニットが好適に用いられ得る。上述したカメラやＬＩＤＡＲは、継続的に動作する領域計測型の外部環境センシングユニットの一例である。このような外部環境センシングユニットは、例えば、一台あたり、多くの外部環境データを出力する。そのため、外部環境センシングユニットの台数が変化すると、自動制御基板が処理するデータ量が大きく変化する。自動制御基板は、このようなデータ量の変化に好適に対応できる、優れたスケーラビリティを発揮できる。

　自動動作機器は、例えば、自動走行車両である。自動動作機器は、特に限定されず、例えば自律動作ロボットでもよい。自動動作機器は、例えば、自動動作機器自体の動作により自動動作機器の外部に物理的な変化を生じさせることができるように構成されている。自動動作機器は、例えば、自動動作機器自体が全体として移動可能に構成されていてもよい。自動動作機器は、例えば、自動動作機器の少なくとも一部が移動可能に構成されていてもよい。自動動作機器は、例えば、その一部が固定されるように構成されていてもよい。また、自動動作機器の一例として、例えば、粉体若しくは流体の放出又は吸入を行う装置が挙げられる。このような装置は、自動動作機器自体は外部に物理的な変化を生じさせないが、放出された粉体若しくは流体、又は流体若しくは粉体の吸入のいずれも、自動動作機器の外部に物理的な変化を生じさせるからである。流体は、液体又は気体である。粉体は、固体であり且つ流体としての性質を有する。自動的に演算処理を行って演算結果をデータ乃至指令として出力するだけの装置は、自動動作機器の外部に物理的な変化を生じさせない。自動動作機器の内部においてのみ物理的な変化を生じさせる装置は、自動動作機器の外部に物理的な変化を生じさせない。

　指令装置は、例えば自動動作機器の外部に設けられた外部指令装置である。但し、指令装置は、特に限定されず、例えば自動動作機器に搭載されてもよい。指令装置は、自動動作機器に搭載される搭載制御対象とは異なる装置である。

　指令は、自動動作機器の逐次動作に対応する指令に限られない。例えば、自動動作機器が、外部環境に基づいて一連の動作を行なう場合に、一連の動作の開始を指令する場合、指令の内容は一連の動作の開始である。一連の動作とは、指令の受信後において同時又は順次実施される複数の動作の組合せである。例えば、走行に関する指令の受信後、更なる指令を受信すること無く、走行の動作と操舵の動作が実施される場合、走行の動作と操舵の動作は一連の動作である。但し、指令は、特に限定されず、例えば自動動作機器の逐次動作に対応する指令でもよい。
　指令データ受信部は、直接外部から指令のデータを受信するのではなく、自動制御基板外に設けられ直接外部から指令のデータを受信する受信機を経由して指令のデータを受けてもよい
　指令伝達経路は、外部指令データ受信部から制御信号出力部までの制御指令を伝達する経路である。伝達される制御指令の内容及び量は、途中の処理に応じて変化してもよい。指令伝達経路に沿って互いに接続される複数のデバイスは、外部指令データ受信部を最上流として、上流のデバイスからのデータの受信を原因として下流のデバイスにデータを出力する関係を有している。データの受信を原因としてデータを出力する指令の流れは、制御信号出力部まで指令伝達経路に沿って続く。一つのデバイスが受信するデータと送信するデータとにおける内容、量、タイミング、及び頻度は同じでなく、異なっていてもよい。例えば、上流のデバイスからのデータの受信を原因として、外部のデータを参照して処理した結果のデータを下流のデバイスに出力してもよい。
　これに対し、上流のデバイスからのデータの受信を原因として上流のデバイスと異なるデバイスにデータを出力することなく再び上流のデバイスにデータを出力する場合、当該デバイスは「指令伝達経路」にはない。当該デバイスは、指令伝達経路から独立したデータ線に接続されている。

　データ処理ＦＰＧＡデバイスは、外部制御ＦＰＧＡデバイスから処理対象のデータを入力するとともに、処理結果のデータを外部制御ＦＰＧＡデバイスに出力する。これに対し、外部制御ＦＰＧＡデバイスは、外部指令データ受信部から指令データが入力されてくる。また、外部制御ＦＰＧＡデバイスは、制御信号出力部に動作制御信号を出力する。指令データに起因して外部制御ＦＰＧＡデバイスが制御を行ない、データ処理ＦＰＧＡデバイスに処理対象のデータを出力する。
　データ処理ＦＰＧＡデバイスは、指令データ又は外部環境データに基づく処理のすべてを担わなくてもよい。例えば、外部制御ＦＰＧＡデバイスは、指令データ又は外部環境データに基づく処理の一部を自ら実行するとともに、残りの処理に必要なデータを処理対象のデータとしてデータ処理ＦＰＧＡデバイスに出力する。また、外部制御ＦＰＧＡデバイスは、データ処理ＦＰＧＡデバイスから出力された処理結果のデータを更に処理し、この処理の結果に基づいて動作制御信号を出力する。このように、外部制御ＦＰＧＡデバイスは、データ処理ＦＰＧＡデバイスと制御の処理を分担してよい。ただし、外部制御ＦＰＧＡデバイスは、データ処理ＦＰＧＡデバイスとは異なり、指令データをより直接に受けるので、データ処理ＦＰＧＡデバイスへ処理対象のデータを出力し、データ処理ＦＰＧＡデバイスから処理の結果のデータを受け取ることとなる。
　このように、外部制御ＦＰＧＡデバイスとデータ処理ＦＰＧＡデバイスとにおける処理の分担の比率は特に限定されず、各デバイスの利用可能なリソースの量によって設定が可能である。例えば、外部制御ＦＰＧＡデバイスは、データの実質的な解析の処理の大半をデータ処理ＦＰＧＡデバイスに担わせ、自らは、指令データ、外部環境データ、動作制御信号、処理対象のデータ、及び処理結果のデータの分類、配分、統合のみを行なってもよい。

　プリント配線板は、部品が搭載されたプリント回路基板である。プリント回路基板は、例えば、比較的小さい可撓性を有するリジット基板である。リジット基板としては、例えば、ガラスエポキシ、又はフェノール材料からなる基板である。但し、プリント回路基板は、フレキシブル基板でもよい。
　プリント回路基板には、外部環境データ取得部と、制御信号出力部と、動作制御信号生成回路といった、本明細書で説明する部品及び回路以外の回路や部品が搭載されていてもよい。

　本発明によれば、高いスケーラビリティと高い汎用性を有する、自動動作機器に用いられる自動制御基板を実現することができる。

本発明の第一実施形態に係る自動制御基板の構成を示すブロック図である。 図１に示す自動制御基板の第１の適用例を示すブロック図である。 図２に示す自動制御基板の第１の応用例を示すブロック図である。 図２に示す自動制御基板の第１の応用例を示すブロック図である。 １つのＦＰＧＡデバイスで処理できない処理の対応として、複数のＦＰＧＡデバイスを導入する従来の手法を示すブロック図である。

　以下、本発明の実施形態について、図面を参照しながら説明する。

［第一実施形態］
　図１は、本発明の第一実施形態に係る自動制御基板の構成を示すブロック図である。

　図１に示す自動制御基板１０は、自動動作機器１に用いられる基板である。自動動作機器１は、操作者、即ち人の操作によらず一連の動作を自動で実行できる機器である。但し、少なくとも一連の動作は、操作によって開始する。外部指令装置ＲＣは、自動動作機器１の外部に設けられている。外部指令装置ＲＣは、少なくとも一連の動作の開始を指令する。例えば、予約した時刻に操作無しで動作を行なう場合でも、時刻の予約及び対応動作は、動作に先立って指示される。つまり、予約時刻までのカウントを含めた一連の動作は、先立つ操作により開始する。ただし、操作によって一連の動作が開始すると、一連の動作は操作なしに自動で実行される。一連の動作には、次の動作までの時間のカウントが含まれても良い。つまり、一連の動作には、部品の移動又は変形を伴わない動作も含まれる。一連の動作は、例えば、搭載カメラで撮影する画像に基づき障害物を避けながら予め設定された範囲を網羅するように巡回する、という抽象度の高い内容である。ただし、一連の動作の内容は、これに限られず、例えば、「前方に２０ｍ進んで停止する」という、より具体的な内容でもよい。
　自動制御基板１０は、外部指令データ受信部１９と、外部環境データ取得部１１０と、制御信号出力部１３０と、動作制御信号生成回路１６０と、を備える。また、自動制御基板１０は、プリント回路基板である。プリント回路基板は、電子部品が実装された１枚のプリント配線板１０１である。外部環境データ取得部１１０と、制御信号出力部１３０と、動作制御信号生成回路１６０は、プリント配線板１０１の上に搭載される。

　外部指令データ受信部１９は、外部指令装置ＲＣから送信された指令データを取得する。外部指令データ受信部１９は、例えば遠隔地の外部指令装置ＲＣと無線通信する。但し、外部指令データ受信部１９として、外部指令装置ＲＣと有線接続された構成も採用可能である。
　外部指令データ受信部１９は、指令データを外部制御ＦＰＧＡデバイス１７０に供給する。制御指令のうち、外部制御ＦＰＧＡデバイス１７０に伝送されるものが指令データである。

　外部環境データ取得部１１０は、外部環境センシングユニット１１と通信可能に接続されている。外部環境センシングユニット１１は、自動動作機器１の外部環境情報を取得する。外部環境データ取得部１１０は、外部環境センシングユニット１１から出力される外部環境データを取得する。
　外部環境センシングユニット１１は、例えば自動動作機器１の外部を撮影するカメラである。この場合、外部環境データは、画像データである。外部環境データ取得部１１０は、例えば、外部環境センシングユニット１１から延びるケーブルと接続されるコネクタである。

　制御信号出力部１３０は、自動動作機器１に設けられる搭載制御対象１２１と通信可能に接続される。制御信号出力部１３０は、搭載制御対象１２１を制御するための動作制御信号を前記搭載制御対象１２１へ向け出力する。
　搭載制御対象１２１は、例えばアクチュエータを有し、電気制御によって機械的に動作する動作装置である。例えば自動動作機器１が車両の場合、搭載制御対象１２１は、アクチュエータとしてのモータを有する走行装置である。搭載制御対象１２１は、例えばアクチュエータを制御する、自動制御基板１０とは異なる制御装置を備えていてもよい。ただし、搭載制御対象１２１は、これに限られず、例えば、制御装置なしのアクチュエータであってもよい。

　動作制御信号生成回路１６０は、指令データに基づいて動作制御信号を生成する。また、動作制御信号生成回路１６０は、外部環境データに基づいて動作制御信号を生成する。動作制御信号生成回路１６０は、指令データに基づいて自動動作の制御を開始し、外部環境データに基づいて制御を継続する。動作制御信号生成回路１６０は、外部制御ＦＰＧＡデバイス１７０と、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂとを備える。図１に示す例では、１つの外部制御ＦＰＧＡデバイス１７０と、２つのデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂとが備えられる。また、動作制御信号生成回路１６０は、外部環境データ線１１１と、動作制御信号線１３１とを備える。また、動作制御信号生成回路１６０は、不揮発性の第１メモリ１７０Ａと、第２メモリ１８５Ａ，１８５Ｂとを備える。また、動作制御信号生成回路１６０は、指令データ線１９１と、動作制御信号線１３１とを備える。指令データ線１９１は、外部指令データ受信部１９から外部制御ＦＰＧＡデバイス１７０に指令データを伝送する。動作制御信号線１３１は、外部制御ＦＰＧＡデバイス１７０から制御信号出力部１３０に動作制御信号を伝送する。また、動作制御信号生成回路１６０は、外部環境データ線１１１を備える。

　外部制御ＦＰＧＡデバイス１７０は、第１論理回路１７１と、プロセッサ１７２と、指令受信端子１７５と、制御出力端子１７４と、ＦＰＧＡ接続端子１７６，１７７，１７８，１７９と、データ取得端子１７３とを備える。第１論理回路１７１は、プログラマブルな回路である。すなわち、第１論理回路１７１は、再プログラミング可能な論理回路である。外部制御ＦＰＧＡデバイス１７０は、電源投入後又はリセット後の初期化処理で、外部から接続情報をロードし、この接続情報に基づく第１論理回路１７１の処理機能を構築する。外部制御ＦＰＧＡデバイス１７０は、第１論理回路１７１の処理機能が構築された後、処理を開始する。
　プロセッサ１７２は、電源投入後又はリセット後の初期化処理の後で、外部のメモリにアクセスすることによって、メモリに記憶されたプログラムを逐次読み出しながら実行する。これに対し、第１論理回路１７１では、基本的に回路の実行前、即ち初期化時に外部からの接続情報に基づき処理機能が構築される。即ち、処理の実行開始前に、外部のメモリの読み出しが完了する。
　外部環境データ線１１１は、外部環境データ取得部１１０から外部制御ＦＰＧＡデバイス１７０に外部環境データを伝送する。
　動作制御信号線１３１は、外部制御ＦＰＧＡデバイス１７０から制御信号出力部１３０に動作制御信号を伝送する。
　制御出力端子１７４は、制御信号出力部１３０と接続され搭載制御対象１２１を制御するための動作制御信号を出力する。
　指令受信端子１７５は、自動動作機器１の外部に設けられた外部指令装置ＲＣからの指令データを受信する。指令受信端子１７５は、外部指令データ受信部１９と指令データ線１９１を介して接続される。
　データ取得端子１７３は、外部環境データ線１１１と接続され外部環境データを受信する。
　ＦＰＧＡ接続端子１７６，１７７，１７８，１７９は、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂを通信可能に接続するための端子である。
　自動制御基板１０は、指令伝達経路ＣＲを有する。指令伝達経路ＣＲは、制御指令を外部指令データ受信部１９と制御信号出力部１３０との間で伝達するように構成される。自動制御基板１０は、外部指令データ受信部１９、指令データ線１９１、外部制御ＦＰＧＡデバイス１７０、動作制御信号線１３１、及び、制御信号出力部１３０を有する。制御指令は、指令データ及び動作制御信号のいずれかである。　指令伝達経路ＣＲは、外部指令データ受信部１９、指令データ線１９１、外部制御ＦＰＧＡデバイス１７０、動作制御信号線１３１、及び、制御信号出力部１３０を備える。指令伝達経路ＣＲは、外部指令データ受信部から制御信号出力部までの制御指令を伝達する。
　より詳細には、外部指令データ受信部１９、指令データ線１９１、外部制御ＦＰＧＡデバイス１７０、動作制御信号線１３１、及び、制御信号出力部１３０は、指令伝達経路ＣＲを形成する。

　データ処理ＦＰＧＡデバイス１８０Ａは、第２論理回路１８１Ａを備える。もう一つのデータ処理ＦＰＧＡデバイス１８０Ｂも、第２論理回路１８１Ｂを備える。

　複数のデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、外部制御ＦＰＧＡデバイス１７０の複数のＦＰＧＡ接続端子１７６，１７７，１７８，１７９のいずれかと１対１で接続される。図１に示す例では、データ処理ＦＰＧＡデバイス１８０Ａは、ＦＰＧＡ接続端子１７６と１対１で接続される。もう一つのデータ処理ＦＰＧＡデバイス１８０Ｂは、ＦＰＧＡ接続端子１７７と１対１で接続される。図１に示す自動制御基板１０の例で、残りのＦＰＧＡ接続端子１７８，１７９は予備の端子である。データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、外部制御ＦＰＧＡデバイス１７０からデータ処理線１８３Ａ，１８３Ｂを介して処理対象のデータを入力するとともに、処理結果のデータを外部制御ＦＰＧＡデバイス１７０に出力する。
　データ処理ＦＰＧＡデバイス１８０Ａは、ＦＰＧＡ接続端子１８６Ａ，１８７Ａ，１８８Ａ，１８９Ａを備える。データ処理ＦＰＧＡデバイス１８０ＡのＦＰＧＡ接続端子１８６Ａと外部制御ＦＰＧＡデバイス１７０のＦＰＧＡ接続端子１７６が接続される。
　データ処理ＦＰＧＡデバイス１８０Ａは、データ処理線１８３Ａを介して外部制御ＦＰＧＡデバイス１７０のＦＰＧＡ接続端子１７６と接続される。
　もう一つのデータ処理ＦＰＧＡデバイス１８０Ｂは、ＦＰＧＡ接続端子１８６Ｂ，１８７Ｂ，１８８Ｂ，１８９Ｂを備える。このデータ処理ＦＰＧＡデバイス１８０ＢのＦＰＧＡ接続端子１８７Ｂと外部制御ＦＰＧＡデバイス１７０のＦＰＧＡ接続端子１７７が接続される。
　データ処理ＦＰＧＡデバイス１８０Ｂは、データ処理線１８３Ｂを介して外部制御ＦＰＧＡデバイス１７０のＦＰＧＡ接続端子１７７と接続される。
　データ処理線１８３Ａ，１８３Ｂのいずれも、指令伝達経路ＣＲから独立した線である。データ処理線１８３Ａ，１８３Ｂは、外部指令データ受信部１９、指令データ線１９１、動作制御信号線１３１、又は、制御信号出力部１３０のいずれとも直接接続されていない。従って、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂのいずれも、外部指令データ受信部１９、又は、制御信号出力部１３０のいずれとも直接接続されていない。
　データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂのいずれも、外部指令データ受信部１９、又は、制御信号出力部１３０のいずれとも直接データをやり取りしない。データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、外部制御ＦＰＧＡデバイス１７０を介して間接的に外部指令データ受信部１９、又は、制御信号出力部１３０とデータをやり取りする。

　本実施形態における外部制御ＦＰＧＡデバイス１７０は、指令伝達経路ＣＲにおけるデータの仲介を担う。より詳細には、外部制御ＦＰＧＡデバイス１７０の指令受信端子１７５は、外部指令装置ＲＣからの指令データを受信する。外部制御ＦＰＧＡデバイス１７０の制御出力端子１７４は、制御信号出力部１３０と接続され搭載制御対象１２１を制御するための動作制御信号を出力する。指令データ又は動作制御信号は、指令伝達経路ＣＲで伝達される動作制御指令である。
　また、外部制御ＦＰＧＡデバイス１７０は、データ取得端子１７３に接続された外部環境データ線１１１を介して、外部環境データ取得部１１０から外部環境データを受信する。２つのデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、それぞれ、外部制御ＦＰＧＡデバイス１７０に備えられたＦＰＧＡ接続端子１７６，１７７，１７８，１７９のいずれかと１対１で接続される。このため、２つのデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、外部制御ＦＰＧＡデバイス１７０に入力される外部環境データに基づく処理の少なくとも一部を分担することができる。このため、自動制御基板１０は、自動動作機器１の外部情報を取得する外部環境センシングユニット１１から出力される外部環境データに基づいて、自動動作機器１に設けられる搭載制御対象１２１を制御することができる。

　自動動作機器１の高度化に伴い、自動制御基板１０の設計の段階で、外部指令装置ＲＣから受信する指令データの抽象度が、以前の機種の実態又は以前の段階の設計における想定よりも高くなる場合がある。例えば、自動走行における目的地を含む指令データを受信すると、外部環境センシングユニット１１としてのカメラのデータに基づく画像認識結果に応じて走行経路を調整しながら目的地まで移動する、といった高度な処理を実施しながら、指令を実行する場合がある。このような場合に、１又は複数のデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂが外部指令データ受信部１９に接続されず、外部制御ＦＰＧＡデバイス１７０が外部指令データ受信部１９及び制御信号出力部１３０に接続されている。このため、外部指令データ受信部１９及び制御信号出力部１３０との接続を変更することなく、複数のＦＰＧＡ接続端子１７６，１７７に接続されるデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂの数を増減することで処理の増大に対応することが可能である。つまり、動作制御指令を伝達する指令伝達経路ＣＲの基本構成の変更を抑制しつつ、処理の増大に対応する変更が可能である。

　外部制御ＦＰＧＡデバイス１７０に設けられたプロセッサ１７２は、ソフトウェアを実行する。このため、外部制御ＦＰＧＡデバイス１７０が、指令データに関連して外部環境センシングユニット１１から出力される外部環境データのデータ量の増減に応じて、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂへの配分について柔軟な対応を行なわせることができる。従って、自動動作機器１の様々な用途に対するスケーラビリティが高い。

　また、自動動作機器１の高度化に伴い、自動動作機器１の種類によっては外部環境センシングユニット１１の性能が変化し、外部環境センシングユニット１１から出力される外部環境データのデータ量がそれまでのユニットの場合と異なる場合がある。このような場合に、１又は複数のデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂが外部環境データ取得部に直接に接続されず、外部制御ＦＰＧＡデバイス１７０が外部環境データ取得部１１０に接続されている。このため、外部環境データ取得部１１０との接続を変更することなく、データを処理するデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂの数を増減することで対応が可能である。外部制御ＦＰＧＡデバイス１７０及びデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂの論理回路はプログラマブルなので、自動制御基板１０の用途が変わった場合に、両方のＦＰＧＡデバイス１７０，１８０Ａ，１８０Ｂで構築される論理回路の変更を容易におこなうことができる。また、例えば外部環境データ以外のデータの入力の追加に対してもソフトウェアを実行する外部制御ＦＰＧＡデバイス１７０によって、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂらへの処理およびデータの配分が柔軟に対応できる。
　従って、搭載制御対象となる自動動作機器１の種類に対する汎用性が高い。

　［第１の適用例］
　図２は、図１に示す自動制御基板の第１の適用例を示すブロック図である。
　図２において図１と対応する要素の例には第一実施形態と同じ符号を付し、共通する説明の一部を省略する。

　図２に示す適用例の自動制御基板１０は、自動動作する自動動作機器１'に搭載される。自動動作機器１'は、自ら自動動作機器１'の外部環境を検出する。そして、自動動作機器１'は、検出結果の内容を認知し、そして認知結果に基づき自動動作機器１'の動作を制御する。
　自動制御基板１０が搭載される適用例としての自動動作機器１'は、自動走行車両である。外部環境センシングユニットとしてカメラ１１’が用いられる。また、搭載制御対象として、アクチュエータを有する走行装置１２１’が用いられる。つまり、自動動作機器１'は、カメラ１１’と 、自動制御基板１０と、走行装置１２１’とを備える。
　外部制御ＦＰＧＡデバイス１７０は、外部指令装置ＲＣから外部指令データ受信部１９を介して、一連の自動動作の開始を表す指令データを取得する。外部制御ＦＰＧＡデバイス１７０は、指令データに基づき、自動走行の制御を開始する。
　自動制御基板１０が搭載される自動動作機器１'は、カメラ１１’で撮影された画像に基づいて自らの走行経路を決定し、走行する。自動制御基板１０は、カメラ１１’から出力される画像の画像データに基づいて自動動作機器１'の走行経路を決定する。自動制御基板１０は、決定した走行経路に基づき走行装置１２１’を制御する。走行装置１２１’は、自動制御基板１０の制御に基づき、自動動作機器１'としての自動走行車両を走行させる。

　自動制御基板１０は、外部環境データ取得部１１０と、制御信号出力部１３０と、動作制御信号生成回路１６０とを備える。

　外部環境データ取得部１１０は、カメラ１１’と通信可能に接続されている。
　カメラ１１’は、自動動作機器１'の外部を撮影する。カメラ１１’は、撮影した画像を表す画像データを外部環境データとして出力する。外部環境データ取得部１１０は、例えば、カメラ１１’から延びるケーブルと接続される。外部環境データ取得部１１０は、カメラ１１’から出力される画像データを取得する。

　制御信号出力部１３０は、走行装置１２１’と通信可能に接続される。制御信号出力部１３０は、走行装置１２１’を制御するための動作制御信号を前記走行装置１２１’へ向け出力する。
　走行装置１２１’は、例えばアクチュエータを有し、電気制御によって機械的に動作する動作装置である。走行装置１２１’は、例えばアクチュエータを制御するための、自動制御基板１０とは異なる制御装置も備えている。

　動作制御信号生成回路１６０は、画像データに基づいて動作制御信号を生成する。動作制御信号生成回路１６０は、外部制御ＦＰＧＡデバイス１７０と、２つのデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂとを備える。

　外部制御ＦＰＧＡデバイス１７０は、第１論理回路１７１と、プロセッサ１７２と、ＦＰＧＡ接続端子１７６，１７７，１７８，１７９と、データ取得端子１７３とを備える。第１論理回路１７１は、プログラマブルな回路である。すなわち、第１論理回路１７１は、再プログラミング可能な論理回路である。外部制御ＦＰＧＡデバイス１７０は、電源投入後又はリセット後の初期化処理で、外部から接続情報をロードし、この接続情報に基づく第１論理回路１７１の処理機能を構築する。外部制御ＦＰＧＡデバイス１７０は、第１論理回路１７１の処理機能が構築された後、処理を開始する。
　プロセッサ１７２は、電源投入後又はリセット後の初期化処理の後で、外部のメモリにアクセスすることによって、メモリに記憶されたプログラムを逐次読み出しながら実行する。これに対し、第１論理回路１７１では、基本的に回路の実行前、即ち初期化時に外部からの接続情報に基づき処理機能が構築される。即ち、処理の実行開始前に、外部のメモリの読み出しが完了する。
　データ取得端子１７３は、外部環境データ線１１１と接続され画像データを受信する。
　外部環境データ線１１１は、外部環境データ取得部１１０から外部制御ＦＰＧＡデバイス１７０に画像データを伝送する。
　動作制御信号線１３１は、外部制御ＦＰＧＡデバイス１７０から制御信号出力部１３０に動作制御信号を伝送する。
　ＦＰＧＡ接続端子１７６，１７７，１７８，１７９のそれぞれは、外部制御ＦＰＧＡデバイス１７０以外のＦＰＧＡデバイスと通信するための専用の端子である。ＦＰＧＡ接続端子１７６，１７７，１７８，１７９のそれぞれは、外部環境データよりも高い最大データ転送速度を有する高速転送端子である。ＦＰＧＡ接続端子１７６，１７７，１７８，１７９は、シリアル通信を行なうことができる端子である。

　１枚のプリント配線板１０１には、複数のデータ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣが形成されている。データ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣのそれぞれは、データ処理ＦＰＧＡデバイスがそれぞれ搭載可能に形成されている。データ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣのそれぞれは、外部制御ＦＰＧＡデバイス１７０から延びる複数のデータ処理線１８３Ａ，１８３Ｂ，１８３Ｃを受入れている。即ち、複数のデータ処理線１８３Ａ，１８３Ｂ，１８３Ｃは、外部制御ＦＰＧＡデバイス１７０からデータ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣまでそれぞれ延びている。
　データ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣの一部であるデータ処理デバイス搭載領域ＴＡ，ＴＢに、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂが搭載されている。

　データ処理ＦＰＧＡデバイス１８０Ａは、第２論理回路１８１Ａとプロセッサ１８２Ａとを備える。もう一つのデータ処理ＦＰＧＡデバイス１８０Ｂも、第２論理回路１８１Ｂとプロセッサ１８２Ｂとを備える。データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂがプロセッサを備えることによって、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂを利用して対応できる処理の種類が拡大する。

　データ処理ＦＰＧＡデバイス１８０Ａは、ＦＰＧＡ接続端子１７６と１対１で接続される。もう一つのデータ処理ＦＰＧＡデバイス１８０Ｂは、ＦＰＧＡ接続端子１７７と１対１で接続される。ＦＰＧＡ接続端子１７８，１７９は予備の端子である。
　データ処理ＦＰＧＡデバイス１８０Ａは、ＦＰＧＡ接続端子１８６Ａ，１８７Ａ，１８８Ａ，１８９Ａを備える。データ処理ＦＰＧＡデバイス１８０ＡのＦＰＧＡ接続端子１８６Ａと外部制御ＦＰＧＡデバイス１７０のＦＰＧＡ接続端子１７６が接続される。
　もう一つのデータ処理ＦＰＧＡデバイス１８０Ｂは、ＦＰＧＡ接続端子１８６Ｂ，１８７Ｂ，１８８Ｂ，１８９Ｂと、を備える。このデータ処理ＦＰＧＡデバイス１８０ＢのＦＰＧＡ接続端子１８７Ｂと外部制御ＦＰＧＡデバイス１７０のＦＰＧＡ接続端子１７７が接続される。

　自動制御基板１０は、外部制御ＦＰＧＡデバイス１７０と電気的に接続された不揮発性の第１メモリ１７０Ａと、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂと電気的に接続された不揮発性の第２メモリ１８５Ａ，１８５Ｂとを備える。また、自動制御基板１０は、外部制御ＦＰＧＡデバイス１７０及びデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂのそれぞれと電気的に接続された揮発性のメモリ１７ＲＡ，１８ＲＡ，１８ＲＢとを備える。
　第１メモリ１７０Ａは、外部制御ＦＰＧＡデバイス１７０で構築される論理回路のコンフィギュレーションデータ（第１コンフィギュレーションデータ）を記憶している。第２メモリ１８５Ａ，１８５Ｂは、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂで構築される論理回路のコンフィギュレーションデータ（第２コンフィギュレーションデータ）を記憶している。
　第１メモリ１７０Ａは、第２メモリ１８５Ａ，１８５Ｂのいずれの容量以上の容量を有する。

　より詳細には、第１メモリ１７０Ａは、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂで二次的に構築される論理回路のコンフィギュレーションデータを記憶する。二次的に構築される論理回路は、第２メモリ１８５Ａ，１８５Ｂの第２コンフィギュレーションデータにより構築される論理回路とは異なる。二次的に構築される論理回路は、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂにおいて画像データを処理する回路である。
　第２メモリ１８５Ａ，１８５Ｂには、第１メモリ１７０Ａに記憶されたコンフィギュレーションデータによって、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂの回路を構築する初期化回路のコンフィギュレーションデータが記憶されている。
　データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、リセット後に、第２メモリ１８５Ａ，１８５Ｂに記憶された第２コンフィギュレーションデータによって初期化回路を構築する。データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂで構築された初期化回路は、第１メモリ１７０Ａに記憶された第１コンフィギュレーションデータに基づいて論理回路を再構築する。この場合、第２メモリ１８５Ａ，１８５Ｂには、データの処理機能の内容にかかわらず、初期化回路を表す第２コンフィギュレーションデータのみが記憶される。第１メモリ１７０Ａは、第２メモリ１８５Ａ，１８５Ｂのいずれの容量以上の容量を有するので、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂで再構築される、画像データを処理する回路のコンフィギュレーションデータを記憶することができる。

　自動制御基板１０は、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂのそれぞれと接続された、デバッグコネクタＤＣを備えている。デバッグコネクタＤＣには、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂと通信可能な図示しない通信装置が着脱可能に接続される。通信装置は、例えばデバッガ装置である。
　例えば自動制御基板１０の保守の期間に、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ内で構築された回路及び実行プログラムをデバッグする場合に、デバッグコネクタＤＣに通信装置を接続することができる。

　図２に示す適用例の自動制御基板１０における処理として、例えば次の処理がある。
　外部制御ＦＰＧＡデバイス１７０は、外部指令装置ＲＣから外部指令データ受信部１９を介して、一連の自動動作の開始を表す指令データを取得する。外部制御ＦＰＧＡデバイス１７０は、指令データに基づき、自動走行の制御を開始する。制御において、外部制御ＦＰＧＡデバイス１７０は、制御信号出力部１３０へ動作制御信号を出力する。このように、外部指令データ受信部１９から制御信号出力部１３０までの指令伝達経路ＣＲに沿って、外部指令装置ＲＣからの指示及び搭載制御対象１２１の制御が行なわれる。
　外部制御ＦＰＧＡデバイス１７０は、カメラ１１’から出力される画像データを受け付ける。外部制御ＦＰＧＡデバイス１７０は、受け付けた画像データに基づくデータをデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂに出力する。外部制御ＦＰＧＡデバイス１７０がデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂに出力するデータは、例えば画像データである。但し、外部制御ＦＰＧＡデバイス１７０が出力するデータは、例えば画像データを処理した結果のデータでもよい。
　データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、例えば、外部制御ＦＰＧＡデバイス１７０が受け付けた画像データの処理を補助するアクセラレータとして機能する。データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、画像データの処理を分担する。図２に示す適用例では、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂが、処理結果のデータを外部制御ＦＰＧＡデバイス１７０に出力する。外部制御ＦＰＧＡデバイス１７０は、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂから出力された処理結果に基づいて、動作制御信号を生成する。外部制御ＦＰＧＡデバイス１７０は、動作制御信号を走行装置１２１’へ向け出力する。データ処理ＦＰＧＡデバイス１８０Ａと、データ処理ＦＰＧＡデバイス１８０Ｂは、例えば共通の画像データに対し、異なる処理を行なう。但し、データ処理ＦＰＧＡデバイス１８０Ａと、データ処理ＦＰＧＡデバイス１８０Ｂが互いに異なる画像データを処理する構成も可能である。例えば、データ処理ＦＰＧＡデバイス１８０Ａは、外部制御ＦＰＧＡデバイス１７０が受け付けた画像データの一部を受け付ける。データ処理ＦＰＧＡデバイス１８０Ｂは、データ処理ＦＰＧＡデバイス１８０Ａが受け付けたデータの一部とは異なるデータの一部を受け付ける。

　以上、処理の例を説明したが、図２に示す適用例の自動制御基板１０における処理は、上記に特定されない。例えば、外部制御ＦＰＧＡデバイス１７０が画像データの処理を担い、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、画像データの処理以外の処理を担う構成も可能である。例えば、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂが走路の選択の処理を担う構成も可能である。

　自動制御基板１０は、リレー１２０を備えている。リレー１２０は、自動動作機器１'の図示しない電源装置に接続されている。リレー１２０は、外部制御ＦＰＧＡデバイス１７０により制御される。リレー１２０は、外部制御ＦＰＧＡデバイス１７０の出力によって、導通動作する。リレー１２０は、自動制御基板１０を含む自動動作機器１'への電力供給の状態を制御する。例えば、外部制御ＦＰＧＡデバイス１７０の制御によりリレー１２０が動作すると、図示しない電源装置に電力供給を遮断させる。リレー１２０の出力信号は、自動制御基板１０以外の図示しない基板に設けられるリレーと直列に接続することができる。これにより、例えば、自動制御基板１０及び周辺装置の異常動作が検出された場合には、自動動作機器１'の導通動作を強制的に停止することができる。強制的な停止を、リレーを用いた単純且つ信頼性の高い構成で実現できる。

　自動動作機器１としての車両の機能の高度化に伴い、外部指令装置ＲＣから受信する指令データの抽象度が、以前の機種の実態又は以前の段階の設計における想定よりも高くなる場合がある。本適用例の自動制御基板１０によれば、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ，…が、指令伝達経路ＣＲから独立した経路に設けられている。このため、自動動作機器１としての車両の用途または機能の高度化に伴い、カメラ１１’の数や、画像データの処理が変更される場合に、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ，…の数を増減することで対応が可能である。例えば、データ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣの一部であるデータ処理デバイス搭載領域ＴＡ，ＴＢ，ＴＣのすべてに、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ、１８０Ｃが搭載される。
　この場合、外部環境データ取得部１１０との接続を変更することなく、ＦＰＧＡ接続端子１７６，１７７，１７８，１７９に接続されるデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ，１８０Ｃの数を増減することで対応が可能である。このため、自動動作機器１の用途を伴うカメラ１１’から出力される画像データのデータ量の増減に柔軟に対応することができる。
　例えば外部環境データ以外のデータの入力の追加に対してもソフトウェアを実行する外部制御ＦＰＧＡデバイス１７０によって、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ，１８０Ｃへの処理およびデータの配分を柔軟に対応することができる。従って、搭載制御対象となる自動動作機器１の種類に対する汎用性が高い。
　このように、自動制御基板１０は、高いスケーラビリティと高い汎用性を有することができる。

　また、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂは、それぞれ、外部環境データ取得部１１０に接続されることなく、ＦＰＧＡ接続端子１７６，１７７と１対１で接続される。このため、外部制御ＦＰＧＡデバイス１７０に画像データを供給する回路の変更を抑制しつつ、自動制御基板１０の処理能力を変更することができる。従って、自動制御基板１０は、より高いスケーラビリティを有する。

　また、第１メモリ１７０Ａは、第２メモリ１８５Ａ，１８５Ｂのいずれの容量以上の容量を有する。このため、第１メモリ１７０Ａは、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂで再構築される、データの処理機能のコンフィギュレーションデータを記憶することができる。これに対し、第２メモリ１８５Ａ，１８５Ｂは、画像データの処理内容にかかわらず、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂで構築される初期化回路のコンフィギュレーションデータ（第２コンフィギュレーションデータ）を記憶することができる。従って、第２メモリを含むデータ処理ＦＰＧＡデバイス（例えば１８０Ｃ）の追加を行ないやすい。従って、自動制御基板１０は、より高いスケーラビリティと汎用性を有することができる。

　ＦＰＧＡ接続端子１７６，１７７，１７８，１７９のそれぞれは、外部環境データよりも高い最大データ転送速度を有する。このため、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂのそれぞれに画像データを送信し、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂのそれぞれに動作制御信号を生成するための処理を実施させることが可能である。

　ＦＰＧＡ接続端子１７６，１７７，１７８，１７９は、シリアル通信を行なう。ＦＰＧＡ接続端子１７６，１７７，１７８，１７９のそれぞれの端子の数が、例えばパラレル通信の場合と比べ少ない。このため、限られた数の端子を有する外部制御ＦＰＧＡデバイス１７０に、より多くのデータ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ，１８０Ｃ…を接続することができる。より高いスケーラビリティを実現することができる。

　図３は、図２に示す自動制御基板の第１の応用例を示すブロック図である。
　図３に示す応用例は、自動走行車両１Ａである。自動走行車両１Ａは、カメラ１１’と、自動制御基板１０と、走行装置１２１Ａと、外部指令データ受信部１９と、電源ユニット１４とを備えている。走行装置１２１Ａは、自動走行車両１Ａを走行させる装置である。外部指令データ受信部１９は、遠隔地の外部指令装置ＲＣと通信する。

　図４は、図２に示す自動制御基板の第２の応用例を示すブロック図である。
　図４に示す応用例は、ロボットアーム１Ｂである。ロボットアーム１Ｂは、カメラ１１’と、自動制御基板１０と、アーム動作装置１２１Ｂとを備えている。

　図２に示す自動制御基板１０は、例えば、データ処理ＦＰＧＡデバイス１８０Ａ，１８０Ｂ，１８０Ｃ…の数、及び、第１コンフィギュレーションデータの内容を変えつつ、自動制御基板１０の基本構造の変形を抑えて、自動走行車両１Ａ又はロボットアーム１Ｂに応用可能である。

　１，１’　　自動動作機器
　１０　　自動制御基板
　１１　　外部環境センシングユニット
　１０１　　　　　　　プリント配線板
　１１０　　　　　　　外部環境データ取得部
　１１１　　　　　　　外部環境データ線
　１２０　　リレー
　１２１　　搭載制御対象
　１３０　　制御信号出力部
　１３１　　動作制御信号線
　１６０　　動作制御信号生成回路
　１７０　　外部制御ＦＰＧＡデバイス
　１７１　　第１論理回路
　１７２　　プロセッサ
　１７３　　データ取得端子
　１７４　　制御出力端子
　１７５　　指令受信端子
　１７０Ａ　　第１メモリ
　１７６，１７７，１７８，１７９　　ＦＰＧＡ接続端子
　１８０Ａ，１８０Ｂ　データ処理ＦＰＧＡデバイス
　１８１Ａ，１８１Ｂ　第２論理回路
　１８２Ａ，１８２Ｂ　プロセッサ
　１９　　外部指令データ受信部
　ＤＣ　デバッグコネクタ
　ＲＣ　外部指令装置
　ＴＡ，ＴＢ，ＴＣ　データ処理デバイス搭載領域

Claims (10)

1. 自動動作機器に搭載されるか又は前記自動動作機器の外部に設けられた指令装置から送信された指令データに基づいて一連の動作を自動で実施する前記自動動作機器に用いられる自動制御基板であって、
   　前記自動制御基板は、
   　少なくとも一連の動作の開始を指令する指令装置から送信された指令データを取得する外部指令データ受信部と、
   　前記自動動作機器の外部環境情報を取得する外部環境センシングユニットと通信可能に接続され、前記外部環境センシングユニットから出力される外部環境データを取得する外部環境データ取得部と、
   　前記自動動作機器に搭載され且つ前記指令装置と異なる搭載制御対象と通信可能に接続され、前記搭載制御対象を制御するための動作制御信号を前記自動制御基板の外部に設けられた前記搭載制御対象へ向け出力する制御信号出力部と、
   　前記指令データに基づいて前記動作制御信号を生成する動作制御信号生成回路と、
   　を備え、
   　前記動作制御信号生成回路は、プログラマブルな第１論理回路とプロセッサを有する外部制御ＦＰＧＡデバイスと、各々がプログラマブルな第２論理回路を有する１又は複数のデータ処理ＦＰＧＡデバイスらと、を備え、
   　前記動作制御信号生成回路は、
   前記外部指令データ受信部から前記外部制御ＦＰＧＡデバイスに前記指令データを伝送する指令データ線と、
   　前記外部制御ＦＰＧＡデバイスから前記制御信号出力部に前記動作制御信号を伝送する動作制御信号線と、を備え、次を特徴とする：
   　前記外部制御ＦＰＧＡデバイスは、
   　前記外部指令データ受信部と前記指令データ線を介して接続され自動動作機器の外部に設けられた前記指令装置からの前記指令データを受信する指令受信端子と、
   　前記制御信号出力部と接続され前記搭載制御対象を制御するための前記動作制御信号を出力する制御出力端子と、
   　前記１又は複数のデータ処理ＦＰＧＡデバイスらと通信可能に接続するための複数のＦＰＧＡ接続端子らとを備え、
   　前記自動制御基板は、指令伝達経路を有し、前記指令伝達経路は、制御指令を前記外部指令データ受信部と前記制御信号出力部との間で伝達するように構成され、前記外部指令データ受信部、前記指令データ線、前記外部制御ＦＰＧＡデバイス、前記動作制御信号線、及び、前記制御信号出力部を有し、前記制御指令は、前記指令データ及び前記動作制御信号のいずれかであり、
   　前記データ処理ＦＰＧＡデバイスは、前記指令伝達経路から独立したデータ処理線を介して複数のＦＰＧＡ接続端子のいずれかと１対１で接続され、前記外部制御ＦＰＧＡデバイスから前記データ処理線を介して処理対象のデータを入力するとともに、処理結果のデータを前記外部制御ＦＰＧＡデバイスに出力する。
2. 　請求項１記載の自動制御基板であって、
   　前記外部環境センシングユニットは、前記自動動作機器の外部を撮影し前記外部環境データとして画像データを出力するカメラであり、
   　前記外部環境データ取得部は、前記カメラから出力される画像データを取得する。
3. 　請求項１又は２記載の自動制御基板であって、
   　指令データ線及び動作制御信号線が形成された１枚のプリント配線板をさらに有し、
   １枚のプリント配線板の上には、前記外部制御ＦＰＧＡデバイスと、前記１又は複数のデータ処理ＦＰＧＡデバイスと、外部指令データ受信部と制御信号出力部らが搭載されている。
4. 　請求項３記載の自動制御基板であって、
   　１枚のプリント配線板には、前記外部制御ＦＰＧＡデバイスから延びる複数のデータ処理線を受入れ、前記１又は複数のデータ処理ＦＰＧＡデバイスがそれぞれ搭載可能な、複数のデータ処理デバイス搭載領域が形成され、
   　前記１又は複数のデータ処理ＦＰＧＡは、複数のデータ処理デバイス搭載領域の一部又は全部に搭載されている。
5. 　請求項１から４いずれか１項に記載の自動制御基板であって、
   　前記自動制御基板は、さらに、
   　前記データ処理ＦＰＧＡデバイスの前記第２論理回路で構築される回路の少なくとも一部を表す第２コンフィギュレーションデータが記憶され、前記データ処理ＦＰＧＡデバイスと電気的に接続された不揮発性の第２メモリと、
   　前記外部制御ＦＰＧＡデバイスの前記第１論理回路で構築される回路を表す第１コンフィギュレーションデータが記憶され、前記外部制御ＦＰＧＡデバイスと電気的に接続された、前記第２メモリのいずれの容量以上の容量を有する不揮発性の第１メモリと、を備える。
6. 　請求項１から５いずれか１項に記載の自動制御基板であって、
   　前記外部制御ＦＰＧＡデバイスが備える前記複数のＦＰＧＡ接続端子のそれぞれは、前記外部環境データの最大データ転送速度よりも高い最大データ転送速度を有する高速転送端子である。
7. 　請求項１から６いずれか１項に記載の自動制御基板であって、
   　前記１又は複数のデータ処理ＦＰＧＡデバイスのそれぞれは、プロセッサを有する。
8. 　請求項１から７いずれか１項に記載の自動制御基板であって、
   　前記ＦＰＧＡ接続端子は、シリアル通信を行なう端子である。
9. 　請求項１から８いずれか１項に記載の自動制御基板であって、
   　前記１又は複数のデータ処理ＦＰＧＡデバイスのそれぞれと接続され、データ処理ＦＰＧＡデバイスと通信可能な通信装置が着脱可能なデバッグコネクタを更に備える。
10. 　請求項１から９いずれか１項に記載の自動制御基板であって、
    　前記外部制御ＦＰＧＡデバイスの出力によって導通動作するリレーを更に備える。

Images