WO2019142307A1 - 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム - Google Patents

半導体装置、更新データ提供方法、更新データ受取方法およびプログラム Download PDF

Info

Publication number
WO2019142307A1
WO2019142307A1 PCT/JP2018/001521 JP2018001521W WO2019142307A1 WO 2019142307 A1 WO2019142307 A1 WO 2019142307A1 JP 2018001521 W JP2018001521 W JP 2018001521W WO 2019142307 A1 WO2019142307 A1 WO 2019142307A1
Authority
WO
WIPO (PCT)
Prior art keywords
random number
signal
number signal
update data
semiconductor device
Prior art date
Application number
PCT/JP2018/001521
Other languages
English (en)
French (fr)
Inventor
大輔 森山
鈴木　大輔
Original Assignee
ルネサスエレクトロニクス株式会社
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルネサスエレクトロニクス株式会社, 三菱電機株式会社 filed Critical ルネサスエレクトロニクス株式会社
Priority to US16/955,435 priority Critical patent/US11516024B2/en
Priority to CN201880082807.0A priority patent/CN111512593B/zh
Priority to JP2019565643A priority patent/JP6888122B2/ja
Priority to PCT/JP2018/001521 priority patent/WO2019142307A1/ja
Priority to EP18900856.8A priority patent/EP3742665A4/en
Publication of WO2019142307A1 publication Critical patent/WO2019142307A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0435—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply symmetric encryption, i.e. same key used for encryption and decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0825—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using asymmetric-key encryption or public key infrastructure [PKI], e.g. key signature or public key certificates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying

Definitions

  • the present invention relates to a semiconductor device, a method of providing update data, a method of receiving update data, and a program.
  • IoT Internet of Things
  • the external device described in Patent Document 1 implements an update control program, means for calculating a digest value according to the program, means for determining whether the operation after the update is normal, and means for returning a determination result. It stores update data including programs. Then, the control device receives the update data transmitted from the external device via the relay device. Further, the control device updates the control program by the update control program included in the received update data, and executes the program to determine whether or not the operation after the update is normal, and the determination result is Reply to the relay device.
  • the electronic device described in Patent Document 2 has an application file related to the operation of application software, and updates the application file via a network.
  • the electronic device stores an application file including one or more data, and receives update data and position information indicating a position to be updated by the update data in the application file from the external device via the network. Furthermore, the electronic device rewrites the data present at the position indicated by the position information to the update data, updates only a part of the application file, and confirms whether the updated application file is falsified or not. I do.
  • the program rewriting system described in Patent Document 3 searches for difference data between a new program and an old program in an on-vehicle relay device compatible with multiprotocol, and transmits difference data in the new program to the ECU for storage.
  • the embedded device described in Patent Document 4 sequentially performs verification processing on each section obtained by dividing update data for updating software into a plurality of pieces.
  • the embedded device stores intermediate values obtained during the verification process.
  • the embedded device compares the value obtained by the verification process with the verification data to confirm that there is no tampering. If it is confirmed that there is no tampering, the embedded device performs verification processing on each section in order again.
  • the embedded device compares the intermediate value obtained in the verification process with the stored intermediate value, and if it matches, updates the software according to the section.
  • Patent Document 1 must enable the relay device to perform electronic signature calculation on the updated data. Moreover, since patent document 1 does not encrypt update data, it has not been able to guarantee the secrecy of update data. Moreover, the technique described in Patent Document 2 performs partial verification but does not perform verification as a whole. Therefore, management of tampering detection is performed for each block, and the amount of stored data may be increased. Further, in the technique described in Patent Document 3, since the relay device has to perform the electronic signature and the decryption operation of the update data, it is necessary to disclose the contents of the update data to the relay device, while the relay device and the ECU Security in communication is not secured.
  • a semiconductor device includes a memory, a random number generation circuit, and a control circuit, and provides update data to an external terminal device.
  • the memory stores key information
  • the random number generation circuit generates a first random number signal and a second random number signal.
  • the control circuit generates a sixth random number signal and a seventh random number signal from the first random number signal and the key information, and generates encrypted update data using the seventh random number signal for the update data.
  • the control circuit generates the first random number signal and the second random number signal as a request signal to be transmitted to the external terminal device, and the first response signal and the second response from the external terminal device as a response signal to the request signal.
  • the control circuit generates an eighth random number signal using the first response signal, the second random number signal, and the sixth random number signal as input signals, and the second response signal and the eighth random number signal are one. If it does, the encrypted update data is provided to the external terminal device.
  • a semiconductor device has a memory and a control circuit, and receives encrypted update data from an external server device.
  • the memory stores pre-update data and key information.
  • the control circuit receives a first random number signal and a second random number signal from the external server device as a request signal, and generates a sixth random number signal and a seventh random number signal from the first random number signal and the key information.
  • the control circuit generates a ninth random number signal and a tenth random number signal using the second random number signal and the sixth random number signal as input signals. Further, the control circuit generates a challenge code including a preset signal, and outputs the ninth random number signal and the challenge code to the external server device as a response signal to the request signal.
  • the control circuit receives an authentication signal and the encrypted update data from the external server apparatus based on the output response signal, and the received authentication signal matches the tenth random number signal. And decrypting the encrypted updated data.
  • the semiconductor device can exchange the update program efficiently and safely, and can realize the update of the program.
  • FIG. 1 is a schematic view of a transmission and reception system according to a first embodiment.
  • FIG. 1 is a hardware configuration diagram of a first semiconductor device according to a first embodiment.
  • FIG. 2 is a hardware configuration diagram of a second semiconductor device according to the first embodiment.
  • FIG. 6 is a hardware configuration diagram of a third semiconductor device according to the first embodiment.
  • FIG. 2 is a diagram showing transmission and reception signals of the transmission and reception system according to the first embodiment.
  • FIG. 1 is a functional block diagram of a first semiconductor device 110 according to a first embodiment.
  • 5 is a functional block diagram of a third semiconductor device according to Embodiment 1.
  • FIG. FIG. 1 is a functional block diagram of a first semiconductor device according to a first embodiment.
  • FIG. 5 is a functional block diagram of a third semiconductor device according to Embodiment 1.
  • FIG. FIG. 16 is a functional block diagram of a third semiconductor device according to a modification of the first embodiment.
  • FIG. 7 is a hardware configuration diagram of a transmission and reception system according to a second embodiment.
  • FIG. 8 is a diagram showing transmission and reception signals of the transmission and reception system according to the second embodiment.
  • FIG. 16 is a functional block diagram of a third semiconductor device according to Embodiment 2.
  • FIG. 7 is a functional block diagram of a first semiconductor device according to a second embodiment.
  • FIG. 16 is a functional block diagram of a third semiconductor device according to Embodiment 2.
  • FIG. 7 is a functional block diagram of a first semiconductor device according to a second embodiment.
  • FIG. 16 is a hardware configuration diagram of a second semiconductor device according to a third embodiment.
  • FIG. 16 is a diagram showing transmission and reception signals of the transmission and reception system according to the third embodiment.
  • FIG. 16 is a functional block diagram of a first semiconductor device according to a third embodiment.
  • FIG. 16 is a functional block diagram of a second semiconductor device according to a third embodiment.
  • FIG. 16 is a functional block diagram of a second semiconductor device according to a third embodiment.
  • each element described in the drawing as a functional block that performs various processing can be configured by a CPU (Central Processing Unit), a memory, and other circuits in terms of hardware, and in terms of software, a memory It is realized by the program etc. loaded to Therefore, it is understood by those skilled in the art that these functional blocks can be realized in various forms by hardware only, software only, or a combination thereof, and is not limited to any of them. Therefore, the configuration exemplified as the circuit in the following description can be realized by either hardware or software or both, and the configuration shown as the circuit realizing a certain function realizes the same function. Can also be shown as part of the For example, a configuration described as a control circuit may be described as a control unit. In the drawings, the same elements are denoted by the same reference numerals, and the redundant description is omitted as necessary.
  • Non-transitory computer readable media include various types of tangible storage media. Examples of non-transitory computer readable media are magnetic recording media (eg flexible disk, magnetic tape, hard disk drive), magneto-optical recording media (eg magneto-optical disk), CD-ROM (Read Only Memory) CD-R, CD And semiconductor memory (eg, mask ROM, PROM (Programmable ROM), EPROM (Erasable PROM), flash ROM, RAM (Random Access Memory)).
  • the programs may also be supplied to the computer by various types of temporary computer readable media. Examples of temporary computer readable media include electrical signals, light signals, and electromagnetic waves.
  • the temporary computer readable medium can provide the program to the computer via a wired communication path such as electric wire and optical fiber, or a wireless communication path.
  • FIG. 1 is a schematic diagram of a transmission / reception system according to a first embodiment.
  • the transmission / reception system 1 is a system for updating the pre-update data possessed by the terminal device 13 into the update data possessed by the server device 11.
  • the transmission / reception system 1 encrypts update data in the server device 11 and transmits encrypted update data, which is encrypted update data, to the terminal device 13.
  • the terminal device 13 decrypts the encrypted update data to update the data.
  • the transmission / reception system 1 includes a server device 11, a relay device 12, and a terminal device 13.
  • the server device 11 and the relay device 12 are communicably connected.
  • the relay device 12 and the terminal device 13 are communicably connected.
  • the server device 11 and the relay device 12 are communicably connected via the network 900.
  • the connection means for enabling each configuration to be communicated may be wired or wireless, and may be via the Internet or not.
  • the server device 11 is, for example, a personal computer or a blade server, and includes a first semiconductor device 110 that performs information processing.
  • the relay device 12 is, for example, a smart phone, a tablet terminal, or the like, and includes a second semiconductor device 120 that handles information processing.
  • the terminal device 13 is a device called an IoT device, which can be connected to the Internet, or another device having a communication function.
  • the terminal device 13 has a third semiconductor device 130 that controls information processing.
  • FIG. 2 is a hardware configuration diagram of the first semiconductor device 110 according to the first embodiment.
  • the first semiconductor device 110 in charge of information processing mainly includes a CPU 111, a non-volatile random access memory (NVRAM) 112, a dynamic random access memory (DRAM) 113, an interface (IF) 114, and a true random number generator (TRNG) 115 It has a random number generation circuit), and these configurations are connected by a communication bus.
  • NVRAM non-volatile random access memory
  • DRAM dynamic random access memory
  • IF interface
  • TRNG true random number generator
  • the CPU 111 is an arithmetic device for performing arithmetic processing and the like to be described later in the first semiconductor device 110.
  • the CPU 111 mainly includes a PRF arithmetic circuit 111a, a comparison circuit 111b, an AE encryption circuit 111c, and a selection circuit 111d.
  • the CPU 111 may have a plurality of these configurations as hardware, or may be configured to be capable of parallel processing as software.
  • the CPU described in this embodiment may include peripheral circuits other than the CPU core.
  • PRF Pseudorandom function
  • a pseudorandom function is a function that can not be identified cryptographically as a random number, and returns an output that looks intuitively sufficiently random, and is a polynomial time that distinguishes both from a true random function Point to the one where there is no algorithm.
  • the PRF arithmetic circuit 111a outputs the same result for the same input.
  • the PRF arithmetic circuit 111a may specify the number of output variables as an input.
  • the PRF operation circuit 111a may use another function such as a common key encryption or a function based on a hash function, as long as the above-described output is performed and security can be ensured.
  • the comparison circuit 111b receives two signals as inputs, compares the two received signals, and outputs as a comparison result whether or not the two signals match.
  • the output signal of the comparison result the output signal when the two signals do not match is “0”, and the output signal when the two signals match is “1”.
  • the output signal of the comparison result is not limited to this.
  • the key information is also used when performing decryption processing.
  • the AE encryption circuit 111 c outputs a ciphertext, an authentication tag, and a header signal.
  • the selection circuit 111d has a function of outputting a signal selected from among a plurality of input signals.
  • the selection circuit 111d selects which one of the plurality of input signals is to be output according to the value of the comparison result signal SG20 supplied from the comparison circuit 111b. That is, the comparison result signal SG20 is a selection control signal of the selection circuit 111d.
  • the selection circuit 111d is a multiplexer as an example of a hardware configuration.
  • the NVRAM 112 is, for example, a readable and writable non-volatile storage device such as a flash memory.
  • the NVRAM 112 stores update data, key information for securing communication security, and the like.
  • the DRAM 113 is a volatile storage device and temporarily stores various data.
  • the hardware configuration of the DRAM 113 in this embodiment is an example, and the DRAM 113 may be configured by a static random access memory (SRAM), and instead of the volatile memory, a magnetoresistive random access memory (MRAM), Alternatively, it may be configured by non-volatile memory such as flash memory.
  • SRAM static random access memory
  • MRAM magnetoresistive random access memory
  • non-volatile memory such as flash memory.
  • the TRNG 115 is a true random number generation circuit.
  • the TRNG 115 generates random numbers based on the signal using a random physical phenomenon, such as a sensor that detects noise generated by a diode, thermal noise, or radiation due to decay of a radioactive substance.
  • the CPU 111 processes a signal of each configuration, transmits a signal corresponding to the process to the relay device 12 via the IF 114, or receives a signal received from the relay device 12 via the IF 114, and receives the received signal To process.
  • FIG. 3 is a hardware configuration diagram of the second semiconductor device 120 according to the first embodiment.
  • the second semiconductor device 120 in charge of information processing mainly includes a CPU 121, an NVRAM 122, a DRAM 123, and an IF 124, which are connected by a communication bus.
  • the second semiconductor device 120 communicates with the server device 11, receives a signal from the server device 11, processes the received signal as necessary, and transmits it to the terminal device 13. Further, the relay device 12 receives a signal from the terminal device 13, processes the received signal as necessary, and transmits the processed signal to the server device 11.
  • FIG. 4 is a hardware configuration diagram of the third semiconductor device 130 according to the first embodiment.
  • the third semiconductor device 130 responsible for information processing has, as main components, a CPU 131, an NVRAM 132, a DRAM 133, an IF 134, and a TRNG 135, which are connected by a communication bus.
  • the terminal device 13 receives a signal from the relay device 12 and processes the received signal. Further, the terminal device 13 transmits the processed signal to the relay device 12.
  • the CPU 131 is an arithmetic device for performing arithmetic processing and the like in the third semiconductor device 130.
  • the CPU 131 mainly has a PRF arithmetic circuit 131a, a comparison circuit 131b, and an AE decoding circuit 131c.
  • the AE decryption circuit 131 c performs decryption processing and verification of an authentication tag on the authentication-encrypted signal. That is, the AE decryption circuit 131c uses the ciphertext, the authentication tag, the header signal output from the AE encryption circuit 111c, and the key information used by the AE encryption circuit 111c as input signals. The AE decryption circuit 131 c decrypts the ciphertext, and verifies whether the authentication tag generated as a result of the decryption matches the authentication tag received as an input signal. As a result of the verification, if these authentication tags match, the AE decryption circuit 131 c outputs the decrypted plaintext. On the other hand, if these authentication tags do not match, the AE decoding circuit 131 c outputs a signal indicating that the authentication results do not match.
  • the update control circuit 131 d performs signal control for updating the firmware.
  • the update control circuit 131 d receives a flag signal and an update data signal as input signals. If the received flag signal is a value for updating the firmware, the update control circuit 131d executes a process of replacing the update data received as an input signal with the pre-update data. Further, the update control circuit 131 d may have a function of outputting whether or not the firmware update process has succeeded.
  • the terminal device 13 may not have the TRNG 135.
  • FIG. 5 is a diagram showing transmission and reception signals of the transmission and reception system 1 according to the first embodiment.
  • the server device 11 stores, in the NVRAM 112, update data SG02, update version data SG04, an identifier SG05, and a master key SG06.
  • the update data SG02 is, for example, a new version of firmware for the terminal device 13.
  • the update version data SG04 is data including version information of the update data SG02.
  • the identifier SG05 is identification information uniquely assigned to the terminal device 13, and is, for example, a Mac address (Media Access Control address) of the terminal device 13, an identification number unique to a product, or the like.
  • the terminal device 13 stores, in the NVRAM 132, pre-update data SG01, pre-update version data SG03, an identifier SG05, and a master key SG06.
  • the pre-update data SG01 is, for example, firmware currently used by the terminal device 13.
  • the pre-update version data SG03 is data including version information of the pre-update data SG01.
  • the transmission and reception system 1 performs a version update process of the firmware of the terminal device 13.
  • the relay device 12 transmits a version check request signal SG08 to the terminal device 13 (step S11).
  • the version check request signal SG08 is a signal for requesting the terminal device 13 to respond with the version of firmware.
  • the terminal device 13 When the terminal device 13 receives the version check request signal SG08 from the relay device 12, the terminal device 13 relays the pre-update version data SG03, which is the version of the current firmware of the terminal device 13, and the identifier SG05 in response to the received request signal. It transmits to 12 (step S12).
  • the relay device 12 When the relay device 12 receives the pre-update version data SG03 and the identifier SG05 from the terminal device 13, the relay device 12 adds a version upgrade request signal SG09 to these data, and transmits the data to the server device 11 (step S13).
  • the first semiconductor device 110 included in the server device 11 determines whether to perform the process on the terminal device 13 in order to perform the firmware version update process. When performing such processing, the first semiconductor device 110 outputs a signal for generating a key used when decrypting the encrypted update data, and a challenge code for authenticating the terminal device 13.
  • FIG. 6 is a functional block diagram of the first semiconductor device 110 in the server apparatus 11 according to the first embodiment.
  • the first semiconductor device 110 receives a version upgrade request signal SG ⁇ b> 09 from the relay device 12.
  • the first semiconductor device 110 accesses the database area of the NVRAM 112 and checks whether the identifier SG05 stored in the NVRAM 112 matches the identifier SG05 received from the relay device 12 or not.
  • the server apparatus 11 collates the pre-update version data SG03 which is the firmware version of the terminal apparatus 13 received from the relay apparatus 12 with the update version data SG04 stored in the NVRAM 112 when these signals regarding the identifier match. . That is, the first semiconductor device 110 accesses the update data area of the NVRAM 112, and transmits the update version data SG04 to the comparison circuit 111b of the CPU 111. The first semiconductor device 110 also supplies the pre-update version data SG03 received from the relay device 12 to the comparison circuit 111b. Then, the comparison circuit 111b compares these data, and outputs a comparison result signal SG10 to the PRF calculation circuit 111a.
  • the comparison circuit 111b As a result of comparison of data by the comparison circuit 111b, when the version data match, the comparison circuit 111b outputs "0" as the comparison result signal SG10. In this case, the firmware of the terminal device 13 is the latest and does not need to be updated. Therefore, the PRF arithmetic circuit 111a does not execute the process for updating the firmware. On the other hand, when the version data do not match as a result of the comparison, the comparison circuit 111b outputs "1" as the comparison result signal SG10. In this case, the server device 11 executes a process for updating the firmware of the terminal device 13 described later.
  • the PRF operation circuit 111a accesses the database area of the NVRAM 112 and receives the master key SG06.
  • the PRF arithmetic circuit 111a receives the first random number signal SG11 from the TRNG 115.
  • the PRF operation circuit 111a receives the master key SG06 and the first random number signal SG11, generates a sixth random number signal SG13 and a seventh random number signal SG14, and stores the generated signals in the DRAM 113.
  • the TRNG 115 supplies the first random number signal SG11 to the PRF arithmetic circuit 111a, generates the second random number signal SG12, and stores the generated second random number signal SG12 in the DRAM 113.
  • the TRNG 115 outputs the generated first random number signal SG11 as information for generating a key for the terminal device 13 to decrypt the update data. Also, the TRNG 115 outputs the generated second random number signal SG12 as a challenge code that is a request signal to the terminal device 13.
  • the server device 11 transmits the first random number signal SG11 and the second random number signal SG12 output from the TRNG 115 to the relay device 12 (step S14).
  • the relay device 12 transmits the first random number signal SG11 and the second random number signal SG12 received from the server device 11 to the terminal device 13 (step S15).
  • the third semiconductor device 130 included in the terminal device 13 decrypts the encrypted update data using the signal (first random number signal SG11) received from the server device 11 for generating the key.
  • a key (seventh random number signal SG14) to be used in the process is generated.
  • the third semiconductor device 130 outputs a response code (ninth random number signal SG16) as a response signal to the challenge code (second random number signal SG12) received from the server device 11. Further, when making a response, the third semiconductor device 130 outputs a challenge code (third random number signal SG15) for authenticating the server device 11.
  • FIG. 7 is a functional block diagram of the terminal apparatus according to the first embodiment.
  • PRF arithmetic circuit 131a_1 since there are two PRF arithmetic circuits, for convenience of explanation, one is called a PRF arithmetic circuit 131a_1, and the other is called a PRF arithmetic circuit 131a_2.
  • the PRF arithmetic circuit 131a_1 and the PRF arithmetic circuit 131a_2 may have different configurations, or may have one configuration and perform different computations. Further, also in the following description, when there are a plurality of configurations of the same type in one block diagram, the same reference numerals may be given.
  • the third semiconductor device 130 included in the terminal device 13 inputs the received first random number signal SG11 to the PRF arithmetic circuit 131a included in the CPU 131.
  • the PRF arithmetic circuit 131a reads the master key SG06 stored in the NVRAM 132 as an input signal.
  • the PRF calculation circuit 131a_1 receives the master key SG06 and the first random number signal SG11, and generates a sixth random number signal SG13 and a seventh random number signal SG14. Among the generated signals, the PRF arithmetic circuit 131a_1 inputs the sixth random number signal SG13 to the PRF arithmetic circuit 131a_2. Further, the PRF arithmetic circuit 131a_1 causes the DRAM 133 to store the seventh random number signal SG14 among the generated signals.
  • the PRF arithmetic circuit 131a_2 to which the sixth random number signal SG13 is input further receives the second random number signal SG12 received from the relay apparatus 12 as an input signal.
  • the PRF arithmetic circuit 131a_2 receives the third random number signal SG15 from the TRNG 135 as another input signal.
  • the PRF arithmetic circuit 131a_2 generates a ninth random number signal SG16 and a tenth random number signal SG17, using the sixth random number signal SG13, the second random number signal SG12, and the third random number signal SG15 as input signals. Among these generated signals, the PRF arithmetic circuit 131a_2 outputs the ninth random number signal SG16 as a response signal to the request signal received from the server apparatus 11. Further, the PRF arithmetic circuit 131a_2 causes the DRAM 133 to store the tenth random number signal SG17 among the generated signals.
  • the TRNG 135 outputs the third random number signal SG15 generated as an input signal of the PRF operation circuit 131a_2 as a response signal to the request signal received from the server apparatus 11. That is, the third semiconductor device 130 outputs the ninth random number signal SG16 and the third random number signal SG15 as a response signal to the request signal received from the server device 11.
  • the terminal device 13 transmits the third random number signal SG15 and the ninth random number signal SG16 output from the third semiconductor device 130 to the relay device 12 (step S16).
  • the relay device 12 transmits the third random number signal SG15 and the ninth random number signal SG16 received from the server device 11 to the server device 11 (step S17).
  • the first semiconductor device 110 included in the server device 11 outputs a response code (an eleventh random number signal SG19) as a response signal to the challenge code (third random number signal SG15) received from the terminal device 13.
  • the first semiconductor device 110 also compares whether the response code (the ninth random number signal SG16) received from the terminal device 13 matches the expected value, and outputs a ciphertext SG23 according to the comparison result.
  • FIG. 8 is a functional block diagram of the first semiconductor device according to the first embodiment.
  • the first semiconductor device 110 inputs the received third random number signal SG15 to the PRF operation circuit 111a.
  • the PRF operation circuit 111a further receives a sixth random number signal SG13 and a second random number signal SG12 from the DRAM 113 as input signals.
  • the PRF operation circuit 111a generates an eighth random number signal SG18 and an eleventh random number signal SG19, using the sixth random number signal SG13, the second random number signal SG12, and the third random number signal SG15 as input signals.
  • the PRF arithmetic circuit 111a transmits the generated eighth random number signal SG18 to the comparison circuit 111b.
  • the PRF arithmetic circuit 111a outputs the generated eleventh random number signal SG19 as a response code in response to the challenge code received from the terminal device 13.
  • the first semiconductor device 110 inputs the received ninth random number signal SG16 to the comparison circuit 111b.
  • the comparison circuit 111b receives the eighth random number signal SG18 output from the PRF operation circuit 111a and the ninth random number signal SG16 output from the terminal device 13 as input signals, and compares the received signals. That is, the server device 11 compares the response code sent by the terminal device 13 with the challenge code sent by the server device 11 whether it matches the expected value. As a result of comparison of data by the comparison circuit 111b, when these signals do not match, the comparison circuit 111b outputs "0" as the comparison result signal SG20.
  • the comparison circuit 111 b outputs “1” as the comparison result signal SG ⁇ b> 20.
  • the comparison circuit 111b supplies the output comparison result signal SG20 to the selection circuit 111d.
  • the AE encryption circuit 111 c receives the update data SG 02 and the update version data SG 04 as input signals from the NVRAM 112.
  • the AE encryption circuit 111 c also receives, from the DRAM 113, a seventh random number signal SG 14 which is key information for encrypting the update data SG 02 and the update version data SG 04.
  • the AE encryption circuit 111c outputs the encrypted update data SG21 based on these input signals, and inputs the output encrypted update data SG21 to the selection circuit 111d.
  • the TRNG 115 generates a fourth random number signal SG22, and inputs the generated signal to the selection circuit 111d.
  • the fourth random number signal SG22 output from the TRNG 115 is a true random number, and is set so that the number of digits of the signal is the same as the encrypted update data SG21. That is, when the decryption is not possible, it is not easy to distinguish between the encrypted update data SG21 and the fourth random number signal SG22.
  • the selection circuit 111d receives the encrypted update data SG21 and the fourth random number signal SG22 described above as input signals, and receives the comparison result signal SG20 as a selection control signal.
  • the selection circuit 111d selects the encrypted update data SG21 as the ciphertext SG23 that is the output signal.
  • the selection circuit 111d selects the fourth random number signal SG22 instead of the encrypted update data SG21 as the ciphertext SG23 which is an output signal.
  • the selection circuit 111d selects a signal in this manner, and outputs the selected signal as a ciphertext SG23.
  • the first semiconductor device 110 outputs the encrypted signal including the update data when the authentication of the terminal device 13 is correctly performed, and when the authentication of the terminal device 13 is not correctly performed, A random number signal is transmitted that is not easy to distinguish from the encrypted update data SG21 for a destination that is not correctly authenticated.
  • a random number signal is transmitted that is not easy to distinguish from the encrypted update data SG21 for a destination that is not correctly authenticated.
  • the first semiconductor device 110 outputs an eleventh random number signal SG19 as a response code to the third random number signal SG15 which is a challenge code, and a ninth random number signal SG16 which is a response code received from the terminal device 13.
  • the ciphertext SG23 is output according to.
  • the server device 11 transmits the eleventh random number signal SG19 and the ciphertext SG23 output by the first semiconductor device 110 to the relay device 12 (step S18).
  • the relay device 12 transmits the eleventh random number signal SG19 and the ciphertext SG23 received from the server device 11 to the terminal device 13 (step S19).
  • the third semiconductor device 130 included in the terminal device 13 authenticates the server device 11 using the response code (the eleventh random number signal SG ⁇ b> 19) received from the server device 11. Further, the third semiconductor device 130 determines whether to decrypt the ciphertext SG23 received from the server device 11 according to the authentication result of the server device 11 and performs processing according to the determination result.
  • FIG. 9 is a functional block diagram of a third semiconductor device according to the first embodiment.
  • the third semiconductor device 130 of the terminal device 13 inputs the eleventh random number signal SG19 received from the server device 11 and the tenth random number signal SG17 stored in the DRAM 133 to the comparison circuit 131b_1, Compare the signals.
  • the comparison circuit 131 b _ 1 outputs “0” as the comparison result signal SG 24 when these signals do not match, and outputs “1” as the comparison result signal SG 24 when these signals match.
  • the supplied signal is supplied to the AE decoding circuit 131c.
  • the third semiconductor device 130 also inputs the ciphertext SG23 received from the server device 11 to the AE encryption circuit 111c.
  • the AE encryption circuit 111c further receives a seventh random number signal SG14 stored in the DRAM 133 as an input signal.
  • the AE decryption circuit 131c executes the following process of decrypting the ciphertext SG23.
  • the AE decryption circuit 131 c decrypts the ciphertext SG ⁇ b> 23 with the ciphertext SG ⁇ b> 23 and the seventh random number signal SG ⁇ b> 14 as key information for decrypting the ciphertext SG ⁇ b> 23 as input signals.
  • the AE decoding circuit 131c supplies the updated version data SG04 contained in the output signal to the comparison circuit 131b_2.
  • the comparison circuit 131b_2 receives, from the NVRAM 132, pre-update version data SG03 which is version information of the current firmware stored in the third semiconductor device 130.
  • the comparison circuit 131b_2 compares whether the update version data SG04 is larger than the pre-update version data SG03 and supplies a comparison result signal SG25 to the update control circuit 131d.
  • the update control circuit 131d receives the comparison result signal SG25 from the comparison circuit 131b_2 and also receives the decoded update data SG02 from the AE decoding circuit 131c.
  • the update control circuit 131 d performs a process of updating the firmware stored in the NVRAM 132 when the version of the decoded firmware is larger than the version of the firmware stored in the NVRAM 132.
  • the update control circuit 131d stores the update data SG02 in the NVRAM 132 instead of the pre-update data SG01, and stores the update version data SG04 in the NVRAM 132 instead of the pre-update version data SG03.
  • the transmission / reception system 1 is configured as described above. From the above description, the processing of the transmission / reception system 1 can be summarized as follows. That is, the transmission / reception system 1 including the server device and the terminal device that receives the update data from the server device executes the process as follows.
  • the server device 11 transmits, to the terminal device 13, a signal (111) for generating a key for decrypting the encryption with authentication and a challenge code (112) for authenticating the terminal device 13.
  • the terminal device 13 transmits, to the server device 11, a response code for the challenge code (112) and a challenge code for authenticating the server device 11.
  • the server device verifies the response code, transmits a preset encryption according to the verification result, and transmits to the terminal device 13 a response code to the challenge code received from the terminal device 13.
  • the terminal device 13 verifies the response code received from the server device 11, and determines processing for the encryption received together with the response code according to the verification result.
  • the relay device 12 is interposed between the server device 11 and the terminal device 13, the server device 11 and the relay device 12 communicate, and the relay device 12 and the terminal device 13 communicate.
  • the transmission and reception system 1 transmits and receives update data using a common key that the server device 11 and the terminal device 13 have.
  • the transmission / reception system 1 also calculates signals using the pseudo random functions common to the server device 11 and the terminal device 13. Therefore, the transmission / reception system 1 can maintain the secrecy of the update data and prevent information leakage to a third party.
  • the transmission / reception system 1 transmits / receives update data using an authentication-added encryption technology. Therefore, if the terminal device 13 is supplied with the tampered update data, the transmission / reception system 1 can prevent the update by the incorrect data by verifying the authentication tag.
  • the relay device 12 is interposed between the server device 11 and the terminal device 13.
  • the transmission and reception system 1 can transmit and receive signals between the server device 11 and the terminal device 13. Therefore, the transmission / reception system 1 can update the firmware even when the terminal device 13 is not directly connected to the Internet, for example, and can reduce the operation cost.
  • the server device 11 and the terminal device 13 each have a common key.
  • the transmission and reception system 1 can perform processing at high speed.
  • the processing speed of the system according to the present embodiment is about 100 times faster than that of a system using a general public key.
  • the transmission / reception system 1 according to the modification of the first embodiment differs from the above-described configuration of the terminal device 13 in that the terminal device 13 does not have the TRNG 135.
  • FIG. 10 is a functional block diagram of a third semiconductor device according to a modification of the first embodiment.
  • the functional block diagram of FIG. 10 is for explaining the process performed by the terminal apparatus 13 that has received the first random number signal SG11 and the second random number signal SG12 in step S15 in FIG. It corresponds.
  • FIG. 10 is a functional block diagram of the terminal apparatus according to the first embodiment.
  • the processing performed by the terminal device 13 receiving the first random number signal SG11 and the second random number signal SG12 will be outlined in terms of differences from the first embodiment described above.
  • the third semiconductor device 130 included in the terminal device 13 generates a twelfth random number signal SG07_n instead of the third random number signal SG15 as the challenge code for authenticating the server device 11.
  • the third semiconductor device 130 stores the twelfth random number signal SG07_n generated by the PRF calculation circuit 131a_2 in the NVRAM 132.
  • the third semiconductor device 130 outputs the ninth random number signal SG16 as a response code, and outputs the twelfth random number signal SG07_n as a challenge code.
  • the third semiconductor device 130 stores in advance in the NVRAM 132 a twelfth random number signal SG07_0, which is a random number, as an initial value of the twelfth random number signal SG07_n.
  • the PRF operation circuit 131a accesses the NVRAM 132 and receives the twelfth random number signal SG07_0.
  • the PRF arithmetic circuit 131a_2 also receives the second random number signal SG12 and the sixth random number signal SG13 output from the PRF arithmetic circuit 131a_1 as input signals.
  • the PRF calculation circuit 131a_2 performs calculations using these as input signals, and generates a ninth random number signal SG16, a tenth random number signal SG17, and a twelfth random number signal SG07_1 as output signals.
  • the PRF operation circuit 131a_2 outputs the twelfth random number signal SG07_1 out of these output signals as a challenge code for authenticating the server apparatus 11, and stores the twelfth random number signal SG07_1 in the NVRAM 132.
  • the PRF arithmetic circuit 131a_2 sequentially updates the twelfth random number signal SG07_n to a new value each time the arithmetic operation is performed, and stores the updated signal in the NVRAM 132.
  • the terminal device 13 can authenticate the server device 11 without having the TRNG 135. Therefore, the transmission and reception system 1 can make the terminal device 13 a simple configuration. Therefore, in the modification of the first embodiment, the transmission / reception system 1 can exchange the update program efficiently and safely with a simple configuration, and can realize the update of the program.
  • the present invention is not limited to this.
  • the transmission / reception system 1 can exchange the update program efficiently and safely with a simple configuration, and can realize the program update.
  • the transmission / reception system 2 according to the second embodiment is different from that of the first embodiment in the configuration of the CPU of the server device and the configuration of the CPU of the terminal device.
  • the transmission / reception system 2 according to the second embodiment is different from the transmission / reception system 1 according to the first embodiment in that the server apparatus manages the version of firmware of the terminal device.
  • FIG. 11 is a hardware configuration diagram of the transmission and reception system according to the second embodiment.
  • the transmission / reception system 2 includes a server device 21, a relay device 22, and a terminal device 23.
  • the server device 21 includes a first semiconductor device 210, and the first semiconductor device 210 includes a CPU 211.
  • the CPU 211 differs from the CPU 111 according to the first embodiment in that the CPU 211 includes the update control circuit 211 e.
  • the terminal device 23 includes a third semiconductor device 230, and the third semiconductor device 230 includes a CPU 231.
  • the CPU 231 differs from the CPU 231 according to the first embodiment in that it includes a selection circuit 231e.
  • FIG. 12 is a diagram showing transmission and reception signals of the transmission and reception system according to the second embodiment.
  • the server apparatus 21 differs from the server apparatus 11 according to the first embodiment in that the pre-update version data SG03 is stored in the NVRAM 112. That is, the server device 21 manages what is the current firmware version of the terminal device 23.
  • the terminal device 23 stores the same signal as the terminal device 13 according to the first embodiment.
  • step S 11 to step S 15 is the same as that of the first embodiment.
  • the third semiconductor device 230 included in the terminal device 23 is different from that of Embodiment 1 in the signal output from the PRF arithmetic circuit 231 a_2. That is, the PRF arithmetic circuit 231a_2 adds the ninth random number signal SG16 and the tenth random number signal SG17 to the thirteenth random number signal SG17 in the calculation using the sixth random number signal SG13, the second random number signal SG12 and the third random number signal SG15 as input signals.
  • the random number signal SG26 is also output.
  • the thirteenth random number signal SG26 is used as a signal to indicate that the firmware update has been correctly performed.
  • the PRF arithmetic circuit 231a_2 stores the output thirteenth random number signal SG26 in the DRAM 133.
  • the third semiconductor device 230 which has performed the above-described process outputs the third random number signal SG ⁇ b> 15 and the ninth random number signal SG ⁇ b> 16 as in the first embodiment.
  • the terminal device 23 transmits the third random number signal SG15 and the ninth random number signal SG16 to the relay device 22 (step S26), and the relay device 22 transmits these signals to the server device 21 (step S27).
  • FIG. 14 is a functional block diagram of the server apparatus according to the second embodiment.
  • the first semiconductor device 210 included in the server device 21 differs from the first embodiment in the signal output from the PRF operation circuit 211 a. That is, the PRF arithmetic circuit 211a adds the eighth random number signal SG18 and the eleventh random number signal SG19 to the fourteenth random number signal SG19 in the calculation using the second random number signal SG12, the sixth random number signal SG13 and the third random number signal SG15 as input signals.
  • the random number signal SG27 is also output.
  • the fourteenth random number signal SG27 is used as a signal for verifying a firmware update result signal received from the terminal device 23.
  • the PRF arithmetic circuit 211 a stores the output fourteenth random number signal SG 27 in the DRAM 113.
  • the first semiconductor device 210 that has executed the above-described process outputs an eleventh random number signal SG19 and a ciphertext SG23 as in the first embodiment.
  • the server device 21 transmits the eleventh random number signal SG19 and the ciphertext SG23 to the relay device 22 (step S28), and the relay device 22 transmits these signals to the terminal device 23 (step S29).
  • the third semiconductor device 230 included in the terminal device 23 outputs the update result from the update control circuit 231d, and the third semiconductor device 230 outputs the update result signal based on the update result output from the update control circuit 231d.
  • the point of transmitting to the server device 21 is different from the first embodiment.
  • FIG. 15 is a functional block diagram of a terminal apparatus according to the second embodiment.
  • the update control circuit 231d receives the comparison result signal SG25 from the comparison circuit 231b, and receives the updated data SG02 decoded from the AE decoding circuit 231c.
  • the update control circuit 231d performs a process of updating the firmware stored in the NVRAM 132 when the version of the decoded firmware is larger than the version of the firmware stored in the NVRAM 132.
  • the update control circuit 231d When the process of updating the firmware is completed, the update control circuit 231d generates a first update result signal SG28 indicating whether or not the process is successful, and selects the generated first update result signal SG28 as the selection circuit 231e. It supplies as a control signal. If the process of updating the firmware is successful, the update control circuit 231 d outputs “1” as the first update result signal SG ⁇ b> 28. On the other hand, when the process of updating the firmware is not successful, the update control circuit 231d outputs “0” as the first update result signal SG28.
  • the selection circuit 231e receives the thirteenth random number signal SG26 from the DRAM 133 as an input signal, and further receives a fifth random number signal SG29 from the TRNG 135.
  • the fifth random number signal SG29 is a true random number having the same number of digits as the thirteenth random number signal SG26.
  • the selection circuit 231e selects the thirteenth random number signal SG26 as a signal to be output.
  • the selection circuit 231 e selects the fifth random number signal SG ⁇ b> 29 as a signal to be output.
  • the selection circuit 231e outputs the selected signal as a second update result signal SG30.
  • the third semiconductor device 230 outputs the second update result signal SG30 output by the selection circuit 231e.
  • the terminal device 23 transmits the second update result signal SG30 to the relay device 22 (step S30), and the relay device 22 transmits this to the server device 21 (step S31).
  • FIG. 16 is a functional block diagram of the server apparatus according to the second embodiment.
  • the first semiconductor device 210 included in the server device 21 supplies the received second update result signal SG ⁇ b> 30 to the comparison circuit 211 b.
  • the comparison circuit 211 b also receives a fourteenth random number signal SG 27 from the DRAM 113. That is, the comparison circuit 211b compares the second update result signal SG30 with the fourteenth random number signal SG27, and outputs the comparison result signal SG31 to the update control circuit 211e.
  • the comparison circuit 211b When the second update result signal SG30 and the fourteenth random number signal SG27 coincide with each other, the comparison circuit 211b outputs "1" as the comparison result signal SG31. On the other hand, when the second update result signal SG30 and the fourteenth random number signal SG27 do not match, the comparison circuit 211b outputs "0" as the comparison result signal SG31.
  • the update control circuit 211 e When the update control circuit 211 e receives “0” as the comparison result signal SG 31, the update control circuit 211 e does not execute the process of updating the data of the NVRAM 112. In this case, the terminal device 23 may determine that the update processing has failed, and the comparison result signal SG31 may be stored in the NVRAM 112. On the other hand, when the update control circuit 211 e receives “1” as the comparison result signal SG 31, the update control circuit 211 e executes a process of updating the data of the NVRAM 112. That is, the update control circuit 211e accesses the update data area of the NVRAM 112 and receives the update version data SG04 related to the update data transmitted to the terminal device 23. Then, the update control circuit 211e performs a process of storing the update version data SG04 instead of the pre-update version data SG03 stored in the database area of the NVRAM 112.
  • the transmission / reception system can easily manage the update data of the terminal device. Therefore, for example, when the server device manages a plurality of terminal devices, it is possible to manage the update status of the data possessed by each, and it becomes possible to grasp network vulnerability etc.
  • Embodiment 3 A third embodiment will now be described with reference to FIGS. 17 to 21.
  • the transmission / reception system 3 according to the third embodiment is different from that of the first embodiment in the communication processing between the terminal devices. That is, the transmission / reception system 3 according to the third embodiment first performs communication between the server device 31 and the relay device 32, and then performs communication in a state where communication between the server device 31 and the relay device 32 is not performed. Communication between the device 32 and the terminal device 33 is performed.
  • the transmission / reception system 3 according to the third embodiment is different from that of the first embodiment in the configuration of the relay apparatus 32.
  • FIG. 17 is a hardware configuration diagram of the second semiconductor device according to the third embodiment.
  • the configuration of the CPU 321 of the relay device 32 and the second semiconductor device 320 included in the terminal device is different from that of the CPU 121 according to the first embodiment.
  • the CPU 321 mainly includes a PRF arithmetic circuit 321a, a comparison circuit 321b, an AE decoding circuit 321c, and a selection circuit 321d.
  • the second semiconductor device 320 is different from the first embodiment in that the second semiconductor device 320 includes the TRNG 325.
  • FIG. 18 is a diagram showing transmission and reception signals of the transmission and reception system according to the third embodiment.
  • the transmission / reception system 3 shown in FIG. 18 is different from that of the first embodiment in that the NVRAM 112 of the server device 31 stores the common key SG 32 and the NVRAM 122 of the relay device 32 stores the common key SG 32.
  • the data stored in the NVRAM 132 of the terminal device 33 is the same as that of the first embodiment.
  • step S ⁇ b> 11 to step S ⁇ b> 13 is the same as that of the first embodiment.
  • FIG. 19 is a functional block diagram of the server apparatus according to the third embodiment.
  • the first semiconductor device 110 of the server device 11 authenticates the terminal device 13 with a signal (first random number signal SG11) for generating a key to be used when decrypting the encrypted update data.
  • a challenge code (second random number signal SG12) for The process until outputting the first random number signal SG11 and the second random number signal SG12 is the same as that of the first embodiment, and therefore the description thereof is omitted.
  • the first semiconductor device 110 inputs the common key SG32 and the sixth random number signal SG13 to the AE encryption circuit 111c_1.
  • the AE encryption circuit 111c_1 receives these signals, performs encryption processing with authentication on the received signals, and generates a ciphertext SG33.
  • the first semiconductor device 110 inputs the update data SG02, the update version data SG04, and the seventh random number signal SG14 to the AE encryption circuit 111c_2.
  • the AE encryption circuit 111c_2 receives these signals, performs encryption processing with authentication on the received signals, and generates encrypted update data SG21.
  • the first semiconductor device 110 outputs the first random number signal SG11, the second random number signal SG12, the ciphertext SG33, and the encrypted update data SG21 to the outside. Then, the server device 11 transmits these signals to the relay device 32 (step S31 in FIG. 18).
  • FIG. 20 is a functional block diagram of the relay device according to the third embodiment.
  • the second semiconductor device 320 of the relay device 32 performs the following processing.
  • the AE decryption circuit 321c receives the ciphertext SG33 as an input signal, and further receives the common key SG32 stored in the NVRAM 122 as an input signal. Then, the AE decryption circuit 321 c decrypts the sixth random number signal SG ⁇ b> 13 included in the ciphertext SG ⁇ b> 33, using these as input signals. The AE decoding circuit 321 c stores the generated sixth random number signal SG ⁇ b> 13 in the NVRAM 122.
  • the second semiconductor device 320 stores the first random number signal SG11, the second random number signal SG12, and the encrypted update data SG21 in the NVRAM 122, and the first random number signal SG11 and the second random number signal SG12 as the terminal device 33. Perform processing to output to.
  • the relay device 32 transmits these signals to the terminal device 33 (step S32 in FIG. 18).
  • the terminal device 33 processes the first random number signal SG11 and the second random number signal SG12 received from the relay device 32, and transmits a third random number signal SG15 and a ninth random number signal SG16 to the relay device 32 ( Step S33 in FIG.
  • the process in which the terminal device 33 processes the first random number signal SG11 and the second random number signal SG12 and transmits the third random number signal SG15 and the ninth random number signal SG16 to the relay device 32 is the same as that in FIG. It is similar to that described with reference.
  • FIG. 21 is a functional block diagram of the relay device according to the third embodiment.
  • the PRF arithmetic circuit 321a receives, as an input signal, the third random number signal SG15 transmitted by the terminal device 33. In addition, the PRF arithmetic circuit 321a receives, as input signals, the sixth random number signal SG13 and the second random number signal SG12 stored in the NVRAM 122. The PRF arithmetic circuit 321a performs arithmetic processing using these signals as input signals, and generates an eighth random number signal SG18 and an eleventh random number signal SG19.
  • the second semiconductor device 320 outputs the eleventh random number signal SG19 generated by the PRF arithmetic circuit 321a as a response code to the challenge code (third random number signal SG15) of the terminal device 33.
  • the comparison circuit 321b receives the eighth random number signal SG18 generated by the PRF operation circuit 321a and the ninth random number signal SG16 received as a response code from the relay device 32, and compares these received signals.
  • the comparison circuit 321b As a result of comparison of data by the comparison circuit 321b, when these signals do not match, the comparison circuit 321b outputs "0" as the comparison result signal SG20. On the other hand, as a result of comparison, when these signals match, the comparison circuit 321 b outputs “1” as the comparison result signal SG20. The comparison circuit 321b supplies the output comparison result signal SG20 to the selection circuit 321d.
  • the TRNG 125 generates a fourth random number signal SG22, and inputs the generated signal to the selection circuit 321d.
  • the fourth random number signal SG22 output by the TRNG 125 is a true random number whose number of digits of the signal is the same as that of the encrypted update data SG21.
  • the selection circuit 321d receives the encrypted update data SG21 and the fourth random number signal SG22 stored in the NVRAM 122 as input signals, and receives the comparison result signal SG20 as a selection control signal.
  • the selection circuit 321d selects the encrypted update data SG21 as the ciphertext SG23 that is the output signal.
  • the selection circuit 321d selects the fourth random number signal SG22 instead of the encrypted update data SG21 as the ciphertext SG23 which is the output signal.
  • the selection circuit 321d selects a signal in this manner, and outputs the selected signal as a ciphertext SG23.
  • the relay device 32 transmits the eleventh random number signal SG19 and the ciphertext SG23 output from the second semiconductor device 320 to the terminal device 33 (step S34 in FIG. 18).
  • the subsequent processing in the terminal device 33 is the same as that described with reference to FIG. 9 in the first embodiment.
  • the data transmitted and received by the relay apparatus 32 and the terminal apparatus 33 in step S11 and step S12 in FIG. 18 do not have confidentiality. Therefore, the relay device 32 may store the pre-update version data SG03 and the identifier SG05 of the terminal device 33 in advance.
  • the transmission / reception system 3 separates the communication between the server device 31 and the relay device 32 and the communication between the relay device 32 and the terminal device 33 to perform data update processing It can be done. For example, in an environment where the transmission / reception system 3 can not communicate with the server device 31 and the relay device 32 when the terminal device 33 is at a remote place or when only the short distance communication is provided. Even if it exists, the update data can be provided to the terminal device 33.
  • a semiconductor device having a memory, a random number generation circuit, and a control circuit, and providing updated data to an external terminal device,
  • the memory stores key information
  • the random number generation circuit generates a first random number signal and a second random number signal
  • the control circuit A sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information, Generating encrypted update data using the seventh random number signal for the update data; Generating the first random number signal and the second random number signal as a request signal to be transmitted to the external terminal device; Receiving a first response signal and a second response signal from the external terminal apparatus as a response signal to the request signal;
  • An eighth random number signal is generated using the first response signal, the second random number signal, and the sixth random number signal as input signals,
  • the semiconductor device wherein the encrypted update data is provided to the external terminal device when the second response signal matches the eighth random number signal.
  • the control circuit receives, from the external terminal device, a third response signal which is a response signal to the provided encrypted update data, the third response signal includes the first response signal and the second random number. It is determined whether or not the signal and the tenth random number signal generated by using the sixth random number signal as an input signal match, and in the case of a match, registration that the data has been updated is registered. , Register that the data was not updated, The semiconductor device according to appendix 1.
  • a semiconductor device having a memory and a control circuit and receiving encrypted update data from an external server device,
  • the memory stores pre-update data and key information;
  • the control circuit Receiving a first random number signal and a second random number signal as a request signal from the external server device;
  • a sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information,
  • a ninth random number signal and a tenth random number signal are generated using the second random number signal and the sixth random number signal as input signals, Generate a challenge code including a preset signal, Outputting the ninth random number signal and the challenge code as a response signal to the request signal to the external server device;
  • the decryption processing of the encrypted update data received from the external server device is performed.
  • the control circuit The sixth random number signal, the seventh random number signal, the ninth random number signal, and the tenth random number signal; Calculate each by inputting to the same pseudo random function set in advance The semiconductor device according to appendix 5.
  • the control circuit does not decrypt the encrypted update data received from the external server device when the received authentication signal and the tenth random number signal do not match.
  • the semiconductor device according to appendix 5.
  • the control circuit generates the challenge code by sequentially incrementing a numerical value of a preset digit number.
  • the semiconductor device according to appendix 5.
  • the control circuit generates the challenge code by generating a twelfth random number signal using the second random number signal and the sixth random number signal as input signals.
  • the semiconductor device according to appendix 5.
  • the control circuit generates a thirteenth random number signal as an output of a pseudo random function including at least the second random number signal and the sixth random number signal as input signals, And outputting the thirteenth random number signal to the external server device when the decryption processing of the encrypted update data is successful.
  • the semiconductor device according to appendix 5.
  • the control circuit outputs a random number signal to the external server device in place of the thirteenth random number signal when the decryption processing of the encrypted update data is not successful.
  • the random number signal is a true random number signal,
  • a method of providing update data to an external terminal device comprising: Store key information, Generating a first random number signal and a second random number signal, A sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information, Generating encrypted update data using the seventh random number signal for the update data; Generating the first random number signal and the second random number signal as a request signal to be transmitted to the external terminal device; Receiving a first response signal and a second response signal from the external terminal apparatus as a response signal to the request signal; An eighth random number signal is generated using the first response signal, the second random number signal, and the sixth random number signal as input signals, The encrypted update data is provided to the external terminal device when the second response signal and the eighth random number signal match.
  • Update data provision method comprising: Store key information, Generating a first random number signal and a second random number signal, A sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information, Generating encrypted update data using the seventh random number signal for
  • a method of receiving encrypted update data, which is encrypted update data, from an external server device comprising: Store pre-update data and key information, Receiving a first random number signal and a second random number signal as a request signal from the external server device; A sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information, A ninth random number signal and a tenth random number signal are generated using the second random number signal and the sixth random number signal as input signals, Generate a challenge code including a preset signal, Outputting the ninth random number signal and the challenge code as a response signal to the request signal to the external server device; Receiving an authentication signal and the encrypted update data from the external server device based on the output response signal; When the received authentication signal and the tenth random number signal match, the decryption processing of the encrypted update data received from the external server device is performed. How to receive updated data.
  • a program that causes a computer to execute the following method A method of providing update data to an external terminal device, comprising: Store key information, Generating a first random number signal and a second random number signal, A sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information, Generating encrypted update data using the seventh random number signal for the update data; Generating the first random number signal and the second random number signal as a request signal to be transmitted to the external terminal device; Receiving a first response signal and a second response signal from the external terminal apparatus as a response signal to the request signal; An eighth random number signal is generated using the first response signal, the second random number signal, and the sixth random number signal as input signals, The encrypted update data is provided to the external terminal device when the second response signal and the eighth random number signal match. program.
  • a program for causing a computer to execute the following method A method of receiving encrypted update data, which is encrypted update data, from an external server device, comprising: Store pre-update data and key information, Receiving a first random number signal and a second random number signal as a request signal from the external server device; A sixth random number signal and a seventh random number signal are generated from the first random number signal and the key information, A ninth random number signal and a tenth random number signal are generated using the second random number signal and the sixth random number signal as input signals, Generate a challenge code including a preset signal, Outputting the ninth random number signal and the challenge code as a response signal to the request signal to the external server device; Receiving an authentication signal and the encrypted update data from the external server device based on the output response signal; When the received authentication signal and the tenth random number signal match, the decryption processing of the encrypted update data received from the external server device is performed. program.
  • a semiconductor device having a memory, a random number generation circuit, and a control circuit, receiving encrypted update data from an external server device, and providing the received encrypted update data to an external terminal device,
  • the memory stores a common key usable with the external server device;
  • the control circuit Receiving from the external server apparatus a first random number signal, a second random number signal, encryption key data including a sixth random number signal encrypted by the common key, and encrypted update data;
  • the encrypted key data is decrypted with the common key to generate a sixth random number signal, Outputting the first random number signal and the second random number signal as a request signal to be transmitted to the external terminal device;
  • An eighth random number signal is generated using the first response signal, the second random number signal, and the sixth random number signal as input signals,
  • the semiconductor device wherein the encrypted update data is provided to the external terminal device when the second response signal matches the eighth random number signal.
  • a transmission / reception system including a server device and a terminal device that receives update data from the server device, The server device and the terminal device store master key information in advance, The server device transmits to the terminal device a first random number signal and a first challenge code for authenticating the terminal device, to the terminal device.
  • the terminal device is configured to Transmitting a first response code generated based on the first random number signal and the first challenge code, and a second challenge code for authenticating the server device;
  • the server device is configured to: And transmitting, when the first response code matches the expected value, encrypted update data encrypted by the master key and a second response code for the second challenge code.
  • the terminal device is Decrypting the encrypted update data received using the master key if the second response code matches the expected value; Transmission and reception system.
  • the server device and the terminal device each store a common pseudorandom function,
  • the terminal device inputs the first challenge code into the pseudo random function to generate the first response code.
  • the server device generates the second response code by inputting the second challenge code into the pseudo random function.
  • the transmission / reception system according to appendix 21.
  • the server device has a true random number generation circuit, The first random number signal and the first challenge code are respectively true random number signals.
  • the terminal device has a true random number generation circuit,
  • the second challenge code is a true random number signal,
  • the terminal device transmits an update result signal generated based on the first random number signal and the first challenge code to the server device when the registration of the update data is completed based on the received encrypted update data.
  • the server device is When the update result signal received from the terminal device matches the expected value, the data of the terminal device is registered as the update data, or when it does not match the expected value, the terminal device Register that the data of is not the update data, The transmission / reception system according to appendix 21.
  • the server device transmits a random number signal having the same number of digits as the encrypted update data, instead of the encrypted update data, when the first challenge code does not match the expected value.
  • the transmission / reception system according to appendix 21.
  • the terminal device does not decrypt the received encrypted update data if the response code does not match the expected value.
  • the relay device further relays communication between the server device and the terminal device, The relay device transmits a signal requesting version information of pre-update data to the terminal device, the version information received from the terminal device, and a signal requesting processing for updating the pre-update data.
  • the transmission / reception system according to appendix 21.
  • the relay device further relays communication between the server device and the terminal device,
  • the server device and the relay device store in advance a common key,
  • the server device Transmitting a first random number signal, the first challenge code, encrypted key data including a sixth random number signal encrypted by the common key, and the encrypted update data;
  • the relay device is configured to: Transmitting the first random number signal and a first challenge code;
  • the terminal device Transmitting the first random number signal, the first response code, and the second challenge code;
  • the relay device is configured to: If the first response code matches the expected value, Transmitting the encrypted update data and the second response code;
  • the terminal device decrypts the received encrypted update data when the second response code matches the expected value.
  • the embodiment can be applied to a server apparatus, a terminal apparatus, etc. that transmits and receives the update program.

Abstract

半導体装置は、メモリ（１３２）と、乱数生成回路（１３５）と、制御回路（１３１）と、を有する。メモリ（１３２）は、鍵情報を記憶し、乱数生成回路（１３５）は、第１乱数信号および第２乱数信号を生成する。制御回路（１３１）は、第１乱数信号および鍵情報から第６乱数信号および第７乱数信号を生成し、更新データに対して第７乱数信号を用いて暗号化更新データを生成し、外部端末装置に送信する要求信号として第１乱数信号および第２乱数信号を生成し、要求信号に対する応答信号として外部装置から第１応答信号および第２応答信号を受け取り、第１応答信号と第２乱数信号と第６乱数信号とを入力信号として、第８乱数信号を生成し、第２応答信号と第８乱数信号とが一致している場合に、暗号化更新データを外部端末装置に提供する。

Description

半導体装置、更新データ提供方法、更新データ受取方法およびプログラム
　本発明は、半導体装置、更新データ提供方法、更新データ受取方法およびプログラムに関する。
　ＩｏＴ（Internet of Things）機器が広く普及している。これらの機器に含まれるマイコン等の半導体装置に対して高いセキュリティを確保した状態でファームウェアアップデート等を行うことが期待されている。
　特許文献１に記載の車外装置は、更新制御プログラム、当該プログラムに係るダイジェスト値の算出手段、更新後の動作が正常であるか否かを判定する手段、および判定結果を返答する手段を実現するプログラムを含む更新データを記憶している。そして、制御装置は、車外装置から送信される更新データを中継装置を介して受信する。さらに、制御装置は、受信した更新データに含まれる更新制御プログラムにより制御プログラムを更新すると共に、前記プログラムを実行して更新後の動作が正常であるか否かを判定して、その判定結果を中継装置に返答する。
　特許文献２に記載の電子機器は、アプリケーションソフトウェアの動作に係るアプリケーションファイルを有し、ネットワークを介して前記アプリケーションファイルを更新する。かかる電子機器は、１つ以上のデータからなるアプリケーションファイルを記憶し、更新データと、前記アプリケーションファイルにおいて前記更新データによって更新する位置を示す位置情報とを、前記ネットワークを介して外部装置から受け取る。さらに、電子機器は、前記位置情報が示す位置に存在するデータを前記更新データに書き換えて、前記アプリケーションファイルの一部のみを更新し、更新された前記アプリケーションファイルが改竄されているか否かの確認を行う。
　特許文献３に記載のプログラム書換えシステムは、マルチプロトコルに対応した車載中継装置において新プログラムと旧プログラムとの差分データを検索し、新プログラムにおける差分データをＥＣＵに送信して記憶する。
　特許文献４に記載の組込機器は、ソフトウェアを更新する更新データが複数に分割された各セクションについて順に検証処理を行う。組込機器は、検証処理の途中で得られる中間値を記憶しておく。組込機器は、全てのセクションに対して検証処理が完了すると、検証処理で得られた値と、検証データとを比較して、改ざんがないことを確認する。改ざんがないことが確認できると、組込機器は、再び各セクションについて順に検証処理を行う。組込機器は、検証処理で得られた中間値と記憶しておいた中間値とを比較して、一致すると、そのセクションによってソフトウェアを更新する。
特開２０１５－１０３１６３号公報 国際公開第２００６／１２９６５４号 特開２０１４－１８２５７１号公報 国際公開第２００６／１２９６５４号
　特許文献１に記載の技術は、中継機が更新データに対して電子署名演算を行うことが可能でなければならない。また、特許文献１は、更新データの暗号化が行われないため、更新データの秘匿性を担保できていない。また、特許文献２に記載の技術は、部分的な検証を行う一方で、全体としての検証を行わない。そのため、ブロックごとに改ざん検出の管理を行うこととなり、保存データ量が多くなるおそれがある。また、特許文献３に記載の技術は、中継装置が更新データの電子署名や復号演算を行わなければならないため、中継装置に更新データの中身を開示する必要がある一方、中継装置とＥＣＵとの通信においてのセキュリティが担保されていない。また、特許文献４に記載の技術は、各セクションにかかる中間値を記憶しておく必要があり保存データ量が多くなるおそれがある。また、各セクションに対して各２回の検証処理が必要であるために計算に時間がかかるおそれがある。さらに、上記特許文献のいずれにおいても、正当な更新対象機器との通信が行われていることを確認する手段についての提案はなされていない。
　その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　一実施の形態によれば、半導体装置は、メモリと、乱数生成回路と、制御回路と、を有し、外部端末装置に更新データを提供する。前記メモリは、鍵情報を記憶し、前記乱数生成回路は、第１乱数信号および第２乱数信号を生成する。前記制御回路は、前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、前記更新データに対して第７乱数信号を用いて暗号化更新データを生成する。前記制御回路は、前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取る。前記制御回路は、前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する。
　一実施の形態によれば、半導体装置は、メモリと、制御回路と、を有し、外部サーバ装置から暗号化更新データを受け取る。前記メモリは、更新前データと、鍵情報を記憶している。前記制御回路は、前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成する。前記制御回路は、前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成する。また、前記制御回路は、予め設定された信号を含むチャレンジコードを生成し、前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力する。前記制御回路は、出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記暗号化更新データの復号処理を行う。
　前記一実施の形態によれば、半導体装置は、効率的かつ安全に更新プログラムの授受を行い、プログラムの更新を実現することができる。
実施の形態１にかかる送受信システムの概略図である。 実施の形態１にかかる第１半導体装置のハードウェア構成図である。 実施の形態１にかかる第２半導体装置のハードウェア構成図である。 実施の形態１にかかる第３半導体装置のハードウェア構成図である。 実施の形態１にかかる送受信システムの送受信信号を示した図である。 実施の形態１にかかる第１半導体装置１１０の機能ブロック図である。 実施の形態１にかかる第３半導体装置の機能ブロック図である。 実施の形態１にかかる第１半導体装置の機能ブロック図である。 実施の形態１にかかる第３半導体装置の機能ブロック図である。 実施の形態１の変形例にかかる第３半導体装置の機能ブロック図である。 実施の形態２にかかる送受信システムのハードウェア構成図である。 実施の形態２にかかる送受信システムの送受信信号を示した図である。 実施の形態２にかかる第３半導体装置の機能ブロック図である。 実施の形態２にかかる第１半導体装置の機能ブロック図である。 実施の形態２にかかる第３半導体装置の機能ブロック図である。 実施の形態２にかかる第１半導体装置の機能ブロック図である。 実施の形態３にかかる第２半導体装置のハードウェア構成図である。 実施の形態３にかかる送受信システムの送受信信号を示した図である。 実施の形態３にかかる第１半導体装置の機能ブロック図である。 実施の形態３にかかる第２半導体装置の機能ブロック図である。 実施の形態３にかかる第２半導体装置の機能ブロック図である。
　説明の明確化のため、以下の記載および図面は、適宜、省略、および簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Central Processing Unit）、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。よって、以下の説明に回路として例示した構成は、ハードウェアまたはソフトウェアのいずれかまたはその両方によって実現することが可能であり、ある機能を実現する回路として示された構成は、同様の機能を実現するソフトウェアの一部としても示され得る。例えば、制御回路と記載された構成は、制御部として記載され得る。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
　また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Read Only Memory）ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、および電磁波を含む。一時的なコンピュータ可読媒体は、電線および光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
　＜実施の形態１＞
　まず、図１を参照しながら、実施の形態１について概略を説明する。図１は、実施の形態１にかかる送受信システムの概略図である。送受信システム１は、端末装置１３が有する更新前データを、サーバ装置１１が有している更新データに更新するためのシステムである。送受信システム１は、サーバ装置１１において更新データを暗号化し、暗号化した更新データである暗号化更新データを端末装置１３に送信する。端末装置１３は、暗号化更新データを復号してデータを更新する。送受信システム１は、サーバ装置１１、中継装置１２、および端末装置１３を構成とする。サーバ装置１１と中継装置１２とは、通信可能に接続している。また、中継装置１２と端末装置１３とは、通信可能に接続している。図１の例示は、サーバ装置１１と中継装置１２とはネットワーク９００を介して通信可能に接続されている。なお、各構成を通信可能にする接続手段は有線、無線を問わず、インターネットを介しているか否かを問わない。
　サーバ装置１１は、例えばパーソナルコンピュータやブレードサーバであって、情報処理を司る第１半導体装置１１０を有している。中継装置１２は、例えばスマートフォンやタブレット端末等であって、情報処理を司る第２半導体装置１２０を有している。また、端末装置１３は、ＩｏＴ機器と呼ばれるインターネット接続可能な機器や、その他通信機能を有する機器である。端末装置１３は、情報処理を司る第３半導体装置１３０を有している。
　図２は、実施の形態１にかかる第１半導体装置１１０のハードウェア構成図である。情報処理を司る第１半導体装置１１０は、主な構成として、ＣＰＵ１１１、ＮＶＲＡＭ１１２（Non-Volatile Random Access Memory）、ＤＲＡＭ１１３（Dynamic Random Access Memory）、ＩＦ１１４（Interface）、およびＴＲＮＧ１１５（True Random Number Generator：真性乱数生成回路）を有しており、これらの構成は通信バスにより接続されている。
　なお、以降の説明において、特別に説明を加えた場合を除き、名称が同一で符号が異なる構成は同様の機能を有するものとする。そのため、このような構成についての説明は省略する。
　ＣＰＵ１１１は、第１半導体装置１１０において後述する演算処理等を行うための演算装置である。ＣＰＵ１１１は、ＰＲＦ演算回路１１１ａ、比較回路１１１ｂ、ＡＥ暗号化回路１１１ｃ、選択回路１１１ｄを主な構成として有している。なお、ＣＰＵ１１１は、ハードウェアとしてのこれらの構成を複数有していてもよいし、ソフトウェアとして並列処理可能に構成されていてもよい。また、本実施の形態において説明するＣＰＵは、ＣＰＵコア以外の周辺回路を含んでもよい。
　ＰＲＦ演算回路１１１ａは、任意の入力信号を予め設定された擬似ランダム関数（ＰＲＦ=Pseudorandom function）により演算し、演算結果を出力する。擬似ランダム関数は、暗号学的には乱数として識別できない値であって、直感的には十分ランダムに見える出力を返す関数であり、真のランダム関数との間で両者を識別するような多項式時間のアルゴリズムが存在しないものを指す。また、ＰＲＦ演算回路１１１ａは、同じ入力に対しては同じ結果を出力する。ＰＲＦ演算回路１１１ａは、入力として出力変数の数を指定してもよい。なお、ＰＲＦ演算回路１１１ａは、上述のような出力がなされ、且つ安全性が担保できるのであれば、共通鍵暗号やハッシュ関数に基づいた関数など他の関数を用いたものであってもよい。
　比較回路１１１ｂは、入力として２つの信号を受け取り、受け取った２つの信号を比較し、比較結果としてこれらの信号が一致するか否かを出力する。比較結果の出力信号の例としては、２つの信号が一致しない場合の出力信号は「０」であり、２つの信号が一致する場合の出力信号は「１」である。ただし、比較結果の出力信号はこれに限られない。
　ＡＥ暗号化回路１１１ｃ（AE=Authenticated Encryption）は、任意の平文と鍵情報とを入力信号として、入力信号に対して認証付き暗号化処理を行う。鍵情報は、復号処理をする際にも使用される。認証付き暗号化処理を行うことにより、ＡＥ暗号化回路１１１ｃは、暗号文、認証タグ、およびヘッダ信号を出力する。
　選択回路１１１ｄは、複数の入力信号の内いずれか選択した信号を出力する機能を有している。選択回路１１１ｄは、比較回路１１１ｂから供給される比較結果信号ＳＧ２０の値によって、複数の入力信号の内からどの信号を出力するかを選択する。つまり、比較結果信号ＳＧ２０は、選択回路１１１ｄの選択制御信号である。選択回路１１１ｄは、ハードウェア構成の例としてはマルチプレクサである。
　ＮＶＲＡＭ１１２は、例えばフラッシュメモリのような読み書き可能な不揮発性の記憶装置である。ＮＶＲＡＭ１１２は、更新データや通信セキュリティを担保するための鍵情報等を記憶している。
　ＤＲＡＭ１１３は、揮発性の記憶装置であって、種々のデータを一時的に記憶する。なお、本実施の形態におけるＤＲＡＭ１１３のハードウェア構成は一例であって、ＤＲＡＭ１１３は、ＳＲＡＭ(Static Random Access Memory)によって構成されてもよく、揮発性メモリに代えて、ＭＲＡＭ（Magnetoresistive Random Access Memory）、またはフラッシュメモリ等の不揮発性メモリによって構成されてもよい。
　ＴＲＮＧ１１５は、真性乱数生成回路である。ＴＲＮＧ１１５は、例えば、ダイオードの生成するノイズや熱雑音、放射性物質の崩壊による放射線をセンサで検出する等、ランダムな物理現象を用い、その信号を元に乱数を生成する。ＣＰＵ１１１は、各構成の信号を処理し、処理に応じた信号を、ＩＦ１１４を介して中継装置１２に送信し、または、中継装置１２から受信した信号を、ＩＦ１１４を介して受け取り、受け取った信号を処理する。
　図３は、実施の形態１にかかる第２半導体装置１２０のハードウェア構成図である。情報処理を司る第２半導体装置１２０は、主な構成として、ＣＰＵ１２１、ＮＶＲＡＭ１２２、ＤＲＡＭ１２３、およびＩＦ１２４を有しており、これらの構成は通信バスにより接続されている。第２半導体装置１２０は、これらの構成により、サーバ装置１１と通信し、サーバ装置１１から信号を受け取り、受け取った信号を必要に応じて処理し、端末装置１３に送信する。また、中継装置１２は、端末装置１３から信号を受け取り、受け取った信号を必要に応じて処理し、サーバ装置１１に送信する。
　図４は、実施の形態１にかかる第３半導体装置１３０のハードウェア構成図である。情報処理を司る第３半導体装置１３０は、主な構成として、ＣＰＵ１３１、ＮＶＲＡＭ１３２、ＤＲＡＭ１３３、ＩＦ１３４、およびＴＲＮＧ１３５を有しており、これらの構成は通信バスにより接続されている。端末装置１３は、中継装置１２から信号を受け取り、受け取った信号を処理する。また、端末装置１３は、処理した信号を中継装置１２に送信する。
　ＣＰＵ１３１は、第３半導体装置１３０において演算処理等を行うための演算装置である。ＣＰＵ１３１は、ＰＲＦ演算回路１３１ａ、比較回路１３１ｂ、ＡＥ復号回路１３１ｃを主な構成として有している。
　ＡＥ復号回路１３１ｃは、認証付き暗号化された信号に対して、復号処理および認証タグの検証を行う。すなわち、ＡＥ復号回路１３１ｃは、ＡＥ暗号化回路１１１ｃが出力した暗号文、認証タグ、およびヘッダ信号、ならびにＡＥ暗号化回路１１１ｃが使用した鍵情報を入力信号とする。ＡＥ復号回路１３１ｃは、暗号文を復号し、復号した結果生成された認証タグと、入力信号として受け取った認証タグが一致するか検証を行う。検証の結果、これらの認証タグが一致すると、ＡＥ復号回路１３１ｃは、復号した平文を出力する。一方、これらの認証タグが一致しないと、ＡＥ復号回路１３１ｃは、認証結果不一致を示す信号を出力する。
　更新制御回路１３１ｄは、ファームウェアの更新を行うための信号制御を行う。更新制御回路１３１ｄは、入力信号として、フラグ信号と更新データ信号を受け取る。更新制御回路１３１ｄは、受け取ったフラグ信号がファームウェアの更新を実行するための値であれば、入力信号として受け取った更新データを更新前データと置き換える処理を実行する。また、更新制御回路１３１ｄは、ファームウェアの更新処理が成功したか否かを出力する機能を有していてもよい。
　なお、実施の形態１の変形例として後述するように、端末装置１３は、ＴＲＮＧ１３５を有していない構成としてもよい。
　次に、図５～図１０を参照しながら、送受信システム１の動作について詳細を説明する。まず、図５を参照しながら、送受信システム１にかかるそれぞれの装置が有する信号と、それぞれの装置が送受信する信号について説明する。図５は、実施の形態１にかかる送受信システム１の送受信信号を示した図である。
　サーバ装置１１は、ＮＶＲＡＭ１１２に、更新データＳＧ０２、更新バージョンデータＳＧ０４、識別子ＳＧ０５、およびマスタ鍵ＳＧ０６を記憶している。更新データＳＧ０２は、例えば、端末装置１３のための新しいバージョンのファームウェアである。更新バージョンデータＳＧ０４は、更新データＳＧ０２のバージョン情報を含むデータである。識別子ＳＧ０５は、端末装置１３に固有に付与されている識別情報であって、例えば端末装置１３のＭａｃアドレス（Media Access Control address）や製品固有の識別番号等である。
　端末装置１３は、ＮＶＲＡＭ１３２に、更新前データＳＧ０１、更新前バージョンデータＳＧ０３、識別子ＳＧ０５、およびマスタ鍵ＳＧ０６を記憶している。更新前データＳＧ０１は、例えば、端末装置１３が現在利用しているファームウェアである。更新前バージョンデータＳＧ０３は、更新前データＳＧ０１のバージョン情報を含むデータである。
　以降は、送受信システム１にかかるそれぞれの装置が送受信する信号と、それぞれの装置が行う処理について信号の処理の流れに沿って説明する。ここに示す例では、送受信システム１は、端末装置１３のファームウェアのバージョンアップデート処理を行う。
　まず、中継装置１２は、バージョンチェック要求信号ＳＧ０８を端末装置１３に送信する（ステップＳ１１）。バージョンチェック要求信号ＳＧ０８は、端末装置１３に対してファームウェアのバージョンを応答するように要求する信号である。
　端末装置１３は、中継装置１２からバージョンチェック要求信号ＳＧ０８を受け取ると、受け取った要求信号に応じて、端末装置１３の現在のファームウェアのバージョンである更新前バージョンデータＳＧ０３と、識別子ＳＧ０５とを中継装置１２に送信する（ステップＳ１２）。
　中継装置１２は、端末装置１３から更新前バージョンデータＳＧ０３と、識別子ＳＧ０５とを受け取ると、これらのデータにバージョンアップ要求信号ＳＧ０９を加えて、サーバ装置１１に送信する（ステップＳ１３）。
　図６を参照しながら、サーバ装置１１が中継装置１２から受け取った信号を処理して、要求信号を出力するまでの処理について説明する。図６において、サーバ装置１１が有する第１半導体装置１１０は、ファームウェアのバージョンアップデート処理を行うために、端末装置１３に対してかかる処理を行うか否かを判定する。かかる処理を行う場合、第１半導体装置１１０は、暗号化された更新データを復号する際に使用する鍵を生成するための信号と、端末装置１３を認証するためのチャレンジコードとを出力する。
　図６は、実施の形態１にかかるサーバ装置１１における第１半導体装置１１０の機能ブロック図である。図６において、第１半導体装置１１０は中継装置１２からのバージョンアップ要求信号ＳＧ０９を受け付ける。次に、第１半導体装置１１０は、ＮＶＲＡＭ１１２のデータベース領域にアクセスして、ＮＶＲＡＭ１１２が記憶している識別子ＳＧ０５と、中継装置１２から受け取った識別子ＳＧ０５とが一致するか否かを照合する。
　サーバ装置１１は、識別子に関するこれらの信号が一致した場合、中継装置１２から受け取った端末装置１３のファームウェアバージョンである更新前バージョンデータＳＧ０３と、ＮＶＲＡＭ１１２に記憶している更新バージョンデータＳＧ０４とを照合する。すなわち、第１半導体装置１１０は、ＮＶＲＡＭ１１２の更新データ領域にアクセスし、更新バージョンデータＳＧ０４をＣＰＵ１１１の比較回路１１１ｂに送信する。また、第１半導体装置１１０は、中継装置１２から受け取った更新前バージョンデータＳＧ０３を比較回路１１１ｂに供給する。そして、比較回路１１１ｂは、これらのデータを比較し、比較結果信号ＳＧ１０をＰＲＦ演算回路１１１ａに出力する。
　ここでは、比較回路１１１ｂがデータを比較した結果、バージョンデータが一致した場合、比較回路１１１ｂは、比較結果信号ＳＧ１０として「０」を出力する。この場合、端末装置１３のファームウェアは最新であり更新の必要はない。そのため、ＰＲＦ演算回路１１１ａは、ファームウェア更新のための処理を実行しない。一方、比較した結果、バージョンデータが一致しない場合、比較回路１１１ｂは、比較結果信号ＳＧ１０として「１」を出力する。この場合、サーバ装置１１は、後述する端末装置１３のファームウェアを更新するための処理を実行する。
　比較回路１１１ｂから比較結果信号ＳＧ１０として「１」を受け取った場合、ＰＲＦ演算回路１１１ａは、ＮＶＲＡＭ１１２のデータベース領域にアクセスし、マスタ鍵ＳＧ０６を受け取る。また、ＰＲＦ演算回路１１１ａは、ＴＲＮＧ１１５から、第１乱数信号ＳＧ１１を受け取る。ＰＲＦ演算回路１１１ａは、マスタ鍵ＳＧ０６と、第１乱数信号ＳＧ１１とを入力として、第６乱数信号ＳＧ１３および第７乱数信号ＳＧ１４を生成し、生成したこれらの信号を、ＤＲＡＭ１１３に記憶させる。
　ＴＲＮＧ１１５は、ＰＲＦ演算回路１１１ａに対して第１乱数信号ＳＧ１１を供給すると共に、第２乱数信号ＳＧ１２を生成し、生成した第２乱数信号ＳＧ１２をＤＲＡＭ１１３に記憶させる。ＴＲＮＧ１１５は、生成した第１乱数信号ＳＧ１１を、端末装置１３が更新データを復号するための鍵を生成するための情報として出力する。また、ＴＲＮＧ１１５は、生成した第２乱数信号ＳＧ１２を、端末装置１３に対する要求信号であるチャレンジコードとして出力する。
　図５に戻る。サーバ装置１１は、ＴＲＮＧ１１５が出力した第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を、中継装置１２に送信する（ステップＳ１４）。
　中継装置１２は、サーバ装置１１から受け取った第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を、端末装置１３に送信する（ステップＳ１５）。
　図７を参照しながら、第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を受け取った端末装置１３が行う処理の概要について説明する。図７において、端末装置１３が有する第３半導体装置１３０は、サーバ装置１１から受け取った、鍵を生成するための信号（第１乱数信号ＳＧ１１）を使用して、暗号化された更新データを復号する際に使用する鍵（第７乱数信号ＳＧ１４）を生成する。また、第３半導体装置１３０は、サーバ装置１１から受け取った、チャレンジコード（第２乱数信号ＳＧ１２）に対する応答信号としてレスポンスコード（第９乱数信号ＳＧ１６）を出力する。さらに、第３半導体装置１３０は、応答する際にサーバ装置１１を認証するためのチャレンジコード（第３乱数信号ＳＧ１５）を出力する。
　図７は、実施の形態１にかかる端末装置の機能ブロック図である。図７において、ＰＲＦ演算回路が２つ存在するため、ここでは説明の便宜上一方をＰＲＦ演算回路１３１ａ＿１、もう一方をＰＲＦ演算回路１３１ａ＿２と称する。当然ながら、ＰＲＦ演算回路１３１ａ＿１とＰＲＦ演算回路１３１ａ＿２とは、別の構成であっても構わないし、一個の構成であって、異なる演算を行うものであってよい。また、以降の説明においても１つのブロック図において同じ種類の構成が複数存在する場合には、同様の符号をつけることがある。
　端末装置１３が有する第３半導体装置１３０は、受け取った第１乱数信号ＳＧ１１をＣＰＵ１３１が有するＰＲＦ演算回路１３１ａに入力する。また、ＰＲＦ演算回路１３１ａは、ＮＶＲＡＭ１３２が記憶しているマスタ鍵ＳＧ０６を入力信号として読み出す。
　ＰＲＦ演算回路１３１ａ＿１は、マスタ鍵ＳＧ０６と、第１乱数信号ＳＧ１１とを入力として、第６乱数信号ＳＧ１３および第７乱数信号ＳＧ１４を生成する。ＰＲＦ演算回路１３１ａ＿１は、生成した信号のうち、第６乱数信号ＳＧ１３をＰＲＦ演算回路１３１ａ＿２に入力する。また、ＰＲＦ演算回路１３１ａ＿１は、生成した信号のうち、第７乱数信号ＳＧ１４をＤＲＡＭ１３３に記憶させる。
　第６乱数信号ＳＧ１３が入力されたＰＲＦ演算回路１３１ａ＿２は、さらに中継装置１２から受け取った第２乱数信号ＳＧ１２を、入力信号として受け取る。また、ＰＲＦ演算回路１３１ａ＿２は、もう一つの入力信号として、ＴＲＮＧ１３５から第３乱数信号ＳＧ１５を受け取る。
　ＰＲＦ演算回路１３１ａ＿２は、第６乱数信号ＳＧ１３、第２乱数信号ＳＧ１２、および第３乱数信号ＳＧ１５を入力信号として、第９乱数信号ＳＧ１６および第１０乱数信号ＳＧ１７を生成する。ＰＲＦ演算回路１３１ａ＿２は、生成したこれらの信号のうち、第９乱数信号ＳＧ１６を、サーバ装置１１から受け取った要求信号に対する応答信号として出力する。また、ＰＲＦ演算回路１３１ａ＿２は、生成したこれらの信号のうち、第１０乱数信号ＳＧ１７を、ＤＲＡＭ１３３に記憶させる。
　ＴＲＮＧ１３５は、ＰＲＦ演算回路１３１ａ＿２の入力信号として生成した第３乱数信号ＳＧ１５を、サーバ装置１１から受け取った要求信号に対する応答信号として出力する。すなわち、第３半導体装置１３０は、第９乱数信号ＳＧ１６と、第３乱数信号ＳＧ１５とを、サーバ装置１１から受け取った要求信号に対する応答信号として出力する。
　図５に戻る。端末装置１３は、第３半導体装置１３０が出力した第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を、中継装置１２に送信する（ステップＳ１６）。
　中継装置１２は、サーバ装置１１から受け取った第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を、サーバ装置１１に送信する（ステップＳ１７）。
　図８を参照しながら、第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を受け取ったサーバ装置１１が行う処理について説明する。図８において、サーバ装置１１が有する第１半導体装置１１０は、端末装置１３から受け取った、チャレンジコード（第３乱数信号ＳＧ１５）に対する応答信号としてレスポンスコード（第１１乱数信号ＳＧ１９）を出力する。また、第１半導体装置１１０は、端末装置１３から受け取った、レスポンスコード（第９乱数信号ＳＧ１６）が期待値と一致するか否かを比較し、比較結果に応じた暗号文ＳＧ２３を出力する。
　図８は、実施の形態１にかかる第１半導体装置の機能ブロック図である。第１半導体装置１１０は、受け取った第３乱数信号ＳＧ１５をＰＲＦ演算回路１１１ａに入力する。ＰＲＦ演算回路１１１ａは、さらに入力信号として、ＤＲＡＭ１１３から第６乱数信号ＳＧ１３および第２乱数信号ＳＧ１２を受け取る。
　ＰＲＦ演算回路１１１ａは、第６乱数信号ＳＧ１３、第２乱数信号ＳＧ１２、および第３乱数信号ＳＧ１５を入力信号として、第８乱数信号ＳＧ１８と、第１１乱数信号ＳＧ１９とを生成する。ＰＲＦ演算回路１１１ａは、生成した第８乱数信号ＳＧ１８を比較回路１１１ｂに送信する。また、ＰＲＦ演算回路１１１ａは、生成した第１１乱数信号ＳＧ１９を端末装置１３から受け取ったチャレンジコードに応答するレスポンスコードとして出力する。
　第１半導体装置１１０は、受け取った第９乱数信号ＳＧ１６を、比較回路１１１ｂに入力する。比較回路１１１ｂは、入力信号として、ＰＲＦ演算回路１１１ａが出力した第８乱数信号ＳＧ１８と、端末装置１３が出力した第９乱数信号ＳＧ１６とをそれぞれ受け取り、受け取ったこれらの信号を比較する。すなわち、サーバ装置１１は、サーバ装置１１が送信したチャレンジコードに対して端末装置１３が応答したレスポンスコードが期待値と一致するか否かを比較する。比較回路１１１ｂがデータを比較した結果、これらの信号が一致しない場合、比較回路１１１ｂは、比較結果信号ＳＧ２０として「０」を出力する。一方、比較した結果、これらの信号が一致する場合、比較回路１１１ｂは、比較結果信号ＳＧ２０として「１」を出力する。比較回路１１１ｂは出力した比較結果信号ＳＧ２０を、選択回路１１１ｄに供給する。
　ＡＥ暗号化回路１１１ｃは、ＮＶＲＡＭ１１２から入力信号として更新データＳＧ０２と、更新バージョンデータＳＧ０４を受け取る。また、ＡＥ暗号化回路１１１ｃは、更新データＳＧ０２および更新バージョンデータＳＧ０４を暗号化するための鍵情報である第７乱数信号ＳＧ１４をＤＲＡＭ１１３から受け取る。ＡＥ暗号化回路１１１ｃは、これらの入力信号に基づいて、暗号化更新データＳＧ２１を出力し、出力した暗号化更新データＳＧ２１を選択回路１１１ｄに入力する。
　ＴＲＮＧ１１５は、第４乱数信号ＳＧ２２を生成し、生成した信号を、選択回路１１１ｄに入力する。ＴＲＮＧ１１５が出力する第４乱数信号ＳＧ２２は、真性乱数であって、信号の桁数が暗号化更新データＳＧ２１と同じになるように設定されている。すなわち、復号できない場合、暗号化更新データＳＧ２１と第４乱数信号ＳＧ２２との区別は容易ではない。
　選択回路１１１ｄは、入力信号として、上述した暗号化更新データＳＧ２１と第４乱数信号ＳＧ２２とを受け取るとともに、選択制御信号として、比較結果信号ＳＧ２０を受け取る。選択回路１１１ｄは、比較結果信号ＳＧ２０の値が「１」の場合、出力信号である暗号文ＳＧ２３として暗号化更新データＳＧ２１を選択する。一方、選択回路１１１ｄは、比較結果信号ＳＧ２０の値が「０」の場合、出力信号である暗号文ＳＧ２３として暗号化更新データＳＧ２１に代えて第４乱数信号ＳＧ２２を選択する。選択回路１１１ｄは、このようにして信号を選択し、選択した信号を暗号文ＳＧ２３として出力する。
　このように、第１半導体装置１１０は、端末装置１３の認証が正しく行われた場合には更新データを含む暗号化信号を出力し、端末装置１３の認証が正しく行われなかった場合には、正しく認証されない送信先にとって暗号化更新データＳＧ２１との区別が容易ではない乱数信号を送信する。このように、正しく認証されない相手に対して形式的に正しい信号と区別が容易ではない信号を送信することにより、第三者からの不要な攻撃を抑制することができる。
　図８の構成により、第１半導体装置１１０は、チャレンジコードである第３乱数信号ＳＧ１５に対するレスポンスコードとして第１１乱数信号ＳＧ１９を出力し、端末装置１３から受け取ったレスポンスコードである第９乱数信号ＳＧ１６に応じて暗号文ＳＧ２３を出力する。
　図５に戻る。サーバ装置１１は、第１半導体装置１１０が出力した第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を、中継装置１２に送信する（ステップＳ１８）。
　中継装置１２は、サーバ装置１１から受け取った第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を、端末装置１３に送信する（ステップＳ１９）。
　図９を参照しながら、第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を受け取った端末装置１３が行う処理について説明する。図９において、端末装置１３が有する第３半導体装置１３０は、サーバ装置１１から受け取った、レスポンスコード（第１１乱数信号ＳＧ１９）を使用して、サーバ装置１１に対する認証を行う。また、第３半導体装置１３０は、サーバ装置１１に対する認証結果に応じて、サーバ装置１１から受け取った暗号文ＳＧ２３を復号するか否かを判定し、判定結果に応じた処理を行う。
　図９は、実施の形態１にかかる第３半導体装置の機能ブロック図である。図９において、端末装置１３の第３半導体装置１３０は、サーバ装置１１から受け取った第１１乱数信号ＳＧ１９と、ＤＲＡＭ１３３が記憶している第１０乱数信号ＳＧ１７とを比較回路１３１ｂ＿１に入力し、これらの信号を比較する。比較回路１３１ｂ＿１は、これらの信号が一致していない場合には比較結果信号ＳＧ２４として「０」を出力し、これらの信号が一致している場合には比較結果信号ＳＧ２４として「１」を出力し、出力した信号を、ＡＥ復号回路１３１ｃに供給する。
　また、第３半導体装置１３０は、サーバ装置１１から受け取った、暗号文ＳＧ２３を、ＡＥ暗号化回路１１１ｃに入力する。ＡＥ暗号化回路１１１ｃは、さらに入力信号として、ＤＲＡＭ１３３が記憶している第７乱数信号ＳＧ１４を受け取る。
　ここで、比較結果信号ＳＧ２４の値が「０」の場合は、サーバ装置１１の認証が正しく行われなかったことを意味している。この場合、ＡＥ復号回路１３１ｃは、暗号文ＳＧ２３を復号する処理を実行しない。一方、比較結果信号ＳＧ２４の値が「１」の場合は、サーバ装置１１の認証が正しく行われたことを意味している。この場合、ＡＥ復号回路１３１ｃは、暗号文ＳＧ２３を復号する以下の処理を実行する。
　このように、認証が正しく行われなかった場合に受け取った暗号文の復号処理を実行しないことにより、悪意ある第三者等からのアップデート要求を防止することが出来る。
　ＡＥ復号回路１３１ｃは、暗号文ＳＧ２３と、暗号文ＳＧ２３を復号するための鍵情報である第７乱数信号ＳＧ１４とを入力信号として、暗号文ＳＧ２３を復号する。暗号文ＳＧ２３が復号されると、ＡＥ復号回路１３１ｃは、出力信号に含まれている更新バージョンデータＳＧ０４を比較回路１３１ｂ＿２に供給する。比較回路１３１ｂ＿２は、ＮＶＲＡＭ１３２から第３半導体装置１３０が記憶する現在のファームウェアのバージョン情報である更新前バージョンデータＳＧ０３を受け取る。比較回路１３１ｂ＿２は、更新バージョンデータＳＧ０４が更新前バージョンデータＳＧ０３より大きいか否かを比較し、比較結果信号ＳＧ２５を更新制御回路１３１ｄに供給する。
　更新制御回路１３１ｄは、比較回路１３１ｂ＿２から比較結果信号ＳＧ２５を受け取ると共に、ＡＥ復号回路１３１ｃから復号された更新データＳＧ０２を受け取る。更新制御回路１３１ｄは、ＮＶＲＡＭ１３２が記憶するファームウェアのバージョンよりも、復号されたファームウェアのバージョンが大きい場合には、ＮＶＲＡＭ１３２が記憶するファームウェアを更新する処理を行う。ファームウェアを更新する処理として、更新制御回路１３１ｄは、更新前データＳＧ０１に代えて、更新データＳＧ０２をＮＶＲＡＭ１３２に記憶させ、更新前バージョンデータＳＧ０３に代えて更新バージョンデータＳＧ０４をＮＶＲＡＭ１３２に記憶させる。
　実施の形態１にかかる送受信システムは、以上のような構成となっている。上述した説明から、送受信システム１の処理をまとめると、以下のように説明することが出来る。すなわち、サーバ装置と、前記サーバ装置から更新データを受け取る端末装置とを含む送受信システム１は、以下のように処理を実行する。
　まず、サーバ装置１１は、認証付き暗号を復号するための鍵を生成するための信号（１１１）および端末装置１３を認証するためのチャレンジコード（１１２）を端末装置１３へ送信する。
　端末装置１３は、チャレンジコード（１１２）に対するレスポンスコードと、サーバ装置１１を認証するためのチャレンジコードをサーバ装置１１へ送信する。
　サーバ装置は、レスポンスコードの検証を行い、検証結果に応じて、予め設定された暗号を送信するとともに、端末装置１３から受け取ったチャレンジコードに対するレスポンスコードを端末装置１３へ送信する。
　端末装置１３は、サーバ装置１１から受け取ったレスポンスコードの検証を行い、検証結果に応じて、レスポンスコードと共に受け取った暗号に対する処理を決定する。
　また、送受信システム１は、サーバ装置１１と端末装置１３との間に中継装置１２が介在し、サーバ装置１１と中継装置１２とが通信し、中継装置１２と端末装置１３とが通信する。
　送受信システム１は、サーバ装置１１と端末装置１３とが有する共通鍵を用いて更新データを送受信する。また、送受信システム１は、サーバ装置１１と端末装置１３とが有する共通の擬似ランダム関数を用いて信号をそれぞれ演算する。そのため、送受信システム１は、更新データの秘匿性を維持し、第三者への情報漏えいを防ぐことが出来る。
　送受信システム１は、認証付き暗号化技術を利用して更新データの送受信をおこなう。そのため、仮に、端末装置１３に改ざんされた更新データが供給された場合、送受信システム１は、認証タグを検証することにより、正しくないデータによる更新を防止できる。
　また、送受信システム１は、サーバ装置１１と端末装置１３との間に中継装置１２が介在する。これにより、送受信システム１は、サーバ装置１１の通信方式と、端末装置１３の通信方式が異なる場合にも、サーバ装置１１と端末装置１３との信号の送受信が可能となる。したがって、送受信システム１は、例えば、端末装置１３が直接インターネットに接続していない場合においても、ファームウェアの更新を行うことが出来、運用コストを低減することができる。
　また、送受信システム１は、サーバ装置１１と端末装置１３とがそれぞれ共通の鍵を有している。このような構成により、送受信システム１は、高速に処理をおこなうことができる。例えば、一般的な公開鍵を利用したシステムと比較すると、本実施の形態にかかるシステムの処理速度は１００倍程度速い。
　＜実施の形態１の変形例＞
　以下に、図１０を参照しながら、実施の形態１の変形例について説明する。実施の形態１の変形例に係る送受信システム１は、端末装置１３がＴＲＮＧ１３５を有していない点において、上述した端末装置１３の構成と異なる。
　図１０は、実施の形態１の変形例にかかる第３半導体装置の機能ブロック図である。図１０の機能ブロック図は、図５におけるステップＳ１５において第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を受け取った端末装置１３が行う処理について説明するものであって、実施の形態１の図７に対応する。
　図１０は、実施の形態１にかかる端末装置の機能ブロック図である。図１０を参照しながら、第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を受け取った端末装置１３が行う処理について上述した実施の形態１と異なる点について概要を説明する。図１０において、端末装置１３が有する第３半導体装置１３０は、サーバ装置１１を認証するためのチャレンジコードとして、第３乱数信号ＳＧ１５に代えてＰＲＦ演算回路１３１ａ＿２が第１２乱数信号ＳＧ０７＿ｎを生成する。第３半導体装置１３０は、ＰＲＦ演算回路１３１ａ＿２が生成した第１２乱数信号ＳＧ０７＿ｎを、ＮＶＲＡＭ１３２に記憶させる。また、第３半導体装置１３０は、第９乱数信号ＳＧ１６をレスポンスコードとして出力すると共に、第１２乱数信号ＳＧ０７＿ｎをチャレンジコードとして出力する。
　以下に、第１２乱数信号ＳＧ０７＿ｎについて詳細を説明する。図１０において、第３半導体装置１３０は、ＮＶＲＡＭ１３２に予め第１２乱数信号ＳＧ０７＿ｎの初期値として、乱数である第１２乱数信号ＳＧ０７＿０を記憶している。第３半導体装置１３０が最初に処理を行う場合、ＰＲＦ演算回路１３１ａは、ＮＶＲＡＭ１３２にアクセスし、第１２乱数信号ＳＧ０７＿０を受け取る。また、ＰＲＦ演算回路１３１ａ＿２は、第２乱数信号ＳＧ１２と、ＰＲＦ演算回路１３１ａ＿１が出力した第６乱数信号ＳＧ１３を同じく入力信号として受け取る。ＰＲＦ演算回路１３１ａ＿２は、これらを入力信号として演算を行い、出力信号として、第９乱数信号ＳＧ１６、第１０乱数信号ＳＧ１７、および第１２乱数信号ＳＧ０７＿１を生成する。ＰＲＦ演算回路１３１ａ＿２は、これらの出力信号のうち、第１２乱数信号ＳＧ０７＿１を、サーバ装置１１を認証するためのチャレンジコードとして外部に出力するとともに、第１２乱数信号ＳＧ０７＿１を、ＮＶＲＡＭ１３２に記憶させる。ＰＲＦ演算回路１３１ａ＿２は、演算の度に第１２乱数信号ＳＧ０７＿ｎを新しい値に順次更新し、更新した信号をＮＶＲＡＭ１３２に記憶する。
　これにより、端末装置１３は、ＴＲＮＧ１３５を有さず、サーバ装置１１の認証を行うことが出来る。したがって、送受信システム１は、端末装置１３を簡便な構成とすることができる。したがって、実施の形態１変形例において、送受信システム１は、簡便な構成により、効率的かつ安全に更新プログラムの授受を行い、プログラムの更新を実現することができる。
　なお、実施の形態１の変形例としては、これに限らず、例えば、チャレンジコードとして、上述した第３乱数信号ＳＧ１５や第１２乱数信号ＳＧ０７＿ｎに代えて、外部に出力する度にインクリメントする数値を用いてもよい。このような構成にすることにより、実施の形態１変形例において、送受信システム１は、簡便な構成により、効率的かつ安全に更新プログラムの授受を行い、プログラムの更新を実現することができる。
　＜実施の形態２＞
　次に、図１１～図１６を参照して本発明の実施の形態について説明する。実施の形態２にかかる送受信システム２は、サーバ装置のＣＰＵの構成、および、端末装置のＣＰＵの構成が実施の形態１と異なる。また、実施の形態２にかかる送受信システム２は、サーバ装置において端末装置が有するファームウェアのバージョンを管理する点において、実施の形態１にかかる送受信システム１と異なる。
　図１１は、実施の形態２にかかる送受信システムのハードウェア構成図である。送受信システム２は、サーバ装置２１、中継装置２２、および端末装置２３を有している。サーバ装置２１は、第１半導体装置２１０を有しており、第１半導体装置２１０は、ＣＰＵ２１１を含んでいる。ＣＰＵ２１１は、更新制御回路２１１ｅを含む点において、実施の形態１にかかるＣＰＵ１１１と異なる。端末装置２３は、第３半導体装置２３０を有しており、第３半導体装置２３０は、ＣＰＵ２３１を含んでいる。ＣＰＵ２３１は、選択回路２３１ｅを含む点において、実施の形態１にかかるＣＰＵ２３１と異なる。
　次に、図１２を参照しながら、送受信システム２にかかるそれぞれの装置が有する信号と、それぞれの装置が送受信する信号について説明する。図１２は、実施の形態２にかかる送受信システムの送受信信号を示した図である。
　サーバ装置２１は、ＮＶＲＡＭ１１２に、更新前バージョンデータＳＧ０３を記憶している点において、実施の形態１にかかるサーバ装置１１と異なる。すなわち、サーバ装置２１は、端末装置２３の現在のファームウェアのバージョンが何であるかを管理している。なお、端末装置２３は、実施の形態１にかかる端末装置１３と同様の信号を記憶している。
　以降は、送受信システム２にかかるそれぞれの装置が送受信する信号と、それぞれの装置が行う処理について、実施の形態１と異なる点について説明する。図１２に示すように、送受信システム２は、ステップＳ１１からステップＳ１５までの処理は、実施の形態１と同様である。
　次に、図１３を参照しながら、第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を受け取った端末装置２３が行う処理について、図７に示した実施の形態１と異なる点について説明する。図１３において、端末装置２３が有する第３半導体装置２３０は、ＰＲＦ演算回路２３１ａ＿２が出力する信号が、実施の形態１と異なる。すなわち、ＰＲＦ演算回路２３１ａ＿２は、第６乱数信号ＳＧ１３、第２乱数信号ＳＧ１２、および第３乱数信号ＳＧ１５を入力信号とした演算において、第９乱数信号ＳＧ１６と第１０乱数信号ＳＧ１７に加え、第１３乱数信号ＳＧ２６も出力する。第１３乱数信号ＳＧ２６は、ファームウェアの更新が正しく行われたことを示すための信号として用いられる。ＰＲＦ演算回路２３１ａ＿２は、出力した第１３乱数信号ＳＧ２６をＤＲＡＭ１３３に記憶させる。図１３において、上述の処理を実行した第３半導体装置２３０は、実施の形態１と同様に、第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を出力する。
　図１２に戻る。端末装置２３は、第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を中継装置２２に送信し（ステップＳ２６）、中継装置２２はこれらの信号をサーバ装置２１に送信する（ステップＳ２７）。
　次に、図１４を参照しながら、第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を受け取ったサーバ装置２１が行う処理について、図８に示した実施の形態１と異なる点について説明する。図１４は、実施の形態２にかかるサーバ装置の機能ブロック図である。
　図１４において、サーバ装置２１が有する第１半導体装置２１０は、ＰＲＦ演算回路２１１ａ出力する信号が、実施の形態１と異なる。すなわち、ＰＲＦ演算回路２１１ａは、第２乱数信号ＳＧ１２、第６乱数信号ＳＧ１３、および第３乱数信号ＳＧ１５を入力信号とした演算において、第８乱数信号ＳＧ１８と第１１乱数信号ＳＧ１９に加え、第１４乱数信号ＳＧ２７も出力する。第１４乱数信号ＳＧ２７は、端末装置２３から受け取るファームウェア更新結果信号を検証するための信号として用いられる。ＰＲＦ演算回路２１１ａは、出力した第１４乱数信号ＳＧ２７をＤＲＡＭ１１３に記憶させる。図１４において、上述の処理を実行した第１半導体装置２１０は、実施の形態１と同様に、第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を出力する。
　図１２に戻る。サーバ装置２１は、第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を中継装置２２に送信し（ステップＳ２８）、中継装置２２はこれらの信号を端末装置２３に送信する（ステップＳ２９）。
　次に、図１５を参照しながら、第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を受け取った端末装置２３が行う処理について、図９に示した実施の形態１と異なる点について説明する。図１５において、端末装置２３が有する第３半導体装置２３０は、更新制御回路２３１ｄが更新結果を出力し、更新制御回路２３１ｄが出力した更新結果に基づいて、第３半導体装置２３０が更新結果信号をサーバ装置２１に送信する点が、実施の形態１と異なる。
　図１５は、実施の形態２にかかる端末装置の機能ブロック図である。図１５において、更新制御回路２３１ｄは、比較回路２３１ｂから比較結果信号ＳＧ２５を受け取ると共に、ＡＥ復号回路２３１ｃから復号された更新データＳＧ０２を受け取る。更新制御回路２３１ｄは、ＮＶＲＡＭ１３２が記憶するファームウェアのバージョンよりも、復号されたファームウェアのバージョンが大きい場合には、ＮＶＲＡＭ１３２が記憶するファームウェアを更新する処理を行う。
　更新制御回路２３１ｄは、ファームウェアを更新する処理が完了すると、かかる処理が成功したか否かを示す第１更新結果信号ＳＧ２８を生成し、生成した第１更新結果信号ＳＧ２８を、選択回路２３１ｅに選択制御信号として供給する。ファームウェアを更新する処理が成功した場合、更新制御回路２３１ｄは、第１更新結果信号ＳＧ２８として「１」を出力する。一方、ファームウェアを更新する処理が成功しなかった場合、更新制御回路２３１ｄは、第１更新結果信号ＳＧ２８として「０」を出力する。
　選択回路２３１ｅは、入力信号として、ＤＲＡＭ１３３から第１３乱数信号ＳＧ２６を受け取り、さらに、ＴＲＮＧ１３５から第５乱数信号ＳＧ２９を受け取る。第５乱数信号ＳＧ２９は、第１３乱数信号ＳＧ２６と同じ桁数の真性乱数である。選択回路２３１ｅは、更新制御回路２３１ｄから第１更新結果信号ＳＧ２８として「１」を受け取った場合、出力する信号として第１３乱数信号ＳＧ２６を選択する。一方、選択回路２３１ｅは、更新制御回路２３１ｄから第１更新結果信号ＳＧ２８として「０」を受け取った場合、出力する信号として第５乱数信号ＳＧ２９を選択する。選択回路２３１ｅは、選択した信号を、第２更新結果信号ＳＧ３０として出力する。第３半導体装置２３０は、選択回路２３１ｅが出力した第２更新結果信号ＳＧ３０を出力する。
　ファームウェアを更新する処理が成功したか否かを示すための信号をこのように出力することにより、かかる信号は秘匿性を維持し、第三者への情報漏えいを防ぐことが出来る。
　図１２に戻る。端末装置２３は、第２更新結果信号ＳＧ３０を中継装置２２に送信し（ステップＳ３０）、中継装置２２はこれをサーバ装置２１に送信する（ステップＳ３１）。
　次に、図１６を参照しながら、サーバ装置２１が行う処理について説明する。図１６は、実施の形態２にかかるサーバ装置の機能ブロック図である。図１６において、サーバ装置２１が有する第１半導体装置２１０は、第２更新結果信号ＳＧ３０を受け取ると、受け取った第２更新結果信号ＳＧ３０を比較回路２１１ｂに供給する。また、比較回路２１１ｂは、ＤＲＡＭ１１３から第１４乱数信号ＳＧ２７を受け取る。すなわち、比較回路２１１ｂは、第２更新結果信号ＳＧ３０と第１４乱数信号ＳＧ２７とを比較し、比較結果信号ＳＧ３１を更新制御回路２１１ｅに出力する。
　比較回路２１１ｂは、第２更新結果信号ＳＧ３０と第１４乱数信号ＳＧ２７とが一致していた場合は、比較結果信号ＳＧ３１として「１」を出力する。一方、比較回路２１１ｂは、第２更新結果信号ＳＧ３０と第１４乱数信号ＳＧ２７とが一致していない場合は、比較結果信号ＳＧ３１として「０」を出力する。
　更新制御回路２１１ｅは、比較結果信号ＳＧ３１として「０」を受け取った場合、ＮＶＲＡＭ１１２のデータを更新する処理を実行しない。この場合、端末装置２３が更新処理に失敗したと判断し比較結果信号ＳＧ３１をＮＶＲＡＭ１１２に保存してもよい。一方、更新制御回路２１１ｅは、比較結果信号ＳＧ３１として「１」を受け取った場合、ＮＶＲＡＭ１１２のデータを更新する処理を実行する。すなわち、更新制御回路２１１ｅは、ＮＶＲＡＭ１１２の更新データ領域にアクセスし、端末装置２３に送信した更新データにかかる更新バージョンデータＳＧ０４を受け取る。そして、更新制御回路２１１ｅは、ＮＶＲＡＭ１１２のデータベース領域に記憶されている更新前バージョンデータＳＧ０３に代えて、更新バージョンデータＳＧ０４を記憶させる処理を行う。
　以上に説明した構成を有することにより、実施の形態２にかかる送受信システムは、端末装置の更新データを容易に管理できる。したがって、例えばサーバ装置が複数の端末装置を管理する場合に、それぞれの有するデータの更新状況を管理することができ、ネットワーク脆弱性等を把握することが可能となる。
　＜実施の形態３＞
　次に、図１７から図２１を参照して、実施の形態３について説明する。実施の形態３にかかる送受信システム３は、端末装置間の通信処理が実施の形態１と異なる。すなわち、実施の形態３にかかる送受信システム３は、まず、サーバ装置３１と中継装置３２との通信を行い、次に、サーバ装置３１と中継装置３２との通信を行うことがない状況において、中継装置３２と端末装置３３との間の通信を行う。また、実施の形態３にかかる送受信システム３は、中継装置３２の構成が実施の形態１と異なる。
　図１７は、実施の形態３にかかる第２半導体装置のハードウェア構成図である。送受信システム３において、中継装置３２と端末装置が有する第２半導体装置３２０は、および、ＣＰＵ３２１の構成が、実施の形態１にかかるＣＰＵ１２１と異なる。ＣＰＵ３２１は、ＰＲＦ演算回路３２１ａ、比較回路３２１ｂ、ＡＥ復号回路３２１ｃ、および選択回路３２１ｄを主な構成として有している。また、第２半導体装置３２０は、ＴＲＮＧ３２５を有している点が実施の形態１と異なる。
　次に、図１８を参照しながら、送受信システム３にかかるそれぞれの装置が有する信号と、それぞれの装置が送受信する信号について説明する。図１８は、実施の形態３にかかる送受信システムの送受信信号を示した図である。
　図１８に示す送受信システム３は、サーバ装置３１のＮＶＲＡＭ１１２が共通鍵ＳＧ３２を記憶している点、および中継装置３２のＮＶＲＡＭ１２２が共通鍵ＳＧ３２を記憶している点において、実施の形態１と異なる。なお、端末装置３３のＮＶＲＡＭ１３２が記憶するデータは、実施の形態１と同様である。
　以降は、送受信システム３にかかるそれぞれの装置が送受信する信号と、それぞれの装置が行う処理について、実施の形態１と異なる点について説明する。図１８に示すように、送受信システム３は、ステップＳ１１からステップＳ１３までの処理は、実施の形態１と同様である。
　次に、図１９を参照しながら、サーバ装置１１が行う処理について実施の形態１と異なる点について説明する。図１９は、実施の形態３にかかるサーバ装置の機能ブロック図である。図１９において、サーバ装置１１の第１半導体装置１１０は、暗号化された更新データを復号する際に使用する鍵を生成するための信号（第１乱数信号ＳＧ１１）と、端末装置１３を認証するためのチャレンジコード（第２乱数信号ＳＧ１２）とを出力する。第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を出力するまでの処理については実施の形態１と同様であるため説明を省略する。
　第１半導体装置１１０は、共通鍵ＳＧ３２と、第６乱数信号ＳＧ１３とをＡＥ暗号化回路１１１ｃ＿１に入力する。ＡＥ暗号化回路１１１ｃ＿１は、これらの信号を受け取り、受け取った信号に対して認証付き暗号化処理を行い、暗号文ＳＧ３３を生成する。
　また、第１半導体装置１１０は、更新データＳＧ０２、更新バージョンデータＳＧ０４、および第７乱数信号ＳＧ１４をＡＥ暗号化回路１１１ｃ＿２に入力する。ＡＥ暗号化回路１１１ｃ＿２は、これらの信号を受け取り、受け取った信号に対して認証付き暗号化処理を行い、暗号化更新データＳＧ２１を生成する。
　以上の処理により、第１半導体装置１１０は、第１乱数信号ＳＧ１１、第２乱数信号ＳＧ１２、暗号文ＳＧ３３、および暗号化更新データＳＧ２１を外部へ出力する。そして、サーバ装置１１は、これらの信号を中継装置３２に送信する（図１８のステップＳ３１）。
　次に、図２０を参照しながら、上述の信号を受け取った中継装置が行う処理について説明する。図２０は、実施の形態３にかかる中継装置の機能ブロック図である。図２０において、中継装置３２の第２半導体装置３２０は、以下の処理を行う。
　まず、ＡＥ復号回路３２１ｃは、暗号文ＳＧ３３を入力信号として受け取り、さらにＮＶＲＡＭ１２２に記憶されている共通鍵ＳＧ３２を入力信号として受け取る。そして、ＡＥ復号回路３２１ｃは、これらを入力信号として、暗号文ＳＧ３３に含まれていた第６乱数信号ＳＧ１３を復号により生成する。ＡＥ復号回路３２１ｃは、生成した第６乱数信号ＳＧ１３をＮＶＲＡＭ１２２に記憶させる。
　次に、第２半導体装置３２０は、第１乱数信号ＳＧ１１、第２乱数信号ＳＧ１２、および暗号化更新データＳＧ２１をＮＶＲＡＭ１２２に記憶させるとともに、第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を端末装置３３へ出力する処理を行う。中継装置３２は、これらの信号を端末装置３３に送信する（図１８のステップＳ３２）。
　次に、端末装置３３は、中継装置３２から受け取った第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を処理し、中継装置３２に対して第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を送信する（図１８のステップＳ３３）。端末装置３３が第１乱数信号ＳＧ１１および第２乱数信号ＳＧ１２を処理し、中継装置３２に対して第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を送信する処理は、実施の形態１において図７を参照しながら説明したものと同様である。
　次に、図２１を参照しながら、第３乱数信号ＳＧ１５および第９乱数信号ＳＧ１６を受け取った中継装置３２が行う処理について説明する。図２１は、図１９は、実施の形態３にかかる中継装置の機能ブロック図である。
　第２半導体装置３２０において、ＰＲＦ演算回路３２１ａは、入力信号として、端末装置３３が送信した第３乱数信号ＳＧ１５を受け取る。また、ＰＲＦ演算回路３２１ａは、入力信号として、ＮＶＲＡＭ１２２に記憶している第６乱数信号ＳＧ１３、および第２乱数信号ＳＧ１２を受け取る。ＰＲＦ演算回路３２１ａは、これらの信号を入力信号として演算処理を行い、第８乱数信号ＳＧ１８、および第１１乱数信号ＳＧ１９を生成する。
　第２半導体装置３２０は、ＰＲＦ演算回路３２１ａが生成した第１１乱数信号ＳＧ１９を、端末装置３３のチャレンジコード（第３乱数信号ＳＧ１５）に対するレスポンスコードとして出力する。
　比較回路３２１ｂは、ＰＲＦ演算回路３２１ａが生成した第８乱数信号ＳＧ１８と、中継装置３２からレスポンスコードとして受け取った第９乱数信号ＳＧ１６とをそれぞれ受け取り、受け取ったこれらの信号を比較する。
　比較回路３２１ｂがデータを比較した結果、これらの信号が一致しない場合、比較回路３２１ｂは、比較結果信号ＳＧ２０として「０」を出力する。一方、比較した結果、これらの信号が一致する場合、比較回路３２１ｂは、比較結果信号ＳＧ２０として「１」を出力する。比較回路３２１ｂは出力した比較結果信号ＳＧ２０を、選択回路３２１ｄに供給する。
　ＴＲＮＧ１２５は、第４乱数信号ＳＧ２２を生成し、生成した信号を、選択回路３２１ｄに入力する。ＴＲＮＧ１２５が出力する第４乱数信号ＳＧ２２は、信号の桁数が暗号化更新データＳＧ２１と同じである真性乱数である。
　選択回路３２１ｄは、入力信号として、ＮＶＲＡＭ１２２に記憶されている暗号化更新データＳＧ２１と第４乱数信号ＳＧ２２とを受け取るとともに、選択制御信号として、比較結果信号ＳＧ２０を受け取る。選択回路３２１ｄは、比較結果信号ＳＧ２０の値が「１」の場合、出力信号である暗号文ＳＧ２３として暗号化更新データＳＧ２１を選択する。一方、選択回路３２１ｄは、比較結果信号ＳＧ２０の値が「０」の場合、出力信号である暗号文ＳＧ２３として暗号化更新データＳＧ２１に代えて第４乱数信号ＳＧ２２を選択する。選択回路３２１ｄは、このようにして信号を選択し、選択した信号を暗号文ＳＧ２３として出力する。
　中継装置３２は、第２半導体装置３２０が出力した第１１乱数信号ＳＧ１９および暗号文ＳＧ２３を、端末装置３３に送信する（図１８のステップＳ３４）。以降の端末装置３３における処理は、実施の形態１において図９を参照しながら説明したものと同様である。
　なお、図１８のステップＳ１１およびステップＳ１２において中継装置３２と端末装置３３とが送受信するデータは、秘匿性があるものではない。そのため、端末装置３３にかかる更新前バージョンデータＳＧ０３および識別子ＳＧ０５を、中継装置３２が予め記憶しておいてもよい。
　このような構成により、実施の形態３にかかる送受信システム３は、サーバ装置３１と中継装置３２との通信と、中継装置３２と端末装置３３との通信と、を分離してデータの更新処理を行うことが出来る。例えば、送受信システム３は、端末装置３３が遠隔の地にある場合や、近距離通信のみを備えている場合であって、サーバ装置３１と中継装置３２との通信を行うことが出来ない環境であっても、端末装置３３に対して更新データを提供することができる。
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
　例えば、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
　　　（付記１）
　メモリと、乱数生成回路と、制御回路と、を有し、外部端末装置に更新データを提供する半導体装置であって、
　前記メモリは、鍵情報を記憶し、
　前記乱数生成回路は、第１乱数信号および第２乱数信号を生成し、
　前記制御回路は、
　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
　前記更新データに対して第７乱数信号を用いて暗号化更新データを生成し、
　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、
　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、半導体装置。
　　　（付記２）
　前記制御回路は、
前記第６乱数信号、前記第７乱数信号、および前記第８乱数信号を、
予め設定された同一の擬似ランダム関数に入力することよりそれぞれ演算する、
付記１に記載の半導体装置。
　　　（付記３）
　前記制御回路は、前記第２応答信号と前記第８乱数信号とが一致していない場合に、前記暗号化更新データに代えて、前記暗号化更新データと同じ桁数の乱数信号を前記外部端末装置に提供する、
付記１に記載の半導体装置。
　　　（付記４）
　前記制御回路は、前記外部端末装置から、提供した前記暗号化更新データに対する応答信号である第３応答信号を受け取った場合に、前記第３応答信号が、前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として生成された第１０乱数信号と一致するか否かを判定し、一致する場合には、データが更新されたことを登録し、一致しない場合には、データが更新されなかったことを登録する、
付記１に記載の半導体装置。
　　　（付記５）
　メモリと、制御回路と、を有し、外部サーバ装置から暗号化更新データを受け取る半導体装置であって、
　前記メモリは、更新前データと、鍵情報を記憶し、
　前記制御回路は、
　前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、
　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
　前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成し、
　予め設定された信号を含むチャレンジコードを生成し、
　前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力し、
　出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、
　受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行う、
半導体装置。
　　　（付記６）
　前記制御回路は、
前記第６乱数信号、前記第７乱数信号、前記第９乱数信号、および前記第１０乱数信号を、
予め設定された同一の擬似ランダム関数に入力することよりそれぞれ演算する、
付記５に記載の半導体装置。
　　　（付記７）
　前記制御回路は、受け取った前記認証信号と、前記第１０乱数信号とが一致していない場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行わない、
付記５に記載の半導体装置。
　　　（付記８）
　前記制御回路は、予め設定された桁数の数値を順次インクリメントすることにより前記チャレンジコードを生成する、
付記５に記載の半導体装置。
　　　（付記９）
　前記制御回路は、前記第２乱数信号と前記第６乱数信号とを入力信号として、第１２乱数信号を生成することにより前記チャレンジコードを生成する、
付記５に記載の半導体装置。
　　　（付記１０）
　第３乱数信号を生成する乱数生成回路をさらに備え、
　前記制御回路は、前記第９乱数信号および前記第１０乱数信号を生成する際に、前記第２乱数信号と前記第６乱数信号に加えて前記第３乱数信号も入力信号として入力し、
　前記チャレンジコードとして第３乱数信号を前記外部サーバ装置へ出力する、
付記５に記載の半導体装置。
　　　（付記１１）
　前記制御回路は、少なくとも前記第２乱数信号と前記第６乱数信号とを入力信号として含む擬似ランダム関数の出力として第１３乱数信号を生成し、
　前記暗号化更新データの復号処理が成功した場合に、前記第１３乱数信号を前記外部サーバ装置へ出力する、
付記５に記載の半導体装置。
　　　（付記１２）
　前記制御回路は、前記暗号化更新データの復号処理が成功しなかった場合に、前記第１３乱数信号に代えて、乱数信号を前記外部サーバ装置へ出力する、
付記１１に記載の半導体装置。
　　　（付記１３）
　真性乱数生成回路をさらに備え、
　前記乱数信号は、真性乱数信号である、
付記１２に記載の半導体装置。
　　　（付記１４）
　外部端末装置に更新データを提供する方法であって、
　鍵情報を記憶し、
　第１乱数信号および第２乱数信号を生成し、
　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
　前記更新データに対して第７乱数信号を用いて暗号化更新データを生成し、
　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、
　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、
更新データ提供方法。
　　　（付記１５）
　外部サーバ装置から暗号化更新データである暗号化更新データを受け取る方法であって、
　更新前データと、鍵情報を記憶し、
　前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、
　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
　前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成し、
　予め設定された信号を含むチャレンジコードを生成し、
　前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力し、
　出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、
　受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行う、
更新データ受取方法。
　　　（付記１６）
　コンピュータに以下の方法を実行させるプログラムであって、前記方法は、
　外部端末装置に更新データを提供する方法であって、
　鍵情報を記憶し、
　第１乱数信号および第２乱数信号を生成し、
　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
　前記更新データに対して第７乱数信号を用いて暗号化更新データを生成し、
　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、
　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、
プログラム。
　　　（付記１７）
　コンピュータに以下の方法を実行させるためのプログラムであって、前記方法は、
　外部サーバ装置から暗号化更新データである暗号化更新データを受け取る方法であって、
　更新前データと、鍵情報を記憶し、
　前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、
　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
　前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成し、
　予め設定された信号を含むチャレンジコードを生成し、
　前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力し、
　出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、
　受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行う、
プログラム。
　　　（付記１８）
　メモリと、乱数生成回路と、制御回路と、を有し、外部サーバ装置から暗号化更新データを受け取り、受け取った暗号化更新データを外部端末装置に提供する半導体装置であって、
　前記メモリは、前記外部サーバ装置との間で使用可能な共通鍵を記憶し、
　前記制御回路は、
　前記外部サーバ装置から、第１乱数信号、第２乱数信号、前記共通鍵により暗号化された第６乱数信号を含む暗号化鍵データ、および暗号化更新データを受け取り、
　前記暗号化鍵データを前記共通鍵により復号して第６乱数信号を生成し、
　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を出力し、
　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、半導体装置。
　　　（付記１９）
　前記第６乱数信号および前記第８乱数信号は、
予め設定された同一の擬似ランダム関数に入力することよりそれぞれ演算される、
付記１８に記載の半導体装置。
　　　（付記２０）
　前記制御回路は、
　前記第２応答信号と前記第８乱数信号とが一致していない場合に、前記暗号化更新データに代えて、前記暗号化更新データと同じ桁数の乱数信号を前記外部端末装置に提供する、
付記１８に記載の半導体装置。
　　　（付記２１）
　サーバ装置と、前記サーバ装置から更新データを受け取る端末装置とを含む送受信システムであって、
　前記サーバ装置と、前記端末装置とは、マスタ鍵情報をそれぞれ予め記憶し、
　前記サーバ装置は、前記端末装置に対して、第１乱数信号と、前記端末装置を認証するための第１チャレンジコードと、を前記端末装置へ送信し、
　前記端末装置は、サーバ装置に対して、
前記第１乱数信号および前記第１チャレンジコードに基づいて生成した第１レスポンスコードと、前記サーバ装置を認証するための第２チャレンジコードと、を送信し、
　前記サーバ装置は、前記端末装置に対して、
前記第１レスポンスコードが期待値と一致する場合に、前記マスタ鍵により暗号化された暗号化更新データと、前記第２チャレンジコードに対する第２レスポンスコードを送信し、
　前記端末装置は、
前記第２レスポンスコードが期待値と一致する場合に、前記マスタ鍵を用いて受け取った前記暗号化更新データを復号する、
送受信システム。
　　　（付記２２）
　前記サーバ装置と、前記端末装置とは、それぞれ共通の擬似ランダム関数を記憶し、
　前記端末装置は、前記擬似ランダム関数に前記第１チャレンジコードを入力して前記第１レスポンスコードを生成し、
　前記サーバ装置は、前記擬似ランダム関数に前記第２チャレンジコードを入力して前記第２レスポンスコードを生成する、
付記２１に記載の送受信システム。
　　　（付記２３）
　前記サーバ装置は、真性乱数生成回路を有しており、
　前記第１乱数信号と前記第１チャレンジコードとはそれぞれ真性乱数信号である、
付記２１に記載の送受信システム。
　　　（付記２４）
　前記端末装置は、真性乱数生成回路を有しており、
　前記第２チャレンジコードは真性乱数信号である、
付記２３に記載の送受信システム。
　　　（付記２５）
　前記端末装置は、受け取った前記暗号化更新データに基づいて更新データの登録が完了した場合に、前記第１乱数信号および第１チャレンジコードに基づいて生成した更新結果信号を前記サーバ装置に送信し、
　前記サーバ装置は、
　前記端末装置から受け取った前記更新結果信号が、期待値と一致する場合には、前記端末装置のデータが前記更新データであることを登録するか、期待値と一致しない場合には、前記端末装置のデータが前記更新データでないことを登録する、
付記２１に記載の送受信システム。
　　　（付記２６）
　前記サーバ装置は、前記第１チャレンジコードが期待値と一致しない場合に、前記暗号化更新データに代えて、前記暗号化更新データと同じ桁数の乱数信号を送信する、
付記２１に記載の送受信システム。
　　　（付記２７）
　前記端末装置は、前記レスポンスコードが期待値と一致しない場合に、受け取った前記暗号化更新データを復号しない、
付記２１に記載の送受信システム。
　　　（付記２８）
　前記サーバ装置と前記端末装置との通信を中継する中継装置を更に有し、
　前記中継装置は、前記端末装置に対して更新前データのバージョン情報を要求する信号を送信し、前記端末装置から受け取った前記バージョン情報と、前記更新前データを更新する処理を要求する信号と、を前記サーバ装置に送信する、
付記２１に記載の送受信システム。
　　　（付記２９）
　前記サーバ装置と前記端末装置との通信を中継する中継装置を更に有し、
　前記サーバ装置と、前記中継装置とは、共通鍵をそれぞれ予め記憶し、
　前記サーバ装置は、前記中継装置に対して、
第１乱数信号、前記第１チャレンジコード、前記共通鍵により暗号化された第６乱数信号を含む暗号化鍵データ、および前記暗号化更新データ、を送信し、
　前記中継装置は、前記端末装置に対して、
前記第１乱数信号と、第１チャレンジコードと、を送信し、
　前記端末装置は、前記中継装置に対して、
前記第１乱数信号と、前記第１レスポンスコードと、前記第２チャレンジコードと、を送信し、
　前記中継装置は、前記端末装置に対して、
前記第１レスポンスコードが期待値と一致する場合に、
前記暗号化更新データと、前記第２レスポンスコードと、を送信し、
　前記端末装置は、前記第２レスポンスコードが期待値と一致する場合に、受け取った前記暗号化更新データを復号する、
付記２１に記載の送受信システム。
　一実施の形態は、更新プログラムの授受を行うサーバ装置、端末装置等に適用可能である。
１、２、３　送受信システム
１１、２１、３１　サーバ装置
１２、２２、３２　中継装置
１３、２３、３３　端末装置
１１０、２１０　第１半導体装置
１２０、３２０　第２半導体装置
１３０、２３０　第３半導体装置
９００　ネットワーク
ＳＧ０１　更新前データ
ＳＧ０２　更新データ
ＳＧ０３　更新前バージョンデータ
ＳＧ０４　更新バージョンデータ
ＳＧ０５　識別子
ＳＧ０６　マスタ鍵
ＳＧ０７　第１２乱数信号
ＳＧ０８　バージョンチェック要求信号
ＳＧ０９　バージョンアップ要求信号
ＳＧ１０　比較結果信号
ＳＧ１１　第１乱数信号
ＳＧ１２　第２乱数信号
ＳＧ１３　第６乱数信号
ＳＧ１４　第７乱数信号
ＳＧ１５　第３乱数信号
ＳＧ１６　第９乱数信号
ＳＧ１７　第１０乱数信号
ＳＧ１８　第８乱数信号
ＳＧ１９　第１１乱数信号
ＳＧ２０　比較結果信号
ＳＧ２１　暗号化更新データ
ＳＧ２２　第４乱数信号
ＳＧ２３　暗号文
ＳＧ２４　比較結果信号
ＳＧ２５　比較結果信号
ＳＧ２６　第１３乱数信号
ＳＧ２７　第１４乱数信号
ＳＧ２８　第1更新結果信号
ＳＧ２９　第５乱数信号
ＳＧ３０　第２更新結果信号
ＳＧ３１　比較結果信号
ＳＧ３２　共通鍵
ＳＧ３３　暗号文

Claims (20)

  1. 　メモリと、乱数生成回路と、制御回路と、を有し、外部端末装置に更新データを提供する半導体装置であって、
    　前記メモリは、鍵情報を記憶し、
    　前記乱数生成回路は、第１乱数信号および第２乱数信号を生成し、
    　前記制御回路は、
    　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
    　前記更新データに対して第７乱数信号を用いて暗号化更新データを生成し、
    　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、
    　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
    　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
    　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、半導体装置。
  2. 　前記制御回路は、
    前記第６乱数信号、前記第７乱数信号、および前記第８乱数信号を、
    予め設定された同一の擬似ランダム関数に入力することよりそれぞれ演算する、
    請求項１に記載の半導体装置。
  3. 　前記制御回路は、前記第２応答信号と前記第８乱数信号とが一致していない場合に、前記暗号化更新データに代えて、前記暗号化更新データと同じ桁数の乱数信号を前記外部端末装置に提供する、
    請求項１に記載の半導体装置。
  4. 　前記制御回路は、前記外部端末装置から、提供した前記暗号化更新データに対する応答信号である第３応答信号を受け取った場合に、前記第３応答信号が、前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として生成された第１０乱数信号と一致するか否かを判定し、一致する場合にデータが更新されたことを登録し、一致しない場合には、データが更新されなかったことを登録する、
    請求項１に記載の半導体装置。
  5. 　メモリと、制御回路と、を有し、外部サーバ装置から暗号化更新データを受け取る半導体装置であって、
    　前記メモリは、更新前データと、鍵情報を記憶し、
    　前記制御回路は、
    　前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、
    　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
    　前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成し、
    　予め設定された信号を含むチャレンジコードを生成し、
    　前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力し、
    　出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、
    　受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行う、
    半導体装置。
  6. 　前記制御回路は、
    前記第６乱数信号、前記第７乱数信号、前記第９乱数信号、および前記第１０乱数信号を、
    予め設定された同一の擬似ランダム関数に入力することよりそれぞれ演算する、
    請求項５に記載の半導体装置。
  7. 　前記制御回路は、受け取った前記認証信号と、前記第１０乱数信号とが一致していない場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行わない、
    請求項５に記載の半導体装置。
  8. 　前記制御回路は、予め設定された桁数の数値を順次インクリメントすることにより前記チャレンジコードを生成する、
    請求項５に記載の半導体装置。
  9. 　前記制御回路は、前記第２乱数信号と前記第６乱数信号とを入力信号として、第１２乱数信号を生成することにより前記チャレンジコードを生成する、
    請求項５に記載の半導体装置。
  10. 　第３乱数信号を生成する乱数生成回路をさらに備え、
    　前記制御回路は、前記第９乱数信号および前記第１０乱数信号を生成する際に、前記第２乱数信号と前記第６乱数信号に加えて前記第３乱数信号も入力信号として入力し、
    　前記チャレンジコードとして第３乱数信号を前記外部サーバ装置へ出力する、
    請求項５に記載の半導体装置。
  11. 　前記制御回路は、少なくとも前記第２乱数信号と前記第６乱数信号とを入力信号として含む擬似ランダム関数の出力として第１３乱数信号を生成し、
    　前記暗号化更新データの復号処理が成功した場合に、前記第１３乱数信号を前記外部サーバ装置へ出力する、
    請求項５に記載の半導体装置。
  12. 　前記制御回路は、前記暗号化更新データの復号処理が成功しなかった場合に、前記第１３乱数信号に代えて、乱数信号を前記外部サーバ装置へ出力する、
    請求項１１に記載の半導体装置。
  13. 　真性乱数生成回路をさらに備え、
    　前記乱数信号は、真性乱数信号である、
    請求項１２に記載の半導体装置。
  14. 　外部端末装置に更新データを提供する方法であって、
    　鍵情報を記憶し、
    　第１乱数信号および第２乱数信号を生成し、
    　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
    　前記更新データに対して第７乱数信号を用いて暗号化更新データを生成し、
    　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、
    　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
    　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
    　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、
    更新データ提供方法。
  15. 　外部サーバ装置から暗号化更新データである暗号化更新データを受け取る方法であって、
    　更新前データと、鍵情報を記憶し、
    　前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、
    　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
    　前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成し、
    　予め設定された信号を含むチャレンジコードを生成し、
    　前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力し、
    　出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、
    　受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行う、
    更新データ受取方法。
  16. 　コンピュータに以下の方法を実行させるプログラムであって、前記方法は、
    　外部端末装置に更新データを提供する方法であって、
    　鍵情報を記憶し、
    　第１乱数信号および第２乱数信号を生成し、
    　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
    　前記更新データに対して第７乱数信号を用いて暗号化更新データを生成し、
    　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を生成し、
    　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
    　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
    　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、
    プログラム。
  17. 　コンピュータに以下の方法を実行させるためのプログラムであって、前記方法は、
    　外部サーバ装置から暗号化更新データである暗号化更新データを受け取る方法であって、
    　更新前データと、鍵情報を記憶し、
    　前記外部サーバ装置から第１乱数信号および第２乱数信号を要求信号として受け取り、
    　前記第１乱数信号および前記鍵情報から第６乱数信号および第７乱数信号を生成し、
    　前記第２乱数信号と前記第６乱数信号とを入力信号として、第９乱数信号および第１０乱数信号を生成し、
    　予め設定された信号を含むチャレンジコードを生成し、
    　前記要求信号に対する応答信号として前記第９乱数信号および前記チャレンジコードを前記外部サーバ装置へ出力し、
    　出力した前記応答信号に基づいて前記外部サーバ装置から認証信号と前記暗号化更新データとを受け取り、
    　受け取った前記認証信号と、前記第１０乱数信号とが一致している場合に、前記外部サーバ装置から受け取った前記暗号化更新データの復号処理を行う、
    プログラム。
  18. 　メモリと、乱数生成回路と、制御回路と、を有し、外部サーバ装置から暗号化更新データを受け取り、受け取った暗号化更新データを外部端末装置に提供する半導体装置であって、
    　前記メモリは、前記外部サーバ装置との間で使用可能な共通鍵を記憶し、
    　前記制御回路は、
    　前記外部サーバ装置から、第１乱数信号、第２乱数信号、前記共通鍵により暗号化された第６乱数信号を含む暗号化鍵データ、および暗号化更新データを受け取り、
    　前記暗号化鍵データを前記共通鍵により復号して第６乱数信号を生成し、
    　前記外部端末装置に送信する要求信号として前記第１乱数信号および前記第２乱数信号を出力し、
    　前記要求信号に対する応答信号として前記外部端末装置から第１応答信号および第２応答信号を受け取り、
    　前記第１応答信号と前記第２乱数信号と前記第６乱数信号とを入力信号として、第８乱数信号を生成し、
    　前記第２応答信号と前記第８乱数信号とが一致している場合に、前記暗号化更新データを前記外部端末装置に提供する、半導体装置。
  19. 　前記第６乱数信号および前記第８乱数信号は、
    予め設定された同一の擬似ランダム関数に入力することよりそれぞれ演算される、
    請求項１８に記載の半導体装置。
  20. 　前記制御回路は、
    　前記第２応答信号と前記第８乱数信号とが一致していない場合に、前記暗号化更新データに代えて、前記暗号化更新データと同じ桁数の乱数信号を前記外部端末装置に提供する、
    請求項１８に記載の半導体装置。
PCT/JP2018/001521 2018-01-19 2018-01-19 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム WO2019142307A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/955,435 US11516024B2 (en) 2018-01-19 2018-01-19 Semiconductor device, update data-providing method, update data-receiving method, and program
CN201880082807.0A CN111512593B (zh) 2018-01-19 2018-01-19 半导体设备、提供更新数据的方法、接收更新数据的方法以及介质
JP2019565643A JP6888122B2 (ja) 2018-01-19 2018-01-19 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム
PCT/JP2018/001521 WO2019142307A1 (ja) 2018-01-19 2018-01-19 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム
EP18900856.8A EP3742665A4 (en) 2018-01-19 2018-01-19 SEMICONDUCTOR COMPONENT, UPDATE DATA PROVISION PROCEDURE, UPDATE DATA RECEIVE PROCEDURE AND PROGRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/001521 WO2019142307A1 (ja) 2018-01-19 2018-01-19 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム

Publications (1)

Publication Number Publication Date
WO2019142307A1 true WO2019142307A1 (ja) 2019-07-25

Family

ID=67300979

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001521 WO2019142307A1 (ja) 2018-01-19 2018-01-19 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム

Country Status (5)

Country Link
US (1) US11516024B2 (ja)
EP (1) EP3742665A4 (ja)
JP (1) JP6888122B2 (ja)
CN (1) CN111512593B (ja)
WO (1) WO2019142307A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11090545B2 (en) * 2019-03-20 2021-08-17 Samuel W. Rall Wireless customizable referee paging system
US11269999B2 (en) * 2019-07-01 2022-03-08 At&T Intellectual Property I, L.P. Protecting computing devices from malicious tampering
US20220116206A1 (en) * 2021-12-22 2022-04-14 Intel Corporation Systems and methods for device authentication in supply chain

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150453A (ja) * 2001-11-15 2003-05-23 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
WO2006129654A1 (ja) 2005-06-01 2006-12-07 Matsushita Electric Industrial Co., Ltd. 電子機器、更新サーバ装置、鍵更新装置
JP2012093921A (ja) * 2010-10-27 2012-05-17 Nec Engineering Ltd 情報漏洩防止ストレージシステム
JP2014182571A (ja) 2013-03-19 2014-09-29 Denso Corp 車載電子制御装置のプログラム書換システム及び車載中継装置
JP2015103163A (ja) 2013-11-27 2015-06-04 株式会社オートネットワーク技術研究所 プログラム更新システム及びプログラム更新方法
WO2016020640A1 (en) * 2014-08-05 2016-02-11 Arm Ip Limited Control mechanisms for data processing devices
JP2017022654A (ja) * 2015-07-14 2017-01-26 株式会社東芝 記憶装置及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453324B2 (ja) * 2009-02-16 2014-03-26 パナソニック株式会社 不正モジュール特定装置、情報処理装置、不正モジュール特定方法、不正モジュール特定プログラム、集積回路、不正モジュール無効化システム、および不正モジュール無効化方法
US20120324557A1 (en) * 2011-06-17 2012-12-20 Raytheon Bbn Technologies Corp System and method for remote integrity verification
JP5907937B2 (ja) * 2013-09-11 2016-04-26 京セラドキュメントソリューションズ株式会社 組込システム
US20160267273A1 (en) 2013-11-06 2016-09-15 Mitsubishi Electric Corporation Software update apparatus and computer-readable storage medium storing software update program
US9894066B2 (en) * 2014-07-30 2018-02-13 Master Lock Company Llc Wireless firmware updates
CN105577625B (zh) * 2014-10-17 2019-04-23 西安西电捷通无线网络通信股份有限公司 基于预共享密钥的实体鉴别方法及装置
US10171478B2 (en) * 2016-06-30 2019-01-01 Faraday & Future Inc. Efficient and secure method and apparatus for firmware update
CN106603485B (zh) * 2016-10-31 2020-03-03 美的智慧家居科技有限公司 密钥协商方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150453A (ja) * 2001-11-15 2003-05-23 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
WO2006129654A1 (ja) 2005-06-01 2006-12-07 Matsushita Electric Industrial Co., Ltd. 電子機器、更新サーバ装置、鍵更新装置
JP2012093921A (ja) * 2010-10-27 2012-05-17 Nec Engineering Ltd 情報漏洩防止ストレージシステム
JP2014182571A (ja) 2013-03-19 2014-09-29 Denso Corp 車載電子制御装置のプログラム書換システム及び車載中継装置
JP2015103163A (ja) 2013-11-27 2015-06-04 株式会社オートネットワーク技術研究所 プログラム更新システム及びプログラム更新方法
WO2016020640A1 (en) * 2014-08-05 2016-02-11 Arm Ip Limited Control mechanisms for data processing devices
JP2017022654A (ja) * 2015-07-14 2017-01-26 株式会社東芝 記憶装置及び方法

Also Published As

Publication number Publication date
CN111512593B (zh) 2023-08-29
EP3742665A4 (en) 2021-08-18
EP3742665A1 (en) 2020-11-25
JP6888122B2 (ja) 2021-06-16
JPWO2019142307A1 (ja) 2020-11-19
CN111512593A (zh) 2020-08-07
US11516024B2 (en) 2022-11-29
US20200351108A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US8213612B2 (en) Secure software download
EP2506488B1 (en) Secure dynamic on-chip key programming
JP5690412B2 (ja) ハードウェアデバイスの鍵プロビジョン方法および装置
US10841087B2 (en) Security device, system, and security method
US20050076226A1 (en) Computing device that securely runs authorized software
US9165148B2 (en) Generating secure device secret key
EP3025226A1 (en) Media client device authentication using hardware root of trust
CN111611593A (zh) 安全数据处理设备
US20100241865A1 (en) One-Time Password System Capable of Defending Against Phishing Attacks
US9003197B2 (en) Methods, apparatus and system for authenticating a programmable hardware device and for authenticating commands received in the programmable hardware device from a secure processor
WO2019142307A1 (ja) 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム
EP3214567B1 (en) Secure external update of memory content for a certain system on chip
CN112703500A (zh) 在低功率模式期间保护存储在IoT装置的存储器中的数据
JP2008033512A (ja) セキュリティチップ及びプラットフォーム
WO2015094114A1 (en) Entity authentication in network
EP3881215B1 (en) Method for providing a secret unique key for a volatile fpga
WO2010109560A1 (ja) 半導体メモリ、当該半導体メモリと結合されるコンピュータマシン、及び、そのデータ処理方法
KR20230037588A (ko) 프로그래밍가능 장치를 원격으로 프로그래밍하는 방법
JP2010135950A (ja) 暗号処理装置および暗号処理方法
JP2013197810A (ja) 暗号処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18900856

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019565643

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018900856

Country of ref document: EP

Effective date: 20200819