WO2015128015A1 - Apparatus and method for generating random bits - Google Patents

Apparatus and method for generating random bits Download PDF

Info

Publication number
WO2015128015A1
WO2015128015A1 PCT/EP2014/077152 EP2014077152W WO2015128015A1 WO 2015128015 A1 WO2015128015 A1 WO 2015128015A1 EP 2014077152 W EP2014077152 W EP 2014077152W WO 2015128015 A1 WO2015128015 A1 WO 2015128015A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
signal
signals
imaging
combinatorial
Prior art date
Application number
PCT/EP2014/077152
Other languages
German (de)
French (fr)
Inventor
Markus Dichtl
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2015128015A1 publication Critical patent/WO2015128015A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/004—Counters counting in a non-natural counting order, e.g. random counters

Definitions

  • the present invention relates to an apparatus and method for generating one or more random bits. For example, a random bit sequence is generated which is used as a binary random number.
  • the proposed pre ⁇ devices and methods for generating random bits are used, for example, the implementation of random number generator ⁇ ren.
  • the invention enables the generation of a true random bits.
  • random bit ⁇ are necessarily follow as a binary random numbers. It is desirable , in particular for mobile applications, to operate as little hardware as possible.
  • Known measures for generating random numbers are, for example, pseudo-random number generators, analogue random sources, ring oscillators and their modifications.
  • pseudo-random number generators seeds are used, from which deterministic pseudo-random numbers are calculated. To create the seed, a physical random number generator is usually used.
  • analog event sources to be ⁇ noise sources, such as the noise of Zener diodes, amplified and digitized. The Ver ⁇ connection is usually only be realized by consuming digital with analog circuitry.
  • ring oscillators which are composed of an odd number of inverters connected back ⁇ behind the other, there are random jitter from fluctuating transit times of the signals through the inverter.
  • This jitter thus a irr ⁇ moderate time variation in state changes of the sent signals by the inverters, can at multiple
  • Fibonacci and Galois ring oscillators generate faster ⁇ due waveforms as a classic ring oscillators.
  • ⁇ all recently various digital gates such as XOR and NOT gate are used.
  • FPGAs Field Programmable Gate Arrays
  • FPGAs Field Programmable Gate Arrays
  • the power consumption in the materiality ⁇ union depends on the number of switching operations per time. In the case of corresponding digital oscillating circuits, this must take place continuously, so that a rather unfavorable energy consumption arises in the case of ring oscillator-based random number generators. In particular in mobile applications, it is Wanting ⁇ 's worth keeping the energy consumption and power consumption of the hardware circuits implemented small. However, a statistically good physical random should be ent ⁇ . It is therefore an object of the present invention to provide an improved apparatus and / or a method for generating random bits.
  • an apparatus for generating random bits which comprises: a plurality of concatenated imaging devices, wherein a respective Ab Struktursein- is set up direction, a predetermined number n image a ⁇ output signals by means of a combinatorial image into a predetermined number p output signals.
  • Minim ⁇ least a combinatorial figure is configured such that a change in state of an input signal of a jewei ⁇ time imaging device to an average of more than one from ⁇ output signal of the respective imaging means is displayed.
  • a Starteinrich ⁇ tung is adapted to couple a first imaging device of the plurality of concatenated imaging devices well-defined logic level change as input start signals.
  • a detection device is particularly since ⁇ be configured to output one or more output signals to off ⁇ transitions of one or more imaging devices, which are different from the first imaging means to scan, and as a respective random bits. Since ⁇ wherein the device is for example arranged such that different random bits are recorded in directly successive level changes of at least one input start signal with the aid of Er chargedsvorrich ⁇ processing.
  • a sensing takes place for example by sampling, game as clocked at ⁇ or at predetermined different time points and used to derive a bit value H or L, the up- Due to the highly fluctuating random signal having a high entropy or randomness En ⁇ .
  • the resulting bit value (s) may be understood as a random bit. Due to the predetermined level changes, for example, from a logic low level (0) to a logic high level (1) or vice versa, a passage of the signal change is set in motion by the chain of imaging devices due to the logical Schmsein ⁇ directions. Due to the statistical fluctuations of the gate cycle times, jitter occurs. The sampling in each case picks up a random level, which is assigned by the detection device to a respective random bit value.
  • the Zufallsbiter ⁇ version takes place in particular both at a level change from zero to one and subsequently back to zero. One can speak of a double-stroke random number generator.
  • the detection device is turned rich ⁇ tet to detect the output signals of a final imaging means of the plurality of concatenated Ab Strukturseinrich ⁇ obligations as random bits.
  • a linear chain of combinatorial mapping devices is provided, wherein the chain has level changes on the input side. be signaled by signal edges, and the output side true random signals are sampled.
  • the detection device can be set up to sample an output signal as a function of another output signal.
  • the detection device has, for example, an intermediate ⁇ memory element , in particular a T-flip-flop on.
  • an intermediate ⁇ memory element in particular a T-flip-flop on.
  • flip-flops in particular T-flip-flops
  • the acquisition of the output signals and a mapping to logical random levels can be carried out with great effort.
  • one or more counters for detecting signal edges or state changes of individual signals.
  • a T-flip-flop is particularly suitable for counting rising or falling signal edges modulo 2.
  • the well-defined logical Pe ⁇ gel generated by switching from a first input bit to a second input bit. It may take such a logic level change by switching from a first input bit to a second input ⁇ bit pattern and the sampled output signals ers ⁇ th random bits are assigned.
  • a logical Pegelwech- be by switching from the second input bit pattern to the first input bit pattern second random bits are then ordered ⁇ .
  • the detection device is further configured to detect a chronological sequence of state changes of output signals at any well defined logical Pe ⁇ gel carti the input start signals.
  • the imaging devices are such MITEI ⁇ Nander concatenated, that no feedback occurs. This results in that the device is not continuously To ⁇ switching operations must take place as a digital circuit in an implementation, limiting power consumption.
  • the device developed not propagate in a circle no "Schwingun ⁇ gen" or signal change.
  • the output signals are all fed forward.
  • none of the outputs depends causally from himself off by being fed back.
  • the imaging devices are daisy-chained together such that no feedback loop is formed such that a state change is fed to at least an output signal of an imaging device as a change of state of at least one input signal a ande ⁇ ren imaging device.
  • feedback paths can be provided, which however preferably do not lead to oscillations.
  • n is not equal to p, so that the will of the input signals levels at ⁇ on states of output signals shown with the aid of a respective imaging device, wherein the number of the output signals klei ⁇ ner or greater than the number of input signals for a respective Imaging device is.
  • the imaging devices may be logical or kombinatori ⁇ cal gates in particular realizing a bijective mapping of n input signals to n output signals.
  • the input signals vary between levels, the logical supply articles, such as bits 1 and 0, or high or low associated who can ⁇ . Under a bijective mapping is understood ei ⁇ ne-one mapping between the 2 n possible logi ⁇ 's values of the input signals and the 2 n logical values of the output signals.
  • At least one kom ⁇ binatorische figure is configured such that imaged a ⁇ output signals under application of a jitter and a lo cal ⁇ function to the output signals.
  • the hardware implementation of combinatorial mapping by the imaging devices may result
  • Jitter ie fluctuations, in the temporal course of Sig ⁇ nalflanken arise. This jitter is then continued by executing the logical function, ie the mapping of the combination of n input signals or bit values to p output signals or bit values, and accumulates over the passes through the imaging devices.
  • a limited chain of imaging devices results.
  • the Abbil ⁇ training institutions can be a node or gate ⁇ be distinguished.
  • At least one of the combinatorial Some images ⁇ gene is in particular arranged such that a state change occurs in the agent at a change of state of an input signal to more than egg nem output signal. This leads to ⁇ that a respective jitter of the input signal is mapped to several ⁇ re output signals and is therefore amplified.
  • a once occurred jitter in a signal is piert with Hil ⁇ fe of the imaging devices or implemented therein combinatorial images on a plurality of output traces ko ⁇ so that jitter components hardly compensate Kgs ⁇ NEN.
  • the output signals from all the input signals of the other imaging devices are entkop ⁇ pelt.
  • this may be the last imaging device of a chain of m imaging devices that are linearly coupled to one another.
  • the result is more complete insbeson ⁇ a finite waveform.
  • This may mean that a Sig ⁇ Nal or a change of state of a signal is continued only at a predetermined time interval by the concatenated imaging devices.
  • For from a first input imaging device propagates along the concatenated imaging devices a successively with jitter and random contributions propagating random signal or more according to the respective bit width of the imaging devices. Under a decoupling can be understood that the output signals are not performed on inputs other Abbil ⁇ training institutions.
  • At least some of the pictures are not com- binatorischen images which deliver only a permu ⁇ tation of the input signals to the output signals.
  • a permutation of the input signals is present in particular if the output signals are generated the input signals entspre ⁇ surfaces or by merely changing the order of the input signals. In a permutation there is no "duplication" of the jitter.
  • the imaging devices are such Knegrich- tet that their signal propagation times are equal.
  • the risk is reduced by mög ⁇ lichst same signal transit times that jitter contributions can compensate for each other.
  • an implementation in the form of ASICs or Facilitated FPGAs are adapted to all the possible state changes at the respective outputs all within a tolerance in ⁇ tervalls of 100 ps and preferably within 50 ps successes gene.
  • At least one imaging device includes a lookup table or a Nachschla ⁇ getabelle for implementing combinatorial illustration. It is also possible that all imaging devices are provided with one or more respective lookup tables. Lookup tables can be easily read and require only a small amount of hardware. Often in program ⁇ mable logic chips such as FPGAs, corresponding fields or already provided tables.
  • the lookup tables can be filled with random bit values using Zufallselemen ⁇ th.
  • the loopup tables which provide a corresponding output bit pattern at outputs in response to an input bit pattern at inputs of the mapping devices, such that the map represented by the lookup table is randomly selected from all (2 n )! Bijections of n logical signals to n logical signals is selected.
  • the lookup tables Preferably in the
  • Imaging devices each implemented different combinatorial ⁇ maps.
  • fixed levels may initially as a first input bit to the inputs of one of the imaging devices, preferably the first Abbil ⁇ -making device of the chain, are applied to start from a well-defined change of state. At least one of these fixed levels is then switched to another fixed value, resulting in a second input bit pattern. Subsequently, an n or p-bit wide random bit obtained by the concatenated appli ⁇ dung combinatorial pictures to the signals. The switch back to the first input bit pattern results in a subsequent new random bit signal.
  • the predetermined number n or p of input or output signals is at least three.
  • the bit width or the number n and p of predetermined input whiteningswei ⁇ se output signals at the imaging devices four or more.
  • the number of imaging devices in the chain is at least 25. In embodiments, however, between 20 and 1000 concatenated imaging devices are provided.
  • the device is part of an FPGA device or an ASIC device.
  • a method for generating supply moreover wherein a plurality of combinatorial From ⁇ formations concatenated successively be performed.
  • a respective combinatorial Figure forms a specified differently bene number n of input signals to a predetermined number p output signals.
  • At least one combinatorial mapping is selected in such a way that a change in state of an input signal is mapped on average by the combinatorial mappings to more than one output signal.
  • a respective input signal can illustrate ⁇ example, a bit value.
  • the combinatorial mappings can be referred to as n on p mappings.
  • the combinatorial pictures before ⁇ are preferably linked together such that no return Kopp ⁇ lung loop.
  • feedback in which a change of state of at least one input signal a different imaging device is at least an output signal of an imaging device as a change of state to ⁇ supplied to the present example sig- nalpfadaufrich in the chain are avoided.
  • combinatorial images are concatenated only forward or the imaging devices connected in series and operated without feedback.
  • true random bits are generated in the method and apparatus that are independent of the input start signal levels.
  • the waveforms have after the
  • the imaging chain usually no recognizable signal edges or well-defined level changes.
  • the method may in particular said ⁇ via suitable description, such as VHDL or Verilog, can be implemented on or in a FPGA or ASIC device.
  • the Abisersein- are devices preferably arranged such that state changes on an input signal of the n input signals in Ab ⁇ dependence of the combinatorial picture to a moving ⁇ possible time a state change in one or more of the p If possible, produce output signals at the same time.
  • Fig. 1 is a schematic representation of a first guide From ⁇ example of an apparatus for Erzeu gene of random bits
  • Fig. 2 are schematic representations of Insstartsig signals, level changes, Bitmuster patn and lent possible Taktsignalformen.
  • Fig. 3 is a schematic representation of another imple mentation example of an apparatus for Erzeu gene of random bits.
  • functionally identical elements are provided with the same reference numerals, unless stated otherwise.
  • a "well-defined level change” is understood to mean that a substantially rising or falling signal edge is generated, but the respective signal edge can not be reproducibly generated.
  • Depict imaging device to more than one output signal of each ⁇ cocking device means that all possible combinations of input changes state averaged over a réellebitmusteralaub are caused by an image.
  • all or a selection of the combinational maps are configured such that at least one input bit pattern change, for example, where q bits change state, results in an output bit change in which q + 1 bits change state.
  • Fig. 1 shows a schematic representation of a first embodiment of an apparatus for generating random bits.
  • the device 1 is in the manner of a chain of imaging devices 2i - configured 2 m.
  • seri ⁇ ell behind the other combinatorial digital circuits 2i - coupled 2 m.
  • the combinatorial digital circuits 2i - 2 m can also function as logic gates or imaging devices for a respective combinatorial Figure Ki - K m verstan ⁇ be.
  • a starting means 3 which festgeleg ⁇ te values for the input signals ESu - ESi n for the first exhaust school 2i provides and generates assuming Pe ⁇ gel Pizza for this input start signals.
  • the da ⁇ by resulting signal edges are continued through the chain of figures.
  • To the last output image direction 2 m of the chain is coupled to a detection or Abtastvor ⁇ direction 4, which detects the output signals A m i - A mn of the last imaging device 2 m .
  • the random bit signal or random bit pattern ZB thus generated can be supplied to an optional evaluation device 9.
  • the evaluation unit 9 subjects the detected random bits ⁇ example, for example, using statistical methods in a post-processing to compensate for leaning in the generated random bits. This gives the output true random bits ZB x .
  • a skew of generated random bits denotes the ratio of the components of zeros and ones. In an idea ⁇ len skewness a distribution of random bits of 1 and 0 with a probability of 0.5 is present. A skew of 2% means that a probability for an H level or a one is 0.52.
  • the inputs and outputs are not explicitly indicated.
  • An ever ⁇ stays awhile imaging device 2 in that receives En - E in input signals and outputs An - A ip output signals.
  • jitter-prone signals propagate from the first input imager 2i to the output imager. furnishing 2 m .
  • the imaging devices 2i - 2 m are ⁇ art as combinatorial pictures Ki - K m implemented that on average a change of state of present on a respective input signal e i k - e kn at a réelleswech- be in more than one of the output signals A k i - A kn leads. That is, a change in a respective input bit or logic state of an input signal E k] results, on average (for example, over a number of passes), in changes in more than one of the output bits of the respective node or imaging device.
  • the imaging devices must 2i - 2 m not necessarily the same number n of inputs and outputs have.
  • the n channels arise with random Signalfor ⁇ men, which are caused by the jitter that of the digital switching devices constituting switching elements are caused.
  • the schematically indicated device for generating random bits 1 can be realized, in particular, at low cost in FPGA or ASIC devices.
  • ionel ⁇ len ring oscillators can be at a higher data rate random bits produce because of the particular random beneficiaries ⁇ tigende jitter by means of the multiple channels is multiplied potentially n times. It is unlikely that Jitter's contributions compensate each other because of the many channels and images.
  • a Randallzah ⁇ lengenerator can be realized with a high random bit-generating frequency at low cost.
  • At least 20 imaging devices are provided with each other in a chain.
  • 50 or 100 images are sorted ⁇ but conceivable.
  • the number of concatenated images or Abbil ⁇ training institutions between 50 and 100.
  • exporting approximately ⁇ form the number devices between 100 and 1,000 imaging.
  • Fig. 2 shows schematically input start signals, Pegelwech ⁇ sel, bit pattern change and possible clock signal forms.
  • input signal levels ESu... E s4 are changed so that well-defined level changes PW occur.
  • the level change PW or the corresponding signal edge or signal edges are guided through the imaging chain as described above.
  • a possible input bit BMI is above Darge provides ⁇ in Fig. 3.
  • All input start signals ES are at logical L level, as indicated in the middle diagram.
  • the lower curve shows a possible time profile of a clock or sampling signal CK for the sampling device 4.
  • This process is repeated, so that ⁇ (BMI BM2 on the one hand and on the other hand BM2 on BMI) at two different Jump start level or nowadayssbitmus- terver sectionieux two different sets of random bits he ⁇ be generated.
  • the random bits for the Sampling times Tl and T3 are then subjected to the same or as a random bit aftertreatment.
  • Ana ⁇ log is followed by a post-treatment for the random bits from the runs with BM2 on BMI (eg at T2).
  • Randomization and heavy jittering are more likely to lack well-defined logic levels in the hardware-implemented random-bit-generating device.
  • the table can be implemented as a look-up table for forming the mapping device 2 q .
  • a bijective mapping is implemented such that every possible bit pattern consisting of four input bits or input signal states E q i, E q 2, E q3 , E q4 occurs exactly once at the outputs of the mapping device 2 q as output signal states A q i, A q2 , A q3 , A q4 occurs on ⁇ .
  • the state change of the input signal E q i from 0 to 1 is determined by means of the combinatorial mapping K q to the three output signals A q i, A q3 and A q4 " Because the output signal A qi changes from 0 to 1 due to the state change of E q i, the output signal A q3 changes from 1 to 0 and the output signal A q4 changes from 0 to 1.
  • An input bit pattern of 0010 leads to an output bit pattern 0011 (compare third row of the table).
  • bit pattern 0000 Starting from a bit pattern 0000 and a state change of the input signal E q2 from 0 to 1, therefore, state changes occur in the case of the three output signals A q i, A q2 and A q3 , although only one input-side state change has occurred in the input signal E q2 .
  • Analog can be seen for input bit 0100 and 1000 ⁇ out from 0000 that change three or all four output states.
  • the jitter which is used as a random phenomenon, is thus amplified and distributed over several channels.
  • OR is a logical OR
  • AND is a logical AND
  • NOT is a logical
  • combinatorial mappings may be used instead of a lookup
  • Table can also be realized as a logical gate connection as shown above.
  • the disjunctive normal form ⁇ representation can also be written in an algebraic normal form ⁇ which can also be used for the design of corresponding logic circuits. You can write:
  • a q4 XOR [E q i, E q3 , E q4 ]
  • a q3 NOT [XOR (E q1 , E q2 , E q4 , AND [E q4 , E q2 , E q1 ], AND [E q4 , E q3 , E q2 ])]
  • a q2 XOR [E q2 , E q3 , E q4 , AND (E q3 , E q1 ), AND (E q4 , E q3 )]
  • a q i XOR [E q i, E q2 , E q3 , E q4 , AND (E q3 , E q i), AND (E q3 , E q2 , E ql )
  • Output signal depends on as many input signals. It would be particularly preferable that each output signal of a combinatorial mapping of all input signals for the Figure is dependent. Then, jitter would multiply particularly well in the Signa ⁇ len and reinforce.
  • each combinatorial pictures shows m ex forming apparatuses 2i Ki - implement K m where the bit width of the pictures is not constant example, the Ab ⁇ forming apparatuses 2i and 2k -.. 2 m implemented as combinatorial From ⁇ formations, which represent four input signals on four output signals.
  • the starting device 3 may toggle between input bit patterns, as indicated in FIG. 2, to generate level changes.
  • the implemented in the third imaging device 2 3 combinatorial image K 3 maps five input signals to five output signals.
  • the fourth combinational mapping K 4 implemented by means of the imaging device 2 4 maps five input to four output signals.
  • the output signal An is inverted by means of an inverter 8 into an input signal E 2 i for the second imaging device 2 2 .
  • the two output signals Ai 3 and A i4 of the first imaging device 2i are using a logical
  • Gates 7 rounded together and as input signal E 2 3 of the second imaging device 2 2 supplied.
  • the output signals A m -A i m4 are supplied to a Er fertilsvorrich ⁇ tung 4, comprising four toggle flip-flop 6.
  • the respective toggle flip-flop 6 counts the rising signal ⁇ flanks than 0 to 1 passages modulo 2.
  • the respective random example are then tapped.
  • the output of the random bits ZB is clock-controlled.
  • the proposed device and the underlying method are particularly suitable for implementation in ASICs.
  • the logical functions of the imaging devices preferably have the same logical depth in order to achieve the same signal transit time of the combinatorial mappings. In this respect, lookup tables can also be dispensed with. So that He ⁇ invention also enabling fast random ⁇ bit generation with low hardware cost.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)

Abstract

The apparatus (1) for generating random bits (ZB) comprises a plurality of mapping devices (21 – 2m), wherein a respective mapping device (21 – 2m) is set up to map a prescribed number n of input signals (E11 - Emn) using a combinatory mapping (K1 – Km) into a prescribed number p of output signals (A11 - Amp), and wherein the mapping devices (21 – 2m) are concatenated with one another and at least one combinatory mapping (K1 – Km) is set up such that a state change in an input signal (E11 - Emn) for a respective mapping device (21 – 2m) is mapped, on average, onto more than one output signal (A11 - Amp) from the respective mapping device (21 – 2m), wherein no feedback loop is present such that a state change in at least one feedback output signal (Aij) from a particular mapping device (2i) is supplied as a state change in at least one input signal (Ekl) to another mapping device (2k) such that one or more output signals (Ai1 – Aip) from the particular mapping device (2i) is influenced by the state change in the feedback output signal (A11). A starting device (3) is set up to couple well-defined logic level changes (PW) into a first mapping device (21) from the plurality of concatenated mapping devices (21 – 2m) as input starting signals (ES11 – ES1n), and a sensing apparatus (4) is set up to sample one or more output signals (A11 - Amp) at outputs of one or more mapping devices (21 – 2m), which are different from the first mapping device (21), and to output it/them as a respective random bit (ZB). In this case, the apparatus is set up such that successive level changes (PW) in at least one input starting signal prompt different random bits (ZB) to be sensed using the sensing apparatus (4).

Description

Beschreibung description
Vorrichtung und Verfahren zum Erzeugen von Zufallsbits Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zum Erzeugen eines oder mehrerer Zufallsbits. Es wird zum Beispiel eine Zufallsbitfolge erzeugt, welche als binäre Zufallszahl verwendet wird. Die vorgeschlagenen Vor¬ richtungen und Verfahren zum Erzeugen von Zufallsbits dienen beispielsweise der Implementierung von Zufallszahlengenerato¬ ren. Die Erfindung ermöglicht beispielsweise die Erzeugung echter Zufallsbits. Apparatus and Method for Generating Random Bits The present invention relates to an apparatus and method for generating one or more random bits. For example, a random bit sequence is generated which is used as a binary random number. The proposed pre ¬ devices and methods for generating random bits are used, for example, the implementation of random number generator ¬ ren. Example, the invention enables the generation of a true random bits.
In sicherheitsrelevanten Anwendungen, beispielsweise bei asymmetrischen Authentifikationsverfahren, sind Zufallsbit¬ folgen als binäre Zufallszahlen notwendig. Dabei ist es ge¬ wünscht, insbesondere bei mobilen Anwendungen einen möglichst geringen Hardwareaufwand zu betreiben. Bekannte Maßnahmen, um Zufallszahlen zu erzeugen, sind beispielsweise Pseudozufalls- zahlengeneratoren, analoge Zufallsquellen, Ringoszillatoren und deren Abwandlungen. In safety-related applications, such as asymmetric authentication method, random bit ¬ are necessarily follow as a binary random numbers. It is desirable , in particular for mobile applications, to operate as little hardware as possible. Known measures for generating random numbers are, for example, pseudo-random number generators, analogue random sources, ring oscillators and their modifications.
Bei Pseudozufallszahlengeneratoren werden Seeds verwendet, von denen ausgehend deterministische Pseudozufauszahlen be- rechnet werden. Zur Erzeugung des Seeds wird in der Regel ein physikalischer Zufallsgenerator verwendet. Als analoge Zu¬ fallsquellen werden Rauschquellen, wie z.B. das Rauschen von Zenerdioden, verstärkt und digitalisiert. Dabei ist die Ver¬ bindung von digitaler mit analoger Schaltungstechnik meist nur aufwändig zu verwirklichen. For pseudo-random number generators, seeds are used, from which deterministic pseudo-random numbers are calculated. To create the seed, a physical random number generator is usually used. As analog event sources to be ¬ noise sources, such as the noise of Zener diodes, amplified and digitized. The Ver ¬ connection is usually only be realized by consuming digital with analog circuitry.
Bei Ringoszillatoren, die aus einer ungeraden Anzahl von hin¬ tereinander geschalteten Invertern aufgebaut sind, ergeben sich zufällige Jitter aus schwankenden Durchlaufzeiten der Signale durch die Inverter. Diese Jitter, also eine unregel¬ mäßige zeitliche Schwankung in Zustandsänderungen der durch die Inverter geschickten Signale, können bei mehrfachen In ring oscillators, which are composed of an odd number of inverters connected back ¬ behind the other, there are random jitter from fluctuating transit times of the signals through the inverter. This jitter, thus a irr ¬ moderate time variation in state changes of the sent signals by the inverters, can at multiple
Durchläufen durch die Ringoszillatorschaltung akkumuliert werden, so dass letztlich ein zufälliges analoges Signal ent¬ steht. Nachteilig bei Ringoszillatoren ist häufig die notwen¬ dige lange Zeit vom Start der Schwingung bis ein brauchbar zufälliges Signal aufgrund der Jitter-Akkumulierung entsteht. Daher ergeben sich meist niedrige nicht akzeptable Datener¬ zeugungsraten bei Ringoszillatoren. Ferner ist möglich, dass die sich addierenden Jitter-Beiträge sich auch selbst wieder aufheben, so dass im Mittel zufällige kurze Gatterlaufzeiten durch zufällige längere Gatterlaufzeiten kompensiert werden. Runs accumulated by the ring oscillator circuit be, so that ultimately a random analog signal ent ¬ stands. The disadvantage of ring oscillators is often the notwen ¬ ended a long time created from the start of oscillation until a usable random signal due to jitter accumulation. Therefore, low unacceptable Datener ¬ generation rates frequently result in ring oscillators. It is also possible that the adding jitter contributions also cancel themselves out, so that on average random short gate delays are compensated by random longer gate delays.
Fibonacci- und Galois-Ringoszillatoren erzeugen schneller zu¬ fällige Signalformen als klassische Ringoszillatoren. Aller¬ dings werden verschiedene digitale Gatter wie XOR- und NOT- Gatter eingesetzt. Dadurch können sich insbesondere bei Im- plementierungen auf ASICs große Geschwindigkeitsunterschiede der Gattertypen ergeben. Häufig besteht der Wunsch, mit Hilfe von FPGAs (Field Programmable Gate Arrays) Zufallsbitfolgen zu erzeugen. Allerdings können auch bei diesen Digitalbau¬ steinen beispielsweise aufgrund von Umgebungstemperatur- Schwankungen periodische Schwingungen einsetzen, die nur eine geringe Entropie oder Zufälligkeit in den Signalen haben. Fibonacci and Galois ring oscillators generate faster ¬ due waveforms as a classic ring oscillators. ¬ all recently various digital gates such as XOR and NOT gate are used. As a result, in particular when implementing implementations on ASICs, large speed differences of the gate types can result. Often, there is a desire to generate random bit sequences using FPGAs (Field Programmable Gate Arrays). However can use periodic vibrations, which only have a low entropy or randomness in the signals even at these Digitalbau ¬ stones, for example, due to ambient temperature fluctuations.
Ferner kann sich der Energieverbrauch bei Oszillatorschaltun¬ gen in Zufallszahlengeneratoren als nachteilig erweisen, denn im Betrieb muss ständig ein elektrischer Strom fließen. Furthermore, the energy consumption in Oszillatorschaltun ¬ conditions in random number generators may prove disadvantageous, because during operation, an electric current must constantly flow.
Bei digitalen Schaltungen hängt der Stromverbrauch im Wesent¬ lichen von der Anzahl der Umschaltvorgänge pro Zeit ab. Bei entsprechenden digitalen Schwingschaltungen muss dies ständig stattfinden, so dass ein eher ungünstiger Energieverbrauch bei auf Ringoszillatoren basierenden Zufallszahlengeneratoren entsteht. Insbesondere bei mobilen Anwendungen ist es wün¬ schenswert, den Energieverbrauch bzw. die Stromaufnahme der hardwaremäßig implementierten Schaltungen gering zu halten. Dennoch soll ein statistisch guter physikalischer Zufall ent¬ stehen . Daher besteht eine Aufgabe der vorliegenden Erfindung darin, eine verbesserte Vorrichtung und/oder ein Verfahren zum Er¬ zeugen von Zufallsbits bereitzustellen. Demgemäß wird eine Vorrichtung zum Erzeugen von Zufallsbits vorgeschlagen, die umfasst: mehrere miteinander verkettete Abbildungseinrichtungen, wobei eine jeweilige Abbildungsein- richtung eingerichtet ist, eine vorgegebene Anzahl n Ein¬ gangssignale mit Hilfe einer kombinatorischen Abbildung in eine vorgegebene Anzahl p Ausgangssignale abzubilden. Mindes¬ tens eine kombinatorische Abbildung ist derart eingerichtet, dass eine Zustandsänderung eines Eingangssignals einer jewei¬ ligen Abbildungseinrichtung im Mittel auf mehr als ein Aus¬ gangssignal der jeweiligen Abbildungseinrichtung abgebildet wird. Dabei liegt keine Rückkopplungsschleife derart vor, dass eine Zustandsänderung mindestens eines Rückkopplungsaus¬ gangssignals einer bestimmten Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer ande¬ ren Abbildungseinrichtung derart zugeführt ist, dass eines oder mehrere Ausgangssignale der bestimmten Abbildungsein¬ richtung von der Zustandsänderung des Rückkopplungsausgangs¬ signals beeinflusst wird. Vorzugsweise ist eine Starteinrich¬ tung eingerichtet, einer ersten Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrichtungen wohldefinierte logische Pegelwechsel als Eingangsstartsignale einzukoppeln . Eine Erfassungsvorrichtung ist insbesondere da¬ zu eingerichtet, eines oder mehrere Ausgangssignale an Aus¬ gängen einer oder mehrerer Abbildungseinrichtungen, welche von der ersten Abbildungseinrichtung unterschiedlich sind, abzutasten und als ein jeweiliges Zufallsbit auszugeben. Da¬ bei ist die Vorrichtung zum Beispiel derart eingerichtet, dass bei direkt aufeinanderfolgenden Pegelwechseln mindestens eines Eingangsstartsignals mit Hilfe der Erfassungsvorrich¬ tung verschiedene Zufallsbits erfasst werden. In digital circuits, the power consumption in the materiality ¬ union depends on the number of switching operations per time. In the case of corresponding digital oscillating circuits, this must take place continuously, so that a rather unfavorable energy consumption arises in the case of ring oscillator-based random number generators. In particular in mobile applications, it is Wanting ¬'s worth keeping the energy consumption and power consumption of the hardware circuits implemented small. However, a statistically good physical random should be ent ¬. It is therefore an object of the present invention to provide an improved apparatus and / or a method for generating random bits. Accordingly, an apparatus for generating random bits is proposed which comprises: a plurality of concatenated imaging devices, wherein a respective Abbildungsein- is set up direction, a predetermined number n image a ¬ output signals by means of a combinatorial image into a predetermined number p output signals. Minim ¬ least a combinatorial figure is configured such that a change in state of an input signal of a jewei ¬ time imaging device to an average of more than one from ¬ output signal of the respective imaging means is displayed. In this case, no feedback loop is so before that a state change is fed to at least one Rückkopplungsaus ¬ transition signal of a particular imaging device as a change of state of at least one input signal a ande ¬ ren imaging means such that one or more output signals of the particular Abbildungsein ¬ direction of the change of state of the feedback output ¬ signal being affected. Preferably, a Starteinrich ¬ tung is adapted to couple a first imaging device of the plurality of concatenated imaging devices well-defined logic level change as input start signals. A detection device is particularly since ¬ be configured to output one or more output signals to off ¬ transitions of one or more imaging devices, which are different from the first imaging means to scan, and as a respective random bits. Since ¬ wherein the device is for example arranged such that different random bits are recorded in directly successive level changes of at least one input start signal with the aid of Erfassungsvorrich ¬ processing.
Ein Erfassen erfolgt beispielsweise durch Abtasten, bei¬ spielsweise getaktet oder zu vorgegebenen anderen Zeitpunkten und dient der Ableitung eines Bitwertes H oder L, der auf- grund des stark schwankenden zufälligen Signals eine hohe En¬ tropie bzw. Zufälligkeit aufweist. A sensing takes place for example by sampling, game as clocked at ¬ or at predetermined different time points and used to derive a bit value H or L, the up- Due to the highly fluctuating random signal having a high entropy or randomness En ¬.
Es ist z.B. möglich, periodisch einen "Zufallslauf" zu erzeu- gen, indem an eine erste Eingangsabbildungseinrichtung fest¬ gelegte Eingangssignalpegel gelegt werden, diese einen ge¬ steuerten Zustandswechsel vollziehen und nach Durchlauf die¬ ses Signals bzw. der sich ergebenden Signalflanke/n durch al¬ le Abbildungseinrichtungen an einer End- oder Ausgangsabbil- dungseinrichtung die anliegenden Ausgangssignale oder eines der Ausgangssignale erfasst wird. Innerhalb des jitter- und zufallsbehafteten Signalverlaufs kann gesampelt werden oder ein Zwischenspeicherelement erfasst die zeitlich nicht vorhersagbaren Zustandswechsel. Möglich ist auch, eine Zäh- lereinrichtung an die Ausgänge, beispielsweise der letztenIt is possible, for example, gene periodically erzeu- a "random walk" by setting ¬ specified input signal levels are applied to a first input imaging device, these undergo a ge ¬ triggered state change and after passing through the ¬ ses signal and the resulting signal edge / n by al ¬ le imaging devices at an end or Ausgangsabbil- training device, the applied output signals or one of the output signals is detected. Within the jitter and random waveform, sampling may occur or a latch element detects the unpredictable state transitions. It is also possible to have a counting device on the outputs, for example the last one
Ausgangsabbildungseinrichtung, anzulegen, welche Signalflan¬ ken zählt. Der oder die sich ergebenden Bitwerte können als Zufallsbit verstanden werden. Durch die vorgegebenen Pegelwechsel, beispielsweise von einem logischen Low-Pegel (0) auf einen logischen High-Pegel (1) oder umgekehrt, wird aufgrund der logischen Abbildungsein¬ richtungen ein Durchlaufen des Signalwechsels durch die Kette von Abbildungseinrichtungen in Gang gesetzt. Durch die sta- tistischen Schwankungen der Gatterdurchlaufzeiten entsteht dabei Jitter. Durch das Abtasten wird jeweils ein zufälliger Pegel abgegriffen, der von der Erfassungsvorrichtung einem jeweiligen Zufallsbitwert zugeordnet ist. Die Zufallsbiter¬ fassung erfolgt insbesondere sowohl bei einem Pegelwechsel von Null auf Eins und darauf folgend wieder auf Null. Man kann von einem Doppelhub-Zufallszahlengenerator sprechen. Output imaging device to create which Signalflan ¬ ken counts. The resulting bit value (s) may be understood as a random bit. Due to the predetermined level changes, for example, from a logic low level (0) to a logic high level (1) or vice versa, a passage of the signal change is set in motion by the chain of imaging devices due to the logical Bildsein ¬ directions. Due to the statistical fluctuations of the gate cycle times, jitter occurs. The sampling in each case picks up a random level, which is assigned by the detection device to a respective random bit value. The Zufallsbiter ¬ version takes place in particular both at a level change from zero to one and subsequently back to zero. One can speak of a double-stroke random number generator.
In Ausführungsformen ist die Erfassungseinrichtung eingerich¬ tet, die Ausgangssignale einer letzten Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrich¬ tungen als Zufallsbits zu erfassen. Beispielsweise, ist eine lineare Kette von kombinatorischen Abbildungseinrichten vor¬ gesehen, wobei der Kette eingangsseitig Pegelwechsel zum Er- zeugen von Signalflanken eingekoppelt werden, und ausgangs- seitig echte Zufallssignale abgetastet werden. In embodiments, the detection device is turned rich ¬ tet to detect the output signals of a final imaging means of the plurality of concatenated Abbildungseinrich ¬ obligations as random bits. By way of example, a linear chain of combinatorial mapping devices is provided, wherein the chain has level changes on the input side. be signaled by signal edges, and the output side true random signals are sampled.
Die Erfassungseinrichtung kann eingerichtet sein, ein Aus- gangssignal in Abhängigkeit von einem anderen Ausgangssignal abzutasten . The detection device can be set up to sample an output signal as a function of another output signal.
Die Erfassungsvorrichtung weist beispielsweise ein Zwischen¬ speicherelement, insbesondere ein T-Flip-Flop, auf. Mithilfe von Flip-Flops, insbesondere T-Flip-Flops kann aufwandsgüns¬ tig eine Erfassung der Ausgangssignale und eine Abbildung auf logische Zufallspegel erfolgen. Denkbar sind auch einer oder mehrere Zähler zum Erfassen von Signalflanken oder Zustands- wechseln einzelner Signale. Ein T-Flip-Flop ist insbesondere geeignet, steigende oder fallende Signalflanken modulo 2 zu zählen . The detection device has, for example, an intermediate ¬ memory element , in particular a T-flip-flop on. With the aid of flip-flops, in particular T-flip-flops, the acquisition of the output signals and a mapping to logical random levels can be carried out with great effort. Also conceivable are one or more counters for detecting signal edges or state changes of individual signals. A T-flip-flop is particularly suitable for counting rising or falling signal edges modulo 2.
In Ausführungsformen werden die wohldefinierten logischen Pe¬ gelwechsel durch ein Umschalten von einem ersten Eingangsbit- muster zu einem zweiten Eingangsbitmuster erzeugt. Es kann insbesondere ein logischer Pegelwechsel durch ein Umschalten von einem ersten Eingangsbitmuster zu einem zweiten Eingangs¬ bitmuster erfolgen und die abgetasteten Ausgangssignale ers¬ ten Zufallsbits zugeordnet werden. Einem logischen Pegelwech- sei durch ein Umschalten von dem zweiten Eingangsbitmuster zu dem ersten Eingangsbitmuster sind dann zweite Zufallsbits zu¬ geordnet . In embodiments, the well-defined logical Pe ¬ gelwechsel generated by switching from a first input bit to a second input bit. It may take such a logic level change by switching from a first input bit to a second input ¬ bit pattern and the sampled output signals ers ¬ th random bits are assigned. A logical Pegelwech- be by switching from the second input bit pattern to the first input bit pattern second random bits are then ordered ¬ .
In Ausführungsformen ist die Erfassungsvorrichtung ferner eingerichtet, eine zeitliche Reihenfolge von Zustandswechseln von Ausgangssignalen bei jedem wohldefinierten logischen Pe¬ gelwechsel der Eingangsstartsignale zu erfassen. In embodiments, the detection device is further configured to detect a chronological sequence of state changes of output signals at any well defined logical Pe ¬ gelwechsel the input start signals.
Es ergibt sich durch die Nutzung der Pegel- oder Zustands- Wechsel in „beide Richtungen", also vom ersten Eingangsbit¬ muster zum zweiten Eingangsbitmuster und anschließend vom zweiten Eingangsbitmuster wieder zum ersten Eingangsbitmuster zur Zufallsbiterzeugung eine effizientere Zufallsbitausbeute. Denn die verschiedenen Pegelwechsel führen zu verschiedenen Statistiken. Die einer jeweiligen „Eingangspegelwechselrich- tung" zugeordneten Zufallsbits werden vorzugsweise anschlie¬ ßend getrennt weiterverarbeitet. It results from the use of the level or status changes in "both directions", ie from the first input bit ¬ pattern for the second input bit and then from the second input bit back to the first input bit to random bit more efficient Zufallsbitausbeute. Because the different level changes lead to different statistics. The a respective "Eingangspegelwechselrich- tung" associated random bits are preferably further processed subsequently ¬ ßend separated.
Vorzugsweise sind die Abbildungseinrichtungen derart mitei¬ nander verkettet, dass keine Rückkopplung entsteht. Dadurch ergibt sich, dass die Vorrichtung nicht kontinuierlich Um¬ schaltvorgänge in einer Implementierung als Digitalschaltung vollziehen muss, was den Stromverbrauch begrenzt. Preferably, the imaging devices are such MITEI ¬ Nander concatenated, that no feedback occurs. This results in that the device is not continuously To ¬ switching operations must take place as a digital circuit in an implementation, limiting power consumption.
Man kann sagen, die Vorrichtung entwickelt keine „Schwingun¬ gen" oder Signalwechsel propagieren nicht im Kreis. Bei¬ spielsweise sind die Ausgangssignale alle vorwärtsgekoppelt. Vorzugsweise hängt keines der Ausgangssignale kausal von sich selbst ab, indem es rückgekoppelt wird. One can say that the device developed not propagate in a circle no "Schwingun ¬ gen" or signal change. In ¬ play, the output signals are all fed forward. Preferably, none of the outputs depends causally from himself off by being fed back.
In Ausführungsformen sind die Abbildungseinrichtungen derart miteinander verkettet, dass keine Rückkopplungsschleife der- art ausgebildet ist, dass eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer ande¬ ren Abbildungseinrichtung zugeführt ist. Prinzipiell können Rückkopplungspfade vorgesehen sein, die jedoch vorzugsweise nicht zu Schwingungen führen. Grundsätzlich ist es möglich, dass der Ausgang einer Abbildungseinrichtung bzw. ein Aus¬ gangssignal als Eingangssignal für eine im Signalpfad strom¬ aufwärts vorliegende Abbildungseinrichtung genutzt wird. Die Anzahl der n Eingangssignale einer jeweiligen Abbildungs- einrichtung kann der Anzahl p der Ausgangssignale entspre¬ chen. Es ist aber auch denkbar, dass n ungleich p ist, also dass mit Hilfe einer jeweiligen Abbildungseinrichtung die Zu¬ stände der Eingangssignale auf Zustände von Ausgangssignalen abgebildet werden, wobei die Anzahl der Ausgangssignale klei¬ ner oder größer als die Anzahl der Eingangssignale für eine jeweilige Abbildungseinrichtung ist. Die Abbildungseinrichtungen können logische oder kombinatori¬ sche Gatter sein, die insbesondere eine bijektive Abbildung von n Eingangssignalen auf n Ausgangssignale realisieren. Die Eingangssignale schwanken zwischen Pegeln, die logischen Zu- ständen, wie Bits 1 bzw. High oder 0 bzw. Low zugeordnet wer¬ den können. Unter einer bijektiven Abbildung versteht man ei¬ ne eineindeutige Abbildung zwischen den 2n möglichen logi¬ schen Werten der Eingangssignale und den 2n logischen Werten der Ausgangssignale. In embodiments, the imaging devices are daisy-chained together such that no feedback loop is formed such that a state change is fed to at least an output signal of an imaging device as a change of state of at least one input signal a ande ¬ ren imaging device. In principle, feedback paths can be provided, which however preferably do not lead to oscillations. In principle, it is possible that the output of an imaging device or an off ¬ input signal is used as input signal for a current in the signal path upstream ¬ present imaging device. The number of n inputs of a respective imaging device, the number p of the output signals entspre ¬ chen. However, it is also conceivable that n is not equal to p, so that the will of the input signals levels at ¬ on states of output signals shown with the aid of a respective imaging device, wherein the number of the output signals klei ¬ ner or greater than the number of input signals for a respective Imaging device is. The imaging devices may be logical or kombinatori ¬ cal gates in particular realizing a bijective mapping of n input signals to n output signals. The input signals vary between levels, the logical supply articles, such as bits 1 and 0, or high or low associated who can ¬. Under a bijective mapping is understood ei ¬ ne-one mapping between the 2 n possible logi ¬'s values of the input signals and the 2 n logical values of the output signals.
In Ausführungsformen der Vorrichtung ist mindestens eine kom¬ binatorische Abbildung derart eingerichtet, dass die Ein¬ gangssignale unter Beaufschlagung eines Jitters und einer lo¬ gischen Funktion auf die Ausgangssignale abgebildet werden. Durch die hardwaremäßige Implementierung der kombinatorischen Abbildung durch die Abbildungseinrichtungen können sich In embodiments of the device at least one kom ¬ binatorische figure is configured such that imaged a ¬ output signals under application of a jitter and a lo cal ¬ function to the output signals. The hardware implementation of combinatorial mapping by the imaging devices may result
Jitter, also Schwankungen, in dem zeitlichen Verlauf von Sig¬ nalflanken ergeben. Dieser Jitter wird dann durch Vollziehen der logischen Funktion, also der Abbildung der Kombination von n Eingangssignalen oder Bitwerten auf p Ausgangssignale oder Bitwerte, jeweils weitergeführt und akkumuliert sich über die Durchläufe durch die Abbildungseinrichtungen. Jitter, ie fluctuations, in the temporal course of Sig ¬ nalflanken arise. This jitter is then continued by executing the logical function, ie the mapping of the combination of n input signals or bit values to p output signals or bit values, and accumulates over the passes through the imaging devices.
Insofern ergibt sich in Ausführungsformen der Vorrichtung ei- ne begrenzte Kette von Abbildungseinrichtungen. Die Abbil¬ dungseinrichtungen können auch als Knoten oder Gatter be¬ zeichnet sein. Wenigstens eine der kombinatorischen Abbildun¬ gen ist insbesondere derart eingerichtet, dass im Mittel bei einer Zustandsänderung eines Eingangssignals an mehr als ei- nem Ausgangssignal ein Zustandswechsel erfolgt. Das führt da¬ zu, dass ein jeweiliger Jitter des Eingangssignals auf mehre¬ re Ausgangssignale abgebildet wird und daher verstärkt wird. Ein einmal aufgetretener Jitter in einem Signal wird mit Hil¬ fe der Abbildungseinrichtungen bzw. der darin implementierten kombinatorischen Abbildungen auf mehrere Ausgangsspuren ko¬ piert, so dass sich Jitter-Komponenten kaum kompensieren kön¬ nen . In Ausführungsformen ist mindestens eine ausgewählte Abbil- dungseinrichtung vorgesehen, deren Ausgangssignale von allen Eingangssignalen der übrigen Abbildungseinrichtungen entkop¬ pelt sind. Beispielsweise kann dies die letzte Abbildungsein- richtung einer Kette von m Abbildungseinrichtungen sein, die linear miteinander verkoppelt sind. Es ergibt sich insbeson¬ dere ein endlicher Signalverlauf. Das kann bedeuten, dass ausschließlich in einem vorgegebenen Zeitintervall ein Sig¬ nal- oder ein Zustandswechsel eines Signals sich durch die verketteten Abbildungseinrichtungen fortsetzt. Denn von einer ersten Eingangsabbildungsvorrichtung aus propagiert entlang der verketteten Abbildungseinrichtungen ein sich sukzessive mit Jittern und Zufallsbeiträgen ausbreitendes Zufallssignal bzw. mehrere gemäß der jeweiligen Bitbreite der Abbildungs- einrichtungen . Unter einer Entkopplung kann man verstehen, dass die Ausgangssignale nicht an Eingänge anderer Abbil¬ dungseinrichtungen geführt sind. In this respect, in embodiments of the device, a limited chain of imaging devices results. The Abbil ¬ training institutions can be a node or gate ¬ be distinguished. At least one of the combinatorial Some images ¬ gene is in particular arranged such that a state change occurs in the agent at a change of state of an input signal to more than egg nem output signal. This leads to ¬ that a respective jitter of the input signal is mapped to several ¬ re output signals and is therefore amplified. A once occurred jitter in a signal is piert with Hil ¬ fe of the imaging devices or implemented therein combinatorial images on a plurality of output traces ko ¬ so that jitter components hardly compensate Kgs ¬ NEN. In embodiments, at least a selected Abbil- is dung device is provided, the output signals from all the input signals of the other imaging devices are entkop ¬ pelt. For example, this may be the last imaging device of a chain of m imaging devices that are linearly coupled to one another. The result is more complete insbeson ¬ a finite waveform. This may mean that a Sig ¬ Nal or a change of state of a signal is continued only at a predetermined time interval by the concatenated imaging devices. For from a first input imaging device propagates along the concatenated imaging devices a successively with jitter and random contributions propagating random signal or more according to the respective bit width of the imaging devices. Under a decoupling can be understood that the output signals are not performed on inputs other Abbil ¬ training institutions.
Es können in einem derartigen Signalpfad von einer ersten bis zu einer letzten Abbildungseinrichtung, die als Ausgangsab¬ bildung bezeichnet werden kann, weitere Schaltungen, wie Lo¬ gikgatter oder Verzögerungselemente, vorgesehen sein. It can in such a signal path from a first to a last imaging device can be described as Ausgangsab ¬ education, other circuits such as Lo ¬ gikgatter or delay elements may be provided.
Vorzugsweise sind zumindest einige der Abbildungen keine kom- binatorischen Abbildungen, welche ausschließlich eine Permu¬ tation der Eingangssignale auf die Ausgangssignale liefern. Eine Permutation der Eingangssignale liegt insbesondere dann vor, wenn die Ausgangssignale den Eingangssignalen entspre¬ chen oder lediglich durch eine Änderung der Reihenfolge aus den Eingangssignalen entstehen. Bei einer Permutation ergibt sich keine "Vervielfältigung" des Jitters . Preferably, at least some of the pictures are not com- binatorischen images which deliver only a permu ¬ tation of the input signals to the output signals. A permutation of the input signals is present in particular if the output signals are generated the input signals entspre ¬ surfaces or by merely changing the order of the input signals. In a permutation there is no "duplication" of the jitter.
In Ausführungsformen der Vorrichtung zum Erzeugen von Zu¬ fallsbits sind die Abbildungseinrichtungen derart eingerich- tet, dass deren Signaldurchlaufzeiten gleich sind. Durch mög¬ lichst gleiche Signallaufzeiten wird das Risiko vermindert, dass sich Jitter-Beiträge gegenseitig kompensieren können. Außerdem wird eine Implementierung in der Art von ASICs oder FPGAs erleichtert. Beispielsweise sind die Abbildungseinrich- tungen so eingerichtet, dass alle möglichen Zustandswechsel an den jeweiligen Ausgängen alle innerhalb eines Toleranzin¬ tervalls von 100 ps und bevorzugt innerhalb von 50 ps erfol- gen . In embodiments of the apparatus for generating To ¬ fallsbits the imaging devices are such eingerich- tet that their signal propagation times are equal. The risk is reduced by mög ¬ lichst same signal transit times that jitter contributions can compensate for each other. In addition, an implementation in the form of ASICs or Facilitated FPGAs. For example, the Abbildungseinrich- obligations are adapted to all the possible state changes at the respective outputs all within a tolerance in ¬ tervalls of 100 ps and preferably within 50 ps successes gene.
In Ausführungsformen der Vorrichtung umfasst mindestens eine Abbildungseinrichtung eine Lookup-Table bzw. eine Nachschla¬ getabelle zur Implementierung der kombinatorischen Abbildung. Es ist auch möglich, dass alle Abbildungseinrichtungen mit einer oder mehreren jeweiligen Lookup-Tables versehen sind. Lookup-Tables können einfach ausgelesen werden und erfordern nur einen geringen Hardwareaufwand. Häufig sind in program¬ mierbaren Logikchips, wie FPGAs, entsprechende Felder oder bereits Tabellen vorgesehen. In embodiments of the device at least one imaging device includes a lookup table or a Nachschla ¬ getabelle for implementing combinatorial illustration. It is also possible that all imaging devices are provided with one or more respective lookup tables. Lookup tables can be easily read and require only a small amount of hardware. Often in program ¬ mable logic chips such as FPGAs, corresponding fields or already provided tables.
In Ausführungsformen der Vorrichtung können die Lookup-Tables mit zufälligen Bitwerten unter Verwendung von Zufallselemen¬ ten gefüllt werden. Es ist beispielsweise möglich, die Loo- kup-Tables, die in Abhängigkeit von einem Eingangsbitmuster an Eingängen der Abbildungseinrichtungen ein entsprechendes Ausgangsbitmuster an Ausgängen liefern, so zu erzeugen, dass die durch die Lookup-Table repräsentierte Abbildung zufällig aus allen (2n) ! Bijektionen von n logischen Signalen auf n logische Signale ausgewählt wird. Vorzugsweise sind in denIn embodiments of the device, the lookup tables can be filled with random bit values using Zufallselemen ¬ th. For example, it is possible to generate the loopup tables, which provide a corresponding output bit pattern at outputs in response to an input bit pattern at inputs of the mapping devices, such that the map represented by the lookup table is randomly selected from all (2 n )! Bijections of n logical signals to n logical signals is selected. Preferably in the
Abbildungseinrichtungen jeweils unterschiedliche kombinatori¬ sche Abbildungen implementiert. Imaging devices each implemented different combinatorial ¬ maps.
In Ausführungsformen der Vorrichtung können zunächst feste Pegel als ein erstes Eingangsbitmuster an die Eingänge einer der Abbildungseinrichtungen, vorzugsweise die erste Abbil¬ dungseinrichtung der Kette, angelegt werden, um aus einem wohldefinierten Zustandswechsel zu starten. Mindestens einer dieser festen Pegel wird dann auf einen anderen festen Wert umgeschaltet, sodass sich ein zweites Eingangsbitmuster ergibt. Anschließend ergibt sich durch die verkettete Anwen¬ dung der kombinatorischen Abbildungen auf die Signale ein n oder p Bit breites ZufallsbitSignal . Die Rückumschaltung auf das erste Eingangsbitmuster führt zu einem darauf folgenden neuen Zufallsbitsignal . In embodiments of the device fixed levels may initially as a first input bit to the inputs of one of the imaging devices, preferably the first Abbil ¬-making device of the chain, are applied to start from a well-defined change of state. At least one of these fixed levels is then switched to another fixed value, resulting in a second input bit pattern. Subsequently, an n or p-bit wide random bit obtained by the concatenated appli ¬ dung combinatorial pictures to the signals. The switch back to the first input bit pattern results in a subsequent new random bit signal.
Vorzugsweise ist die vorgegebene Anzahl n beziehungsweise p von Eingangs- beziehungsweise Ausgangssignalen mindestens drei. In Ausführungsformen ist die Bitbreite oder die Anzahl n beziehungsweise p von vorgegebenen Eingangs- beziehungswei¬ se Ausgangssignalen an den Abbildungseinrichtungen vier oder mehr . Preferably, the predetermined number n or p of input or output signals is at least three. In embodiments, the bit width or the number n and p of predetermined input beziehungswei ¬ se output signals at the imaging devices, four or more.
Vorzugsweise ist die Anzahl der Abbildungseinrichtungen in der Kette mindestens 25. In Ausführungsformen sind jedoch auch zwischen 20 und 1000 verkettete Abbildungseinrichtungen vorgesehen . Preferably, the number of imaging devices in the chain is at least 25. In embodiments, however, between 20 and 1000 concatenated imaging devices are provided.
In Ausführungsformen ist die Vorrichtung Teil einer FPGA-Ein- richtung oder einer ASIC-Einrichtung . In embodiments, the device is part of an FPGA device or an ASIC device.
Es wird darüber hinaus ein Verfahren zum Erzeugen von Zu- fallsbits vorgeschlagen, bei dem mehrere kombinatorische Ab¬ bildungen verkettet nacheinander durchgeführt werden. Dabei bildet eine jeweilige kombinatorische Abbildung eine vorgege¬ bene Anzahl n Eingangssignale auf eine vorgegebene Anzahl p Ausgangssignale ab. Es wird mindestens eine kombinatorische Abbildung derart gewählt, dass eine Zustandsänderung eines Eingangssignals durch die kombinatorischen Abbildungen im Mittel auf mehr als ein Ausgangssignal abgebildet wird. Dabei wird keine Rückkopplungsschleife derart erzeugt, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangssig- nals einer bestimmten kombinatorischen Abbildung als eine Zu¬ standsänderung mindestens eines Eingangssignals für eine an¬ dere kombinatorische Abbildung derart zugeführt wird, dass eines oder mehrere Ausgangssignale der bestimmten Abbildung von der Zustandsänderung des Rückkopplungsausgangssignals be- einflusst wird. Es werden einer ersten kombinatorischen Ab¬ bildung der Mehrzahl der miteinander verketteten Abbildungen wohldefinierte logische Pegelwechsel als Eingangsstartsignale eingekoppelt, und eines oder mehrere Ausgangssignale von ei- ner oder mehreren kombinatorischen Abbildungen, welche von der ersten kombinatorischen Abbildung unterschiedlich sind, werden als ein jeweiliges Zufallsbit erfasst. Bei aufeinan¬ derfolgenden Pegelwechseln mindestens eines Eingangsstartsig- nals werden insbesondere mit Hilfe der Erfassungsvorrichtung verschiedene Zufallsbits erfasst. Es werden insbesondere bei direkt aufeinanderfolgenden Pegelwechseln die Zufallsbits er¬ fasst . Die Vorrichtung zum Erzeugen von Zufallsbits ist beispiels¬ weise zur Durchführung des Verfahrens eingerichtet. It is fallsbits proposed a method for generating supply moreover, wherein a plurality of combinatorial From ¬ formations concatenated successively be performed. In this case, a respective combinatorial Figure forms a specified differently bene number n of input signals to a predetermined number p output signals. At least one combinatorial mapping is selected in such a way that a change in state of an input signal is mapped on average by the combinatorial mappings to more than one output signal. In this case, no feedback loop is generated such that a change of state Nals at least one input signal for a combinatorial at ¬ particular illustration is fed in such at least one Rückkopplungsausgangssig- a particular combinatorial picture as a to ¬ change of state that one or more output signals of the particular image from the change in state of Feedback output signal is affected. Well-defined logical level changes are coupled as first input start signals to a first combinatorial Ab ¬ education of the plurality of concatenated images, and one or more output signals from a One or more combinational mappings different from the first combinational map are detected as a respective random bit. In aufeinan ¬ of the following level changes at least one Eingangsstartsig- Nals different random bits are recognized in particular by means of the detection device. There are the random bits it holds particularly for direct-consecutive level changes ¬. The apparatus for generating random bits is Example ¬ as adapted for implementing the method.
Ein jeweiliges Eingangssignal kann z.B. einen Bitwert dar¬ stellen. Die kombinatorischen Abbildungen können als n auf p Abbildungen bezeichnet werden. A respective input signal can illustrate ¬ example, a bit value. The combinatorial mappings can be referred to as n on p mappings.
Bei dem Verfahren sind die kombinatorischen Abbildungen vor¬ zugsweise derart miteinander verkettet, dass keine Rückkopp¬ lungsschleife entsteht. Insbesondere werden Rückkopplungen vermieden, bei denen eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zu¬ standsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung zugeführt wird, die beispielsweise sig- nalpfadaufwärts in der Kette vorliegt. Vorzugsweise werden kombinatorische Abbildungen nur vorwärts verkettet bzw. die Abbildungseinrichtungen seriell hintereinander geschaltet und ohne Rückkopplung betrieben. In the method, the combinatorial pictures before ¬ are preferably linked together such that no return Kopp ¬ lung loop. In particular, feedback in which a change of state of at least one input signal a different imaging device is at least an output signal of an imaging device as a change of state to ¬ supplied to the present example sig- nalpfadaufwärts in the chain are avoided. Preferably, combinatorial images are concatenated only forward or the imaging devices connected in series and operated without feedback.
Es werden bei dem Verfahren und der Vorrichtung insbesondere echte Zufallsbits erzeugt, die unabhängig von den Eingangs- startsignalpegeln sind. Die Signalformen haben nach dem In particular, true random bits are generated in the method and apparatus that are independent of the input start signal levels. The waveforms have after the
Durchlauf der Abbildungskette in der Regel keine erkennbaren Signalflanken oder wohldefinierte Pegelwechsel. Man kann von quasi-analogen Signalverläufen sprechen, da erst durch das Abtasten mit Hilfe der Erfassungsvorrichtung logische Pegel oder Bitwerte abgeleitet werden. Es werden keine Pseudozu- fallsbits betrachtet. Das Verfahren kann insbesondere über geeignete Beschreibungs¬ sprachen, beispielsweise VHDL oder Verilog, auf oder in einer FPGA- oder ASIC-Vorrichtung implementiert werden. Bei der FPGA-Vorrichtung bzw. dem Verfahren sind die Abbildungsein- richtungen vorzugsweise derart eingerichtet, dass Zustandsän- derungen an einem Eingangssignal der n Eingangssignale in Ab¬ hängigkeit von der kombinatorischen Abbildung zu einem glei¬ chen Zeitpunkt einen Zustandswechsel in einem oder mehreren der p Ausgangssignale möglichst zeitgleich hervorrufen. Passing the imaging chain usually no recognizable signal edges or well-defined level changes. One can speak of quasi-analog waveforms, since only by the sampling by means of the detection device logic levels or bit values are derived. No pseudo random bits are considered. The method may in particular said ¬ via suitable description, such as VHDL or Verilog, can be implemented on or in a FPGA or ASIC device. When the FPGA device or the method, the Abbildungsein- are devices preferably arranged such that state changes on an input signal of the n input signals in Ab ¬ dependence of the combinatorial picture to a moving ¬ possible time a state change in one or more of the p If possible, produce output signals at the same time.
Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Vorrichtungen oder Verfahrensvarianten. Dabei wird der Fach¬ mann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen oder ab¬ ändern . Further possible implementations of the invention also include not explicitly mentioned combinations of devices or method variants described above or below with regard to the exemplary embodiments. The skilled man ¬ will also add individual aspects as improvements or additions to the respective basic form of the invention, or change from ¬.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusam¬ menhang mit der folgenden Beschreibung der Ausführungsbei¬ spiele, die im Zusammenhang mit den Zeichnungen näher erläu¬ tert werden. The above-described characteristics, features and advantages of this invention and the manner of attaining them, will become more apparent and clearly understood in together ¬ menhang with the following description of Ausführungsbei games ¬ which discuss on conjunction with the drawings in more detail be ¬ tert ,
Dabei zeigen: Showing:
Fig. 1 eine schematische Darstellung eines ersten Aus¬ führungsbeispiels für eine Vorrichtung zum Erzeu gen von Zufallsbits; Fig. 1 is a schematic representation of a first guide From ¬ example of an apparatus for Erzeu gene of random bits;
Fig. 2 schematische Darstellungen von Eingangsstartsig nalen, Pegelwechseln, Bitmusterwechseln und mög liehen Taktsignalformen . Fig. 2 are schematic representations of Eingangsstartsig signals, level changes, Bitmusterwechseln and lent possible Taktsignalformen.
Fig. 3 eine schematische Darstellung eines weiteren Aus führungsbeispiels für eine Vorrichtung zum Erzeu gen von Zufallsbits. In den Figuren sind funktionsgleiche Elemente mit denselben Bezugszeichen versehen, sofern nichts anderes angegeben ist. Fig. 3 is a schematic representation of another imple mentation example of an apparatus for Erzeu gene of random bits. In the figures, functionally identical elements are provided with the same reference numerals, unless stated otherwise.
In der Beschreibung wird unter einem „wohldefinierten Pegel- Wechsel" verstanden, dass eine im Wesentlichen steigende oder fallende Signalflanke erzeugt wird. Die jeweilige Signalflan¬ ke kann aber muss nicht reproduzierbar erzeugt werden. In the description, a "well-defined level change" is understood to mean that a substantially rising or falling signal edge is generated, but the respective signal edge can not be reproducibly generated.
Dass die Abbildungen „im Mittel" eine Zustandsänderung eines Eingangssignals - oder eine Signalflanke - einer jeweiligenThat the images "on average" a state change of an input signal - or a signal edge - of a respective
Abbildungseinrichtung auf mehr als ein Ausgangssignal der je¬ weiligen Abbildungseinrichtung abbilden, bedeutet, dass über alle möglichen Kombinationen von Eingangszustandsänderungen gemittelt mehr als eine Ausgangsbitmusteranderungen von einer Abbildung hervorgerufen werden. Depict imaging device to more than one output signal of each ¬ weiligen imaging device means that all possible combinations of input changes state averaged over a Ausgangsbitmusteranderungen are caused by an image.
Zum Beispiel sind alle oder eine Auswahl der kombinatorischen Abbildungen derart ausgestaltet, dass wenigstens eine Ein- gangsbitmusteränderung, bei der beispielsweise q Bits den Zu- stand ändern, zu einer Ausgangsbitänderung, bei der q+1 Bits ihren Zustand ändern, führt. For example, all or a selection of the combinational maps are configured such that at least one input bit pattern change, for example, where q bits change state, results in an output bit change in which q + 1 bits change state.
Die Fig. 1 zeigt eine schematische Darstellung eines ersten Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. Die Vorrichtung 1 ist in der Art einer Kette von Abbildungseinrichtungen 2i - 2m ausgestaltet. Dazu sind seri¬ ell hintereinander kombinatorische Digitalschaltungen 2i - 2m gekoppelt. Die kombinatorischen Digitalschaltungen 2i - 2m können auch als logische Gatter oder Abbildungseinrichtungen für eine jeweilige kombinatorische Abbildung Ki - Km verstan¬ den werden. Fig. 1 shows a schematic representation of a first embodiment of an apparatus for generating random bits. The device 1 is in the manner of a chain of imaging devices 2i - configured 2 m. For this purpose, seri ¬ ell behind the other combinatorial digital circuits 2i - coupled 2 m. The combinatorial digital circuits 2i - 2 m can also function as logic gates or imaging devices for a respective combinatorial Figure Ki - K m verstan ¬ be.
Ferner ist eine Starteinrichtung 3 vorgesehen, die festgeleg¬ te Werte für die Eingangssignale ESu - ESin für die erste Ab- bildungseinrichtung 2i bereitstellt und davon ausgehend Pe¬ gelwechsel für diese Eingangsstartsignale erzeugt. Die da¬ durch entstehenden Signalflanken setzen sich durch die Kette von Abbildungen fort. An die letzte Ausgangsabbildungsein- richtung 2m der Kette ist eine Erfassungs- oder Abtastvor¬ richtung 4 gekoppelt, die die Ausgangssignale Ami - Amn der letzten Abbildungseinrichtung 2m erfasst. Beispielsweise wer¬ den dazu Latches oder Flip-Flops 6 eingesetzt, die Signal- flanken innerhalb des zufälligen Signalverlaufs erfassen. Aus den erfassten Pegeln lässt sich ein Zufallsbit oder eine Zu¬ fallszahl ZB ableiten, die von der Abtasteinrichtung 4 ausge¬ geben werden kann. In der Fig. 1 ist n = p. Das Abtasten kann durch ein Taktsignal CK getriggert werden. Further, a starting means 3 is provided, which festgeleg ¬ te values for the input signals ESu - ESi n for the first exhaust school 2i provides and generates assuming Pe ¬ gelwechsel for this input start signals. The da ¬ by resulting signal edges are continued through the chain of figures. To the last output image direction 2 m of the chain is coupled to a detection or Abtastvor ¬ direction 4, which detects the output signals A m i - A mn of the last imaging device 2 m . For example, ¬ the latches or flip-flops used to 6, which detect signal edges within the random waveform. From the detected levels is a random bit or to ¬ random number example, can be derived that can be enter ¬ out of the scanning device. 4 In Fig. 1, n = p. The sampling can be triggered by a clock signal CK.
Das derart erzeugte ZufallsbitSignal oder Zufallsbitmuster ZB kann einer optionalen Auswerteeinrichtung 9 zugeführt werden. Die Auswerteeinrichtung 9 unterzieht die erfassten Zufalls¬ bits ZB beispielsweise mit Hilfe statistischer Methoden einer Nachbearbeitung, um Schiefen in den erzeugten Zufallsbits zu kompensieren. Man erhält dadurch am Ausgang echte Zufallsbits ZB x . Eine Schiefe von erzeugten Zufallsbits bezeichnet das Verhältnis der Anteile von Nullen und Einsen. Bei einer idea¬ len Schiefe liegt eine Verteilung von Zufallsbits von 1 und 0 mit einer Wahrscheinlichkeit von 0,5 vor. Eine Schiefe von 2% bedeutet, dass eine Wahrscheinlichkeit für einen H-Pegel oder eine Eins bei 0,52 liegt. The random bit signal or random bit pattern ZB thus generated can be supplied to an optional evaluation device 9. The evaluation unit 9 subjects the detected random bits ¬ example, for example, using statistical methods in a post-processing to compensate for leaning in the generated random bits. This gives the output true random bits ZB x . A skew of generated random bits denotes the ratio of the components of zeros and ones. In an idea ¬ len skewness a distribution of random bits of 1 and 0 with a probability of 0.5 is present. A skew of 2% means that a probability for an H level or a one is 0.52.
Jede Abbildungseinrichtung 2 hat n Eingänge für ein n Bit breites Eingangssignal E13 mit j = l...n und p Ausgänge für ein p Bit-breites Ausgangssignal A13 mit j = l...p. In der Fig. 1 sind die Ein- und Ausgänge nicht explizit angegeben. Eine je¬ weilige Abbildungseinrichtung 2 empfängt insofern En - Ein Eingangssignale und gibt An - Aip Ausgangssignale aus. Die Verknüpfung zwischen Ein- und Ausgangssignalen ist über eine kombinatorische Abbildung Kx realisiert. Man erkennt in der Darstellung der Fig. 1, in der n = p ist, dass die Ki bis Km kombinatorischen Abbildungen hintereinander verkettet erfol¬ gen . Each mapping device 2 has n inputs for an n-bit-wide input signal E 13 with j = 1... N and p outputs for a p-bit-wide output signal A 13 with j = 1... In Fig. 1, the inputs and outputs are not explicitly indicated. An ever ¬ stays awhile imaging device 2 in that receives En - E in input signals and outputs An - A ip output signals. The connection between input and output signals is realized via a combinatorial mapping K x . It can be seen in the illustration of FIG. 1 in which n = p is that the Ki to K m combinatorial pictures consecutively concatenated ¬ SUC gene.
Beim Betrieb der Vorrichtung zum Erzeugen von Zufallsbits 1 propagieren mit Jittern beaufschlagte Signale von der ersten Eingangsabbildungseinrichtung 2i bis zur Ausgangsabbildungs- einrichtung 2m. Die Abbildungseinrichtungen 2i - 2m sind der¬ art als kombinatorische Abbildungen Ki - Km implementiert, dass im Mittel ein Zustandswechsel des an einem jeweiligen Eingang vorliegenden Signals Eki - Ekn zu einem Zustandswech- sei in mehr als einem der Ausgangssignale Aki - Akn führt. Das heißt, eine Veränderung eines jeweiligen Input-Bits bzw. eines logischen Zustandes eines Eingangssignals Ek] führt im Mittel (beispielsweise über eine Anzahl von Durchläufen) zu Änderungen in mehr als einem der Output-Bits des jeweiligen Knotens bzw. der jeweiligen Abbildungseinrichtung . Insofern akkumulieren und vervielfältigen sich Jitter, die in den Sig¬ nalen En bis Emn bzw. An bis Am-i,n vorliegen, beim Durchlauf durch die verketteten Abbildungseinrichtungen 2i bis 2m. Das bedeutet, je länger der Signalweg ist, also je mehr verkette- te seriell verschaltete Abbildungseinrichtungen 2i - 2m vor¬ liegen, desto stärker wird ein vorliegender Jitter verstärkt und auf die n oder p verschiedenen Kanäle kopiert. In operation of the random bit generator 1, jitter-prone signals propagate from the first input imager 2i to the output imager. furnishing 2 m . The imaging devices 2i - 2 m are ¬ art as combinatorial pictures Ki - K m implemented that on average a change of state of present on a respective input signal e i k - e kn at a Zustandswech- be in more than one of the output signals A k i - A kn leads. That is, a change in a respective input bit or logic state of an input signal E k] results, on average (for example, over a number of passes), in changes in more than one of the output bits of the respective node or imaging device. Insofar accumulate and multiply jitter present in the Sig ¬ dimensional En to E mn or on to A m-i, n, during passage through the concatenated imaging devices 2i to 2 m. That is, the longer the signal path, so the more verkette- te serially connected imaging devices 2i - 2 m are ¬, the stronger a present jitter is amplified and copied to the n or p various channels.
Obgleich dies der Einfachheit halber in der Fig. 1 so darge- stellt ist, müssen die Abbildungseinrichtungen 2i - 2m nicht zwingend dieselbe Anzahl n von Ein- und Ausgängen haben. Die Bitbreite kann in der Fig. 1 im Verlauf des Signalweges von der Startvorrichtung 3 zur Abtastvorrichtung 6 variieren. Beispielsweise werden m=100 Abbildungseinrichtungen nachei- nander gekoppelt. Die Abbildungseinrichtungen können die je¬ weilige kombinatorische Abbildung Ki bis Km in der Art von Lookup-Tables 5i - 5m implementieren. . Although this is the simplicity in Figure 1 as ones shown, provides, the imaging devices must 2i - 2 m not necessarily the same number n of inputs and outputs have. The bit width can vary in the course of the signal path from the starting device 3 to the scanning device 6 in FIG. For example, m = 100 imaging devices are coupled one after the other. The imaging devices can ever ¬ stays awhile combinatorial figure Ki to K m in the type of lookup tables 5i - implement 5 m.
Die jeweilige Signaldurchlaufzeit in einer Abbildungseinrich- tung bzw. einem logischen oder kombinatorischen Gatter 2 ist für alle Eingangssignale En bis Ein im Wesentlichen gleich, so dass aufgrund der implementierten kombinatorischen Abbil¬ dung Ki der Wechsel eines logischen Zustande an einem Ein¬ gangssignal Ei im Wesentlichen zeitgleich zu logischen Wech- sein an einem oder mehreren Ausgangssignalen An mit 1 = l...n ist. Insofern ergeben sich n Kanäle mit zufälligen Signalfor¬ men, die von den Jittern hervorgerufen sind, die von den die digitalen Abbildungseinrichtungen aufbauenden Schaltelementen hervorgerufen sind. The respective signal transit time in a Abbildungseinrich- processing or a logical or combinatorial gate 2 is the same for all input signals En until E in substantially, so that due to the implemented combinatorial Abbil ¬ dung Ki of change of logic state to a one ¬ input signal Ei in Is substantially simultaneous with logical change at one or more output signals An with 1 = 1... N. In this respect, the n channels arise with random Signalfor ¬ men, which are caused by the jitter that of the digital switching devices constituting switching elements are caused.
Die schematisch angedeutete Vorrichtung zum Erzeugen von Zu- fallsbits 1 lässt sich insbesondere aufwandsgünstig in FPGA- oder ASIC-Einrichtungen realisieren. Gegenüber konventionel¬ len Ringoszillatoren lassen sich mit einer höheren Datenrate Zufallsbits erzeugen, da insbesondere der den Zufall begüns¬ tigende Jitter mit Hilfe der mehreren Kanäle potenziell n- fach vervielfältigt wird. Es ist durch die vielen Kanäle und Abbildungen unwahrscheinlich, dass Jitter-Beiträge einander kompensieren. Insofern kann aufwandsgünstig ein Zufallszah¬ lengenerator mit einer hohen Zufallsbit-Erzeugungsfrequenz realisiert werden. The schematically indicated device for generating random bits 1 can be realized, in particular, at low cost in FPGA or ASIC devices. Compared with convention ionel ¬ len ring oscillators can be at a higher data rate random bits produce because of the particular random beneficiaries ¬ tigende jitter by means of the multiple channels is multiplied potentially n times. It is unlikely that Jitter's contributions compensate each other because of the many channels and images. In this respect, a Randallzah ¬ lengenerator can be realized with a high random bit-generating frequency at low cost.
Aufgrund der linearen Topologie und endlichen Anzahl von kom¬ binatorischen Abbildungen bzw. Abbildungseinrichtungen 2i - 2m durchläuft eine Signalflanke oder eine Eingangssignalände¬ rung unter Beaufschlagung eines Jitters und Anwendung der kombinatorischen Abbildungen eine begrenzte Anzahl von Logik¬ gattern. Demnach ist auch die Anzahl der Umschaltvorgänge beim Durchlauf einer Signalflanke oder Signaländerung von der Starteinrichtung 3 bis zur Abtasteinrichtung 6 endlich. Es ergibt sich dadurch ein besonders niedriger Stromverbrauch, so dass die vorgeschlagene Vorrichtung insbesondere zum Ein¬ satz in mobilen Anwendungen, beispielsweise auf Chipkarten, geeignet ist. Due to the linear topology and finite number of kom ¬ binatorischen images or imaging devices 2i - 2 m runs through a signal edge or a Eingangssignalände ¬ tion under application of a jitter and application of combinatorial pictures a limited number of logic gates ¬. Accordingly, the number of switching operations in the passage of a signal edge or signal change from the starting device 3 to the scanning device 6 is finite. This results in a particularly low power consumption, so that the proposed device, in particular for a ¬ set is suitable for mobile applications, for example, smart cards.
Vorzugsweise sind mindestens 20 Abbildungseinrichtungen ver- kettet miteinander vorgesehen. In Ausführungsformen sind je¬ doch auch 50 oder 100 Abbildungen denkbar. Bevorzugt ist die Anzahl der miteinander verketteten Abbildungen bzw. Abbil¬ dungseinrichtungen zwischen 50 und 100. In besonderen Ausfüh¬ rungsformen ist die Anzahl zwischen 100 und 1.000 Abbildungs- einrichtungen . Preferably, at least 20 imaging devices are provided with each other in a chain. In embodiments, 50 or 100 images are sorted ¬ but conceivable. The number of concatenated images or Abbil ¬ training institutions between 50 and 100. In particular preferred is exporting approximately ¬ form the number devices between 100 and 1,000 imaging.
Im Folgenden werden Beispiele für Zufallszahlenerzeuger be¬ trachtet, bei denen die Anzahl der Eingangssignale n=4 ist und die Anzahl der Ausgangssignale ebenfalls n=p=4. Bereits für 25 hintereinander verkettete Abbildungen oder Abbildungs- einrichtungen ergeben sich zufällige Bitzustände an den Aus¬ gängen der letzten Abbildungseinrichtung in der Kette. In the following examples of random number generators are be ¬ seek in which the number of inputs n = 4 and the number of output signals also n = p = 4. Facilities already for 25 consecutively linked pictures or imaging results in random bit states to the off ¬ transitions of the last imaging device in the chain.
Die Fig. 2 zeigt schematisch Eingangsstartsignale, Pegelwech¬ sel, Bitmusterwechsel und mögliche Takt signalformen . Zum Start der Zufallsbiterzeugung mit Hilfe der Vorrichtung gemäß Fig. 1 werden Eingangssignalpegel ESu ... Es4 verändert, sodass wohldefinierte Pegelwechsel PW eintreten. Der Pegelwechsel PW oder die entsprechende Signalflanke bzw. Signalflanken werden durch die Abbildungskette, wie oben beschrieben geführt. Ein mögliches Eingangsbitmuster BMI ist in Fig. 3 oben darge¬ stellt. Alle Eingangsstartsignale ES sind auf logischem L- Pegel, wie es in dem mittleren Diagramm angedeutet ist. Die untere Kurve zeigt einen möglichen zeitlichen Verlauf eines Takt- oder Abtast Signals CK für die Abtasteinrichtung 4. Fig. 2 shows schematically input start signals, Pegelwech ¬ sel, bit pattern change and possible clock signal forms. To start random generation by means of the device according to FIG. 1, input signal levels ESu... E s4 are changed so that well-defined level changes PW occur. The level change PW or the corresponding signal edge or signal edges are guided through the imaging chain as described above. A possible input bit BMI is above Darge provides ¬ in Fig. 3. All input start signals ES are at logical L level, as indicated in the middle diagram. The lower curve shows a possible time profile of a clock or sampling signal CK for the sampling device 4.
Es werden nun wohldefinierte Pegelwechsel von L auf H bzw. Null auf Eins vollzogen. Man erhält dadurch ein zweites Ein¬ gangsbitmuster BM2=1111. Diese Signalflanken werden durch die kombinatorischen Abbildungen verzerrt, mit Jitter beauf¬ schlagt und somit „verzufälligt " , sodass zum Zeitpunkt Tl die am Ausgang der letzten Abbildungseinrichtung 2m anliegenden Ausgangssignale Ami...Am,n gesampled werden können und die er¬ haltenen Daten als Zufallsbits ZB genutzt werden können. Well-defined level changes from L to H or zero to one are now performed. This gives a second A ¬ gangsbitmuster BM2 = 1111th This signal edges are distorted by the combinatorial images beauf beat ¬ with jitter and thus "verzufälligt" so that at the time Tl at the output of the last imaging device 2 m adjacent output signals A m i ... A m, n can be sampled and which he ¬ hold data as random bits ZB can be used.
Anschließend wird das Eingangsbitmuster BM2 wieder auf das Bitmuster BM1=0000 gebracht. Dadurch entstehen erneut Pegel- Wechsel (in die entgegengesetzte Richtung) oder Signalflan¬ ken, die zu zufälligen Bitwerten der abgetasteten Ausgangs¬ signale Ami...Am,n führen. Dieser Vorgang wird wiederholt, so¬ dass bei zwei verschiedenen Startpegelwechseln (BMI auf BM2 einerseits und BM2 auf BMI andererseits) oder Eingangsbitmus- terveränderungen zwei verschiedene Sätze von Zufallsbits er¬ zeugt werden. Die Verteilung der Zufallsbits bei den Läufen mit Starts von BMI auf BM2 ist dabei unabhängig von der Ver¬ teilung bei Läufen mit BM2 auf BMI. Die Zufallsbits für die Abtast Zeitpunkte Tl und T3 werden anschließend denselben bzw. als Zufallsbitsatz Nachbehandlungsverfahren unterzogen. Ana¬ log erfolgt eine Nachbehandlung für die Zufallsbits aus den Läufen mit BM2 auf BMI (z.B. bei T2) . Subsequently, the input bit pattern BM2 is brought back to the bit pattern BM1 = 0000. This creates again level-change (in the opposite direction) or Signalflan ¬ ken, leading to random bit values of the sampled output signals ¬ i ... A m A m, n. This process is repeated, so that ¬ (BMI BM2 on the one hand and on the other hand BM2 on BMI) at two different Jump start level or Eingangsbitmus- terveränderungen two different sets of random bits he ¬ be generated. The distribution of the random bits in the runs with the launch of BMI on BM2 independent of the United ¬ division in runs with BM2 on BMI. The random bits for the Sampling times Tl and T3 are then subjected to the same or as a random bit aftertreatment. Ana ¬ log is followed by a post-treatment for the random bits from the runs with BM2 on BMI (eg at T2).
Da in beiden Änderungsrichtungen für die Pegelwechsel beim Start eines jeweiligen Zufallsbiterzeugungslaufs Zufallsbits abgegriffen und erzeugt werden, kann man auch von einem Dop- pelhub-Zufalls zahlengenerator sprechen . Since random bits are tapped and generated in both directions of change for the level changes at the start of a respective random bit generation run, one can also speak of a double-stroke random number generator.
In der folgenden Tabelle ist eine beispielhafte kombinatori¬ sche Abbildung Kq dargestellt, die n=4 Eingangszustände bzw. Eingangssignale Eqi - Eq4 auf p=4 Ausgangszustände bzw. Aus¬ gangssignale Aqi - Aq4 abbildet. Zur Vereinfachung der Dar- Stellung wird angenommen, dass die Eingangssignale Eqi - Eq4 und die Ausgangssignale Aqi - Aq4 logische Zustände 0 oder 1 bzw. L oder H repräsentieren, obwohl durch die In the following table an exemplary kombinatori ¬ specific illustration shows K q, n = 4 input states and the input signals E q i - E q4 = 4 output states or on p From ¬ output signals A q i - depicting A q4. To simplify the illustration, it is assumed that the input signals E q i - E q4 and the output signals A qi - A q4 represent logic states 0 or 1 or L or H, although by the
„Verzufälligung" und starke Beaufschlagung mit zufälligen Jittern eher keine wohldefinierten logischen Pegel in der als Hardware bzw. als Schaltung implementierten Vorrichtung zum Erzeugen von Zufallsbits vorliegen. "Randomization" and heavy jittering are more likely to lack well-defined logic levels in the hardware-implemented random-bit-generating device.
Eq4 Eq3 Eq2 Eql Aq4 Aq3 Aq2 Aql Eq4 Eq3 Eq2 Eq l Aq 4 Aq 3 Aq 2 Aq l
0 0 0 0 0 1 0 0  0 0 0 0 0 1 0 0
0 0 0 1 1 0 0 1  0 0 0 1 1 0 0 1
0 0 1 0 0 0 1 1  0 0 1 0 0 0 1 1
0 0 1 1 1 1 1 0  0 0 1 1 1 1 1 0
0 1 0 0 1 1 1 1  0 1 0 0 1 1 1 1
0 1 0 1 0 0 0 1  0 1 0 1 0 0 0 1
0 1 1 0 1 0 0 0  0 1 1 0 1 0 0 0
0 1 1 1 0 1 1 1  0 1 1 1 0 1 1 1
1 0 0 0 1 0 1 1  1 0 0 0 1 0 1 1
1 0 0 1 0 1 1 0  1 0 0 1 0 1 1 0
1 0 1 0 1 1 0 0  1 0 1 0 1 1 0 0
1 0 1 1 0 1 0 1  1 0 1 1 0 1 0 1
1 1 0 0 0 0 1 0  1 1 0 0 0 0 1 0
1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0
1 1 1 1 1 0 1 0  1 1 1 1 1 0 1 0
Die Tabelle kann als Lookup-Tabelle zur Ausbildung der Abbil- dungseinrichtung 2q implementiert werden. Dabei wird eine bijektive Abbildung realisiert, sodass jedes mögliche Bitmus- ter aus vier Eingangsbits oder Eingangssignalzuständen Eqi, Eq2, Eq3, Eq4 genau einmal an den Ausgängen der Abbildungsein- richtung 2q als Ausgangssignalzustände Aqi, Aq2, Aq3, Aq4 auf¬ tritt . Für den Fall, dass die Eingangssignale Eqi, Eq2, Eq3, Eq4 ini¬ tial ein Bitmuster 0000 bilden, was laut Zeile 1 der Tabelle auf Ausgangssignale 0100 abgebildet wird, und das Eingangs¬ signal Eqi einen Zustandswechsel vollzieht, ergibt sich als Ausgangsbitmuster gemäß der zweiten Zeile der obigen Tabelle 1001. Das heißt, der Zustandswechsel des Eingangssignals Eqi von 0 auf 1 wird mit Hilfe der kombinatorischen Abbildung Kq auf die drei Ausgangssignale Aqi, Aq3 und Aq4 „vervielfältigt". Denn das Ausgangssignal Aqi ändert sich aufgrund der Zu- standsänderung von Eqi von 0 auf 1, das Ausgangssignal Aq3 von 1 auf 0 und das Ausgangssignal Aq4 von 0 auf 1. The table can be implemented as a look-up table for forming the mapping device 2 q . In this case, a bijective mapping is implemented such that every possible bit pattern consisting of four input bits or input signal states E q i, E q 2, E q3 , E q4 occurs exactly once at the outputs of the mapping device 2 q as output signal states A q i, A q2 , A q3 , A q4 occurs on ¬ . In the event that the input signals E q i, E q2 , E q3 , E q4 ini ¬ tial form a bit pattern 0000, which is mapped to output signals 0100 according to line 1 of the table, and the input ¬ signal E q i performs a state change , results as the output bit pattern according to the second row of the above table 1001. That is, the state change of the input signal E q i from 0 to 1 is determined by means of the combinatorial mapping K q to the three output signals A q i, A q3 and A q4 " Because the output signal A qi changes from 0 to 1 due to the state change of E q i, the output signal A q3 changes from 1 to 0 and the output signal A q4 changes from 0 to 1.
Ein Eingangsbitmuster von 0010 führt zu einem Ausgangsbitmus¬ ter 0011 (vgl. dritte Zeile der Tabelle) . Ausgehend von einem Bitmuster 0000 und einem Zustandswechsel des Eingangssignals Eq2 von 0 auf 1 ergeben sich daher Zustandswechsel bei den drei Ausgangssignalen Aqi, Aq2 und Aq3, obgleich nur ein ein- gangsseitiger Zustandswechsel im Eingangssignal Eq2 erfolgt ist . Analog erkennt man für Eingangsbitmuster 0100 und 1000 ausge¬ hend von 0000, dass sich drei oder alle vier Ausgangszustände ändern. Untersuchungen der Anmelderin für alle möglichen Zu- standsänderungen von einzelnen Eingangssignalen ausgehend von allen 16 Eingangsbitmustern haben ergeben, dass bei der dar- gestellten Abbildung Kq im Mittel ein Zustandswechsel oder eine Zustandsänderung eines Eingangssignals Eqi zu 2,75 Zu- standswechseln oder Zustandsänderungen in Ausgangssignalen führt . Insofern werden bei der Umsetzung der kombinatorischen Abbil¬ dungen als elektronische Schaltkreise die Signalflanken, die den Zustandswechseln entsprechen, mit weiteren Jittern beauf¬ schlagt und auf mehrere, im vorliegenden Beispiel auf 2,75, Ausgangssignale „kopiert". Insbesondere wird ein An input bit pattern of 0010 leads to an output bit pattern 0011 (compare third row of the table). Starting from a bit pattern 0000 and a state change of the input signal E q2 from 0 to 1, therefore, state changes occur in the case of the three output signals A q i, A q2 and A q3 , although only one input-side state change has occurred in the input signal E q2 . Analog can be seen for input bit 0100 and 1000 ¬ out from 0000 that change three or all four output states. Investigations by the applicant for all possible state changes of individual input signals on the basis of all 16 input bit patterns have shown that in the illustrated map K q a mean change of state or a state change of an input signal E qi leads to 2.75 state changes or state changes in output signals. To this extent be in the implementation of the combinatorial Abbil ¬ applications as electronic circuits, the signal flanks corresponding to the state changes, beauf beat ¬ with additional jitter and "mirrored" on a plurality of, in this example to 2.75, output signals. In particular, a
j itterbehaftetes Eingangssignal in mehrere j itterbehaftete Ausgangssignale überführt bzw. abgebildet, wobei durch die jeweilige Abbildung selbst zusätzliche Jitter ergänzt werden. Der Jitter, der als zufallsgebendes Phänomen genutzt wird, wird somit verstärkt und auf mehrere Kanäle verteilt. j itter prüfetes input signal in several j itterbehaftete output signals transferred or mapped, which are supplemented by the respective image itself additional jitter. The jitter, which is used as a random phenomenon, is thus amplified and distributed over several channels.
Die als Beispiel in Tabellenform wiedergegebene kombinatori¬ sche Abbildung Kq kann äquivalent in Form von Booleschen Funktionen dargestellt werden. Als disjunktive Normalform geschrieben lautet die kombinato¬ rische Abbildung Kq: The example represented in table form kombinatori ¬ specific mapping K q can be represented equivalently in the form of Boolean functions. As a disjunctive normal form is written combinatorial ¬ literary figure K q:
Aq4= A q4 =
OR [AND (Eq4,Eq3,Eql) , OR [AND (E q4 , E q3 , E ql ),
AND (Eq4, NOT [Eq3] , NOT [Eqi ] ) , AND (E q4 , NOT [E q3 ], NOT [E q i]),
AND (NOT [Eq4] ,Eq3,NOT [Eql] ) , AND (NOT [E q4 ], E q3 , NOT [E ql ]),
AND (NOT [Eq4] ,ΝΟΤ [Eq3] ,Eql) ] , AND (NOT [E q4 ], ΝΟΤ [E q3 ], E ql )],
Aq3= A q3 =
OR [AND (Eq4, NOT [Eq3] , Eq2) , OR [AND (E q4 , NOT [E q3 ], E q2 ),
AND (Eq4 , NOT [Eq2] ,Eql) , AND (E q4 , NOT [E q2 ], E ql ),
AND (NOT [Eq4] ,Eq2,Eql) , AND (NOT [E q4 ], E q2 , E ql ),
AND (NOT [Eq4] ,ΝΟΤ [Eq2] , NOT [Eql] ) ] Aq2= AND (NOT [E q4 ], ΝΟΤ [E q2 ], NOT [E ql ])] A q2 =
OR [AND (Eq4 , NOT [Eq3] , NOT [Eq2] ) , OR [AND (E q4 , NOT [E q3 ], NOT [E q2 ]),
AND (NOT [Eq4] ,ΝΟΤ [Eq3] ,Eq2) , AND (NOT [E q4 ], ΝΟΤ [E q3 ], E q2 ),
AND (Eq3,Eq2,Eql) , AND (Eq3 , NOT [Eq2] , NOT [Eql] ) ] Aqi = AND (e q3, q2 E, E ql) AND (E q3 , NOT [E q2 ], NOT [E ql ])] A q i =
OR [AND (Eq4 , NOT (Eq3) ,Eq2,Eql) , OR [AND (E q4 , NOT (E q3 ), E q2 , E ql )
AND (Eq4 , NOT [Eq3] , NOT [Eq2] , NOT [Eql] ) , AND (E q4 , NOT [E q3 ], NOT [E q2 ], NOT [E ql ]),
AND (NOT [Eq4] ,Eq3,NOT [Eq2] ) , AND (NOT [E q4 ], E q3 , NOT [E q2 ]),
AND (NOT [Eq4] ,Eq3,Eql) , AND (NOT [E q4 ], E q3 , E ql ),
AND (NOT [Eq4] ,ΝΟΤ [Eq3] ,Eq2,NOT [Eql] ) , AND (NOT [E q4 ], ΝΟΤ [E q3 ], E q2 , NOT [E ql ]),
AND (NOT [Eq4] ,ΝΟΤ [Eq2] ,Eql) , AND (NOT [E q4 ], ΝΟΤ [E q2 ], E ql ),
AND (Eq3,NOT [Eq2] ,Eql) ] AND (E q3 , NOT [E q2 ], E ql )]
Dabei steht OR für eine logische ODER-Verknüpfung, AND für eine logische UND-Verknüpfung und NOT für eine logische Where OR is a logical OR, AND is a logical AND and NOT is a logical
NICHT-Verknüpfung . Zur hardwaremäßigen Implementierung können die kombinatorischen Abbildungen anstelle einer Lookup-NOT association. For hardware implementation, the combinatorial mappings may be used instead of a lookup
Tabelle auch als Verknüpfung von logischen Gattern gemäß der obigen Darstellung realisiert werden. Die disjunktive Normal¬ formdarstellung kann auch in eine algebraische Normalform um¬ geschrieben werden, welche ebenfalls zum Entwurf von entspre- chenden logischen Schaltungen verwendet werden kann. Man kann schreiben : Table can also be realized as a logical gate connection as shown above. The disjunctive normal form ¬ representation can also be written in an algebraic normal form ¬ which can also be used for the design of corresponding logic circuits. You can write:
Aq4=XOR [Eqi , Eq3 , Eq4 ] Aq3=NOT [XOR(Eql,Eq2,Eq4,AND [Eq4, Eq2, Eql] , AND [Eq4, Eq3 , Eq2 ] ) ] A q4 = XOR [E q i, E q3 , E q4 ] A q3 = NOT [XOR (E q1 , E q2 , E q4 , AND [E q4 , E q2 , E q1 ], AND [E q4 , E q3 , E q2 ])]
Aq2=XOR [Eq2 , Eq3 , Eq4 , AND (Eq3,Eql) , AND (Eq4,Eq3) ] A q2 = XOR [E q2 , E q3 , E q4 , AND (E q3 , E q1 ), AND (E q4 , E q3 )]
Aqi=XOR [Eqi , Eq2 , Eq3 , Eq4 , AND (Eq3,Eqi ) , AND (Eq3, Eq2 , Eql ) , A q i = XOR [E q i, E q2 , E q3 , E q4 , AND (E q3 , E q i), AND (E q3 , E q2 , E ql )
AND (Eq4,Eq3,Eql) , AND (Eq4, Eq3 , Eq2 ) ] AND (E q4, q3 E, E ql) AND (E q4, q3 E, E q2)]
Man erkennt in beiden Darstellungen, dass das Ausgangssignal Aq4 unabhängig von einem Zustandswechsel des Eingangssignals Eq2 ist. Eine noch weiter optimierte Konstruktion der kombi- natorischen Abbildungen Kq sieht vor, dass ein jeweiligesIt can be seen in both representations that the output signal A q4 is independent of a state change of the input signal E q2 . An even more optimized construction of the combinatorial maps K q envisages that a respective
Ausgangssignal von möglichst vielen Eingangssignalen abhängt. Besonders bevorzugt wäre, dass jedes Ausgangssignal einer kombinatorischen Abbildung von allen Eingangssignalen für die Abbildung abhängig ist. Dann würden sich Jitter in den Signa¬ len besonders gut multiplizieren und verstärken. Output signal depends on as many input signals. It would be particularly preferable that each output signal of a combinatorial mapping of all input signals for the Figure is dependent. Then, jitter would multiply particularly well in the Signa ¬ len and reinforce.
Untersuchungen der Anmelderin haben ergeben, dass günstige zufällige Signalpegel an den Ausgängen der letzten Abbil- dungseinrichtung in der Kette vorliegen, auch wenn gleiche Anfangszustände von der Startvorrichtung 3 vorgegeben werden und ein jeweiliger Zustandswechsel der Anfangszustände der Eingangssignale En - Ein zum Starten der Vorrichtung initi- iert wird. Die zufälligen Signalverläufe Ami - Amn, welche mit Hilfe der Abtast- oder Erfassungseinrichtung 4 erfasst wer¬ den, können zum Beispiel während ihres „Durchlaufs" an der Erfassungseinrichtung 4 abgetastet werden. Die Fig. 3 zeigt eine schematische Darstellung eines weiteren Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. Die Vorrichtung 10 implementiert einige optiona¬ le Abwandlungen bezüglich der in Fig. 1 dargestellten Vor¬ richtung 1. Die Fig. 3 zeigt m hintereinander geschaltete Ab- bildungsvorrichtungen 2i bis 2m, die jeweils kombinatorische Abbildungen Ki - Km implementieren. Dabei ist die Bitbreite der Abbildungen nicht konstant. Beispielsweise sind die Ab¬ bildungsvorrichtungen 2i und 2k - 2m als kombinatorische Ab¬ bildungen implementiert, die vier Eingangssignale auf vier Ausgangssignale abbilden. Investigations by the applicant have shown that favorable random signal levels are present at the outputs of the last mapping device in the chain, even if identical initial states are predetermined by the starting device 3 and a respective state change of the initial states of the input signals En - E in initiates the device - is iert. The random waveforms A m i - A mn which detects with the aid of the sensing or detecting means 4 ¬ to, can be scanned on the detection means 4, for example during their "run" Figure 3 shows a schematic representation of a further embodiment.. for an apparatus for generating random bits. the device 10 implements some optiona ¬ le modifications with respect to the embodiment shown in Fig. 1 Before ¬ direction 1. Fig. 3 cascaded to 2 m, each combinatorial pictures shows m ex forming apparatuses 2i Ki - implement K m where the bit width of the pictures is not constant example, the Ab ¬ forming apparatuses 2i and 2k -.. 2 m implemented as combinatorial From ¬ formations, which represent four input signals on four output signals.
Die kombinatorische Abbildung K2, die in der Abbildungsein- richtung 22 implementiert ist, bildet vier Eingangsstartsig¬ nale ES21,... ES24, welche von einer Starteinrichtung 3 The combinatorial Figure K 2, which is implemented in the device 2 Abbildungsein- 2, forms four Eingangsstartsig ¬ dimensional ES 21, ES 24 ..., which from a starting device 3
eingekoppelt werden, auf vier Ausgangssignale Α2ι, A22, A23, A24 ab. Die Starteinrichtung 3 kann zum Beispiel zwischen Eingangsbitmustern, wie sie in der Fig. 2 angedeutet sind, hin und herschalten, um Pegelwechsel zu generieren. Die in der dritten Abbildungseinrichtung 23 implementierte kombina- torische Abbildung K3 bildet fünf Eingangssignale auf fünf Ausgangssignale ab. Die vierte kombinatorische Abbildung K4 die mit Hilfe der Abbildungsvorrichtung 24 implementiert ist, bildet fünf Eingangs- auf vier Ausgangssignale ab. Das Ausgangssignal An wird mit Hilfe eines Inverters 8 in ein Eingangssignal E2i für die zweite Abbildungseinrichtung 22 invertiert. Die beiden Ausgangssignale Ai3 und Ai4 der ersten Abbildungseinrichtung 2i werden mit Hilfe eines logischenbe coupled to four output signals Α 2 ι, A 22 , A23, A 2 4 from. For example, the starting device 3 may toggle between input bit patterns, as indicated in FIG. 2, to generate level changes. The implemented in the third imaging device 2 3 combinatorial image K 3 maps five input signals to five output signals. The fourth combinational mapping K 4 implemented by means of the imaging device 2 4 maps five input to four output signals. The output signal An is inverted by means of an inverter 8 into an input signal E 2 i for the second imaging device 2 2 . The two output signals Ai 3 and A i4 of the first imaging device 2i are using a logical
Gatters 7 miteinander verundet und als Eingangssignal E23 der zweiten Abbildungseinrichtung 22 zugeführt. Gates 7 rounded together and as input signal E 2 3 of the second imaging device 2 2 supplied.
Grundsätzlich ist es von Vorteil, wenn ausschließlich vor- wärts gekoppelte Signalpfade entstehen. Es ist jedoch un¬ schädlich, wenn beispielsweise Rückkopplungspfade auftreten, bei denen eine Zustandsänderung eines Ausgangssignals, bei¬ spielsweise des Ausgangssignals Ak4, als Eingangssignal E35 rückgekoppelt ist, aber die kombinatorische Abbildung K3 auf einen Zustandswechsel des Eingangssignals E35 nicht reagiert oder keine Vervielfältigung auf andere Ausgangssignale A3i bis A35 entsteht. Bei den Zufallsbiterzeugungsvorrichtungen ist keine Rückkopplungsschleife derart gebildet, dass eine Zustandsänderung mindestens eines Ausgangssignals einer Ab- bildungseinrichtung als eine Zustandsänderung mindestens ei¬ nes Eingangssignals einer anderen Abbildungseinrichtung ins¬ besondere signalpfadaufwärts zugeführt wird. Es würde genü¬ gen, solche Rückkopplungen auszuschließen, bei denen eine Zu¬ standsänderung eines rückgekoppelten Ausgangssignals einer bestimmten Abbildungseinrichtung 2k als eine Zustandsänderung mindestens eines Eingangssignals E35 einer anderen Abbil¬ dungseinrichtung 23 derart zugeführt ist, dass eines oder mehrere Ausgangssignale Aki - Ak4 der bestimmten Abbildungs- einrichtung 2k von der Zustandsänderung des rückgekoppelten Ausgangssignals Ak4 beeinflusst wird. Sozusagen hängt keines der Ausgangssignale von sich selbst ab. In principle, it is advantageous if only forward-coupled signal paths arise. However, it is un ¬ harmful, for example, when feedback paths may arise where a change in state of an output signal is fed back at ¬ game as the output signal A k4 as the input signal E 35, but the combinatorial Figure K 3 does not respond to a change of state of the input signal E 35 or no duplication to other output signals A 3 i to A 35 arises. In the Zufallsbiterzeugungsvorrichtungen no feedback loop is formed such that a state change is fed to at least an output signal of an imaging device as a state change of at least ei ¬ nes input signal of another imaging device into ¬ particular signal path upwards. It would genü ¬ gene to exclude such feedback, in which one to ¬ change of state of a feedback output signal of a particular imaging device 2 k as a state change of at least one input signal E 35 is supplied to another Abbil ¬ dung device 2 3 such that one or more output signals A k i - A k4 of the particular imaging device 2 k is influenced by the state change of the feedback output signal A k4 . So to speak, none of the output signals depends on itself.
Die Ausgangssignale Ami -Am4 werden einer Erfassungsvorrich¬ tung 4 zugeführt, die vier Toggle-Flip-Flops 6 aufweist, . Das jeweilige Toggle-Flip-Flop 6 zählt die steigenden Signal¬ flanken als 0 auf 1-Durchgänge modulo 2. Am Ausgang der Er¬ fassungsvorrichtung 4 sind dann die jeweiligen Zufallsbits ZB abgreifbar. Die Ausgabe der Zufallsbits ZB ist taktgesteuert . Die vorgeschlagene Vorrichtung und das zugrunde liegende Ver¬ fahren eignen sich insbesondere zur Implementierung in ASICs. Die logischen Funktionen der Abbildungseinrichtungen haben vorzugsweise dieselbe logische Tiefe, um eine gleiche Signal¬ laufzeit der kombinatorischen Abbildungen zu erzielen. Auf Lookup-Tables kann insofern auch verzichtet werden. Die Er¬ findung ermöglicht also unter anderem eine schnelle Zufalls¬ biterzeugung bei geringem Hardwareaufwand. Gegenüber Anord- nungen, die immer von derselben Startbitmusterkonfiguration ausgehen und bei jedem Zufallslauf dieselben Eingangspegel¬ wechsel vornehmen, lassen sich durch die Nutzung der beiden „Pegelhübe" doppelt so viele Zufallsbits bei gleicher Strom¬ aufnahme erzeugen. The output signals A m -A i m4 are supplied to a Erfassungsvorrich ¬ tung 4, comprising four toggle flip-flop 6. The respective toggle flip-flop 6 counts the rising signal ¬ flanks than 0 to 1 passages modulo 2. At the output of He ¬-making device 4, the respective random example, are then tapped. The output of the random bits ZB is clock-controlled. The proposed device and the underlying method are particularly suitable for implementation in ASICs. The logical functions of the imaging devices preferably have the same logical depth in order to achieve the same signal transit time of the combinatorial mappings. In this respect, lookup tables can also be dispensed with. So that He ¬ invention also enabling fast random ¬ bit generation with low hardware cost. Calculations Opposite arrange- that always start from the same Startbitmusterkonfiguration and set the same input level ¬ changing with every random walk, can be through the use of two "Pegelhübe" twice as many random bits at the same current ¬ receptive produce.
Obwohl die Erfindung im Detail durch das bevorzugte Ausfüh¬ rungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele einge¬ schränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen . Although the invention in detail by the preferred exporting ¬ approximately example has been illustrated and described in detail, the invention is not ¬ limited by the disclosed examples and other variations can be derived by those skilled thereof, without departing from the scope of the invention.

Claims

Patentansprüche claims
1. Vorrichtung (1) zum Erzeugen von Zufallsbits (ZB) umfas¬ send : 1. Device (1) for generating random bits (ZB) comprising ¬ send:
eine Mehrzahl von Abbildungseinrichtungen (2i - 2m) , wo¬ bei jede der Mehrzahl von Abbildungseinrichtungen (2i - 2m) eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale (En _ E„) mit Hilfe einer kombinatorischen Abbildung (Ki - Km) in eine vorgegebene Anzahl p Ausgangssignale ( An - Amp ) abzubilden, a plurality of imaging devices (2i-2 m ), where ¬ in each of the plurality of imaging devices (2i - 2 m ) is set up, a predetermined number n input signals (En _ E ") using a combinatorial mapping (Ki - K m ) in a predetermined number p output signals (An - A mp ),
wobei die Abbildungseinrichtungen (2i - 2m) der Mehrzahl von Abbildungseinrichtungen (2i - 2m) miteinander verkettet sind und mindestens eine Abbildungseinrichtung (2i - 2m) eine kombinatorische Abbildung (Ki - Km) derart implementiert, dass eine Zustandsänderung eines Eingangssignals (En - Emn) der mindestens einen Abbildungseinrichtung (2i - 2m) im Mit¬ tel auf mehr als ein Ausgangssignal ( An - Amp ) der mindestens einen Abbildungseinrichtung (2i - 2m) abgebildet wird, wherein the imaging means (2i - 2 m) of the plurality of imaging devices (2i - 2 m) are concatenated together and at least one imaging means (2i - 2 m) a combinational imaging (Ki - K m) is implemented in such a way that a change in state of an input signal ( En - E mn ) of the at least one imaging device (2i - 2 m ) in the Mit ¬ tel to more than one output signal (An - A mp ) of the at least one imaging device (2i - 2 m ) is mapped
wobei keine Rückkopplungsschleife derart vorliegt, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangs¬ signals ( Ai ) einer bestimmten Abbildungseinrichtung (2X) als eine Zustandsänderung mindestens eines Eingangssignals (Eki) einer anderen Abbildungseinrichtung (2k) derart zugeführt ist, dass eines oder mehrere Ausgangssignale ( A - Aip ) der bestimmten Abbildungseinrichtung (2X) von der Zustandsände¬ rung des Rückkopplungsausgangssignals ( A13 ) beeinflusst wird; und umfassend wherein no feedback loop is present such that a change of state of at least one feedback output ¬ signal (Ai) of a particular imaging device (2 X) as a change of state of at least one input signal (E ki) of another imaging means (2 k) is fed such that one or more output signals (A - A p) of the particular imaging device (2 X) from the Zustandsände ¬ tion of the feedback output signal (A 13) is affected; and comprehensive
eine Starteinrichtung (3) , welche eingerichtet ist, ei¬ ner ersten Abbildungseinrichtung (2i) der Mehrzahl der mitei- nander verketteten Abbildungseinrichtungen (2i - 2m) wohlde¬ finierte logische Pegelwechsel (PW) als Eingangsstartsignale (ESn - ESin) einzukoppeln; (- n ESi ESn) couple - starting means (3) which is adapted, egg ¬ ner first imaging means (2i) of the plurality of mitei- Nander concatenated imaging means (2i 2 m) Wohlde ¬ finierte logic level change (PW) as the input start signals;
eine Erfassungsvorrichtung (4), welche eingerichtet ist, eines oder mehrere Ausgangssignale ( An - Amp ) an Ausgängen einer oder mehrerer Abbildungseinrichtungen (2i - 2m) , welche von der ersten Abbildungseinrichtung (2i) unterschiedlich sind, abzutasten und als ein jeweiliges Zufallsbit (ZB) aus¬ zugeben; wobei die Vorrichtung derart eingerichtet ist, dass bei aufeinanderfolgenden Pegelwechseln (PW) mindestens eines Ein¬ gangsstartsignals mit Hilfe der Erfassungsvorrichtung (4) verschiedene Zufallsbits (ZB) erfasst werden. a detecting device (4) which is adapted to one or more output signals (An - A mp) at outputs of one or more imaging means (2i - 2 m), which from the first imaging means (2i) are different, scan, and as a respective random bit (ZB) admit ¬ ; wherein the apparatus is arranged such that at successive level changes (PW) of at least one A ¬ transition start signal by means of the detection device (4) different random bits (ZB) are detected.
2. Vorrichtung (1) nach Anspruch 1, wobei die Erfassungsein¬ richtung (4) eingerichtet ist, die Ausgangssignale einer letzten Abbildungseinrichtung (2m) der Mehrzahl der miteinan¬ der verketteten Abbildungseinrichtungen (2i - 2m) als Zufalls- bits zu erfassen. 2. Device (1) according to claim 1, wherein the detection device ¬ direction (4) is arranged to detect the output signals of a last imaging device (2 m ) of the plurality of miteinan ¬ the concatenated imaging devices (2i - 2 m ) as random bits ,
3. Vorrichtung (1) nach Anspruch 1 oder 2, wobei die Erfas¬ sungseinrichtung (4) eingerichtet ist, ein Ausgangssignal (Ai ) in Abhängigkeit von einem anderen Ausgangssignal (Aim) abzutasten. 3. Device (1) according to claim 1 or 2, wherein the Erfas ¬ sungseinrichtung (4) is adapted to sample an output signal (Ai) in response to another output signal (Ai m ).
4. Vorrichtung (1) nach einem der Ansprüche 1 - 3, wobei die Erfassungsvorrichtung (4) ein Zwischenspeicherelement, insbe¬ sondere ein T-Flip-Flop (6), aufweist. 4. Device (1) according to any one of claims 1-3, wherein the detection device (4) has a buffer element, in particular ¬ a special T-flip-flop (6).
5. Vorrichtung (1) nach einem der Ansprüche 1 - 4, wobei die wohldefinierten logischen Pegelwechsel durch ein Umschalten von einen ersten Eingangsbitmuster (BMI) zu einem zweiten Eingangsbitmuster (BM2) erfolgen. 5. Device (1) according to one of claims 1 - 4, wherein the well-defined logic level changes by switching from a first input bit pattern (BMI) to a second input bit pattern (BM2).
6. Vorrichtung (1) nach Anspruch 5, wobei einem logischen Pe¬ gelwechsel durch ein Umschalten von einen ersten Eingangsbit¬ muster (BMI) zu einem zweiten Eingangsbitmuster (BM2) erste Zufallsbits und einem logischen Pegelwechsel durch ein Um- schalten von dem zweiten Eingangsbitmuster (BM2) zu dem ers¬ ten Eingangsbitmuster (BMI) zweite Zufallsbits zugeordnet sind . 6. Device (1) according to claim 5, wherein a logical Pe ¬ gelwechsel by switching from a first input bit pattern ¬ (BMI) to a second input bit pattern (BM2) first random bits and a logic level change by switching from the second input bit pattern (BM2) to said ers ¬ th input bit (BMI) second random bits are assigned.
7. Vorrichtung (1) nach einem der Ansprüche 1 - 6, wobei die Erfassungsvorrichtung (4) eingerichtet ist, eine zeitliche7. Device (1) according to any one of claims 1-6, wherein the detection device (4) is arranged, a temporal
Reihenfolge von Zustandswechseln von Ausgangssignalen (An - Amp) bei jedem wohldefinierten logischen Pegelwechsel der Eingangsstartsignale (ESn - ESin) zu erfassen. Sequence of state changes of output signals (An - A mp ) to detect at each well-defined logic level change of the input start signals (ESn - ESi n ).
8. Vorrichtung (1) nach einem der Ansprüche 1 - 7, mit min¬ destens einer ausgewählten Abbildungseinrichtung (2m) , deren Ausgangssignale (Amn) von allen Eingangssignalen (E13) der üb- rigen Abbildungseinrichtungen (2i - 2m_i) entkoppelt sind. 8. Device (1) according to one of claims 1 - 7, with at least ¬ least a selected imaging means (2 m), the output signals (A mn) of all the input signals (E 13) of the usual membered imaging means (2i - _i 2 m ) are decoupled.
9. Vorrichtung (1) nach einem der Ansprüche 1 - 8, wobei min¬ destens eine kombinatorische Abbildung (Ki - Km) derart ein¬ gerichtet ist, dass die Eingangssignale (En - Emn) unter Be- aufschlagung eines Jitters und einer logischen Funktion auf die Ausgangssignale (An - Amp) abgebildet werden. 9. Device (1) according to one of claims 1 - 8, wherein min ¬ least a combinational imaging (Ki - K m) is a directed ¬ such that the input signals (En - E mn) aufschlagung under loading of a jitter and a logical function to the output signals (An - A mp ) are mapped.
10. Vorrichtung (1) nach einem der Ansprüche 1 - 9, wobei die kombinatorischen Abbildungen (Ki - Km) keine kombinatorische Abbildung implementieren, welche eine Permutation der Ein¬ gangssignale (En ~ Emn) auf die Ausgangssignale (An - Amp) liefert . 10. Device (1) according to one of claims 1 - 9, wherein the combinatorial pictures (Ki - K m) do not implement combinatorial Figure, which is a permutation of the A ¬ input signals (En ~ E mn) (on the output signals An - A mp ).
11. Vorrichtung (1) nach einem der Ansprüche 1 - 10, wobei mindestens eine Abbildungseinrichtung (2i - 2m) eine Lookup-11. Device (1) according to one of claims 1 - 10, wherein at least one imaging device (2i - 2 m ) has a lookup
Table (5i - 5m) zur Implementierung der kombinatorischen Ab¬ bildung (Ki - Km) umfasst. Table (5i - 5 m ) for implementing the combinatorial Ab ¬ education (Ki - K m ) includes.
12. Vorrichtung (1) nach einem der Ansprüche 1 - 11, wobei mindestens eine Abbildungseinrichtung (2q) als logisches Gat¬ ter ausgebildet ist, welches eine vorgegebene Anzahl von Ein¬ gangssignalen (Eqi - Eqn) logisch zu einer vorgegebenen Anzahl von Ausgangssignalen (Aqi - Aqp) verknüpft. 12. Device (1) according to any one of claims 1-11, wherein at least one imaging device (2 q ) is designed as a logical Gat ¬ ter, which a predetermined number of inputs ¬ input signals (E q i - E qn ) logically to a predetermined Number of output signals (A qi - A qp ) linked.
13. Vorrichtung (1) nach einem der Ansprüche 1 - 12, wobei die Vorrichtung (1, 10) Teil einer FPGA-Einrichtung oder ei¬ ner ASIC-Einrichtung ist. 13. Device (1) according to any one of claims 1-12, wherein the device (1, 10) is part of an FPGA device or egg ¬ ner ASIC device.
14. Verfahren zum Erzeugen von Zufallsbits (ZB) , bei dem eine Mehrzahl von kombinatorische Abbildungen (Ki - Km) verkettet nacheinander durchgeführt werden, wobei eine jeweilige kombi¬ natorische Abbildung (Ki - Km) eine vorgegebene Anzahl n Ein¬ gangssignale (En _ Emn) auf eine vorgegebene Anzahl p Aus- gangssignale (An - Amp) abbildet und mindestens eine der Mehrzahl von kombinatorischen Abbildungen (Ki - Km) derart gewählt ist, dass eine Zustandsänderung eines Eingangssignals (En _ E„) durch die kombinatorische Abbildung (Ki - Km) im Mittel auf mehr als ein Ausgangssignal (An - Amp) abgebildet wird, wobei keine Rückkopplungsschleife derart erzeugt wird, dass eine Zustandsänderung mindestens eines Rückkopplungsaus¬ gangssignals (Ai ) einer bestimmten kombinatorischen Abbil¬ dung (Ki) als eine Zustandsänderung mindestens eines Ein- gangssignals (Eki) für eine andere kombinatorische Abbildung (Kk) derart zugeführt wird, dass eines oder mehrere Ausgangs¬ signale (An - AiP) der bestimmten Abbildung (Kx) von der Zu¬ standsänderung des Rückkopplungsausgangssignals (A13) beein- flusst wird, wobei einer ersten kombinatorischen Abbildung (Ki) der Mehrzahl der miteinander verketteten Abbildungen (Ki - Km) wohldefinierte logische Pegelwechsel als Eingangsstart¬ signale (ESn - ESin) eingekoppelt werden; und wobei eines oder mehrere Ausgangssignale (An - Amp) von einer oder mehre¬ ren kombinatorischen Abbildungen (Ki - Km) , welche von der ersten kombinatorischen Abbildung (Ki) unterschiedlich ist, als ein jeweiliges Zufallsbit (ZB) erfasst werden; und wobei bei aufeinanderfolgenden Pegelwechseln mindestens eines Ein¬ gangsstartsignals verschiedene Zufallsbits (ZB) erfasst wer¬ den . 14. A method for generating random bits (ZB) in which a plurality of combinatorial pictures (Ki - K m) are carried out successively concatenated, a respective combinatorial ¬ combinatorial Picture (Ki - K m) n is a predetermined number A ¬ output signals ( En _ E mn ) to a predetermined number p is chosen such that a change in state of an input signal (En _ E ") through the combinational imaging (Ki - K m) - maps and at least one of the plurality of combinatorial pictures (K m Ki) - output signals (A mp An) in the middle on More than one output signal (An - A mp ) is mapped, wherein no feedback loop is generated such that a change in state of at least one feedback ¬ output signal (Ai) of a certain combinatorial Abbil ¬ tion (Ki) as a change in state of at least one input signal (E ki) is supplied for a different combinatorial picture (K k), such that one or more output ¬ signals (an - Ai P) affect the particular figure (K x) (of the to ¬ change of state of the feedback output signal a 13) enced is in which a first combinational mapping (Ki) of the plurality of linked-together mappings (Ki-K m ) contains well-defined logical level changes as input start ¬ signals (ESn - ESi n ) are coupled; and wherein one or more output signals (An - A mp) of one or several ¬ ren combinatorial pictures - is (Ki K m), which from the first combinatorial Picture (Ki) different than a respective random bit (ZB) are detected; and wherein at least one A ¬ gear start signal different random bits in successive level changes (ZB) detects who ¬.
15. Verfahren nach Anspruch 14, wobei die kombinatorischen Abbildungen (Ki - Km) derart miteinander verkettet sind, dass keine Rückkopplungsschleife ausgebildet wird, bei der eine Zustandsänderung mindestens eines Ausgangssignals (A13) einer Abbildungseinrichtung (2X) als eine Zustandsänderung mindes¬ tens eines Eingangssignals (Eki) einer anderen Abbildungsein¬ richtung (2k) , welche signalpfadaufwärts vorgesehen ist, zu¬ geführt ist. 15. The method of claim 14, wherein the combinatorial pictures (Ki - K m) are so interlinked that no feedback loop is formed, in which a change of state of at least one output signal (A 13) of an imaging device (2 X) as a state change Minim ¬ least one input signal (E ki ) of another imaging device ¬ direction (2 k ), which is provided signal path upstream, is led to ¬ .
PCT/EP2014/077152 2014-02-28 2014-12-10 Apparatus and method for generating random bits WO2015128015A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201410203648 DE102014203648A1 (en) 2014-02-28 2014-02-28 Device for generating random bits in random number generator, has detecting device that is provided to detect various random bits when successive level of input signal changes
DE102014203648.8 2014-02-28

Publications (1)

Publication Number Publication Date
WO2015128015A1 true WO2015128015A1 (en) 2015-09-03

Family

ID=50726286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/077152 WO2015128015A1 (en) 2014-02-28 2014-12-10 Apparatus and method for generating random bits

Country Status (2)

Country Link
DE (1) DE102014203648A1 (en)
WO (1) WO2015128015A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015203577A1 (en) * 2015-02-27 2016-03-24 Siemens Aktiengesellschaft Method and apparatus for generating random bits
DE102016201176A1 (en) 2016-01-27 2017-07-27 Siemens Aktiengesellschaft Method and apparatus for generating random bits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007087559A2 (en) * 2006-01-24 2007-08-02 Pufco, Inc. Signal generator based device security
EP2525489A1 (en) * 2010-01-15 2012-11-21 Mitsubishi Electric Corporation Bit sequence generation device and bit sequence generation method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007087559A2 (en) * 2006-01-24 2007-08-02 Pufco, Inc. Signal generator based device security
EP2525489A1 (en) * 2010-01-15 2012-11-21 Mitsubishi Electric Corporation Bit sequence generation device and bit sequence generation method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAISUKE SUZUKI ET AL LI XUE XUELIIOTATEE UQ EDU AU THE UNIVERSITY OF QUEENSLAND SCHOOL OF INFORMATION TECHNOLOGY AND ELECTRONIC EN: "The Glitch PUF: A New Delay-PUF Architecture Exploiting Glitch Shapes", 17 August 2010, LECTURE NOTES IN COMPUTER SCIENCE; [LECTURE NOTES IN COMPUTER SCIENCE], SPRINGER VERLAG, DE, PAGE(S) 366 - 382, ISBN: 978-3-642-40759-8, ISSN: 0302-9743, XP019148566 *

Also Published As

Publication number Publication date
DE102014203648A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
EP2976707B1 (en) System and method for generating random bits
DE102004047425B4 (en) Random number generator and method for generating random numbers
EP3028140B1 (en) Design of a circuit suitable for generating random bits and circuit for generating random bits
WO2009127475A1 (en) Device and method for generating a random bit sequence
DE102009008224B4 (en) Inverting cell
DE102012210990A1 (en) Method for generating random numbers
EP2446580B1 (en) Apparatus and method for forming a signature
DE102013204274A1 (en) Method for detecting a correlation
WO2015128015A1 (en) Apparatus and method for generating random bits
DE102014200163A1 (en) A method for generating an output of a random source of a random number generator
DE102014200309A1 (en) Method for checking an output
AT412747B (en) CODEGENERATOR AND DEVICE FOR SYNCHRONOUS OR ASYNCHRONOUS, AS WELL AS PERMANENT IDENTIFICATION OR INTERLOCKING OF DATA OF ANY LENGTH
DE19618098C1 (en) Random bit sequence generation circuit
EP2799980A2 (en) Device and method for generating random bits
DE102014209689A1 (en) Apparatus and method for generating random bits
DE102016201176A1 (en) Method and apparatus for generating random bits
DE102015203577A1 (en) Method and apparatus for generating random bits
DE102014203649A1 (en) Method for classifying and/or generating random bits, for mobile applications, involves classifying output signal from logic elements in ring oscillator circuit as random coincidence signal/non-random function of occurring bit patterns
DE102014214060A1 (en) Apparatus and method for generating random bits
DE102015203580A1 (en) Apparatus and method for generating random bits
WO2015043855A2 (en) Generation of random bits
DE102020210695A1 (en) Clock generation circuit and method for providing a processing clock signal to a cryptographic core
WO2016020098A1 (en) Generating an identifier for a circuit
WO2014117983A1 (en) Method and device for generating random bits
DE102023003269A1 (en) CONFIGURABLE PRIME NUMBER DIVIDER USING MULTIPHASE CLOCKS

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14815618

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14815618

Country of ref document: EP

Kind code of ref document: A1