WO2010116742A1 - Information processing device and integrated circuit - Google Patents

Information processing device and integrated circuit Download PDF

Info

Publication number
WO2010116742A1
WO2010116742A1 PCT/JP2010/002566 JP2010002566W WO2010116742A1 WO 2010116742 A1 WO2010116742 A1 WO 2010116742A1 JP 2010002566 W JP2010002566 W JP 2010002566W WO 2010116742 A1 WO2010116742 A1 WO 2010116742A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
debugger
information
processing apparatus
input
Prior art date
Application number
PCT/JP2010/002566
Other languages
French (fr)
Japanese (ja)
Inventor
大山貴司
古賀章郎
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010116742A1 publication Critical patent/WO2010116742A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

An information processing device is provided with a function to prevent access to internal information using an unauthorized debugger. In the information processing device (100), a debugger interface (111) makes communication between a debugger (150) and a CPU (101) valid, only when a position of the device itself specified by a GPS signal receiving device (130) is identical with a position indicated by reference position information stored in a reference position information holding circuit (106). Accordingly, even if the device is connected to a debugger by a third person at a position other the position indicated by the reference position information, the third person cannot access to the internal information using the debugger.

Description

情報処理装置及び集積回路Information processing apparatus and integrated circuit
　本発明は、ＣＰＵ（Central Processing Unit）を含む、例えば家電機器といった情報処理装置に関し、特に、デバッガと接続されるデバッガインターフェースを備える情報処理装置に関する。 The present invention relates to an information processing apparatus such as a home appliance including a CPU (Central Processing Unit), and more particularly to an information processing apparatus including a debugger interface connected to a debugger.
　情報処理装置には、その情報処理装置上で実行されるソフトウエアのデバッグを行うための外部のデバッガと接続するデバッガインターフェースを備えているものがある。 Some information processing apparatuses have a debugger interface connected to an external debugger for debugging software executed on the information processing apparatus.
　一方、デバッガには、情報処理装置に保持されている情報を閲覧する機能があるので、情報処理装置に保持されている機密情報を閲覧する権限を与えられていない者（以下、第三者という。）によってデバッガインターフェースにデバッガを接続されると、その第三者によってその機密情報が閲覧されてしまう可能性がある。 On the other hand, since the debugger has a function of browsing information held in the information processing apparatus, a person who is not authorized to browse confidential information held in the information processing apparatus (hereinafter referred to as a third party). When the debugger is connected to the debugger interface by the above method, the confidential information may be browsed by the third party.
　従って、第三者がデバッガインターフェースにデバッガを接続したとしても、情報処理装置に保持されている情報をその第三者に閲覧させないようにする必要がある。 Therefore, even if a third party connects the debugger to the debugger interface, it is necessary to prevent the third party from browsing the information held in the information processing apparatus.
　例えば、特許文献１には、情報処理装置がデバッグ許可鍵からＩＤを読み取り、読み取ったＩＤと自装置が記憶するＩＤとが一致する場合にのみ、デバッガと接続するデバッガインターフェースを有効化するという技術が開示されている。 For example, Patent Document 1 discloses a technology in which an information processing apparatus reads an ID from a debug permission key, and activates a debugger interface connected to a debugger only when the read ID matches an ID stored in the own apparatus. Is disclosed.
特開２００２－３４１９５６号公報Japanese Patent Laid-Open No. 2002-341958
　しかしながら、上述の従来技術では、デバッグ許可鍵のＩＤが第三者に漏洩してしまうと、その第三者によって情報処理装置に保持されている情報を閲覧されてしまうという問題があるため、デバッグ許可鍵のＩＤを、第三者に知られないように管理する必要がある。 However, in the above-described conventional technology, if the ID of the debug permission key is leaked to a third party, there is a problem that information held in the information processing apparatus is browsed by the third party. It is necessary to manage the ID of the permission key so that it is not known to a third party.
　そこで、本発明は係る問題に鑑みてなされたものであり、例えば、デバッグ許可鍵のＩＤといったような特定の情報の管理をしなくても、デバッガインターフェースにデバッガを接続する第三者による情報の閲覧を防止することができる情報処理装置を提供することを目的とする。 Therefore, the present invention has been made in view of such a problem. For example, information of a third party who connects a debugger to a debugger interface can be managed without managing specific information such as the ID of a debug permission key. An object of the present invention is to provide an information processing apparatus that can prevent browsing.
　上記課題を解決するために本発明に係る情報処理装置は、自装置の位置を特定する位置特定手段と、前記位置特定手段によって特定された自装置の位置が所定の位置を示す場合に限って、デバッガから所定の入力インターフェースを介して入力される入力信号に応じての自装置に係る情報を含む出力信号の自装置外部への出力を行う信号処理手段とを備えることを特徴とする。 In order to solve the above-described problem, the information processing apparatus according to the present invention is limited to a position specifying unit that specifies the position of the own device and a case where the position of the own device specified by the position specifying unit indicates a predetermined position. And signal processing means for outputting an output signal including information related to the own apparatus in response to an input signal input from the debugger via a predetermined input interface to the outside of the own apparatus.
　上述の構成を備える本発明に係る情報処理装置は、所定の位置を、例えば、第三者の入場が制限されている建物内とすることによって、第三者はその建物内の所定の位置に侵入することができないため、デバッガインターフェースにデバッガを接続する第三者による情報処理装置に係る情報の閲覧を防止することができるという効果を有する。 In the information processing apparatus according to the present invention having the above-described configuration, for example, a third party can be placed in a predetermined position in the building by setting the predetermined position in a building where entry of the third party is restricted. Since the intruder cannot enter, it is possible to prevent browsing of information related to the information processing apparatus by a third party who connects the debugger to the debugger interface.
　なお、建物内への第三者の入場制限の実現は、例えば、その建物の入り口に、所定の指紋パターンの指がかざされた場合に限ってその指紋パターンの指をかざした人物の通行を許可するゲートを配置すること等によって実現される。 For example, the restriction of admission of a third person into a building can be achieved by passing a person holding the finger of the fingerprint pattern only when the finger of the predetermined fingerprint pattern is held at the entrance of the building. This is realized by arranging a gate to permit.
　また、位置を特定するための位置情報を記憶する記憶手段を備え、前記信号処理手段は、前記位置特定手段によって特定された自装置の位置が、前記記憶手段に記憶されている位置情報によって特定される位置と一致するか否かを判定する判定手段を有し、前記出力を当該判定手段が一致すると判定した場合に限って行うことを特徴とするとしてもよい。 In addition, the information processing apparatus includes a storage unit that stores position information for specifying a position, and the signal processing unit specifies the position of the own device specified by the position specifying unit based on the position information stored in the storage unit. Determination means for determining whether or not the position coincides with the determined position, and the output may be performed only when it is determined that the determination means matches.
　このような構成にすることによって、記憶手段に記憶されている位置情報を変更するだけで、所定の位置を変更することができるという効果を有する。 This configuration has an effect that the predetermined position can be changed only by changing the position information stored in the storage means.
　また、前記位置特定手段は、位置の特定が可能な、互いに位置の異なる３つ以上の信号発信源からの信号を受信する信号受信手段を有し、前記自装置の位置の特定を、当該信号受信手段によって受信された前記信号に基づいて行うことを特徴とするとしてもよい。 Further, the position specifying means includes signal receiving means for receiving signals from three or more signal transmission sources having different positions and capable of specifying the position, and specifying the position of the own device This may be performed based on the signal received by the receiving means.
　このような構成にすることによって、精度良く自装置の位置の特定を行うことができるようになるという効果を有する。 Such a configuration has an effect that the position of the own device can be specified with high accuracy.
　また、前記位置情報は、地球表面上の経度と緯度との情報であり、前記信号発信源は、グローバルポジショニングシステムで運用されている３つ以上の衛星であり、前記位置特定手段が受信する３つ以上の信号のそれぞれは、送信された時刻の情報と送信された位置の情報とを含み、前記位置算定手段は、前記自装置の位置の特定を、前記３つ以上の信号のそれぞれに含まれる時刻の情報と位置の情報とに基づいて算定することで行うことを特徴とするとしてもよい。 Further, the position information is information on longitude and latitude on the earth surface, the signal transmission source is three or more satellites operated in a global positioning system, and the position specifying means receives 3 Each of the two or more signals includes transmitted time information and transmitted position information, and the position calculating means includes specifying the position of the own device in each of the three or more signals. It is good also as performing by calculating based on the information of the time to be read, and the information of position.
　このような構成にすることによって、第三者による信号発信源からの信号の偽造を困難なものとすることができるようになるという効果を有する。 This configuration has the effect that it becomes difficult to forge a signal from a signal transmission source by a third party.
　また、前記信号処理手段は、前記入力信号を受信すると前記出力信号を出力するプロセッサと、前記入力信号を入力されると当該入力信号を前記プロセッサに送信するインターフェース部とを有し、前記インターフェース部は、前記入力信号の送信を、前記位置特定手段によって特定された自装置の位置が前記所定の位置を示す場合に限って行うことを特徴とするとしてもよい。 The signal processing means includes a processor that outputs the output signal when receiving the input signal, and an interface unit that transmits the input signal to the processor when the input signal is input. The transmission of the input signal may be performed only when the position of the own apparatus specified by the position specifying means indicates the predetermined position.
　このような構成にすることによって、信号処理手段を、既存のプロセッサと比較的簡素な回路構成で実現できるインターフェース部とを用いて、容易に実現することができるようになるという効果を有する。 Such a configuration has an effect that the signal processing means can be easily realized by using an existing processor and an interface unit that can be realized by a relatively simple circuit configuration.
　また、前記信号処理手段は、割り込み信号を受信すると前記出力信号を出力するプロセッサを有し、前記入力信号は、前記プロセッサに対する割り込み信号であって、前記信号処理手段は、さらに、前記デバッガから割り込み信号を入力されると前記プロセッサに当該割り込み信号を送信する割り込みコントローラを有し、前記プロセッサは、前記位置特定手段によって特定された自装置の位置が前記所定の位置を示す場合に、前記割り込みコントローラに対して所定の設定を行い、前記割り込みコントローラは、前記割り込み信号の送信を、前記プロセッサによって前記所定の設定がなされている場合に限って行うことを特徴とするとしてもよい。 The signal processing means includes a processor that outputs the output signal when receiving an interrupt signal, the input signal is an interrupt signal for the processor, and the signal processing means further receives an interrupt from the debugger. An interrupt controller that transmits the interrupt signal to the processor when a signal is input, and the processor includes the interrupt controller when the position of the device specified by the position specifying means indicates the predetermined position The interrupt controller may transmit the interrupt signal only when the predetermined setting is made by the processor.
　このような構成にすることによって、信号処理手段を、既存のプロセッサと比較的簡素な回路構成で実現できる割り込みコントローラとを用いて、容易に実現することができるようになるという効果を有する。 Such a configuration has an effect that the signal processing means can be easily realized by using an existing processor and an interrupt controller that can be realized by a relatively simple circuit configuration.
情報処理装置１００の主要な構成を示すブロック図The block diagram which shows the main structures of the information processing apparatus 100 照合用位置情報のデータ構成を示すデータ構成図Data structure diagram showing data structure of position information for verification 情報処理装置１００が行うデバッガインターフェース有効化処理を示すフローチャートThe flowchart which shows the debugger interface validation process which the information processing apparatus 100 performs 情報処理装置４００の主要な構成を示すブロック図The block diagram which shows the main structures of the information processing apparatus 400 情報処理装置４００が行うデバッグ割り込み有効化処理を示すフローチャートA flowchart showing debug interrupt enabling processing performed by the information processing apparatus 400 情報処理装置６００の主要な構成を示すブロック図The block diagram which shows the main structures of the information processing apparatus 600 位置特定信号のデータ構成を示す図The figure which shows the data structure of a position specific signal 情報処理装置６００が行うデバッガインターフェース有効化処理を示すフローチャートThe flowchart which shows the debugger interface validation process which the information processing apparatus 600 performs
＜実施の形態１＞
　以下、本発明に係る情報処理装置の一実施形態として、暗号化されたデータを復号する機能を備えた情報処理装置であって、さらに、デバッガと通信する機能を有するデバッガインターフェースを備える情報処理装置について説明する。 <Embodiment 1>
Hereinafter, as an embodiment of an information processing apparatus according to the present invention, an information processing apparatus having a function of decrypting encrypted data, and further including a debugger interface having a function of communicating with a debugger Will be described.
　この情報処理装置は、デバッガに接続された場合において、自装置の位置と自装置が記憶している照合用位置情報の示す位置とが一致するときにのみ、デバッガインターフェースを有効化する。 This information processing apparatus, when connected to the debugger, validates the debugger interface only when the position of the own apparatus matches the position indicated by the position information for verification stored in the own apparatus.
　以下、本実施の形態１に係る情報処理装置の構成について、図面を参照しながら説明する。 Hereinafter, the configuration of the information processing apparatus according to the first embodiment will be described with reference to the drawings.
　＜構成＞
　図１は、情報処理装置１００の主要な構成を示すブロック図である。 <Configuration>
FIG. 1 is a block diagram illustrating a main configuration of the information processing apparatus 100.
　同図に示す通り、情報処理装置１００は、システムＬＳＩ（Large Scale Integration）１１０と、ＧＰＳ（Global Positioning System）信号受信装置１３０と、デバッガ接続部１４０とから構成される。 As shown in the figure, the information processing apparatus 100 includes a system LSI (Large Scale Integration) 110, a GPS (Global Positioning System) signal receiving apparatus 130, and a debugger connection unit 140.
　ＧＰＳ信号受信装置１３０は、システムＬＳＩ１１０と接続し、グローバルポジショニングシステムを利用して自装置の位置を地表面上の緯度と経度として算定して出力する機能を有する。 The GPS signal receiving device 130 is connected to the system LSI 110, and has a function of calculating and outputting the position of the device as latitude and longitude on the ground surface using a global positioning system.
　デバッガ接続部１４０は、システムＬＳＩ１１０と接続し、デバッガ１５０（後述）と接続する機能を持つソケットを備え、ソケットにデバッガ１５０が接続されているか否かを検知することで、デバッガ１５０がソケットに接続されている期間に、デバッガ１５０が接続されていることを示す旨のデバッガ接続信号を出力し続ける機能を有する。 The debugger connection unit 140 is connected to the system LSI 110 and includes a socket having a function of connecting to a debugger 150 (described later). By detecting whether the debugger 150 is connected to the socket, the debugger 150 is connected to the socket. In this period, a debugger connection signal indicating that the debugger 150 is connected is continuously output.
　このソケットは、デバッガ１５０が接続されると導通状態となり、デバッガ１５０が取り外されると非導通状態となるスイッチを有し、このスイッチに電流を流すことを試みることで、ソケットにデバッガ１５０が接続されているか否かを検知する。 This socket has a switch that becomes conductive when the debugger 150 is connected and becomes non-conductive when the debugger 150 is removed. By trying to pass current through this switch, the debugger 150 is connected to the socket. Detect whether or not.
　システムＬＳＩ１１０は、ＣＰＵ１０１と、ＲＯＭ（Read Only Memory）１０２と、ＲＡＭ（Random Access Memory）１０３と、位置情報照合回路１０５と、照合用位置情報保持回路１０６と、第１インターフェース１０７と、第２インターフェース１０８と、第３インターフェース１０９と、デバッガインターフェース１１１と、バスライン１２０とを集積した集積回路であって、ＧＰＳ信号受信装置１３０と、デバッガ接続部１４０と、外部機器１６０とに接続する。 A system LSI 110 includes a CPU 101, a ROM (Read Only Memory) 102, a RAM (Random Access Memory) 103, a position information matching circuit 105, a matching position information holding circuit 106, a first interface 107, and a second interface. 108, a third interface 109, a debugger interface 111, and a bus line 120, and is connected to a GPS signal receiver 130, a debugger connection unit 140, and an external device 160.
　ここで外部機器１６０とは、例えば、ハードディスク装置等といった、ＣＰＵ１０１によって制御される機器のことである。 Here, the external device 160 is a device controlled by the CPU 101, such as a hard disk device.
　ＣＰＵ１０１は、バスライン１２０と接続し、ＲＯＭ１０２又はＲＡＭ１０３に記憶されているプログラムを実行することで、ＲＯＭ１０２、ＲＡＭ１０３、外部機器１６０等を制御して、様々な機能、例えば、外部機器１６０から暗号化されたデータを読み出して、ＲＯＭ１０２に記憶されている暗号鍵情報を用いて復号し、復号したデータを外部機器１６０へ出力するという機能等を実現する。 The CPU 101 is connected to the bus line 120 and executes a program stored in the ROM 102 or the RAM 103 to control the ROM 102, the RAM 103, the external device 160, and the like, and performs various functions such as encryption from the external device 160. The function of reading the read data, decrypting it using the encryption key information stored in the ROM 102, and outputting the decrypted data to the external device 160 is realized.
　また、ＣＰＵ１０１は、デバッガ１５０がデバッガ接続部１４０に接続されている場合に、デバッガ１５０からの信号に従って、以下の５つのデバッグ処理を行う機能も有している。 The CPU 101 also has a function of performing the following five debugging processes in accordance with signals from the debugger 150 when the debugger 150 is connected to the debugger connection unit 140.
　処理１：デバッガ１５０から実行中のプログラムを一時的に中断させる旨の信号を入力されると、実行中のプログラムを一時的に中断する処理。 Process 1: A process of temporarily interrupting a program that is being executed when a signal indicating that the program being executed is temporarily interrupted by the debugger 150 is input.
　処理２：デバッガ１５０からレジスタの値を送信させる旨の信号を入力されると、予め定められたデバッグ用のプログラムを実行することで、デバッガ１５０にＣＰＵ１０１のレジスタの値を送信する処理。 Process 2: A process of transmitting a register value of the CPU 101 to the debugger 150 by executing a predetermined debugging program when a signal indicating that the register value is transmitted from the debugger 150 is input.
　処理３：デバッガ１５０からＲＯＭ１０２に記憶されているデータを送信させる旨の信号を入力されると、予め定められたデバッグ用のプログラムを実行することで、デバッガ１５０にＲＯＭ１０２に記憶されているデータを送信する処理。 Process 3: When a signal for transmitting the data stored in the ROM 102 is input from the debugger 150, the data stored in the ROM 102 is stored in the debugger 150 by executing a predetermined debugging program. The process to send.
　処理４：デバッガ１５０からＲＡＭ１０３に記憶されているデータを送信させる旨の信号を入力されると、予め定められたデバッグ用のプログラムを実行することで、デバッガ１５０にＲＡＭ１０３に記憶されているデータを送信する処理。 Process 4: When a signal for transmitting data stored in the RAM 103 is input from the debugger 150, the data stored in the RAM 103 is stored in the debugger 150 by executing a predetermined debugging program. The process to send.
　処理５：デバッガ１５０から一時的に中断していたプログラムを再実行させる旨の信号を入力されると、一時的に中断していたプログラムを再実行する処理。 Process 5: A process of re-executing a temporarily interrupted program when a signal to re-execute the temporarily interrupted program is input from the debugger 150.
　ＲＯＭ１０２は、バスライン１２０と接続し、ＣＰＵ１０１の動作を規定するプログラムと、ＣＰＵ１０１が利用するデータと、暗号化されたデータを復号するための暗号鍵情報とを記憶する。 The ROM 102 is connected to the bus line 120 and stores a program that defines the operation of the CPU 101, data used by the CPU 101, and encryption key information for decrypting the encrypted data.
　ここでこの暗号鍵情報は、第三者に対して秘匿しておく必要がある機密情報である。 Here, the encryption key information is confidential information that needs to be kept secret from a third party.
　ＲＡＭ１０３は、バスライン１２０と接続し、ＣＰＵ１０１がプログラムを実行することに伴って発生するデータを一時的に記憶し、また、外部機器１６０から読み取ったデータや外部機器１６０に出力するデータ等を一時的に記憶する。 The RAM 103 is connected to the bus line 120, temporarily stores data generated when the CPU 101 executes the program, and temporarily stores data read from the external device 160, data output to the external device 160, and the like. Remember me.
　第１インターフェース１０７は、位置情報照合回路１０５とＧＰＳ信号受信装置１３０とに接続し、位置情報照合回路１０５とＧＰＳ信号受信装置１３０との信号のやり取りを仲介するものであり、第２インターフェース１０８は、位置情報照合回路１０５とデバッガ接続部１４０とに接続し、デバッガ接続部１４０から出力されるデバッガ接続信号を位置情報照合回路１０５に伝送するものであり、第３インターフェース１０９は、バスライン１２０と外部機器１６０とに接続し、バスライン１２０と外部機器１６０との信号のやり取りを仲介するものである。 The first interface 107 is connected to the position information matching circuit 105 and the GPS signal receiving device 130 and mediates the exchange of signals between the position information matching circuit 105 and the GPS signal receiving device 130. The second interface 108 is The position information verification circuit 105 and the debugger connection unit 140 are connected to each other, and the debugger connection signal output from the debugger connection unit 140 is transmitted to the position information verification circuit 105. The third interface 109 is connected to the bus line 120. It connects to the external device 160 and mediates the exchange of signals between the bus line 120 and the external device 160.
　照合用位置情報保持回路１０６は、ＲＯＭによって構成され、位置情報照合回路１０５と接続し、１又は複数の照合用位置情報を記憶する。 The collation position information holding circuit 106 is constituted by a ROM, is connected to the position information collation circuit 105, and stores one or a plurality of pieces of collation position information.
　図２は、照合用位置情報保持回路１０６が記憶する照合用位置情報のデータ構成を示すデータ構成図である。 FIG. 2 is a data configuration diagram showing a data configuration of the verification position information stored in the verification position information holding circuit 106.
　同図に示されるように、照合用位置情報は、緯度２０４と経度２０５との組からなり、緯度２０４と経度２０５とによって特定される地表面上の位置を示す情報である。 As shown in the figure, the collation position information is a set of latitude 204 and longitude 205, and is information indicating a position on the ground surface specified by latitude 204 and longitude 205.
　ここでは、照合用位置情報保持回路１０６が、第１照合用位置情報２０１～第３照合用位置情報２０３の３つの照合用位置情報を記憶している例を示している。 Here, an example is shown in which the collation position information holding circuit 106 stores three pieces of collation position information, that is, the first collation position information 201 to the third collation position information 203.
　例えば、第１照合用位置情報２０１の示す位置は、情報処理装置１００のソフトウエアを開発している研究所の建物の位置であり、例えば、第２照合用位置情報２０２の示す位置は、情報処理装置１００を製造している第１工場の建物の位置であり、例えば、第３照合用位置情報２０３を示す位置は、情報処理装置１００を製造している第２工場の建物の位置である。 For example, the position indicated by the first verification position information 201 is the position of a laboratory building developing software for the information processing apparatus 100. For example, the position indicated by the second verification position information 202 is information The position of the building of the first factory that manufactures the processing apparatus 100, for example, the position that indicates the third verification position information 203 is the position of the building of the second factory that manufactures the information processing apparatus 100. .
　再び図１に戻って、情報処理装置１００の構成について説明する。 Returning to FIG. 1 again, the configuration of the information processing apparatus 100 will be described.
　位置情報照合回路１０５は、比較器等を備えた専用ハードウエアによって実現されている回路であって、照合用位置情報保持回路１０６と第１インターフェース１０７と第２インターフェース１０８とデバッガインターフェース１１１とに接続し、以下の２つの機能を有する。 The position information collation circuit 105 is a circuit realized by dedicated hardware including a comparator and the like, and is connected to the collation position information holding circuit 106, the first interface 107, the second interface 108, and the debugger interface 111. And has the following two functions.
　機能１：デバッガ接続部１４０から、第２インターフェース１０８を介してデバッガ接続信号が入力されるようになると、ＧＰＳ信号受信装置１３０に現在位置を算定させて、その算定させた現在位置と照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致するときに、デバッガインターフェース１１１を有効化させる旨の信号をデバッガインターフェース１１１に出力する機能。 Function 1: When a debugger connection signal is input from the debugger connection unit 140 via the second interface 108, the GPS signal receiving device 130 calculates the current position, and the calculated current position and verification position A function of outputting to the debugger interface 111 a signal for enabling the debugger interface 111 when the position specified by any one of the collation position information held by the information holding circuit 106 matches.
　機能２：デバッガ接続部１４０から、第２インターフェース１０８を介して入力されていたデバッガ接続信号が入力されなくなると、デバッガインターフェース１１１を無効化させる旨の信号をデバッガインターフェース１１１に出力する機能。 Function 2: A function of outputting to the debugger interface 111 a signal for invalidating the debugger interface 111 when the debugger connection signal input via the second interface 108 is no longer input from the debugger connection unit 140.
　ここで、現在位置と照合用位置情報によって特定される位置とが一致するとは、現在位置が、照合用位置情報によって特定される位置から所定の範囲（例えば半径５０ｍの範囲）内である場合のことをいう。 Here, the current position and the position specified by the collation position information match when the current position is within a predetermined range (for example, a radius of 50 m) from the position specified by the collation position information. That means.
　デバッガインターフェース１１１は、バスライン１２０と、位置情報照合回路１０５と、デバッガ接続部１４０とに接続し、位置情報照合回路１０５からデバッガインターフェース１１１を有効化させる旨の信号を受け取ってから、位置情報照合回路１０５からデバッガインターフェース１１１を無効化させる旨の信号を受け取るまでの期間に限って、バスライン１２０とデバッガ接続部１４０との信号のやり取りを仲介する機能を有する。 The debugger interface 111 is connected to the bus line 120, the position information collation circuit 105, and the debugger connection unit 140, and receives a signal for enabling the debugger interface 111 from the position information collation circuit 105, and then performs position information collation. It has a function of mediating the exchange of signals between the bus line 120 and the debugger connection unit 140 only during a period until a signal for invalidating the debugger interface 111 is received from the circuit 105.
　デバッガインターフェース１１１は、この機能を、デバッガインターフェース１１１を有効化させる旨の信号を受け取ると、バスライン１２０とデバッガ接続部１４０との間の信号を伝達する状態となり、デバッガインターフェース１１１を無効化させる旨の信号を受け取ると全ての出力信号が論理値“０”を出力する状態、すなわち、バスライン１２０とデバッガ接続部１４０との間の信号を伝達しない状態となることで実現する。 When the debugger interface 111 receives a signal to activate the debugger interface 111 for this function, the debugger interface 111 is in a state of transmitting a signal between the bus line 120 and the debugger connection unit 140 and invalidates the debugger interface 111. This is realized by the state where all output signals output a logical value “0”, that is, the state where signals between the bus line 120 and the debugger connection unit 140 are not transmitted.
　デバッガ１５０は、ＣＰＵ１０１によって実行されるソフトウエアをデバッグするためのデバッガであって、入力装置、ディスプレイ等を含み、デバッガ接続部１４０に接続される。 The debugger 150 is a debugger for debugging software executed by the CPU 101, and includes an input device, a display, and the like, and is connected to the debugger connection unit 140.
　このデバッガ１５０は、ＣＰＵ１０１と通信することで、ＣＰＵ１０１に、上述の５つのデバッグ処理を実行させる機能と、ＣＰＵ１０１から送信されるデータをディスプレイに表示する機能とを有する。 The debugger 150 has a function of causing the CPU 101 to execute the above five debugging processes by communicating with the CPU 101 and a function of displaying data transmitted from the CPU 101 on a display.
　以上のように構成される情報処理装置１００の動作について、以下図面を用いて説明する。 The operation of the information processing apparatus 100 configured as described above will be described below with reference to the drawings.
　＜動作＞
　図３は、情報処理装置１００にデバッガ１５０が接続された場合に、情報処理装置１００の行うデバッガインターフェース有効化処理を示すフローチャートである。 <Operation>
FIG. 3 is a flowchart showing debugger interface validation processing performed by the information processing apparatus 100 when the debugger 150 is connected to the information processing apparatus 100.
　デバッガインターフェース有効化処理は、デバッガ接続部１４０にデバッガ１５０が接続されることによりその処理を開始する。 The debugger interface validation process starts when the debugger 150 is connected to the debugger connection unit 140.
　デバッガ接続部１４０にデバッガ１５０が接続されると、デバッガ接続部１４０はデバッガ１５０の接続を検知し（ステップＳ３１０）、第２インターフェース１０８を介して位置情報照合回路１０５に、デバッガ接続信号の出力を開始する。 When the debugger 150 is connected to the debugger connection unit 140, the debugger connection unit 140 detects the connection of the debugger 150 (step S310), and outputs a debugger connection signal to the position information verification circuit 105 via the second interface 108. Start.
　第２インターフェース１０８を介してデバッガ接続部１４０からデバッガ接続信号が位置情報照合回路１０５に入力されるようになると、位置情報照合回路１０５は、ＧＰＳ信号受信装置１３０に、第１インターフェース１０７を介して現在位置を示す情報を出力させる旨の信号を出力する（ステップＳ３２０）。 When a debugger connection signal is input to the position information verification circuit 105 from the debugger connection unit 140 via the second interface 108, the position information verification circuit 105 transmits to the GPS signal receiving device 130 via the first interface 107. A signal to output information indicating the current position is output (step S320).
　ＧＰＳ信号受信装置１３０は、現在位置を示す情報を出力させる旨の信号が入力されると、グローバルポジショニングシステムを利用して自装置の位置を地表面上の経度と緯度として算定（ステップＳ３３０）し、算定した自装置の位置を示す情報を、第１インターフェース１０７を介して位置情報照合回路１０５に出力する。 When a signal indicating that information indicating the current position is output is input, the GPS signal receiving apparatus 130 calculates the position of the own apparatus as longitude and latitude on the ground surface using the global positioning system (step S330). Then, information indicating the calculated position of the own device is output to the position information matching circuit 105 via the first interface 107.
　位置情報照合回路１０５は、自装置の位置を示す情報を入力されると、自装置の位置と、照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致するか否かを調べる（ステップＳ３４０）。 When information indicating the position of the own device is input, the position information matching circuit 105 is specified by one of the position of the own device and the matching position information held by the matching position information holding circuit 106. It is checked whether or not the corresponding position matches (step S340).
　自装置の位置と、照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致する場合に（ステップＳ３４０：Ｙｅｓ）、位置情報照合回路１０５は、デバッガインターフェース１１１を有効化させる旨の信号をデバッガインターフェース１１１に出力する。 When the position of the own device matches the position specified by any one of the collation position information held by the collation position information holding circuit 106 (step S340: Yes), the position information collation circuit 105 Outputs a signal for enabling the debugger interface 111 to the debugger interface 111.
　デバッガインターフェース１１１は、デバッガインターフェース１１１を有効化せる旨の信号が入力されると、バスライン１２０とデバッガ接続部１４０との間の信号を伝達する状態となり、バスライン１２０とデバッガ接続部１４０との間の通信を有効化（ステップＳ３５０）する。 When a signal for enabling the debugger interface 111 is input, the debugger interface 111 is in a state of transmitting a signal between the bus line 120 and the debugger connection unit 140. The communication between them is validated (step S350).
　バスライン１２０とデバッガ接続部１４０との間の通信が有効化されている期間内に、デバッガ１５０を操作するユーザは、デバッガ１５０を操作することによって、ＣＰＵ１０１によって実行中のプログラムを一時的に中断させたり、ＣＰＵ１０１のレジスタの値をディスプレイに表示させたり、ＲＯＭ１０２に記憶されているデータをディスプレイに表示させたり、ＲＡＭ１０３に記憶されているデータをディスプレイに表示させたり、一時的に中断していたプログラムを再実行させたりすることで、ＣＰＵ１０１で実行されるプログラムのデバッグを行う。 A user operating the debugger 150 temporarily interrupts the program being executed by the CPU 101 by operating the debugger 150 within a period in which communication between the bus line 120 and the debugger connection unit 140 is enabled. Or the CPU 101 register value is displayed on the display, the data stored in the ROM 102 is displayed on the display, the data stored in the RAM 103 is displayed on the display, or temporarily interrupted. By re-executing the program, the program executed by the CPU 101 is debugged.
　その後、デバッガ接続部１４０からデバッガ１５０が取り外されると、デバッガ接続部１４０は、デバッガ１５０の接続解除を検知し（ステップＳ３６０）、第２インターフェース１０８を介して位置情報照合回路１０５に出力しているデバッガ接続信号の出力を停止する。 Thereafter, when the debugger 150 is removed from the debugger connection unit 140, the debugger connection unit 140 detects the disconnection of the debugger 150 (step S360), and outputs it to the position information verification circuit 105 via the second interface 108. Stop outputting the debugger connection signal.
　第２インターフェース１０８を介してデバッガ接続部１４０からデバッガ接続信号が位置情報照合回路１０５に入力されなくなると、位置情報照合回路１０５は、デバッガインターフェース１１１を無効化させる旨の信号をデバッガインターフェース１１１に出力する。 When the debugger connection signal is no longer input to the position information verification circuit 105 from the debugger connection unit 140 via the second interface 108, the position information verification circuit 105 outputs a signal to the debugger interface 111 to invalidate the debugger interface 111. To do.
　デバッガインターフェース１１１は、デバッガインターフェース１１１を無効化させる旨の信号が入力されると、バスライン１２０とデバッガ接続部１４０との間の信号を伝達しない状態となり、バスライン１２０とデバッガ接続部１４０との間の通信を無効化（ステップＳ３７０）する。 When a signal for invalidating the debugger interface 111 is input, the debugger interface 111 is in a state in which a signal between the bus line 120 and the debugger connection unit 140 is not transmitted, and the bus line 120 and the debugger connection unit 140 are not connected. The communication between them is invalidated (step S370).
　ステップＳ３７０の処理が終了した場合と、ステップＳ３４０において、自装置の位置と、照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致しない場合（ステップＳ３４０：Ｎｏ）とに、情報処理装置１００は、デバッガインターフェース有効化処理を終了する。 When the processing in step S370 is completed, in step S340, the position of the own apparatus does not match the position specified by any one of the collation position information held by the collation position information holding circuit 106. In the case (step S340: No), the information processing apparatus 100 ends the debugger interface validation process.
　上述の情報処理装置１００によれば、情報処理装置１００とデバッガ１５０とがたとえ接続されていても、情報処理装置１００が所定の位置以外の位置に設置されていると、デバッガ１５０は、ＣＰＵ１０１と通信できないため、ＣＰＵ１０１にデバッグ処理を実行させることができない。 According to the information processing apparatus 100 described above, even if the information processing apparatus 100 and the debugger 150 are connected, if the information processing apparatus 100 is installed at a position other than a predetermined position, the debugger 150 and the CPU 101 Since communication is not possible, the CPU 101 cannot execute debug processing.
　従って、所定の位置を、例えば、第三者の入場が制限されている建物内とすることによって、第三者が行う、デバッガ１５０を用いた、例えばＲＯＭ１０２に記憶されている暗号鍵情報やプログラム等の閲覧、ＣＰＵ１０１のレジスタの値の閲覧、ＲＡＭ１０３に記憶されているデータの閲覧等を防止することができる。
＜実施の形態２＞
　以下、本発明に係る情報処理装置の一実施形態として、実施の形態１に係る情報処理装置１００の一部を変形した実施の形態２に係る情報処理装置４００について説明する。 Therefore, the encryption key information or program stored in the ROM 102, for example, stored in the ROM 102, which is performed by the third party, for example, by setting the predetermined position in the building where entry of the third party is restricted, for example. And the like, the browsing of the register value of the CPU 101, the browsing of the data stored in the RAM 103, and the like can be prevented.
<Embodiment 2>
Hereinafter, as one embodiment of the information processing apparatus according to the present invention, an information processing apparatus 400 according to Embodiment 2 in which a part of the information processing apparatus 100 according to Embodiment 1 is modified will be described.
　情報処理装置４００は、情報処理装置１００と同様に、暗号化されたデータを復号する機能を備えた情報処理装置であって、さらに、デバッガからのデバッグ割り込み要求信号を受信するとＣＰＵにデバッグ割り込みを発生させる割り込みコントローラを備える。 Similar to the information processing apparatus 100, the information processing apparatus 400 is an information processing apparatus having a function of decrypting encrypted data, and further receives a debug interrupt request signal from the debugger and sends a debug interrupt to the CPU. An interrupt controller is provided.
　この情報処理装置４００は、接続されるデバッガから割り込み要求信号を受信した場合において、自装置の位置と自装置が記憶している照合用位置情報の示す位置とが一致するときに限って、ＣＰＵはデバッグ割り込み処理を実行する。 When the information processing apparatus 400 receives an interrupt request signal from a connected debugger, the CPU 400 only when the position of the own apparatus matches the position indicated by the collation position information stored in the own apparatus. Performs debug interrupt handling.
　以下、実施の形態２に係る情報処理装置４００について、実施の形態１との相違点を中心に、図面を用いて説明する。 Hereinafter, the information processing apparatus 400 according to the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.
　＜構成＞
　図４は、情報処理装置４００の主要な構成を示すブロック図である。 <Configuration>
FIG. 4 is a block diagram illustrating a main configuration of the information processing apparatus 400.
　情報処理装置４００は、情報処理装置１００のシステムＬＳＩ１１０がシステムＬＳＩ４１０に変形されたものであって、システムＬＳＩ４１０は、システムＬＳＩ１１０に対して、ＣＰＵ１０１がＣＰＵ４０１に変形され、位置情報照合回路１０５が位置情報照合回路４０５に変形され、デバッガインターフェース１１１がデバッガインターフェース４１１に変形され、新たに割り込みコントローラ４６０が追加されたものである。 The information processing apparatus 400 is obtained by modifying the system LSI 110 of the information processing apparatus 100 into a system LSI 410. The system LSI 410 is modified from the system LSI 110 by the CPU 101 into the CPU 401, and the position information matching circuit 105 is replaced with the position information collation circuit 105. The verification interface 405 is transformed, the debugger interface 111 is transformed into the debugger interface 411, and an interrupt controller 460 is newly added.
　また、実施の形態１におけるデバッガ１５０は、デバッガ４５０に変形されている。 In addition, the debugger 150 in the first embodiment is modified to a debugger 450.
　位置情報照合回路４０５は、比較器等を備えた専用ハードウエアによって実現されている回路であって、照合用位置情報保持回路１０６と第１インターフェース１０７と第２インターフェース１０８とＣＰＵ４０１とに接続し、以下の３つの機能を有する。 The position information matching circuit 405 is a circuit realized by dedicated hardware including a comparator and the like, and is connected to the position information holding circuit for matching 106, the first interface 107, the second interface 108, and the CPU 401, It has the following three functions.
　機能１：デバッガ接続部１４０から、第２インターフェース１０８を介してデバッガ接続信号が入力されるようになると、ＧＰＳ信号受信装置１３０に現在位置を算定させて、その算定させた現在位置と照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致するときに、デバッグ割り込み要求を有効化させる旨の信号をＣＰＵ４０１に出力する機能。 Function 1: When a debugger connection signal is input from the debugger connection unit 140 via the second interface 108, the GPS signal receiving device 130 calculates the current position, and the calculated current position and verification position A function of outputting to the CPU 401 a signal for enabling a debug interrupt request when the position specified by any one of the pieces of collation position information held by the information holding circuit 106 matches.
　機能２：デバッガ接続部１４０から、第２インターフェース１０８を介して入力されていたデバッガ接続信号が入力されなくなると、デバッグ割り込み要求を無効化させる旨の信号をＣＰＵ４０１に出力する機能。 Function 2: A function of outputting to the CPU 401 a signal to invalidate the debug interrupt request when the debugger connection signal input via the second interface 108 is no longer input from the debugger connection unit 140.
　機能３：ＣＰＵ４０１から、現在位置を調べる旨の信号を入力されると、ＧＰＳ信号受信装置１３０に現在位置を算定させて、その算定させた現在位置と照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致するときに、デバッグ対応処理が実行可である旨の信号をＣＰＵ４０１に出力し、一致しないときに、デバッグ対応処理が実行不可である旨の信号をＣＰＵ４０１に出力する機能。 Function 3: When a signal to check the current position is input from the CPU 401, the GPS signal receiving device 130 calculates the current position, and the calculated current position and the collation held by the collation position information holding circuit 106 When the position specified by any one of the position information matches, the CPU 401 outputs a signal indicating that the debugging support process can be executed to the CPU 401. When the position information does not match, the debug support process cannot be executed. A function for outputting a signal to the effect to the CPU 401.
　デバッガインターフェース４１１は、バスライン１２０と、位置情報照合回路４０５と、デバッガ接続部１４０と、割り込みコントローラ４６０とに接続し、バスライン１２０とデバッガ接続部１４０との信号のやり取りを仲介する機能と、デバッガ４５０から割り込み要求信号が入力されると、入力された割り込み要求信号を割り込みコントローラ４６０に出力する機能とを有する。 The debugger interface 411 is connected to the bus line 120, the position information matching circuit 405, the debugger connection unit 140, and the interrupt controller 460, and has a function of mediating the exchange of signals between the bus line 120 and the debugger connection unit 140. When an interrupt request signal is input from the debugger 450, it has a function of outputting the input interrupt request signal to the interrupt controller 460.
　割り込みコントローラ４６０は、デバッガインターフェース４１１と、ＣＰＵ４０１とに接続し、専用ハードウエアによって構成され、ＣＰＵ４０１へのデバッグ割り込み信号を制御する以下の機能を有する。 The interrupt controller 460 is connected to the debugger interface 411 and the CPU 401, is configured by dedicated hardware, and has the following functions for controlling a debug interrupt signal to the CPU 401.
　この割り込みコントローラ４６０は、デバッグ割り込み要求を有効化する状態とデバッグ割り込み要求を有効化しない状態とのいずれか一方の状態となり、デバッグ割り込み要求を有効化する状態とデバッグ割り込み要求を無効化する状態との切り替えは、ＣＰＵ４０１によって制御される。 The interrupt controller 460 is in one of a state in which the debug interrupt request is enabled and a state in which the debug interrupt request is not enabled. The state in which the debug interrupt request is enabled and the state in which the debug interrupt request is disabled. Is switched by the CPU 401.
　機能１：デバッグ割り込み要求を有効化する状態において、デバッガ４５０からデバッガインターフェース４１１を介してデバッグ割り込み要求信号を入力されると、ＣＰＵ４０１にデバッグ割り込み信号を出力する機能。 Function 1: A function of outputting a debug interrupt signal to the CPU 401 when a debug interrupt request signal is input from the debugger 450 via the debugger interface 411 in a state where the debug interrupt request is enabled.
　機能２：デバッグ割り込み要求を無効化する状態において、デバッガ４５０からデバッガインターフェース４１１を介してデバッグ割り込み要求信号が入力されても、ＣＰＵ４０１にデバッグ割り込み信号を出力しない機能。 Function 2: A function that does not output a debug interrupt signal to the CPU 401 even when a debug interrupt request signal is input from the debugger 450 via the debugger interface 411 in a state where the debug interrupt request is invalidated.
　ＣＰＵ４０１は、バスライン１２０と割り込みコントローラ４６０と位置情報照合回路４０５とに接続し、ＲＯＭ１０２又はＲＡＭ１０３に記憶されているプログラムを実行することで、ＲＯＭ１０２、ＲＡＭ１０３、外部機器１６０等を制御して、様々な機能、例えば、外部機器１６０から暗号化されたデータを読み出して、ＲＯＭ１０２に記憶されている暗号鍵情報を用いて暗号化されたデータを復号し、復号したデータを外部機器１６０へ出力するという機能等を実現する。 The CPU 401 is connected to the bus line 120, the interrupt controller 460, and the position information collation circuit 405, and executes the programs stored in the ROM 102 or the RAM 103, thereby controlling the ROM 102, the RAM 103, the external device 160, etc. For example, the encrypted data is read from the external device 160, the encrypted data is decrypted using the encryption key information stored in the ROM 102, and the decrypted data is output to the external device 160. Realize functions, etc.
　また、ＣＰＵ４０１は、デバッグに係る以下の機能を実現する。 Further, the CPU 401 realizes the following functions related to debugging.
　機能１：位置情報照合回路４０５からデバッグ割り込み要求を有効化させる旨の信号を入力されると、割り込みコントローラ４６０をデバッグ割り込み要求を有効化する状態とする機能。 Function 1: A function for setting the interrupt controller 460 in a state of enabling the debug interrupt request when a signal for enabling the debug interrupt request is input from the position information collating circuit 405.
　機能２：位置情報照合回路４０５からデバッグ割り込み要求を無効化させる旨の信号を入力されると、割り込みコントローラ４６０をデバッグ割り込み要求を無効化する状態とする機能。 Function 2: A function for disabling the debug interrupt request when the signal indicating that the debug interrupt request is invalidated is input from the position information verification circuit 405.
　機能３：割り込みコントローラ４６０からデバッグ割り込み信号を入力されると、位置情報照合回路４０５に、現在位置を調べる旨の信号を出力する機能。 Function 3: A function for outputting a signal for checking the current position to the position information matching circuit 405 when a debug interrupt signal is input from the interrupt controller 460.
　機能４：位置情報照合回路４０５に現在位置を調べる旨の信号を出力した場合において、位置情報照合回路４０５からデバッグ対応処理が実行可である旨の信号を入力されたときには、予め定められたデバッグ用のプログラムを実行することで、以下のデバッグ対応処理を実行し、位置情報照合回路４０５からデバッグ対応処理が実行不可である旨の信号を入力されたときには以下のデバッグ対応処理を実行せずに、割り込みコントローラ４６０をデバッグ割り込み要求を無効化する状態とする機能。 Function 4: When a signal indicating that the current position is to be checked is output to the position information verification circuit 405, when a signal indicating that the debug corresponding process can be executed is input from the position information verification circuit 405, a predetermined debug is performed. The following debug support process is executed by executing the program for the above-mentioned, and when the signal indicating that the debug support process cannot be executed is input from the position information matching circuit 405, the following debug support process is not executed. A function for disabling the debug interrupt request for the interrupt controller 460.
　デバッグ対応処理：実行中のプログラムを一時的に中断し、デバッガ４５０に、ＣＰＵ４０１のレジスタの値と、ＲＯＭ１０２に記憶されているデータと、ＲＡＭ１０３に記憶されているデータとを送信し、一時的に中断していたプログラムを再実行する処理。 Processing corresponding to debugging: The program being executed is temporarily interrupted, and the value of the register of the CPU 401, the data stored in the ROM 102, and the data stored in the RAM 103 are transmitted to the debugger 450 temporarily. Processing to re-execute a suspended program.
　デバッガ４５０は、ＣＰＵ４０１によって実行されるプログラムをデバッグするためのデバッガであって、入力装置、ディスプレイ等を含み、デバッガ接続部１４０に接続される。 The debugger 450 is a debugger for debugging a program executed by the CPU 401 and includes an input device, a display, and the like, and is connected to the debugger connection unit 140.
　このデバッガ４５０は、ＣＰＵ４０１にデバッグ対応処理をさせるためのデバッグ割り込み要求信号を送信する機能と、ＣＰＵ４０１から送信されるデータをディスプレイに表示する機能とを有する。 The debugger 450 has a function of transmitting a debug interrupt request signal for causing the CPU 401 to perform debugging support processing, and a function of displaying data transmitted from the CPU 401 on a display.
　以上のように構成される情報処理装置４００の動作について、以下図面を用いて説明する。 The operation of the information processing apparatus 400 configured as described above will be described below with reference to the drawings.
　＜動作＞
　図５は、情報処理装置４００にデバッガ４５０が接続された場合に、情報処理装置４００の行うデバッグ割り込み有効化処理を示すフローチャートである。 <Operation>
FIG. 5 is a flowchart showing debug interrupt enabling processing performed by the information processing apparatus 400 when the debugger 450 is connected to the information processing apparatus 400.
　デバッグ割り込み有効化処理は、デバッガ接続部１４０にデバッガ４５０が接続されることによりその処理を開始する。 The debug interrupt enabling process starts when the debugger 450 is connected to the debugger connection unit 140.
　ステップＳ５０５～ステップＳ５１５の処理は、実施の形態１におけるステップＳ３１０～ステップＳ３３０の処理と同様の処理であって、ステップＳ５０５～ステップＳ５１５の処理は、ステップＳ３１０～ステップＳ３３０の処理において、デバッガ１５０をデバッガ４５０に読み替えて、位置情報照合回路１０５を位置情報照合回路４０５と読み替えたものであるので、ここでは説明を省略する。 The processing from step S505 to step S515 is the same as the processing from step S310 to step S330 in the first embodiment, and the processing from step S505 to step S515 is performed in the processing from step S310 to step S330. Since it is replaced with the debugger 450 and the position information matching circuit 105 is replaced with the position information matching circuit 405, description thereof is omitted here.
　位置情報照合回路４０５は、自装置の位置を示す情報を入力されると、自装置の位置と、照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致するか否かを調べる（ステップＳ５２０）。 When the information indicating the position of the own device is input, the position information matching circuit 405 is specified by one of the position of the own device and the matching position information held by the matching position information holding circuit 106. It is checked whether or not the corresponding position matches (step S520).
　自装置の位置と、照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致する場合に（ステップＳ５２０：Ｙｅｓ）、位置情報照合回路４０５は、デバッグ割り込み要求を有効化させる旨の信号をＣＰＵ４０１に出力する。 When the position of the own device matches the position specified by any one of the collation position information held by the collation position information holding circuit 106 (step S520: Yes), the position information collation circuit 405 Outputs a signal to the CPU 401 to validate the debug interrupt request.
　ＣＰＵ４０１は、デバッグ割り込み要求を有効化させる旨の信号を入力されると、割り込みコントローラ４６０をデバッグ割り込み要求を有効化する状態とする（ステップＳ５２５）。 When the CPU 401 receives a signal for enabling the debug interrupt request, the CPU 401 sets the interrupt controller 460 to enable the debug interrupt request (step S525).
　割り込みコントローラ４６０の状態がデバッグ割り込み要求を有効化する状態になると、割り込みコントローラ４６０は、デバッガ接続部１４０とデバッガインターフェース４１１とを介してデバッガ４５０からのデバッグ割り込み要求信号が入力されたか否かを調べる（ステップＳ５３０）。 When the state of the interrupt controller 460 becomes a state for enabling the debug interrupt request, the interrupt controller 460 checks whether or not a debug interrupt request signal from the debugger 450 is input via the debugger connection unit 140 and the debugger interface 411. (Step S530).
　ステップＳ５３０において、デバッガ４５０からのデバッグ割り込み要求信号が入力されると（ステップＳ５３０：Ｙｅｓ）、割り込みコントローラ４６０は、ＣＰＵ４０１にデバッグ割り込み信号を出力する。 In step S530, when a debug interrupt request signal is input from the debugger 450 (step S530: Yes), the interrupt controller 460 outputs a debug interrupt signal to the CPU 401.
　ＣＰＵ４０１は、デバッグ割り込み信号を入力されると、位置情報照合回路４０５に、現在位置を調べる旨の信号を出力する（ステップＳ５３５）。 When the debug interrupt signal is input, the CPU 401 outputs a signal for checking the current position to the position information matching circuit 405 (step S535).
　位置情報照合回路４０５は、現在位置を調べる旨の信号を入力されると、ＧＰＳ信号受信装置１３０に現在位置を算定させて（ステップＳ５４０）、その算定させた現在位置と照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致するか否かを調べる（ステップＳ５４５）。 When receiving a signal for checking the current position, the position information collating circuit 405 causes the GPS signal receiving device 130 to calculate the current position (step S540), and the calculated current position and the position information holding circuit for collation. It is checked whether or not the position specified by any one of the collation position information held by 106 matches (step S545).
　ステップＳ５４５において、現在位置と照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致する場合に（ステップＳ５４５：Ｙｅｓ）、位置情報照合回路４０５は、デバッグ対応処理が実行可である旨の信号をＣＰＵ４０１に出力する。 In step S545, when the current position matches the position specified by any one of the matching position information held by the matching position information holding circuit 106 (step S545: Yes), the position information matching circuit. A signal 405 outputs to the CPU 401 a signal indicating that the debug support process can be executed.
　ＣＰＵ４０１は、デバッグ対応処理が実行可である旨の信号を入力されると、デバッグ対応処理、すなわち、実行中のプログラムを一時的に中断し、デバッガ４５０に、ＣＰＵ４０１のレジスタの値と、ＲＯＭ１０２に記憶されているデータと、ＲＡＭ１０３に記憶されているデータとを送信し、一時的に中断していたプログラムを再実行する処理を実行する（ステップＳ５５０）。 When the CPU 401 receives a signal indicating that the debug support process can be executed, the CPU 401 temporarily stops the debug support process, that is, the program being executed, and sends the register value of the CPU 401 and the ROM 102 to the debugger 450. The stored data and the data stored in the RAM 103 are transmitted, and a process of re-executing the temporarily interrupted program is executed (step S550).
　ステップＳ５５０の処理が終了した場合と、ステップＳ５３０において、デバッガ４５０からのデバッグ割り込み要求信号の入力が検知されない場合（ステップＳ５３０：Ｎｏ）とに、位置情報照合回路４０５は、第２インターフェース１０８を介してデバッガ接続部１４０からデバッガ接続信号が入力されているか否かを調べることで、デバッガ４５０がデバッガ接続部１４０に接続されているか否かを調べる（ステップＳ５５５）。 When the process of step S550 is completed and when the input of the debug interrupt request signal from the debugger 450 is not detected in step S530 (step S530: No), the position information matching circuit 405 passes through the second interface 108. Then, by checking whether or not a debugger connection signal is input from the debugger connection unit 140, it is checked whether or not the debugger 450 is connected to the debugger connection unit 140 (step S555).
　ステップＳ５５５において、デバッガ４５０がデバッガ接続部１４０に接続されていることが検知されると（ステップＳ５５５：Ｎｏ）、再びステップＳ５３０の処理を実行する。 If it is detected in step S555 that the debugger 450 is connected to the debugger connection unit 140 (step S555: No), the process of step S530 is executed again.
　ステップＳ５４５において、現在位置と照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致しない場合には（ステップＳ５４５：Ｎｏ）、位置情報照合回路４０５は、デバッグ対応処理が実行不可である旨の信号をＣＰＵ４０１に出力する。 In step S545, if the current position does not match the position specified by any one of the collation position information held by the collation position information holding circuit 106 (step S545: No), the position information collation is performed. The circuit 405 outputs to the CPU 401 a signal indicating that the debug handling process cannot be executed.
　ＣＰＵ４０１は、デバッグ対応処理が実行不可である旨の信号を入力された場合と、ステップＳ５５５において、デバッガ４５０がデバッガ接続部１４０に接続されていないことが検知された場合（ステップＳ５５５：Ｙｅｓ）とに、割り込みコントローラ４６０をデバッグ割り込み要求を無効化する状態とする（ステップＳ５６０）。 The CPU 401 receives a signal indicating that the debug support process cannot be executed, and if it is detected in step S555 that the debugger 450 is not connected to the debugger connection unit 140 (step S555: Yes). Then, the interrupt controller 460 is set in a state of invalidating the debug interrupt request (step S560).
　ステップＳ５６０の処理が終了した場合と、ステップＳ５２０において、自装置の位置と、照合用位置情報保持回路１０６が保持する照合用位置情報のうちのいずれか一つによって特定される位置とが一致しない場合（ステップＳ５２０：Ｎｏ）とに、情報処理装置４００は、デバッグ割り込み有効化処理を終了する。 When the processing in step S560 is completed, in step S520, the position of the device does not match the position specified by any one of the collation position information held by the collation position information holding circuit 106. In the case (step S520: No), the information processing apparatus 400 ends the debug interrupt enabling process.
　上述の情報処理装置４００によれば、情報処理装置４００とデバッガ４５０とがたとえ接続されていても、情報処理装置４００が所定の位置以外の位置に設置されていると、デバッガ４５０は、ＣＰＵ４０１にデバッグ対応処理を実行させることができない。 According to the information processing apparatus 400 described above, even if the information processing apparatus 400 and the debugger 450 are connected, if the information processing apparatus 400 is installed at a position other than a predetermined position, the debugger 450 causes the CPU 401 to Unable to execute debug support processing.
　さらに、なんらかの方法で、一旦、所定の位置で情報処理装置４００とデバッガ４５０とを接続させたとしても、デバッガ４５０がデバッグ割り込み要求信号を出力する時点で情報処理装置４００が所定の位置に設置されていないと、ＣＰＵ４０１にデバッグ対応処理を実行させることができない。 Furthermore, even if the information processing apparatus 400 and the debugger 450 are once connected at a predetermined position by some method, the information processing apparatus 400 is installed at the predetermined position when the debugger 450 outputs a debug interrupt request signal. Otherwise, the CPU 401 cannot execute the debug handling process.
　従って、所定の位置を、例えば、第三者の入場が制限されている建物内とすることによって、第三者が行う、デバッガ４５０を用いた、例えばＲＯＭ１０２に記憶されている暗号鍵情報やプログラム等の閲覧、ＣＰＵ４０１のレジスタの値の閲覧、ＲＡＭ１０３に記憶されているデータの閲覧等を防止することができる。
＜実施の形態３＞
　以下、本発明に係る情報処理装置の一実施形態として、実施の形態１に係る情報処理装置１００の一部を変形した実施の形態３に係る情報処理装置６００について説明する。 Therefore, the encryption key information or program stored in the ROM 102, for example, stored in the ROM 102, which is performed by a third party, for example, by setting the predetermined position in a building where entry of the third party is restricted, for example. And the like, browsing the values of the registers of the CPU 401, browsing the data stored in the RAM 103, and the like can be prevented.
<Embodiment 3>
Hereinafter, as one embodiment of the information processing apparatus according to the present invention, an information processing apparatus 600 according to Embodiment 3 in which a part of the information processing apparatus 100 according to Embodiment 1 is modified will be described.
　情報処理装置６００は、情報処理装置１００と同様に、暗号化されたデータを復号する機能を備えた情報処理装置であって、さらに、デバッガと通信する機能を有するデバッガインターフェースを備える。 As with the information processing apparatus 100, the information processing apparatus 600 is an information processing apparatus having a function of decrypting encrypted data, and further includes a debugger interface having a function of communicating with a debugger.
　この情報処理装置６００は、デバッガに接続された場合において、自装置が所定の信号を受信しているときにのみ、デバッガインターフェースを有効化する。 When this information processing apparatus 600 is connected to the debugger, the information processing apparatus 600 validates the debugger interface only when the own apparatus receives a predetermined signal.
　以下、実施の形態３に係る情報処理装置６００について、実施の形態１との相違点を中心に、図面を用いて説明する。 Hereinafter, the information processing apparatus 600 according to the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.
　＜構成＞
　図６は、情報処理装置６００の主要な構成を示すブロック図である。 <Configuration>
FIG. 6 is a block diagram illustrating a main configuration of the information processing apparatus 600.
　情報処理装置６００は、情報処理装置１００のシステムＬＳＩ１１０がシステムＬＳＩ６１０に変形され、ＧＰＳ信号受信装置１３０が削除されたものである。 The information processing apparatus 600 is obtained by modifying the system LSI 110 of the information processing apparatus 100 into a system LSI 610 and deleting the GPS signal receiving apparatus 130.
　システムＬＳＩ６１０は、システムＬＳＩ１１０に対して、照合用位置情報保持回路１０６と第１インターフェース１０７とが削除され、位置情報照合回路１０５が位置特定信号検出回路６０５に変形され、新たに位置特定信号受信回路６３０が追加されている。 The system LSI 610 is different from the system LSI 110 in that the collation position information holding circuit 106 and the first interface 107 are deleted, the position information collation circuit 105 is transformed into a position specifying signal detection circuit 605, and a new position specifying signal receiving circuit is added. 630 has been added.
　また、情報処理装置６００の外部に、新たに位置特定信号送信装置６７０が追加されている。 In addition, a position specifying signal transmission device 670 is newly added outside the information processing device 600.
　位置特定信号受信回路６３０は、位置特定信号検出回路６０５と接続し、位置特定信号検出回路６０５によって制御され、アンテナ、同調回路、復調回路等から構成され、情報処理装置６００外部の位置特定信号送信装置６７０から送信される位置特定信号を受信して復調し、位置特定信号検出回路６０５に出力する機能を有する。 The position specifying signal receiving circuit 630 is connected to the position specifying signal detecting circuit 605 and is controlled by the position specifying signal detecting circuit 605, and includes an antenna, a tuning circuit, a demodulating circuit, and the like, and transmits a position specifying signal outside the information processing apparatus 600. The position specifying signal transmitted from the device 670 is received, demodulated, and output to the position specifying signal detection circuit 605.
　位置特定信号受信回路６３０のアンテナは、システムＬＳＩ６１０のパッケージ内に金属配線等を配置することによって実現され、位置特定信号受信回路６３０の同調回路は、システムＬＳＩ６１０内の半導体内に構成されるメタル配線等を利用したインダクタンスとシステムＬＳＩ６１０内の半導体内に構成されるＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート酸化膜容量等を利用した容量等によって実現され、位置特定信号受信回路６３０の復調回路は、システムＬＳＩ内の半導体内に構成される複数のＭＯＳトランジスタ等によって実現される。 The antenna of the position specifying signal receiving circuit 630 is realized by arranging a metal wiring or the like in the package of the system LSI 610, and the tuning circuit of the position specifying signal receiving circuit 630 is a metal wiring configured in a semiconductor in the system LSI 610. Etc. and a capacitance using a gate oxide film capacitance of a MOS (Metal Oxide Semiconductor) transistor configured in a semiconductor in the system LSI 610, and the demodulation circuit of the position specifying signal receiving circuit 630 is a system. This is realized by a plurality of MOS transistors configured in a semiconductor in the LSI.
　ここで、位置特定信号受信回路６３０から送信される位置特定信号には、位置特定信号であることを識別するための識別情報が含まれている。 Here, the position specifying signal transmitted from the position specifying signal receiving circuit 630 includes identification information for identifying the position specifying signal.
　図７は、位置特定信号受信回路６３０から送信される位置特定信号のデータ構成図である。 FIG. 7 is a data configuration diagram of the position specifying signal transmitted from the position specifying signal receiving circuit 630.
　同図に示されるように、位置特定信号は、ＰＲ（Preamble）７０１と識別情報７０２とＣＲＣ（Cyclic Redundancy Check）情報７０３とから構成される。 As shown in the figure, the position specifying signal includes PR (Preamble) 701, identification information 702, and CRC (Cyclic Redundancy Check) information 703.
　ＰＲ７０１は、通信信号の始まりを示す同期信号であり、ＣＲＣ情報７０３は、通信信号の誤り検出に用いる信号である。 PR 701 is a synchronization signal indicating the start of a communication signal, and CRC information 703 is a signal used for error detection of the communication signal.
　識別情報７０２は、位置特定信号であることを識別するための識別信号であって、位置特定信号を受信する受信器は、受信した信号にこの識別情報７０２が含まれていることを検知することで、受信した信号が位置特定信号であることを特定することができる。 The identification information 702 is an identification signal for identifying the position specifying signal, and the receiver that receives the position specifying signal detects that the identification information 702 is included in the received signal. Thus, it can be specified that the received signal is a position specifying signal.
　再び図６に戻って、情報処理装置６００の説明を続ける。 Referring back to FIG. 6 again, the description of the information processing apparatus 600 will be continued.
　位置特定信号検出回路６０５は、専用ハードウエアによって実現されている回路であって、位置特定信号受信回路６３０と第２インターフェース１０８とデバッガインターフェース１１１とに接続し、以下の３つの機能を有する。 The position specifying signal detection circuit 605 is a circuit realized by dedicated hardware, and is connected to the position specifying signal receiving circuit 630, the second interface 108, and the debugger interface 111, and has the following three functions.
　機能１：識別情報７０２を記憶する機能。 Function 1: Function for storing identification information 702.
　機能２：デバッガ接続部１４０から、第２インターフェース１０８を介してデバッガ接続信号が入力されるようになると、位置特定信号受信回路６３０に、位置特定信号の受信を試みさせ、位置特定信号受信回路６３０から入力される信号に、識別情報７０２が含まれていて、さらに、その信号の電界強度が所定の電界強度（例えば－１００ｄＢｍ）よりも高い場合に、デバッガインターフェース１１１を有効化させる旨の信号をデバッガインターフェース１１１に出力する機能。 Function 2: When a debugger connection signal is input from the debugger connection unit 140 through the second interface 108, the position specifying signal receiving circuit 630 attempts to receive the position specifying signal, and the position specifying signal receiving circuit 630 is used. Is included in the signal input from, and when the electric field strength of the signal is higher than a predetermined electric field strength (for example, −100 dBm), a signal for enabling the debugger interface 111 is output. Function to output to the debugger interface 111.
　機能３：デバッガ接続部１４０から、第２インターフェース１０８を介して入力されていたデバッガ接続信号が入力されなくなると、デバッガインターフェース１１１を無効化させる旨の信号をデバッガインターフェース１１１に出力する機能。 Function 3: A function of outputting to the debugger interface 111 a signal to invalidate the debugger interface 111 when the debugger connection signal input via the second interface 108 is no longer input from the debugger connection unit 140.
　位置特定信号送信装置６７０は、定期的（例えば１００ｍｓ毎）に、識別情報７０２を含む位置特定信号を送信する機能を有する。 The position specifying signal transmission device 670 has a function of transmitting a position specifying signal including the identification information 702 periodically (for example, every 100 ms).
　以上のように構成される情報処理装置６００の動作について、以下図面を用いて説明する。 The operation of the information processing apparatus 600 configured as described above will be described below with reference to the drawings.
　＜動作＞
　図７は、情報処理装置６００にデバッガ１５０が接続された場合に、情報処理装置６００の行うデバッガインターフェース有効化処理を示すフローチャートである。 <Operation>
FIG. 7 is a flowchart showing debugger interface validation processing performed by the information processing apparatus 600 when the debugger 150 is connected to the information processing apparatus 600.
　デバッガインターフェース有効化処理は、デバッガ接続部１４０にデバッガ１５０が接続されることによりその処理を開始する。 The debugger interface validation process starts when the debugger 150 is connected to the debugger connection unit 140.
　デバッガ接続部１４０にデバッガ１５０が接続されると、デバッガ接続部１４０はデバッガ１５０の接続を検知し（ステップＳ８１０）、第２インターフェース１０８を介して位置特定信号検出回路６０５に、デバッガ接続信号の出力を開始する。 When the debugger 150 is connected to the debugger connection unit 140, the debugger connection unit 140 detects the connection of the debugger 150 (step S810), and outputs the debugger connection signal to the position specifying signal detection circuit 605 via the second interface 108. To start.
　第２インターフェース１０８を介してデバッガ接続部１４０からデバッガ接続信号が位置特定信号検出回路６０５に入力されるようになると、位置特定信号検出回路６０５は、位置特定信号受信回路６３０に、位置特定信号の受信を試みさせる（ステップＳ８２０）。 When the debugger connection signal is input from the debugger connection unit 140 to the position specifying signal detection circuit 605 via the second interface 108, the position specifying signal detection circuit 605 sends the position specifying signal reception circuit 630 to the position specifying signal. A reception is attempted (step S820).
　位置特定信号検出回路６０５は、位置特定信号受信回路６３０から、位置特定信号受信回路６３０が受信した信号が入力されると、入力された信号に識別情報７０２が含まれているか否かを調べる（ステップＳ８３０）。 When the signal received by the position specifying signal receiving circuit 630 is input from the position specifying signal receiving circuit 630, the position specifying signal detection circuit 605 checks whether or not the identification information 702 is included in the input signal ( Step S830).
　ステップＳ８３０において、入力された信号に識別情報７０２が含まれている場合（ステップＳ８３０：Ｙｅｓ）に、位置特定信号検出回路６０５は、入力された信号の電界強度が所定の電界強度（例えば－１００ｄＢｍ）よりも高いか否かを調べる（ステップＳ８４０）。 When the identification information 702 is included in the input signal in step S830 (step S830: Yes), the position specifying signal detection circuit 605 determines that the electric field strength of the input signal is a predetermined electric field strength (for example, −100 dBm). ) Is checked (step S840).
　ステップＳ８４０において、入力された信号の電界強度が所定の電界強度（例えば－１００ｄＢｍ）よりも高い場合（ステップＳ８４０：Ｙｅｓ）に、デバッガインターフェース１１１を有効化させる旨の信号をデバッガインターフェース１１１に出力する。 In step S840, when the electric field strength of the input signal is higher than a predetermined electric field strength (for example, −100 dBm) (step S840: Yes), a signal for enabling the debugger interface 111 is output to the debugger interface 111. .
　デバッガインターフェース１１１は、デバッガインターフェース１１１を有効化せる旨の信号が入力されると、バスライン１２０とデバッガ接続部１４０との間の信号を伝達する状態となり、バスライン１２０とデバッガ接続部１４０との間の通信を有効化（ステップＳ８５０）する。 When a signal for enabling the debugger interface 111 is input, the debugger interface 111 is in a state of transmitting a signal between the bus line 120 and the debugger connection unit 140. The communication between them is validated (step S850).
　バスライン１２０とデバッガ接続部１４０との間の通信が有効化されている期間内に、デバッガ１５０を操作するユーザは、デバッガ１５０を操作することによって、ＣＰＵ１０１によって実行中のプログラムを一時的に中断させたり、ＣＰＵ１０１のレジスタの値をディスプレイに表示させたり、ＲＯＭ１０２に記憶されているデータをディスプレイに表示させたり、ＲＡＭ１０３に記憶されているデータをディスプレイに表示させたり、一時的に中断していたプログラムを再実行させたりすることで、ＣＰＵ１０１で実行されるプログラムのデバッグを行う。 A user operating the debugger 150 temporarily interrupts the program being executed by the CPU 101 by operating the debugger 150 within a period in which communication between the bus line 120 and the debugger connection unit 140 is enabled. Or the CPU 101 register value is displayed on the display, the data stored in the ROM 102 is displayed on the display, the data stored in the RAM 103 is displayed on the display, or temporarily interrupted. By re-executing the program, the program executed by the CPU 101 is debugged.
　その後、デバッガ接続部１４０からデバッガ１５０の接続が解除されると、デバッガ接続部１４０は、デバッガ１５０の接続解除を検知し（ステップＳ８６０）、第２インターフェース１０８を介して位置特定信号検出回路６０５に出力しているデバッガ接続信号の出力を停止する。 Thereafter, when the debugger 150 is disconnected from the debugger connection unit 140, the debugger connection unit 140 detects the disconnection of the debugger 150 (step S860), and the position specifying signal detection circuit 605 is detected via the second interface 108. Stops outputting the output debugger connection signal.
　第２インターフェース１０８を介してデバッガ接続部１４０からデバッガ接続信号が位置特定信号検出回路６０５に入力されなくなると、位置特定信号検出回路６０５は、デバッガインターフェース１１１を無効化させる旨の信号をデバッガインターフェース１１１に出力する。 When the debugger connection signal is not input from the debugger connection unit 140 to the position specifying signal detection circuit 605 via the second interface 108, the position specifying signal detection circuit 605 outputs a signal for invalidating the debugger interface 111. Output to.
　デバッガインターフェース１１１は、デバッガインターフェース１１１を無効化させる旨の信号が入力されると、バスライン１２０とデバッガ接続部１４０との間の信号を伝達しない状態となり、バスライン１２０とデバッガ接続部１４０との間の通信を無効化（ステップＳ８７０）する。 When a signal for invalidating the debugger interface 111 is input, the debugger interface 111 is in a state in which a signal between the bus line 120 and the debugger connection unit 140 is not transmitted, and the bus line 120 and the debugger connection unit 140 are not connected. The communication between them is invalidated (step S870).
　ステップＳ８７０の処理が終了した場合と、ステップＳ８３０において入力された信号に識別情報７０２が含まれていない場合（ステップＳ８３０：Ｎｏ）と、ステップＳ８４０において入力された信号の電界強度が所定の電界強度（例えば－１００ｄＢｍ）よりも高くない場合（ステップＳ８４０：Ｎｏ）とに、情報処理装置６００は、デバッガインターフェース有効化処理を終了する。 When the processing in step S870 is completed, and when the identification information 702 is not included in the signal input in step S830 (step S830: No), the electric field strength of the signal input in step S840 is a predetermined electric field strength. If it is not higher than (for example, −100 dBm) (step S840: No), the information processing apparatus 600 ends the debugger interface validation process.
　上述の情報処理装置６００によれば、情報処理装置６００とデバッガ１５０とがたとえ接続されていても、情報処理装置６００が位置特定信号を受信できない位置に設置されていると、デバッガ１５０はＣＰＵ１０１と通信できないため、ＣＰＵ１０１にデバッグ処理を実行させることができない。 According to the information processing apparatus 600 described above, even if the information processing apparatus 600 and the debugger 150 are connected, if the information processing apparatus 600 is installed at a position where the position specifying signal cannot be received, the debugger 150 and the CPU 101 are connected. Since communication is not possible, the CPU 101 cannot execute debug processing.
　従って、位置特定情報を受信できる範囲を、例えば第三者の入場が制限されている建物内とすることによって、第三者が行う、デバッガ１５０を用いた、例えばＲＯＭ１０２に記憶されている暗号鍵情報やプログラム等の閲覧、ＣＰＵ１０１のレジスタ値の閲覧、ＲＡＭ１０３に記憶されているデータの閲覧等を防止することができる。 Therefore, the encryption key stored in, for example, the ROM 102 using the debugger 150, which is performed by a third party by setting the range in which the position specifying information can be received, for example, in a building where third party entry is restricted. It is possible to prevent browsing of information and programs, browsing of register values of the CPU 101, browsing of data stored in the RAM 103, and the like.
　また、位置特定信号受信回路６３０がシステムＬＳＩ６１０のパッケージ内に収められている構成であるため、第三者が位置特定信号受信回路６３０の回路構成等の解析をしようとしても、システムＬＳＩ６１０のパッケージの開封等の行為により位置特定信号受信回路６３０が破壊されてしまうため、位置特定信号受信回路６３０のリバースエンジニアリングは困難である。
＜補足＞
　以上、本発明に係る情報処理装置の一実施形態として、実施の形態１、実施の形態２、実施の形態３として、３つの情報処理装置の例に基づいて説明したが、以下のように変形することも可能であり、本発明は上述した実施の形態で示した通りの認証システムに限られないことはもちろんである。
（１）実施の形態１において、情報処理装置１００は、暗号化されたデータを復号する機能を備えた情報処理装置であるとしたが、組み込みソフトウエア等のソフトウエアがデバッガによるデバッグ対象となるものであれば、例えば、携帯電話機、ブルーレイデコーダ、カーナビゲーション機器、ＰＤＡ（Personal Digital Assistant）等といった、暗号化されたデータを復号する機能以外の機能を備えた機器であっても構わない。
（２）実施の形態１において、システムＬＳＩ１１０は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、位置情報照合回路１０５と、照合用位置情報保持回路１０６と、第１インターフェース１０７と、第２インターフェース１０８と、第３インターフェース１０９と、デバッガインターフェース１１１と、バスライン１２０とを集積した集積回路であるとしたが、必ずしも１つの集積回路に集積されている必要はなく、同様の機能を実現することができるものであれば、複数の回路によって構成されていても構わない。
（３）実施の形態１において、ＧＰＳ信号受信装置１３０は、グローバルポジショニングシステムを利用して自装置の位置を地表面上の緯度と経度として算定して出力するとしたが、自装置の位置を特定することができれば、必ずしもグローバルポジショニングシステムを利用する構成である必要はないし、必ずしも地表面上の経度と緯度として特定する必要はない。 Further, since the position specifying signal receiving circuit 630 is configured to be housed in the package of the system LSI 610, even if a third party tries to analyze the circuit configuration of the position specifying signal receiving circuit 630, the package of the system LSI 610 Since the position specifying signal receiving circuit 630 is destroyed by an action such as opening, reverse engineering of the position specifying signal receiving circuit 630 is difficult.
<Supplement>
As described above, as an embodiment of the information processing apparatus according to the present invention, the first embodiment, the second embodiment, and the third embodiment have been described based on the examples of the three information processing apparatuses. However, the following modifications are made. Of course, the present invention is not limited to the authentication system as shown in the above-described embodiment.
(1) In the first embodiment, the information processing apparatus 100 is an information processing apparatus having a function of decrypting encrypted data. However, software such as embedded software is debugged by a debugger. Any device having a function other than the function of decrypting encrypted data, such as a mobile phone, a Blu-ray decoder, a car navigation device, and a PDA (Personal Digital Assistant), may be used.
(2) In the first embodiment, the system LSI 110 includes a CPU 101, a ROM 102, a RAM 103, a position information matching circuit 105, a matching position information holding circuit 106, a first interface 107, a second interface 108, Although the integrated circuit includes the third interface 109, the debugger interface 111, and the bus line 120, the integrated circuit is not necessarily integrated into one integrated circuit, and can realize the same function. If so, it may be configured by a plurality of circuits.
(3) In Embodiment 1, the GPS signal receiving device 130 calculates and outputs the position of its own device as the latitude and longitude on the ground surface using the global positioning system. If it can, it does not necessarily have to be a configuration that uses a global positioning system, and it does not necessarily have to be specified as longitude and latitude on the ground surface.
　グローバルポジショニングシステムを利用せずに自装置の位置を特定する方法としては、例えば、日本において、２００２年から商用運用されているＰｌａｃｅＥｎｇｉｎｅ（登録商標）サービスを利用する方法等がある。 As a method of specifying the position of the own device without using the global positioning system, for example, there is a method of using a PlaceEngine (registered trademark) service that has been commercially operated in Japan since 2002.
　このＰｌａｃｅＥｎｇｉｎｅサービスは、Ｗｉ－Ｆｉ電波を利用してＷｉ－Ｆｉアクセスポイントと通信する機能を有する機器によって利用可能なサービスであって、受信する近傍のＷｉ－Ｆｉアクセスポイントからの電波からそのアクセスポイントのＭＡＣアドレス、受信する電波の電界強度等の情報を取得し、取得したこれらの情報をＷｉ－Ｆｉ電波情報としてＰｌａｃｅＥｎｇｉｎｅサーバに送信すると、ＰｌａｃｅＥｎｇｉｎｅサーバから位置情報が送り返されてくるというサービスである。 This PlaceEngine service is a service that can be used by a device having a function of communicating with a Wi-Fi access point using a Wi-Fi radio wave, and the access point from the radio wave received from a nearby Wi-Fi access point is received. This is a service in which information such as the MAC address of the received signal, the electric field strength of the received radio wave, etc. is acquired, and when the acquired information is transmitted to the PlaceEngine server as Wi-Fi radio wave information, the location information is sent back from the PlaceEngine server.
　ＰｌａｃｅＥｎｇｉｎｅサーバは、受け取ったＷｉ－Ｆｉ電波情報と予め蓄えているＷｉ－Ｆｉ電波情報とから位置情報を推定し、推定した位置情報を、Ｗｉ－Ｆｉ電波情報の送信元へと返信する。 The PlaceEngine server estimates position information from the received Wi-Fi radio wave information and Wi-Fi radio wave information stored in advance, and returns the estimated position information to the source of the Wi-Fi radio wave information.
　また、自装置の位置として、必ずしも地表面上の緯度と経度を特定する必要はなく、自装置の位置を特定することができる情報であれば、例えば、現在位置の住所等であっても構わない。
（４）実施の形態１において、情報処理装置１００は、デバッガ接続部１４０にデバッガ１５０が接続されると、デバッガ接続部１４０はデバッガ１５０の接続を検知し、第２インターフェース１０８を介して位置情報照合回路１０５に、デバッガ接続信号の出力を開始することで、デバッガインターフェース有効化処理を開始するとしたが、ユーザがデバッガ１５０を用いてデバッグを開始しようとしていることを検知することでデバッガインターフェース有効化処理を開始することができれば、例えば、デバッガ接続部１４０にデバッガ１５０が接続された状態でユーザから所定の操作をされると、デバッガインターフェース有効化処理を開始するというように、どのような方法でデバッガインターフェース有効化処理を開始しても構わない。
（５）実施の形態１において、システムＬＳＩ１１０がＣＰＵを１つ含んでいる構成の例について説明したが、ＣＰＵの数は必ずしも１つに限定されるものではなく、複数のＣＰＵを含んでいても構わない。
（６）実施の形態１において、ＣＰＵ１０１の行うデバッグ処理として、処理１～処理５の５つの処理を例として挙げたが、ＣＰＵ１０１上で実行されるプログラムのデバッグを行うための処理であれば、必ずしもこれら５つの処理に限られることはなく、例えば、ＣＰＵ１０１が、ソフトウエアを構成する命令を、１命令ずつ実行する処理等を含んでいても構わない。
（７）実施の形態２において、ＣＰＵ４０１の行うデバッグ対応処理は、実行中のプログラムを一時的に中断し、デバッガ４５０に、ＣＰＵ４０１のレジスタの値と、ＲＯＭ１０２に記憶されているデータと、ＲＡＭ１０３に記憶されているデータとを送信し、一時的に中断していたプログラムを再実行する処理としたが、ＣＰＵ４０１上で実行されるプログラムのデバッグを行うための処理であれば、必ずしも上述処理に限られることはない。
（８）実施の形態２において、デバッグ割り込み要求信号がデバッガインターフェース４１１から直接割り込みコントローラ４６０に入力され、ＣＰＵ４０１は、デバッグ割り込み信号が入力された場合において位置情報照合回路４０５からデバッグ対応処理が実行可である旨の信号を入力されたときに、デバッグ処理を実行する構成の例について説明したが、デバッグ割り込み要求信号が入力された場合において現在位置が所定の位置であるときに、ＣＰＵ４０１はデバッグ対応処理を実行するという構成であれば、必ずしも上記構成である必要はなく、例えば、デバッグ割り込み要求信号が、デバッガインターフェース４１１から位置情報照合回路４０５に入力され、位置情報照合回路４０５は、現在位置が所定の位置であるときに、入力されたデバッグ割り込み要求信号を割り込みコントローラ４６０に出力し、ＣＰＵ４０１は、デバッグ割り込み信号が入力されるとデバッグ処理を実行するといった構成であっても構わない。 Further, it is not always necessary to specify the latitude and longitude on the ground surface as the position of the own apparatus, and may be, for example, the address of the current position as long as the information can identify the position of the own apparatus. Absent.
(4) In the first embodiment, in the information processing apparatus 100, when the debugger 150 is connected to the debugger connection unit 140, the debugger connection unit 140 detects the connection of the debugger 150 and receives the position information via the second interface 108. The debugger interface activation process is started by starting output of the debugger connection signal to the verification circuit 105. However, the debugger interface is activated by detecting that the user is about to start debugging using the debugger 150. If the process can be started, for example, when a predetermined operation is performed by the user while the debugger 150 is connected to the debugger connection unit 140, the debugger interface activation process is started. You may start the debugger interface validation process There.
(5) In the first embodiment, the example of the configuration in which the system LSI 110 includes one CPU has been described. However, the number of CPUs is not necessarily limited to one, and a plurality of CPUs may be included. I do not care.
(6) In the first embodiment, five processes of process 1 to process 5 are given as examples of the debug process performed by the CPU 101. However, if the process is a process for debugging a program executed on the CPU 101, The processing is not necessarily limited to these five processes, and for example, the CPU 101 may include a process of executing instructions constituting the software one instruction at a time.
(7) In the second embodiment, the debug handling process performed by the CPU 401 temporarily interrupts the program being executed, causes the debugger 450 to store the value of the register of the CPU 401, the data stored in the ROM 102, and the RAM 103. The stored data is transmitted and the temporarily interrupted program is re-executed. However, the process is not limited to the above-described process as long as it is a process for debugging the program executed on the CPU 401. It will never be done.
(8) In the second embodiment, a debug interrupt request signal is directly input from the debugger interface 411 to the interrupt controller 460, and the CPU 401 can execute debug handling processing from the position information verification circuit 405 when the debug interrupt signal is input. The example of the configuration in which the debug process is executed when the signal indicating that the signal is “NO” is described. However, when the debug interrupt request signal is input, the CPU 401 supports the debugging when the current position is the predetermined position. The configuration is not necessarily required as long as the processing is executed. For example, a debug interrupt request signal is input from the debugger interface 411 to the location information verification circuit 405, and the location information verification circuit 405 has a current location. When in place By outputting the debug interrupt request signal to the interrupt controller 460, CPU 401 is may be configured such that debugging process when the debug interrupt signal is input.
　本発明は、デバッガと接続されることによってソフトウエアのデバッグが行われる情報処理装置に広く利用することができる。 The present invention can be widely used in information processing apparatuses that perform software debugging by being connected to a debugger.
　１００　情報処理装置
　１０１　ＣＰＵ
　１０２　ＲＯＭ
　１０３　ＲＡＭ
　１０５　位置情報照合回路
　１０６　照合用位置情報保持回路
　１０７　第１インターフェース
　１０８　第２インターフェース
　１０９　第３インターフェース
　１１０　システムＬＳＩ
　１１１　デバッガインターフェース
　１２０　バスライン
　１３０　ＧＰＳ信号受信装置
　１４０　デバッガ接続部
　１５０　デバッガ
　１６０　外部機器 100 Information processing apparatus 101 CPU
102 ROM
103 RAM
105 Position Information Collation Circuit 106 Collation Position Information Holding Circuit 107 First Interface 108 Second Interface 109 Third Interface 110 System LSI
111 Debugger Interface 120 Bus Line 130 GPS Signal Receiver 140 Debugger Connection Unit 150 Debugger 160 External Device

Claims (7)

  1. 　自装置の位置を特定する位置特定手段と、
    　前記位置特定手段によって特定された自装置の位置が所定の位置を示す場合に限って、デバッガから所定の入力インターフェースを介して入力される入力信号に応じての自装置に係る情報を含む出力信号の自装置外部への出力を行う信号処理手段とを備える
    　ことを特徴とする情報処理装置。     Position specifying means for specifying the position of the own device;
    Only when the position of the own device specified by the position specifying means indicates a predetermined position, an output signal including information related to the own device according to an input signal input from the debugger through a predetermined input interface An information processing apparatus comprising: signal processing means for outputting the signal to the outside of the apparatus.
  2. 　位置を特定するための位置情報を記憶する記憶手段を備え、
    　前記信号処理手段は、前記位置特定手段によって特定された自装置の位置が、前記記憶手段に記憶されている位置情報によって特定される位置と一致するか否かを判定する判定手段を有し、前記出力を当該判定手段が一致すると判定した場合に限って行う
    　ことを特徴とする請求項１記載の情報処理装置。     Comprising storage means for storing position information for specifying the position;
    The signal processing means includes determination means for determining whether or not the position of the own device specified by the position specifying means matches the position specified by the position information stored in the storage means, The information processing apparatus according to claim 1, wherein the output is performed only when it is determined that the determination unit matches.
  3. 　前記位置特定手段は、位置の特定が可能な、互いに位置の異なる３つ以上の信号発信源からの信号を受信する信号受信手段を有し、前記自装置の位置の特定を、当該信号受信手段によって受信された前記信号に基づいて行う
    　ことを特徴とする請求項２記載の情報処理装置。     The position specifying means has signal receiving means for receiving signals from three or more signal transmission sources having different positions, the position of which can be specified, and the position of the own device is specified by the signal receiving means. The information processing apparatus according to claim 2, wherein the information processing apparatus performs the processing based on the signal received by the information processing apparatus.
  4. 　前記位置情報は、地球表面上の経度と緯度との情報であり、
    　前記信号発信源は、グローバルポジショニングシステムで運用されている３つ以上の衛星であり、
    　前記位置特定手段が受信する３つ以上の信号のそれぞれは、送信された時刻の情報と送信された位置の情報とを含み、
    　前記位置算定手段は、前記自装置の位置の特定を、前記３つ以上の信号のそれぞれに含まれる時刻の情報と位置の情報とに基づいて算定することで行う
    　ことを特徴とする請求項３記載の情報処理装置。     The position information is information on longitude and latitude on the earth surface,
    The signal source is three or more satellites operated in a global positioning system,
    Each of the three or more signals received by the position specifying means includes information on a transmitted time and information on a transmitted position.
    The said position calculation means performs the specification of the position of the own device by calculating based on time information and position information included in each of the three or more signals. The information processing apparatus described.
  5. 　前記信号処理手段は、前記入力信号を受信すると前記出力信号を出力するプロセッサと、前記入力信号を入力されると当該入力信号を前記プロセッサに送信するインターフェース部とを有し、
    　前記インターフェース部は、前記入力信号の送信を、前記位置特定手段によって特定された自装置の位置が前記所定の位置を示す場合に限って行う
    　ことを特徴とする請求項１記載の情報処理装置。     The signal processing means includes a processor that outputs the output signal when the input signal is received, and an interface unit that transmits the input signal to the processor when the input signal is input.
    The information processing apparatus according to claim 1, wherein the interface unit transmits the input signal only when the position of the own apparatus specified by the position specifying unit indicates the predetermined position.
  6. 　前記信号処理手段は、割り込み信号を受信すると前記出力信号を出力するプロセッサを有し、
    　前記入力信号は、前記プロセッサに対する割り込み信号であって、
    　前記信号処理手段は、さらに、前記デバッガから割り込み信号を入力されると前記プロセッサに当該割り込み信号を送信する割り込みコントローラを有し、
    　前記プロセッサは、前記位置特定手段によって特定された自装置の位置が前記所定の位置を示す場合に、前記割り込みコントローラに対して所定の設定を行い、
    　前記割り込みコントローラは、前記割り込み信号の送信を、前記プロセッサによって前記所定の設定がなされている場合に限って行う
    　ことを特徴とする請求項１記載の情報処理装置。     The signal processing means has a processor that outputs the output signal when receiving an interrupt signal,
    The input signal is an interrupt signal for the processor,
    The signal processing means further includes an interrupt controller that transmits the interrupt signal to the processor when an interrupt signal is input from the debugger.
    The processor performs a predetermined setting for the interrupt controller when the position of the own device specified by the position specifying means indicates the predetermined position;
    The information processing apparatus according to claim 1, wherein the interrupt controller transmits the interrupt signal only when the predetermined setting is made by the processor.
  7. 自装置の位置を特定する位置特定手段と、
    　前記位置特定手段によって特定された自装置の位置が所定の位置を示す場合に限って、デバッガから所定の入力インターフェースを介して入力される入力信号に応じての自装置に係る情報を含む出力信号の自装置外部への出力を行う信号処理手段とを備える
    　ことを特徴とする集積回路。     Position specifying means for specifying the position of the own device;
    Only when the position of the own device specified by the position specifying means indicates a predetermined position, an output signal including information related to the own device according to an input signal input from the debugger through a predetermined input interface An integrated circuit comprising: signal processing means for outputting to the outside of the device itself.
PCT/JP2010/002566 2009-04-10 2010-04-08 Information processing device and integrated circuit WO2010116742A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-095807 2009-04-10
JP2009095807A JP2012128463A (en) 2009-04-10 2009-04-10 Debug permission device

Publications (1)

Publication Number Publication Date
WO2010116742A1 true WO2010116742A1 (en) 2010-10-14

Family

ID=42936036

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/002566 WO2010116742A1 (en) 2009-04-10 2010-04-08 Information processing device and integrated circuit

Country Status (2)

Country Link
JP (1) JP2012128463A (en)
WO (1) WO2010116742A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014059635A (en) * 2012-09-14 2014-04-03 Fuji Electric Co Ltd Controller and method of preventing data leakage for controller
JP2020177467A (en) * 2019-04-18 2020-10-29 キヤノン株式会社 Information processing apparatus, control method therefor and program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190236A (en) * 1996-01-10 1997-07-22 Canon Inc Method, device and system for processing information
JP2002341956A (en) * 2001-05-21 2002-11-29 Sony Corp Information processing semiconductor device, debug permission key device and information processing semiconductor system
WO2005091143A1 (en) * 2004-03-24 2005-09-29 Matsushita Electric Industrial Co., Ltd. Information processing device and program file generation device
WO2007125911A1 (en) * 2006-04-24 2007-11-08 Panasonic Corporation Data processing device, method, program, integrated circuit, and program generating device
JP2008171161A (en) * 2007-01-11 2008-07-24 Nikon Corp Computer system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190236A (en) * 1996-01-10 1997-07-22 Canon Inc Method, device and system for processing information
JP2002341956A (en) * 2001-05-21 2002-11-29 Sony Corp Information processing semiconductor device, debug permission key device and information processing semiconductor system
WO2005091143A1 (en) * 2004-03-24 2005-09-29 Matsushita Electric Industrial Co., Ltd. Information processing device and program file generation device
WO2007125911A1 (en) * 2006-04-24 2007-11-08 Panasonic Corporation Data processing device, method, program, integrated circuit, and program generating device
JP2008171161A (en) * 2007-01-11 2008-07-24 Nikon Corp Computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014059635A (en) * 2012-09-14 2014-04-03 Fuji Electric Co Ltd Controller and method of preventing data leakage for controller
JP2020177467A (en) * 2019-04-18 2020-10-29 キヤノン株式会社 Information processing apparatus, control method therefor and program

Also Published As

Publication number Publication date
JP2012128463A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
US10447839B2 (en) Device locator disable authentication
US8893295B2 (en) Secure and private location
CN107431694B (en) Encryption key retrieval
US8190908B2 (en) Secure data verification via biometric input
WO2018099485A1 (en) Method and device for guaranteeing terminal security
US9762567B2 (en) Wireless communication of a user identifier and encrypted time-sensitive data
JP5981035B2 (en) Hardware access protection
JP2009135688A (en) Authentication method, authentication system, and on-vehicle device
US11038684B2 (en) User authentication using a companion device
JP2017085225A (en) Communication device, communication method, and communication system
CN114155639A (en) Access control method based on Internet of things, access control system and storage medium
WO2010116742A1 (en) Information processing device and integrated circuit
JP5078675B2 (en) Member authentication system and portable terminal device
US7997482B2 (en) Access to a remote machine from a local machine via smart card
JP2002189966A (en) System and method for preventing illegal use of electronic information carrier
CN113127818A (en) Block chain-based data authorization method and device and readable storage medium
JP2006171855A (en) Data access control system, data access control method, and data access control program
JP2006268411A (en) Method and system for authenticating remote accessing user by using living body data and user device
JP2015207152A (en) Expiration date authentication system, expiration date authentication device, and expiration date authentication method for application
JP2015065592A (en) Composite device having user authentication function, method and program
JP6218226B2 (en) Terminal device, authentication method, and program
JP2005234882A (en) Communication terminal apparatus and program for communication terminal
US20210136056A1 (en) Operating system with automatic login mechanism and automatic login method
KR20140023085A (en) A method for user authentication, a authentication server and a user authentication system
WO2016179860A1 (en) Method and apparatus for protecting position information in multi-operating system terminal, and terminal

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10761446

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10761446

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP