WO2009007335A2 - Anordnung von halbleiterchips in einem mehrlagigen bodenbelag - Google Patents

Anordnung von halbleiterchips in einem mehrlagigen bodenbelag Download PDF

Info

Publication number
WO2009007335A2
WO2009007335A2 PCT/EP2008/058747 EP2008058747W WO2009007335A2 WO 2009007335 A2 WO2009007335 A2 WO 2009007335A2 EP 2008058747 W EP2008058747 W EP 2008058747W WO 2009007335 A2 WO2009007335 A2 WO 2009007335A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sensors
chips
arrangement
chip
Prior art date
Application number
PCT/EP2008/058747
Other languages
English (en)
French (fr)
Other versions
WO2009007335A3 (de
Inventor
Martin Meggle
Mario Wallmeyer
Original Assignee
Vorwerk & Co. Interholding Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vorwerk & Co. Interholding Gmbh filed Critical Vorwerk & Co. Interholding Gmbh
Priority to EP08774821A priority Critical patent/EP2171698A2/de
Publication of WO2009007335A2 publication Critical patent/WO2009007335A2/de
Publication of WO2009007335A3 publication Critical patent/WO2009007335A3/de

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/02—Mechanical actuation
    • G08B13/10—Mechanical actuation by pressure on floors, floor coverings, stair treads, counters, or tills

Definitions

  • the invention relates to an arrangement of sensors connected chips in a multi-layer flooring.
  • floor coverings provided with sensors and chips can be used to control, for example, autonomously operating suction devices, so-called suction or sweeping robots.
  • the first upper layer forms printed conductors, in particular for the positive voltage supply of the chips and / or the sensors, while the third lower layer also forms the electrical ground in a conductive manner.
  • the ground connection of the chips with the lower layer can be done in the simplest way on the chip surface. Alternatively, the ground connection can also be made via the first upper layer, while the third lower layer is used for the positive voltage supply.
  • the third layer is unconnected to the first and second layers.
  • the first and second layers are preferably firmly connected.
  • the third layer can be designed as a loose pad, after which the further layers are placed with the ground-side surface of the chips down to contact the ground layer.
  • the third layer can be wound up as such, so further in particular can be wound into a coil and, moreover, can also be cut to length.
  • the second layer in which the chips are arranged, filling the gaps between the chips, formed as an insulating layer.
  • This layer is correspondingly, for example, in the form of an insulating fabric (underlay) with recesses for the chips.
  • the height of the insulating layer is adapted to the chip height, is correspondingly about 1 mm to 3 mm, further about 2 mm and consists for example of a polyurethane or polyamide material, further example. Of polypropylene as an insulating, pressure-resistant needle felt.
  • the sensors and the printed conductors are arranged in the same plane, namely in the first upper layer.
  • the conductor tracks are in this case arranged in a preferred embodiment lattice or strip-like. In the resulting between the tracks free spaces one or more sensors are equally positioned.
  • Each strip-shaped VCC conductor track of the first layer is guided towards the edge of the carpet, to form a marginal edge-side contacting surface.
  • the signals of the sensors sensitized via the applied carpet are transferred by modulation to the conductor tracks and / or to the lower conductive layer and more preferably detected via the carpet edge edge-side contacting zones.
  • the evaluation of the signals of, for example, capacitively operating sensors takes place in the associated chips, which are connected to correspondingly positioned contacts in the sensor plane engaging with the sensors.
  • the signals evaluated by the chip are modulated via the ground layer or via the printed conductors to the positive voltage supply to the outside.
  • the data transmission is thus preferably on the supply line. Accordingly, no separate lines are required for signal transmission. So can continue the data on the supply lines by means of
  • Radio waves are transmitted, like a carrier frequency system or Powerline Communication (PLC).
  • the data may be sent by modulating the consumption current through the chips.
  • the receiver detects and evaluates the different power consumption.
  • a voltage modulation is possible.
  • the power supply is in the usual way at a potential of, for example, 5 volts.
  • the information is then transmitted by means of modulation between this usual voltage potential and a potential deviating therefrom, for example 6 volts, which deviating potential also ensures the voltage supply of the chip.
  • the lower layer is at least on the side facing the middle layer in terms of surface area continuously conductive.
  • the bottom layer is preferably insulated.
  • the conductor tracks of the upper layer are continuously conductive in terms of surface area on the side facing the middle layer.
  • the top layer is not conductive.
  • the area of the sensors and the current guide ie the first upper layer, is made watertight or vapor-permeable. Preference is given to a vapor-permeable configuration of the individual layers, so that moisture that has penetrated can escape from the bottom to the top.
  • the permeability is achieved by (micro) perforation or a fine hole pattern.
  • the inherently non-dimensionally stable middle, insulating fabric layer is stabilized by the upper and lower film-like layers in sandwich manner in order to increase the dimensional stability of the sensor surface.
  • Suitable film materials for forming the first upper and third lower layers are, for example, polyesters and polyamides.
  • the arrangement is operated in the range of the safety extra-low voltage, that is to say below 50 volts, so further preferably with a voltage of 5 to 24 volts.
  • the sensors used are capacitive, movement-sensing or temperature-dependent sensors.
  • a non-contact measurement by means of electromagnetic fields, so on, for example, using appropriately designed chips or ICs (integrated circuit on board bonded, customized ICs), which areas of, for example, 1 mm 2 to 1 cm 2 detected could be.
  • two to eight, preferably four sensors are provided per chip, each sensor covering an area of 10 cm ⁇ 10 cm up to 50 cm ⁇ 50 cm.
  • more preferably four to ten sensors or one to twenty-five chips are positioned in the arrangement per square meter.
  • FIG. 1 shows a detail of the proposed arrangement in plan view of the first upper layer.
  • FIG. 2 shows the schematic section along the line II - II in Fig. 1;
  • FIG. 3 is a schematic section along the line III - III in Fig. 1st
  • the flooring shown is designed in three layers, wherein a first upper layer 1 and a third lower layer 3 are designed as film layers.
  • the lower layer 3 is at least on the surface of a central layer 2 facing surface over the entire surface conductive formed, for forming an electrical ground layer GND.
  • the film of the first upper layer 1, facing the middle layer 2, is provided with strip-shaped interconnects 4 spaced from one another. These are preferably printed interconnects 4 for the positive voltage supply VCC of the arrangement.
  • interconnects 4 are guided to the edge of the carpet edge 5 and form there along the edge of the carpet edge 5 aligned contacting zones 6 from the power supply and the conductor track-dependent data communication.
  • Next are adjacent to the tracks 4, further in the left between the tracks 4 spaces below the upper film layer 1 sensors 7 are arranged. These can also be applied in the printing process as well as in the etching process. Shown are sensor surfaces capacitive acting sensors 7. Alternatively, sensor tracks can be provided.
  • the stocked with the conductors 4 and the sensors 7 upper layer 1 is the entire surface on the middle layer 2, which in turn is fully supported on the lower layer 3.
  • the middle layer 2 is initially essentially an insulating layer 8, which has recesses 9 for chips 10.
  • the height of the insulating layer 8 is adapted to the height of the chips 10, corresponds to about 2 mm.
  • the recesses 9 for the chips 10 are positioned underneath the printed conductors 4 and are spaced apart in the longitudinal extent of the printed conductors 4 such that two adjacent sensors 7 are contacted by a chip 10 on both sides of the printed conductor 4.
  • the chips 10 have contact projections 11, 12. These engage in the upper layer 1 or in the printed conductors 4 and sensors 7 formed in this layer 1. It does not require a separate measure for contacting, such as. Soldering or the like.
  • the contact before jumps 11 are used to contact the individual sensors 7, wherein in the illustrated embodiment, two contact projections 11 are assigned to a sensor 7. Via the contact projections 12, the power supply of the respective chip takes place.
  • the ground line of the chip 10 via its downwardly facing surface 13, which is in full contact with the lower, conductive ground layer. 3
  • the tracks 4 are up, i. for the chips 10 side facing away from the situation 1 isolated.
  • the conductor tracks 4 or the contacting zones 6 are folded over along the peripheral edge 5 (see FIG. 3), so that the conductive side is directed upward thereafter.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Floor Finish (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)

Abstract

Die Erfindung betrifft eine Anordnung von mit Sensoren (7) verbundenen Chips (10) in einem mehrlagigen Bodenbelag. Um eine Anordnung der in Rede stehenden Art in herstellungstechnisch einfacher Weise weiter zu verbessern, wird vorgeschlagen, dass in einer ersten oberen Lage (1) in der Ebene distanzierte Leiterbahnen (4) ausgebildet sind zur Stromversorgung eines Chips (10), dass eine zweite mittlere Lage (2) vorgesehen ist, in der der Chip (10) angeordnet ist und dass eine dritte untere Lage (3) vorgesehen ist, welche ebenfalls leitend mit dem Chip (10) verbunden ist, wobei in den flächenmäßigen Zwischenräumen zwischen den Chips (10) Sensoren (7) angeordnet sind.

Description

Anordnung in einem mehrlagigen Bodenbelag
Die Erfindung betrifft eine Anordnung von mit Sensoren verbundenen Chips in einem mehrlagigen Bodenbelag.
Mittels derartiger Anordnungen sind beispielsweise Zugangskontrollen in Eingangsbereichen möglich. Weiter können mittels Sensoren und Chips versehene Bodenbeläge zur Steuerung von bspw. autonom arbeitenden Sauggeräten, sog. Saug- oder Kehrrobotern, dienen.
Im Hinblick auf den bekannten Stand der Technik wird eine technische Problematik der Erfindung darin gesehen, eine Anordnung der in Rede stehenden Art in herstellungstechnisch einfacher Weise weiter zu verbessern.
Diese Problematik ist zunächst und im Wesentlichen durch den Gegenstand des Anspruchs 1 gelöst, wobei darauf abgestellt ist, dass in einer ersten oberen Lage in der Ebene distanzierte Leiterbahnen ausgebildet sind zur Stromversorgung eines Chips, dass eine zweite mittlere Lage vorgesehen ist, in der der Chip angeordnet ist und dass eine dritte untere Lage vorgesehen ist, welche ebenfalls leitend mit dem Chip verbunden ist, wobei in den flächenmäßigen Zwischenräumen zwischen den Chips Sensoren angeordnet sind. Zufolge dieser Ausgestaltung ist eine sandwichartige Anordnung der maßgeblichen Elektronikkomponenten erreicht, wobei die erste und die dritte Lage leitend ausgebildet im Wesentlichen der Stromversorgung dienen. Entsprechend ist eine einfache Kon- taktierung der Chips bzw. ICs und darüber hinaus auch der Sensoren erreichbar, was die Herstellung eines derart bestückten Bodenbelags wesentlich vereinfacht. Die erste obere Lage bildet Leiterbahnen insbesondere zur positiven Spannungsversorgung der Chips und / oder der Sensoren aus, während die dritte untere Lage gleichfalls leitend die elektrische Masse bildet. Die untere Lage sowie die obere Lage, insbesondere die ausgebildeten Leiterbahnen, ste- hen über chipseitige Kontakte unmittelbar mit den Chips elektrisch leitend in Verbindung. Auf dieselbe Weise werden auch die Sensoren mit den Chips verbunden. Der Masseanschluss der Chips mit der unteren Lage kann in einfachster Weise über die Chipoberfläche erfolgen. Alternativ kann der Massean- Schluss auch über die erste obere Lage erfolgen, während die dritte untere Lage der positiven Spannungsversorgung dient.
Im Weiteren sind Merkmale beschrieben, die bevorzugt in Kombination mit den Merkmalen des Anspruches 1 Bedeutung haben, aber grundsätzlich auch mit nur einigen Merkmalen des Anspruches 1 oder alleine Bedeutung haben können.
So ist in einer Weiterbildung des Erfindungsgegenstandes vorgesehen, dass die dritte Lage mit der ersten und zweiten Lage unverbunden ist. Die erste und zweite Lage hingegen sind bevorzugt fest miteinander verbunden. Entsprechend kann die dritte Lage als lose Unterlage ausgelegt werden, worauf die weiteren Lagen mit der masseseitigen Oberfläche der Chips nach unten zur Kontaktierung der Masse-Lage aufgelegt werden. Zufolge dieser Ausgestaltung ist die dritte Lage als solche aufwickelbar, so weiter insbesondere zu einem Coil aufwickelbar und darüber hinaus weiter auch auf Länge abschneidbar.
Die zweite Lage, in welcher die Chips angeordnet sind, ist, die Zwischenräume zwischen den Chips ausfüllend, als Isolationslage ausgebildet. Diese Lage liegt entsprechend bspw. in Form eines isolierenden Gewebes (Underlay) mit Aus- nehmungen für die Chips vor. Die Höhe der Isolationslage ist angepasst an die Chiphöhe, beträgt entsprechend etwa 1 mm bis 3 mm, weiter etwa 2 mm und besteht bspw. aus einem Polyurethan- oder Polyamidmaterial, weiter bspw. aus Polypropylen wie ein isolierender, druckstabiler Nadelfilz. In einer bevorzugten Ausgestaltung sind die Sensoren und die Leiterbahnen in derselben Ebene, nämlich in der ersten oberen Lage, angeordnet. Die Leiterbahnen sind hierbei in bevorzugter Ausgestaltung gitter- oder streifenartig angeordnet. In den sich zwischen den Leiterbahnen ergebenden Freiräumen sind ein oder mehrere Sensoren ebenengleich positioniert. Jede streifenförmig vorgesehene VCC-Leiterbahn der ersten Lage ist zur Teppichrandkante hin geführt, zur Ausbildung einer randkantenseitigen Kontaktierungsfläche.
Die Signale der über den aufgebrachten Teppichboden sensibilisierten Sensoren werden in einer bevorzugten Ausgestaltung durch Aufmodulation auf die Leiterbahnen und / oder auf die untere leitende Lage übertragen und weiter bevorzugt über die teppichrandkantenseitigen Kontaktierungszonen erfassbar. Die Auswertung der Signale der bspw. kapazitiv arbeitenden Sensoren erfolgt in den zugeordneten Chips, die mit entsprechend positionierten Kontakten in die Sensorebene eingreifend mit den Sensoren verbunden sind. Die von dem Chip ausgewerteten Signale werden moduliert über die Masse-Lage bzw. über die Leiterbahnen zur positiven Spannungsversorgung nach außen geleitet. Die Datenübertragung erfolgt somit bevorzugt auf der Versorgungsleitung. Es werden entsprechend keine gesonderten Leitungen zur Signalübertragung be- nötigt. So können weiter die Daten auf den Versorgungsleitungen mittels
Funkwellen übertragen werden, nach Art einer Trägerfrequenzanlage oder Powerline Communication (PLC). Alternativ können die Daten durch Modulieren des Verbrauchstroms durch die Chips gesendet werden. Der Empfänger detek- tiert und wertet die unterschiedliche Stromaufnahme aus. Weiter ist eine Span- nungsmodulation möglich. Die Spannungsversorgung liegt in üblicher Weise auf einem Potential von bspw. 5 Volt. Die Informationen werden dann mittels Modulation zwischen diesem üblichen Spannungspotential und einem davon abweichenden Potential, bspw. 6 Volt, übertragen, welches abweichende Potential ebenfalls die Spannungsversorgung des Chips sicherstellt. In bevorzugter Ausgestaltung ist die untere Lage jedenfalls auf der der mittleren Lage zugewandten Seite flächenmäßig durchgehend leitfähig. Zur Unterseite hin, d.h. zur Auflageseite hin, ist die untere Lage bevorzugt isoliert. Die Leiterbahnen der oberen Lage sind jedenfalls auf der der mittleren Lage zuge- wandten Seite flächenmäßig durchgehend leitfähig. Zur Oberseite, d.h. zugewandt dem aufzulegenden Teppichboden, ist die obere Lage nicht leitfähig.
Zum Schutz gegen aufsteigende Feuchtigkeit oder von der Oberseite her einwirkende Flüssigkeit ist der Bereich der Sensoren und der Stromführung, also die erste obere Lage, wasserdicht oder dampfdurchlässig gestaltet. Bevorzugt wird eine dampfdurchlässige Ausgestaltung der einzelnen Schichten, so dass eingedrungene Feuchtigkeit von unten nach oben entweichen kann. Die Durchlässigkeit wird durch (Mikro-) Perforierung oder ein feines Lochmuster erreicht.
Alternativ zu der vorgeschlagenen Lösung, bei welcher die dritte Lage mit der ersten und zweiten Lage unverbunden ist, wird zur Erhöhung der Formstabilität der Sensorfläche die an sich nicht formstabile mittlere, isolierende Gewebeschicht durch die ober- und unterseitigen folienartigen Lagen in Sandwichweise stabilisiert. Geeignete Folienwerkstoffe zur Bildung der ersten oberen und dritten unteren Lage sind bspw. Polyester und Polyamide.
Die Anordnung wird im Bereich der Schutzkleinspannung, also unter 50 Volt, betrieben, so weiter bevorzugt mit einer Spannung von 5 bis 24 Volt. Als Senso- ren kommen kapazitive, Bewegungen erfassende oder temperaturabhängige Sensoren zur Anwendung. Weiter alternativ kann auch eine berührungslose Messung mittels elektromagnetischer Felder erfolgen, so weiter bspw. unter Nutzung entsprechend ausgestalteter Chips bzw. ICs (integrated circuit on board bonded, customized ICs), womit Flächen von bspw. 1 mm2 bis hin zu 1 cm2 erfasst sein können. Weiter sind in einer Ausgestaltung zwei bis acht, bevorzugt vier Sensoren pro Chip vorgesehen, wobei jeder Sensor eine Fläche von 10 cm x 10 cm bis hin zu 50 cm x 50 cm erfasst. So sind weiter bevorzugt je Quadratmeter vier bis zehn Sensoren bzw. ein bis fünfundzwanzig Chips in der Anordnung positioniert.
Nachstehend ist die Erfindung anhand der beigefügten Zeichnung, welche lediglich ein Ausführungsbeispiel darstellt, näher erläutert. Es zeigt:
Fig. 1 einen Ausschnitt der vorgeschlagenen Anordnung in Draufsicht auf die erste obere Lage;
Fig. 2 den schematischen Schnitt gemäß der Linie II - II in Fig. 1;
Fig. 3 einen schematischen Schnitt gemäß der Linie III - III in Fig. 1.
Der dargestellte Bodenbelag ist im Wesentlichen dreilagig gestaltet, wobei eine erste obere Lage 1 und eine dritte untere Lage 3 als Folienlagen gestaltet sind. Die untere Lage 3 ist zumindest auf der einer mittleren Lage 2 zugewandten Oberfläche ganzflächig durchgehend leitfähig gebildet, zur Ausformung einer elektrischen Masse-Lage GND.
Die Folie der ersten oberen Lage 1 trägt zugewandt der mittleren Lage 2 zueinander beabstandet angeordnete streifenförmige Leiterbahnen 4. Hierbei handelt es sich bevorzugt um aufgedruckte Leiterbahnen 4 zur positiven Spannungsversorgung VCC der Anordnung.
Diese Leiterbahnen 4 sind zur Teppichrandkante 5 hin geführt und formen dort entlang der Teppichrandkante 5 ausgerichtete Kontaktierungszonen 6 aus zur Spannungsversorgung sowie zur leiterbahnabhängigen Datenkommunikation. Weiter sind benachbart zu den Leiterbahnen 4, weiter in den zwischen den Leiterbahnen 4 belassenen Zwischenräumen unterseitig der oberen Folienlage 1 Sensoren 7 angeordnet. Diese können gleichfalls im Druck- aber auch im Ätz- verfahren aufgebracht sein. Dargestellt sind Sensorenflächen kapazitiv wirkender Sensoren 7. Alternativ können auch Sensorenbahnen vorgesehen sein.
Die mit den Leiterbahnen 4 und den Sensoren 7 bestückte obere Lage 1 liegt vollflächig auf der mittleren Lage 2 auf, die sich wiederum vollflächig auf der unteren Lage 3 abstützt. Die mittlere Lage 2 ist zunächst im Wesentlichen eine Isolationslage 8, die Ausnehmungen 9 für Chips 10 aufweist. Die Höhe der Isolationslage 8 ist angepasst an die Höhe der Chips 10, entspricht etwa 2 mm.
Die Ausnehmungen 9 für die Chips 10 sind unterseitig der Leiterbahnen 4 posi- tioniert und in Längserstreckung der Leiterbahnen 4 so zueinander beabstandet, dass jeweils beidseitig der Leiterbahn 4 zwei benachbart angeordnete Sensoren 7 durch einen Chip 10 kontaktiert werden.
In üblicher Weise weisen die Chips 10 Kontaktvorsprünge 11, 12 auf. Diese ra- gen in die obere Lage 1 bzw. in die in dieser Lage 1 ausgebildeten Leiterbahnen 4 und Sensoren 7 ein. Es bedarf entsprechend keiner gesonderten Maßnahme zur Kontaktierung, wie bspw. Lötarbeiten oder dergleichen.
Die Kontakt vor Sprünge 11 dienen zur Kontaktierung der einzelnen Sensoren 7, wobei in dem dargestellten Ausführungsbeispiel jeweils zwei Kontaktvorsprünge 11 einem Sensor 7 zugeordnet sind. Über die Kontaktvorsprünge 12 erfolgt die Stromversorgung des jeweiligen Chips. Die Masseleitung des Chips 10 erfolgt über dessen nach unten gewandte Oberfläche 13, die vollflächig in Kontakt steht zu der unteren, leitfähigen Masse- Lage 3.
Die Stromversorgung der beschriebenen Anordnung erfolgt über die in der oberen Lage 1 vorgesehenen VCC-Leiterbahnen 4 und der unteren dritten Masse-Lage 3, dies sowohl für die Chips 10 als auch für die Sensoren 7. Die Auswertung der Sensorsignale erfolgt in den zugeordneten Chips 10, welche Signalergebnisse moduliert über die Masse-Lage 3 und die Leiterbahnen 4 nach außen zu den Kontaktierungszonen 6 geleitet werden.
Die Leiterbahnen 4 sind nach oben, d.h. zur den Chips 10 abgewandten Seite hin durch die Lage 1 isoliert. Zur Kontaktierung im Bereich der Randkante 5 sind die Leiterbahnen 4 bzw. die Kontaktierungszonen 6 entlang der Randkante 5 umgeschlagen (siehe Fig. 3), so dass hiernach die leitende Seite nach oben gerichtet ist.
Alle offenbarten Merkmale sind (für sich) erfindungswesentlich. In die Offenbarung der Anmeldung wird hiermit auch der Offenbarungsinhalt der zugehö- rigen/ beigefügten Prioritätsunterlagen (Abschrift der Voranmeldung) vollinhaltlich mit einbezogen, auch zu dem Zweck, Merkmale dieser Unterlagen in Ansprüche vorliegender Anmeldung mit aufzunehmen.

Claims

ANSPRÜCHE
1. Anordnung von mit Sensoren (7) verbundenen Chips (10) in einem mehrlagigen Bodenbelag, dadurch gekennzeichnet, dass in einer ersten oberen Lage (1) in der Ebene distanzierte Leiterbahnen (4) ausgebildet sind zur
Stromversorgung eines Chips (10), dass eine zweite mittlere Lage (2) vorgesehen ist, in der der Chip (10) angeordnet ist und dass eine dritte untere Lage (3) vorgesehen ist, welche ebenfalls leitend mit dem Chip (10) verbunden ist, wobei in den flächenmäßigen Zwischenräumen zwischen den Chips (10) Sensoren (7) angeordnet sind.
2. Anordnung nach Anspruch 1 oder insbesondere danach, dadurch gekennzeichnet, dass die dritte Lage (3) mit der ersten (1) und zweiten Lage (2) un verbunden ist.
3. Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die zweite Lage (2) eine Isolationslage (8) ist.
4. Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Sensoren (7) und die Leiterbahnen (4) in derselben Ebene angeordnet sind.
5. Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Signale der
Sensoren (7) durch Aufmodulation auf die Leiterbahnen (4) und / oder auf die untere leitende Lage (3) übertragen werden.
6. Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die untere Lage (3) jedenfalls auf der der mittleren Lage (2) zugewandten Seite flächenmäßig durchgehend leitfähig ist.
7. Anordnung nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Leiterbahnen (4) jedenfalls auf der der mittleren Lage (2) zugewandten Seite flächenmäßig durchgehend leitfähig sind.
PCT/EP2008/058747 2007-07-10 2008-07-07 Anordnung von halbleiterchips in einem mehrlagigen bodenbelag WO2009007335A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP08774821A EP2171698A2 (de) 2007-07-10 2008-07-07 Anordnung von halbleiterchips in einem mehrlagigen bodenbelag

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007031964.0 2007-07-10
DE200710031964 DE102007031964A1 (de) 2007-07-10 2007-07-10 Anordnung in einem mehrlagigen Bodenbelag

Publications (2)

Publication Number Publication Date
WO2009007335A2 true WO2009007335A2 (de) 2009-01-15
WO2009007335A3 WO2009007335A3 (de) 2009-04-09

Family

ID=40090151

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/058747 WO2009007335A2 (de) 2007-07-10 2008-07-07 Anordnung von halbleiterchips in einem mehrlagigen bodenbelag

Country Status (3)

Country Link
EP (1) EP2171698A2 (de)
DE (1) DE102007031964A1 (de)
WO (1) WO2009007335A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170360234A1 (en) * 2014-12-11 2017-12-21 Tarkett Gdl Multilayer floor covering with sheet-type sensor
GB201621094D0 (en) * 2016-12-12 2017-01-25 Altro Ltd Improvements in or relating to floor coverings
CN112890688A (zh) * 2021-01-15 2021-06-04 林亚平 一种基于人工智能的扫地机器人

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990010920A1 (en) * 1989-03-11 1990-09-20 Herbert Valdemar Lewin Monitoring system and apparatus
US5127486A (en) * 1990-11-23 1992-07-07 Eaton-Kenway, Inc. System for sensing arrival of an automatic guided vehicle at a wire
US20060065060A1 (en) * 2004-09-28 2006-03-30 Pentax Corporation Pressure detecting mat and antidecubitus system provided with the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990010920A1 (en) * 1989-03-11 1990-09-20 Herbert Valdemar Lewin Monitoring system and apparatus
US5127486A (en) * 1990-11-23 1992-07-07 Eaton-Kenway, Inc. System for sensing arrival of an automatic guided vehicle at a wire
US20060065060A1 (en) * 2004-09-28 2006-03-30 Pentax Corporation Pressure detecting mat and antidecubitus system provided with the same

Also Published As

Publication number Publication date
WO2009007335A3 (de) 2009-04-09
EP2171698A2 (de) 2010-04-07
DE102007031964A1 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
EP2108183B1 (de) Flächenverkleidungselement, flächenverkleidungselement-anordnung und verfahren zum herstellen eines flächenverkleidungselementes
EP2030491B1 (de) Textilschicht-anordnung, textilschicht-array und verfahren zum herstellen einer textilschicht-anordnung
WO2015022327A1 (de) Textile kapazitive elektrode, verfahren zu deren herstellung sowie verwendung
DE102009055121A1 (de) Sensierendes Flächenelement und Verfahren zu dessen Herstellung
EP3298921B1 (de) Einlegesohle oder schuhsohle
DE102013102718A1 (de) Chipkartenmodulanordnung
WO2010034820A1 (de) Rfid-transponderantenne
WO2009007335A2 (de) Anordnung von halbleiterchips in einem mehrlagigen bodenbelag
WO2009003464A2 (de) Flächenverkleidungsstruktur und verfahren zum herstellen einer flächenverkleidungsstruktur
EP3810868B1 (de) Belagselement
EP0491214A1 (de) Transformator, insbesondere Impulstransformator
WO1991001618A1 (de) Verfahren zur störstrahlungsdämpfung an leiterplatten
DE102008013580A1 (de) Anordnung von mit Sensoren verbundenen Chips in einem mehrlagigen Bodenbelag
EP4373666A1 (de) Textile elektronikvorrichtung und verfahren zur herstellung der textilen elektronikvorrichtung
DE10007967C2 (de) Mehrschichtige Anordnung elektrischer Leiter mit integrierter Stromerfassung
EP3456160B1 (de) Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen
DE19820234A1 (de) Anordnung zur Übertragung von Signalen zwischen einem Bauelement eines tragbaren Datenträgers und einer dem Bauelement fest zugeordneten Zuleitung
EP2483847B1 (de) Chipmodul und tragbarer datenträger mit einem chipmodul
DE19735387A1 (de) Trägerkarte und Halbleitermodul für eine derartige Trägerkarte
DE112020005675T5 (de) Erwärmungsvorrichtung
DE102020115539A1 (de) Anordnung für eine textile elektronische Schaltung
DE102011115598A1 (de) Chipmodul und Datenträgerkörper
DE10130864A1 (de) Vertikal kontaktierte, übereinander gestapelte Chips
DE102016011934A1 (de) Gehäuse für ein elektronisches Bauteil, insbesondere einen Halbleiter-Chip
DE202016006195U1 (de) Gehäuse für ein elektronisches Bauteil, insbesondere einen Halbleiter-Chip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08774821

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2008774821

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE