WO2008075480A1 - Display driver, display driver unit, and display device - Google Patents

Display driver, display driver unit, and display device Download PDF

Info

Publication number
WO2008075480A1
WO2008075480A1 PCT/JP2007/066089 JP2007066089W WO2008075480A1 WO 2008075480 A1 WO2008075480 A1 WO 2008075480A1 JP 2007066089 W JP2007066089 W JP 2007066089W WO 2008075480 A1 WO2008075480 A1 WO 2008075480A1
Authority
WO
WIPO (PCT)
Prior art keywords
display driver
display
output amplifier
wiring
output
Prior art date
Application number
PCT/JP2007/066089
Other languages
French (fr)
Japanese (ja)
Inventor
Motomitsu Itoh
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Publication of WO2008075480A1 publication Critical patent/WO2008075480A1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Definitions

  • Display driver display driver unit, and display device
  • the present invention relates to a display driver that enables driving using a spare wiring for a wiring defect of a display device.
  • a liquid crystal display device in which a source line disconnected in a manufacturing process is repaired using a spare wiring before shipment of the product and can be driven.
  • FIG. 7 is a block diagram showing the configuration of such a liquid crystal panel described in Patent Document 1.
  • the source line 110 extends from the source driver IC 131 of the source driver (source TAB) 102 into the display area 120 and from the gate driver IC 132 of the gate driver (gate TAB) 103.
  • a gate line 111 extends into the display area 120, and thereby the pixel portion 113 is driven.
  • the display area is displayed from the source driver IC 131 via the compensation output buffer 136 in the source driver 102, the source substrate 104, the connection cable 125, and the gate substrate 105.
  • a connection wiring 124 as a spare wiring arranged so as to extend to the opposite side of the source driver 102 with respect to 120 is welded by laser irradiation at the source line 110 and the connection point 152.
  • the output from the normal output buffer 134 is not included in the portion from the normal output part 135 of the normal output buffer 134 of the source driver IC1 31 to the disconnection point 151.
  • the signal is supplied from the connection point 152 to the disconnection point 151 by the output from the compensation output buffer 136 of the source driver IC 131.
  • Reference numeral 106 denotes a control board
  • reference numeral 126 denotes a flexible wiring board.
  • Patent Document 1 in this way, the disconnected source line 110 is repaired so that it can be driven.
  • Patent Documents 2 and 3 describe a configuration in which a source line is repaired using a spare wiring.
  • Patent Document 1 Japanese Published Patent Publication “JP 2003-202846 Publication (Publication Date: July 18, 2003)”
  • Patent Document 2 Japanese Patent Publication “JP-A-8-185144 (Publication Date: July 16, 1996)”
  • Patent Document 3 Japanese Patent Publication “JP-A-8-171081 (Publication Date: July 2, 1996)”
  • FIG. 8 shows a signal waveform A at the normal output unit 135 of the normal output buffer 134 and a signal waveform B at the connection point 152.
  • the signal waveform A is a voltage rising waveform corresponding to the slew rate of the operational amplifier because the normal output buffer 134 is usually an output voltage waveform of a buffer composed of a voltage follower using an operational amplifier.
  • the signal waveform at the compensation output section 137 of the compensation output buffer 136 is the same as the signal waveform A, but the signal waveform B depends on the resistance and parasitic capacitance components of the connection wiring 124 from the compensation output section 137 to the connection point 152.
  • a signal delay occurs, resulting in a delayed voltage waveform.
  • the voltage waveform further includes a delay due to the source line 110 itself rather than the signal waveform.
  • each point of the portion from the normal output unit 135 to the disconnection point 151 of the normal output buffer 134 is shown in the signal waveform A and from the normal output unit 135.
  • a voltage with a delay due to the source line 110 itself up to the point is supplied.
  • 151 stepped line In the generated source line 110, a voltage obtained by further adding a delay due to the source line 110 itself from the connection point 152 to the point is supplied to the signal waveform B at each point from the connection point 152 to the disconnection point 151. The This is a very slow voltage waveform.
  • the signal supply period tl for each source line 110 in one horizontal period is determined, and this is a sufficient time for charging the source line 110 to the target voltage V0 for the signal supply by the normal output. is there.
  • the signal supply period tl ends before the voltage rises to the target voltage V0, the charging voltage becomes VI, and the source line 110 of that portion is There is a risk of insufficient charging.
  • display deterioration such as black lines on the display area occurs.
  • the present invention has been made in view of the above problems, and an object thereof is to realize a display driver capable of setting a load driving capability of a spare output amplifier to a desired one. .
  • a display driver unit and a display device including the display driver are realized.
  • a display driver includes an output amplifier that outputs a signal to a data signal line of a display panel, and a preliminary output amplifier that is provided for the output amplifier.
  • a display driver circuit comprising: a display driver circuit comprising: a display driver circuit having at least one of a positive-phase input circuit, a negative-phase input circuit, and a feedback circuit from an output to a negative-phase input; It is characterized by having a connection part for connecting the external part for constituting at least a part of the external part using the external part.
  • At least a part of at least one of the positive-phase input circuit, the negative-phase input circuit, and the feedback circuit from the output to the negative-phase input of the operational amplifier is externally connected.
  • the spare wiring is passed through the spare wiring.
  • the power S is used to charge the data signal line to which the signal is supplied to the same voltage as the charging by the output amplifier.
  • the display driver of the present invention comprises a chip that incorporates the display driver circuit and is mounted on the display panel by COG (Chip On Glass). And a terminal connected to a wiring formed on the display panel as the connection portion.
  • COG Chip On Glass
  • the load drive capability of the auxiliary output amplifier can be set to a desired value for the display driver in the form of COG.
  • a wiring for connecting the external component is connected to the film from a chip incorporating the display driver circuit as the connection portion. It is characterized by being made up of extracted COF (Chip On Film).
  • the load driving capability of the auxiliary output amplifier can be set to a desired value for the display driver in the form of COF.
  • a wiring for connecting the external component is connected to the tape from the chip incorporating the display driver circuit as the connection portion. It is characterized by being composed of the extracted TCP (Tape Carrier Package).
  • TCP Transmission Carrier Package
  • the display driver and wiring for supplying a display drive signal to the display driver are formed, and the connection of the display driver is performed.
  • a mounting portion for the external component connected to the section is provided! /, And a printed wiring board is provided! /.
  • the display driver unit of the present invention includes the display driver and wiring for supplying a display drive signal to the display driver, and the connection of the display driver. And a printed wiring board on which the external component is mounted in a state of being connected to the unit! /.
  • a display driver that can avoid the occurrence of insufficient charging of the data signal line even when a signal is supplied to the data signal line that has been disconnected using the spare wiring. There is an effect that it can be realized.
  • the external component causes the spare output amplifier to output the output voltage of the spare output amplifier within the period of supplying the signal to the data signal line. It is characterized by a voltage that is greater than the input voltage of the output amplifier.
  • the charging voltage of the data signal line using the auxiliary output amplifier can be made substantially equal to the charging voltage of the data signal line using the output amplifier.
  • the external component causes the output voltage of the auxiliary output amplifier to be temporally changed with respect to a steady value of the output voltage of the auxiliary output amplifier. It is characterized by a vibrating waveform.
  • the output voltage of the auxiliary output amplifier is supplied to the data signal line.
  • the load drive capability of the standby output amplifier can be easily increased.
  • the external component includes a component having a variable element constant, and the length of a period during which the signal is supplied to the data signal line And an element constant control means for changing the element constant in response to the above.
  • the element constant control means by changing the element constant of the external component by the element constant control means, the optimum output voltage of the standby output amplifier in accordance with the period for supplying the signal to the data signal line is obtained. There is an effect that it can be set.
  • the display device of the present invention includes the display driver unit, and a signal output to the selected data signal line is input to the input of the auxiliary output amplifier.
  • the wiring connected to the output of the auxiliary output amplifier is formed so as to be connectable to one end of the data signal line on the side opposite to the display driver side.
  • a display device capable of avoiding the occurrence of insufficient charging of the data signal line even if the signal supply is performed using the spare wiring for the data signal line in which the disconnection has occurred. If it can be realized, it will produce an effect.
  • the display device of the present invention is a liquid crystal display device.
  • the liquid crystal display device using the spare wiring has an effect of avoiding insufficient charging of the data signal line.
  • FIG. 1, showing an embodiment of the present invention is a block diagram showing a configuration of a display device
  • FIG. 2 is a diagram showing a specific example of a spare output amplifier.
  • A shows a spare output amplifier connected with an external circuit.
  • B is a graph showing the gain characteristics of the auxiliary output amplifier in (a).
  • FIG. 5 A waveform diagram showing the waveform of the signal used in the configuration of FIG. 4, where (a) shows the case where the horizontal sync signal is used, and (b) shows the case where the vertical sync signal and the data enable signal are used. is doing.
  • FIG. 7 is a block diagram showing a conventional technique and showing a configuration of a display device.
  • FIG. 1 shows a configuration of a liquid crystal display device (display device) 1 according to the present embodiment.
  • the liquid crystal display device 1 includes a display panel 2, a plurality of source drivers 3, ..., a source substrate 4, a controller A roll board 5, a flexible wiring board 6, and a plurality of gate drivers 7 are provided.
  • the display panel 2 is provided with a plurality of gate lines (scanning signal lines) GL... And a plurality of source lines (data signal lines) SL-- '!
  • a pixel PIX is formed corresponding to each intersection of the gate line GL and the source line SL.
  • Pixel PIX has TFT15 and liquid crystal capacitor 16.
  • the gate of TFT15 is connected to gate line GL
  • the source of TFT15 is connected to source line SL
  • the drain of TFT15 is connected to the pixel electrode which is one end of liquid crystal capacitor 16.
  • the other end of the liquid crystal capacitor 16 is connected to a common electrode.
  • the source driver 3 outputs a signal for charging the liquid crystal capacitor 16 to the source line SL, and includes an output amplifier 11 corresponding to each source line SL.
  • the source driver 3 is provided in the form of COF (Chip On Film) or TCP (Tape Carrier Package), and is a display driver that generates a signal to be output to the source line SL ... on the film or tape.
  • a source driver IC3a with a built-in circuit is mounted.
  • the output amplifier 11 is formed in the source driver IC 3a, and comprises a voltage follower using an operational amplifier.
  • a source such as a shift register, a level shifter, and a DA converter circuit is provided in the source dry IC 3a.
  • a spare output amplifier 12 is further provided as described later. .
  • the source drivers 3... are supplied with various control signals and display data for deriving an output to the output amplifier 11. These control signals and display drive signals such as display data are supplied as a signal group sO from the controller 5a mounted on the control board 5.
  • the signal group sO output from the controller 5a is supplied to the source board 4 via the flexible wiring board 6.
  • the source substrate 4 supplies these signal groups sO to each source driver 3 through wiring provided on the source substrate 4 itself.
  • the gate drivers 7 supply a scanning signal to be applied to the gate of the TFT 15 of the pixel PIX to the gate lines GL ....
  • the gate driver 7 is provided in the form of COF or TCP, and the gate driver IC 7a for generating the scanning signal is mounted on the film or tape, and the source driver 3 of the display panel 2 is provided. On two sides orthogonal to the side It is attached. The left area of the display panel 2 is driven using the left gate driver 7... And the right area of the display panel 2 is driven using the right gate driver 7.
  • the supply signal to the gate driver 7 may be supplied from the control board 5 or may be supplied from the controller power provided in the middle.
  • the spare output amplifier 12 provided in the source driver IC 3a is a redundant amplifier provided preliminary to the output amplifier 11.
  • the spare output amplifier 12 is configured using an operational amplifier, and its positive phase input terminal is connected to the first spare wiring 27.
  • the first auxiliary wiring 27 is provided in the vicinity of the edge of the display panel 2 on the source drain 3 side, in parallel with the edge. In this case, one combination of the spare output amplifier 12 and the first spare wiring 27 is provided for each source driver 3! /, And any number of pairs of source drivers 3 may be provided.
  • the reverse-phase input circuit of the auxiliary output amplifier 12 and the feedback circuit from the output to the reverse-phase input are provided as an external circuit 12 a on the source substrate 4.
  • the external circuit 12a will be described later.
  • the output of the auxiliary output amplifier 12 is drawn out on the film or tape of the source driver 3 as a connection part for connecting the external circuit 12a, and further connected to the wiring on the source board 4 to be connected to the source board 4 Connected to external circuit 12a at point Q above
  • the output of the auxiliary output amplifier 12 drawn out on the source substrate 4 is connected to the second auxiliary wiring 21 at the point Q described above.
  • the second spare wiring 21 is provided for each source driver 3 and crosses over the source driver 3 located at both ends of the source driver group from the source board 4 to the vicinity of the gate driver 7 side edge of the display panel 2. Further, the vicinity of the end side opposite to the source driver 3 side of the display panel 2 is provided in parallel to the end side.
  • the second auxiliary wiring 21 connected to the auxiliary output amplifier 12 of the source driver 3 may Provided in the left area of the display panel 2 bypasses the display area 2 by bypassing the left end side of the display panel 2.
  • the second spare wiring 2 1 connected to the spare output amplifier 12 of the source driver 3 ⁇ which is routed to a position opposite to the source driver 3 ⁇ and to the right side area of the display panel 2 is Then, bypass the right edge side of the display panel 2 and be routed to the position facing the source driver 3 • ⁇ across the display area 2!
  • the first spare wiring 27 and the second spare wiring 21 are wirings used to repair the disconnected source line SL when the source line SL is disconnected in the manufacturing stage of the liquid crystal display device 1.
  • the output of the output amplifier 11 of the source driver 3 connected to the source line SL is represented by a corresponding P as shown by a point P.
  • the portion of the disconnected source line SL from the output amplifier 11 to the disconnected portion 25 and the selected pixel connected thereto are charged by the output of the output amplifier 11, and the portion from the point R to the stepped portion is charged.
  • the portion up to 25 and the selected pixel connected to the portion are charged by the output of the auxiliary output amplifier 12.
  • FIG. 2 (a) shows an example of a configuration in which the external circuit 12 a is connected to the auxiliary output amplifier 12.
  • the positive phase input terminal of the auxiliary output amplifier 12 is connected to the point P in FIG. 1, and the output voltage Vin of the output amplifier 11 is inputted.
  • a parallel circuit of a resistor R1 and a capacitor C is connected between the negative-phase input terminal of the auxiliary output amplifier 12 and GND, and this parallel circuit constitutes a negative-phase input circuit.
  • a resistor R2 is inserted between the output terminal of the auxiliary output amplifier 12 and the negative phase input terminal, and this resistor R2 forms a feedback circuit from the output of the auxiliary output amplifier 12 to the negative phase input. ing.
  • the output terminal of auxiliary output amplifier 12 is connected to point Q in Fig.1.
  • the source driver IC 3a Since the external circuit 12a is not monolithically formed with the spare output amplifier 12 in the source driver IC 3a, the source driver IC 3a has a reverse-phase input terminal of the spare output amplifier 12 and an output terminal. Each drawing wiring force of the source driver 3 is drawn to the source substrate 4 across the film or tape. Then, it is connected to an external circuit 12a composed of a resistor Rl, a resistor R2, and a capacitor C mounted at a mounting location of an external component provided on the source substrate 4.
  • FIG. 2 (b) shows a spare output amplifier 12 in a state where the external circuit 12a having the above configuration is connected. Shows the frequency characteristics of the gain of the output voltage Vout with respect to the input voltage Vin. Curve E shows the characteristics without capacitance C, curve F shows the characteristics when capacitance C is small, and curve G shows the characteristics when capacitance C is large.
  • the curve E corresponds to a configuration in which the capacitor C is not provided in FIG. 2A, and the time change of the output voltage Vout after the input voltage Vin is input is shown in FIG.
  • the voltage at point P rises to V0 and stabilizes, while the voltage at point Q becomes higher than V0 within the signal supply period tl and then rises to VI and stabilizes. To do. This indicates that the load driving capability of the auxiliary output amplifier 12 has increased.
  • the voltage waveform at point R where the voltage waveform at point Q appears delayed by the resistance and parasitic capacitance of the second auxiliary wiring 21, is as shown by the curve R in FIG. 3 (a). . Accordingly, if the resistance values (element constants) of the resistors R1 and R2 are appropriately selected, the voltage at the point R is set at the end of the signal supply period tl to the source line SL as shown in FIG. The power can be almost equal to the voltage at point P, and the source line SL can be charged to approximately the same voltage at the point P side from the disconnection point 25 to the point P side at the disconnection point 25. be able to.
  • the voltage waveform at point R where the voltage waveform at point Q appears delayed by the resistance and parasitic capacitance of the second auxiliary wiring 21, is as shown by curve R in Fig. 3 (b). Become. Therefore, resistor R1 If the resistance value (element constant) of resistor R2 is selected appropriately, as shown in Fig. 3 (b), at the end of signal supply period tl to source line SL, The voltage at point R can be made approximately equal to the voltage at point P, and the source line SL is charged at the same voltage from the disconnection point 25 to the point P side and from the disconnection point 25 to the point R side. The power S to do.
  • the source driver 3 can connect the external components constituting the external circuit 12a.
  • the display driver can set the load driving capability of the auxiliary output amplifier 12 to a desired one.
  • the external circuit 12a is a circuit that constitutes a reverse-phase input circuit of the auxiliary output amplifier 12 and a feedback circuit from the output to the negative-phase input, but is not limited thereto, and is not limited to this. Any circuit that constitutes at least a part of at least one of the 12 positive-phase input circuits, the negative-phase input circuit, and the feedback circuit may be used. That is, by connecting the external circuit 12a to the auxiliary output amplifier 12, at least a part of at least one of the positive phase input circuit, the negative phase input circuit, and the feedback circuit of the auxiliary output amplifier 12 is connected. What is necessary is just to comprise using external parts.
  • the resistor R2 is a spare output amplifier in the source driver IC3a.
  • the resistor R1 and the capacitor C can be used as external parts constituting the external circuit 12a. Also, only the resistor R1, only the resistor R2, and only the resistor C can be used as external parts constituting the circuit 12a. Furthermore, the non-inverting amplifier having the positive phase input circuit may be configured such that the positive phase input circuit, the negative phase input circuit, and the feedback circuit are all external circuits 12a. [0067] Although the above voltage has been described by taking a positive polarity as an example, the negative voltage also has a rising edge in the description of positive polarity and an overshoot undershoot. The same effect can be obtained.
  • the resistor R2 is configured with a variable resistor, for example, an electronic volume, as shown in FIG. 3A
  • the resistance of the resistor R2 is controlled by the control signal si input to the resistor R2.
  • the gain of the auxiliary output amplifier 12 can be changed. In this way, the rising speed of the curve Q in (a) and (b) of FIG. 3 can be changed, so that the optimum curve Q is adapted to the length of the signal supply period tl to the source line SL. Can be set.
  • an ASI C (element constant control means) 31 for resistance value control on the source substrate 4.
  • the resistance value control ASIC 31 receives information on the signal supply period tl from the signal group sO output from the control board 5, generates a control signal si according to the length of the signal supply period tl, and outputs it to the resistor R2. To do.
  • the horizontal synchronization signal HSYNC is used as information regarding the signal supply period tl.
  • Figure 4 shows the configuration of the ASIC 31 for resistance control in this case.
  • the resistance value control ASIC 31 of FIG. 4 includes a counter unit 31a, a period calculation unit 31b, a lookup table 31c, and a control signal generation unit 31d.
  • the horizontal synchronizing signal HSYNC included in the signal group sO output from the controller board 5 and the clock signal CK generated from the crystal oscillation circuit 30 are input to the counter unit 31a.
  • the counter unit 31a has one cycle of the horizontal synchronization signal HSYNC.
  • the number of clock signals CK corresponding to a much smaller period is counted, and the count result N is input to the period calculation unit 31b.
  • the period calculation unit 31b calculates the length of one horizontal period (signal supply period tl) based on the input count result, and stores the calculation result (length of the signal supply period tl) in the lookup table 31c. Enter in. [0075]
  • the lookup table 31c is stored in the memory of the resistance value control ASIC 31 in advance, and describes the correspondence between the length of one horizontal period and the resistance value to be set in the resistor R2. .
  • the lookup table 31c inputs a signal k related to resistance value information corresponding to the input calculation result of the length of one horizontal period to the control signal generation unit 31d.
  • the control signal generation unit 31d generates a control signal si corresponding to the input signal k and inputs the control signal si to the resistor R2.
  • the length of one horizontal period is calculated from the period of the horizontal synchronization signal HSYNC.
  • the present invention is not limited to this, and the vertical synchronization signal VSYNC as shown in (b) of FIG. It may be calculated from the cycle or the cycle of the data DATA enable signal ENA.
  • the resistance value control ASIC 31 is provided not only on the source board 4 but also on the control board 5! /, May! /.
  • the resistance value of the resistor R2 is variable.
  • the element constant of any element constituting 12a can be made variable.
  • the source driver 3 is configured by COF or TCP.
  • the source driver IC3a chip is mounted on the film 41 as shown in FIG. 6 (b), and the spare output amplifier 12 of the source driver 3 is directed from the source driver IC3a to the film 41.
  • Wiring 35 is drawn out as a connection part for connecting external parts constituting the external circuit 12a.
  • the source driver IC3a chip is mounted on the tape 42 as shown in FIG. 6 (c), and the spare output amplifier 12 is directed from the source driver IC3a to the tape 42.
  • Wiring 35 is drawn out as a connecting portion for connecting external parts constituting the external circuit 12a.
  • the source driver IC3a chip can be mounted on the display panel 2 in the form of COG (Chip On Glass).
  • the source driver IC 3a has a terminal as a connection portion connected to the wiring 35 formed on the display panel 2 for connecting an external component constituting the external circuit 12a.
  • the external circuit 12a may be connected on the source substrate 4 directly connected to the display panel 2.
  • the number of wirings 35 is the same as that of the external circuit 12a, the positive-phase input circuit, the negative-phase input circuit, and the feedback circuit of the auxiliary output amplifier 12. Because it depends on which part of the circuit it is, it is not limited to the two shown!
  • the configuration composed of the source drivers 3... And the source substrate 4 can be handled as one display driver unit.
  • the display driver unit further includes other components such as a control board 5 and a flexible wiring board 6! /.
  • the display driver unit is provided with a place where the external circuit 12a is mounted, and may exist in a state before the external circuit 12a is mounted. In this case, a person who intends to manufacture a display device using this display driver unit selects and mounts external components appropriately, and adjusts the data signal line according to the display device to be manufactured. It is possible to avoid the occurrence of insufficient charging.
  • the display panel and display device in addition to the liquid crystal, for example, an organic EL element, a dielectric liquid, an electrochromic device, or the like may be used as the display element.
  • the display driver of the present invention includes at least one of the positive-phase input circuit, the negative-phase input circuit, and the feedback circuit from the output to the negative-phase input of the operational amplifier. Both of them have a connection part for connecting the external parts for constituting a part using the external parts.
  • the present invention relates to a high-definition, large-screen liquid crystal display device in which the occurrence probability of disconnection is high, It can be preferably used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The reverse phase input and feedback circuits of a preliminary output amplifier (12) provided within a source driver IC (3a) can be connected as an external circuit (12a) on a source board (4). An element constant of the external circuit (12a) is so set that the value of the output voltage of the spare output amplifier (12) becomes larger than that of the input voltage. This provides a display driver in which the load drive ability of the preliminary output amplifier can be set to a desired one.

Description

明 細 書  Specification
表示ドライバおよび表示ドライバユニットならびに表示装置  Display driver, display driver unit, and display device
技術分野  Technical field
[0001] 本発明は、表示装置の配線不良に対して予備配線を用いた駆動を可能とする表示 ドライバに関するものである。  TECHNICAL FIELD [0001] The present invention relates to a display driver that enables driving using a spare wiring for a wiring defect of a display device.
背景技術  Background art
[0002] 製造工程で断線したソースラインを、予備配線を用いて製品の出荷前に修復し、駆 動可能とする液晶表示装置が開示されている。  [0002] A liquid crystal display device is disclosed in which a source line disconnected in a manufacturing process is repaired using a spare wiring before shipment of the product and can be driven.
[0003] 図 7は、特許文献 1に記載されたこのような液晶パネルの構成を示すブロック図であ FIG. 7 is a block diagram showing the configuration of such a liquid crystal panel described in Patent Document 1.
[0004] この液晶パネル 1では、ソースドライバ(ソース TAB) 102のソースドライノ IC131か ら表示領域 120内にソースライン 110が延びているとともに、ゲートドライバ(ゲート T AB) 103のゲートドライバ IC132から表示領域 120内にゲートライン 111が延びてお り、これにより画素部 113が駆動される。仮に、ソースライン 110に断線箇所 151が発 生したとすると、ソースドライバ IC131から、ソースドライバ 102内の補償出力バッファ 136、ソース基板 104、接続ケーブル 125、および、ゲート基板 105を介して、表示 領域 120に対してソースドライバ 102と反対側まで延びるように配置された予備配線 としての接続配線 124を、当該ソースライン 110と接続ポイント 152においてレーザ照 射により溶着する。 In this liquid crystal panel 1, the source line 110 extends from the source driver IC 131 of the source driver (source TAB) 102 into the display area 120 and from the gate driver IC 132 of the gate driver (gate TAB) 103. A gate line 111 extends into the display area 120, and thereby the pixel portion 113 is driven. Assuming that a disconnection 151 occurs in the source line 110, the display area is displayed from the source driver IC 131 via the compensation output buffer 136 in the source driver 102, the source substrate 104, the connection cable 125, and the gate substrate 105. A connection wiring 124 as a spare wiring arranged so as to extend to the opposite side of the source driver 102 with respect to 120 is welded by laser irradiation at the source line 110 and the connection point 152.
[0005] これにより、断線箇所 151が発生したソースライン 110に対して、ソースドライバ IC1 31の正規出力バッファ 134の正規出力部 135から断線箇所 151までの部分には、 正規出力バッファ 134からの出力により信号が供給され、接続ポイント 152から断線 箇所 151までの部分には、ソースドライバ IC131の補償出力バッファ 136からの出力 により信号が供給される。なお、符号 106はコントロール基板、符号 126はフレキシブ ル配線基板である。  [0005] With this, for the source line 110 in which the disconnection point 151 occurs, the output from the normal output buffer 134 is not included in the portion from the normal output part 135 of the normal output buffer 134 of the source driver IC1 31 to the disconnection point 151. The signal is supplied from the connection point 152 to the disconnection point 151 by the output from the compensation output buffer 136 of the source driver IC 131. Reference numeral 106 denotes a control board, and reference numeral 126 denotes a flexible wiring board.
[0006] 特許文献 1では、このようにして、断線したソースライン 110を駆動可能となるように 修復する。 [0007] その他、特許文献 2や 3などにも、予備配線を用いてソースラインの修復を行う構成 が記載されている。 [0006] In Patent Document 1, in this way, the disconnected source line 110 is repaired so that it can be driven. [0007] In addition, Patent Documents 2 and 3 describe a configuration in which a source line is repaired using a spare wiring.
特許文献 1 :日本国公開特許公報「特開 2003— 202846号公報 (公開日: 2003年 7 月 18日)」  Patent Document 1: Japanese Published Patent Publication “JP 2003-202846 Publication (Publication Date: July 18, 2003)”
特許文献 2 :日本国公開特許公報「特開平 8— 185144号公報 (公開日:1996年 7月 16日)」  Patent Document 2: Japanese Patent Publication “JP-A-8-185144 (Publication Date: July 16, 1996)”
特許文献 3 :日本国公開特許公報「特開平 8— 171081号公報 (公開日: 1996年 7月 2日)」  Patent Document 3: Japanese Patent Publication “JP-A-8-171081 (Publication Date: July 2, 1996)”
発明の開示  Disclosure of the invention
[0008] しかしながら、特許文献 1などの従来の構成では、予備配線の引き回し距離が大き いため、予備配線を介したソースラインへの信号供給は、正規にソースラインへ供給 される信号とは異なるものとなってしまう。例えば、図 7においては、補償出力バッファ 136の補償出力部 137から接続ポイント 152までの接続配線 124は、ソース基板 10 4、接続ケーブル 125、および、ゲート基板 105を介した非常に長いものとなるので、 この経路での抵抗分および寄生容量成分により、信号遅延が発生する。  [0008] However, in the conventional configuration such as Patent Document 1, since the routing distance of the spare wiring is large, the signal supply to the source line via the spare wiring is different from the signal normally supplied to the source line. End up. For example, in FIG. 7, the connection wiring 124 from the compensation output portion 137 of the compensation output buffer 136 to the connection point 152 is very long through the source substrate 104, the connection cable 125, and the gate substrate 105. Therefore, a signal delay occurs due to the resistance and parasitic capacitance components in this path.
[0009] 図 8に、正規出力バッファ 134の正規出力部 135における信号波形 Aと、接続ボイ ント 152における信号波形 Bとを示す。信号波形 Aは、正規出力バッファ 134が通常 、オペアンプを用いたボルテージフォロワからなるバッファの出力電圧波形であるた めに、オペアンプのスルーレートに応じた電圧立ち上がり波形となっている。補償出 力バッファ 136の補償出力部 137における信号波形は信号波形 Aと同じであるが、 信号波形 Bは、補償出力部 137から接続ポイント 152までの接続配線 124の抵抗分 および寄生容量成分により、信号遅延が発生して立ち上がりの遅れた電圧波形とな つている。接続ポイント 152から断線箇所 151に近づくにつれて、信号波形よりもさら にソースライン 110自身による遅延が加わった電圧波形となる。  FIG. 8 shows a signal waveform A at the normal output unit 135 of the normal output buffer 134 and a signal waveform B at the connection point 152. The signal waveform A is a voltage rising waveform corresponding to the slew rate of the operational amplifier because the normal output buffer 134 is usually an output voltage waveform of a buffer composed of a voltage follower using an operational amplifier. The signal waveform at the compensation output section 137 of the compensation output buffer 136 is the same as the signal waveform A, but the signal waveform B depends on the resistance and parasitic capacitance components of the connection wiring 124 from the compensation output section 137 to the connection point 152. A signal delay occurs, resulting in a delayed voltage waveform. As the connection point 152 approaches the disconnection point 151, the voltage waveform further includes a delay due to the source line 110 itself rather than the signal waveform.
[0010] 従って、断線箇所 151が発生したソースライン 110において、正規出力バッファ 13 4の正規出力部 135から断線箇所 151までの部分の各点には、信号波形 Aに、正規 出力部 135からその点までのソースライン 110自身による遅延が加わった電圧が供 給される。これは比較的立ち上がりの速い電圧波形となる。また、段線箇所 151が発 生したソースライン 110において、接続ポイント 152から断線箇所 151までの部分の 各点には、信号波形 Bに、接続ポイント 152からその点までのソースライン 110自身 による遅延がさらに加わった電圧が供給される。これは非常に立ち上がりの遅い電圧 波形となる。 [0010] Therefore, in the source line 110 where the disconnection point 151 has occurred, each point of the portion from the normal output unit 135 to the disconnection point 151 of the normal output buffer 134 is shown in the signal waveform A and from the normal output unit 135. A voltage with a delay due to the source line 110 itself up to the point is supplied. This is a voltage waveform with a relatively fast rise. In addition, 151 stepped line In the generated source line 110, a voltage obtained by further adding a delay due to the source line 110 itself from the connection point 152 to the point is supplied to the signal waveform B at each point from the connection point 152 to the disconnection point 151. The This is a very slow voltage waveform.
[0011] 1水平期間における各ソースライン 110への信号供給期間 tlは決まっており、これ は正規出力による信号供給に対してはソースライン 110を目的の電圧 V0に充電する のに十分な時間である。しかし、接続配線 124を介した信号供給を行った場合には、 電圧が目的の電圧 V0まで立ち上がらないうちに信号供給期間 tlが終了して充電電 圧が VIとなり、その部分のソースライン 110が充電不足となる虞がある。充電不足に なると、表示領域上に黒線が発生するなどの表示劣化が生じる。  [0011] The signal supply period tl for each source line 110 in one horizontal period is determined, and this is a sufficient time for charging the source line 110 to the target voltage V0 for the signal supply by the normal output. is there. However, when a signal is supplied via the connection wiring 124, the signal supply period tl ends before the voltage rises to the target voltage V0, the charging voltage becomes VI, and the source line 110 of that portion is There is a risk of insufficient charging. When charging is insufficient, display deterioration such as black lines on the display area occurs.
[0012] このように、従来は、データ信号線 (ソースライン)に直接信号を出力する出力アン プと、予備配線を介してデータ信号線 (ソースライン)に信号を出力する予備出力アン プとが同じ構成であったために、断線が発生したデータ信号線に予備配線を用いて 信号供給を行うと、予備出力アンプの負荷駆動能力が不足し、データ信号線 (ソース ライン)の充電不足が生じるという問題があった。  As described above, conventionally, an output amplifier that directly outputs a signal to the data signal line (source line), and a spare output amplifier that outputs a signal to the data signal line (source line) via the spare wiring, Therefore, if a signal is supplied using spare wiring to the data signal line where the disconnection has occurred, the load drive capability of the spare output amplifier will be insufficient and the data signal line (source line) will be insufficiently charged. There was a problem.
[0013] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、予備出力アン プの負荷駆動能力を所望のものに設定することのできる表示ドライバを実現すること にある。また、当該表示ドライバを備える表示ドライバユニットおよび表示装置を実現 することあ目白勺とする。  [0013] The present invention has been made in view of the above problems, and an object thereof is to realize a display driver capable of setting a load driving capability of a spare output amplifier to a desired one. . In addition, it is assumed that a display driver unit and a display device including the display driver are realized.
[0014] 本発明の表示ドライバは、上記課題を解決するために、表示パネルのデータ信号 線に信号を出力する出力アンプと、前記出力アンプに対して予備的に設けられた予 備出力アンプを構成するためのオペアンプと、を有する表示ドライバ回路を備える表 示ドライバにおいて、前記オペアンプの、正相の入力回路、逆相の入力回路、および 、出力から逆相入力への帰還回路のうちの少なくとも 1つの少なくとも一部を外付け 部品を用いて構成するための、前記外付け部品を接続する接続部を有していること を特徴としている。  In order to solve the above problems, a display driver according to the present invention includes an output amplifier that outputs a signal to a data signal line of a display panel, and a preliminary output amplifier that is provided for the output amplifier. And a display driver circuit comprising: a display driver circuit comprising: a display driver circuit having at least one of a positive-phase input circuit, a negative-phase input circuit, and a feedback circuit from an output to a negative-phase input; It is characterized by having a connection part for connecting the external part for constituting at least a part of the external part using the external part.
[0015] 上記の発明によれば、オペアンプの、正相の入力回路、逆相の入力回路、および、 出力から逆相入力への帰還回路のうちの少なくとも 1つの少なくとも一部を、外付け 部品を用いて構成可能とすることにより、予備出力アンプの出力電圧を入力電圧より も大きくして大きな負荷駆動能力を得ることができる。この負荷駆動能力は、用いる外 付け部品の選択により、所望のものとすることができる。 [0015] According to the above invention, at least a part of at least one of the positive-phase input circuit, the negative-phase input circuit, and the feedback circuit from the output to the negative-phase input of the operational amplifier is externally connected. By making it possible to configure using parts, the output voltage of the spare output amplifier can be made larger than the input voltage to obtain a large load driving capability. This load driving capability can be made desired by selecting the external parts to be used.
[0016] 以上により、予備出力アンプの負荷駆動能力を所望のものに設定することのできる 表示ドライバを実現することができるという効果を奏する。 [0016] As described above, there is an effect that it is possible to realize a display driver capable of setting the load driving capability of the auxiliary output amplifier to a desired one.
[0017] また、表示パネルに設けられた、断線したデータ信号線を修復するための予備配 線に、負荷駆動能力を増大させた予備出力アンプの出力を接続したときに、予備配 線を介して信号が供給されるデータ信号線を、出力アンプによる充電と同じ電圧まで 充電すること力 Sでさる。 [0017] Further, when the output of the spare output amplifier having an increased load driving capability is connected to the spare wiring provided on the display panel for repairing the disconnected data signal line, the spare wiring is passed through the spare wiring. The power S is used to charge the data signal line to which the signal is supplied to the same voltage as the charging by the output amplifier.
[0018] 従って、断線が発生したデータ信号線に予備配線を用いて信号供給を行っても、 データ信号線の充電不足が発生することを回避することのできる表示ドライバを実現 すること力 Sできると!/、う効果を奏する。  [0018] Therefore, it is possible to realize a display driver that can avoid the occurrence of insufficient charging of the data signal line even if a signal is supplied to the data signal line in which the disconnection has occurred using the spare wiring. And! /, Has the effect.
[0019] 本発明の表示ドライバは、上記課題を解決するために、前記表示パネルに COG(C hip On Glass)により実装される、前記表示ドライバ回路を内蔵するチップからなり、前 記外付け部品を接続するために前記表示パネル上に形成された配線に接続される 端子を前記接続部として有してレヽることを特徴として!/、る。  In order to solve the above problems, the display driver of the present invention comprises a chip that incorporates the display driver circuit and is mounted on the display panel by COG (Chip On Glass). And a terminal connected to a wiring formed on the display panel as the connection portion.
[0020] 上記の発明によれば、 COGの形態の表示ドライバに対して、予備出力アンプの負 荷駆動能力を所望のものに設定することができるという効果を奏する。  [0020] According to the above invention, the load drive capability of the auxiliary output amplifier can be set to a desired value for the display driver in the form of COG.
[0021] 本発明の表示ドライバは、上記課題を解決するために、前記外付け部品を接続す るための配線が前記接続部として、前記表示ドライバ回路を内蔵するチップからフィ ルム上に向けて引き出された COF(Chip On Film)により構成されていることを特徴と している。  In the display driver of the present invention, in order to solve the above-described problem, a wiring for connecting the external component is connected to the film from a chip incorporating the display driver circuit as the connection portion. It is characterized by being made up of extracted COF (Chip On Film).
[0022] 上記の発明によれば、 COFの形態の表示ドライバに対して、予備出力アンプの負 荷駆動能力を所望のものに設定することができるという効果を奏する。  [0022] According to the above invention, the load driving capability of the auxiliary output amplifier can be set to a desired value for the display driver in the form of COF.
[0023] 本発明の表示ドライバは、上記課題を解決するために、前記外付け部品を接続す るための配線が前記接続部として、前記表示ドライバ回路を内蔵するチップからテー プ上に向けて引き出された TCP(Tape Carrier Package)により構成されていることを 特徴としている。 [0024] 上記の発明によれば、 TCPの形態の表示ドライバに対して、予備出力アンプの負 荷駆動能力を所望のものに設定することができるという効果を奏する。 In the display driver of the present invention, in order to solve the above-described problem, a wiring for connecting the external component is connected to the tape from the chip incorporating the display driver circuit as the connection portion. It is characterized by being composed of the extracted TCP (Tape Carrier Package). [0024] According to the above invention, the load drive capability of the auxiliary output amplifier can be set to a desired value for the display driver in the form of TCP.
[0025] 本発明の表示ドライバユニットは、上記課題を解決するために、前記表示ドライバと 、前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前 記表示ドライバの前記接続部に接続された前記外付け部品の実装箇所が設けられ て!/、るプリント配線基板とを備えて!/、ることを特徴として!/、る。  In the display driver unit of the present invention, in order to solve the above-mentioned problem, the display driver and wiring for supplying a display drive signal to the display driver are formed, and the connection of the display driver is performed. A mounting portion for the external component connected to the section is provided! /, And a printed wiring board is provided! /.
[0026] 上記の発明によれば、断線が発生したデータ信号線に予備配線を用いて信号供 給を行っても、外付け部品を適宜選んで実装することにより、データ信号線の充電不 足が発生することを回避することのできる表示ドライバユニットを実現することができる という効果を奏する。  [0026] According to the above invention, even if a signal is supplied to the data signal line in which the disconnection has occurred using the spare wiring, the external charging of the data signal line is insufficient by appropriately selecting and mounting the external parts. As a result, it is possible to realize a display driver unit that can avoid the occurrence of.
[0027] 本発明の表示ドライバユニットは、上記課題を解決するために、前記表示ドライバと 、前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前 記表示ドライバの前記接続部に接続された状態に前記外付け部品が実装されてい るプリント配線基板とを備えて!/、ることを特徴として!/、る。  [0027] In order to solve the above problems, the display driver unit of the present invention includes the display driver and wiring for supplying a display drive signal to the display driver, and the connection of the display driver. And a printed wiring board on which the external component is mounted in a state of being connected to the unit! /.
[0028] 上記の発明によれば、断線が発生したデータ信号線に予備配線を用いて信号供 給を行っても、データ信号線の充電不足が発生することを回避することのできる表示 ドライバを実現することができるという効果を奏する。  [0028] According to the above invention, there is provided a display driver that can avoid the occurrence of insufficient charging of the data signal line even when a signal is supplied to the data signal line that has been disconnected using the spare wiring. There is an effect that it can be realized.
[0029] 本発明の表示ドライバユニットは、上記課題を解決するために、前記外付け部品は 、前記予備出力アンプの出力電圧を、前記データ信号線に前記信号を供給する期 間内に前記予備出力アンプの入力電圧よりも大きくなる電圧とするものであることを 特徴としている。  In the display driver unit of the present invention, in order to solve the above-described problem, the external component causes the spare output amplifier to output the output voltage of the spare output amplifier within the period of supplying the signal to the data signal line. It is characterized by a voltage that is greater than the input voltage of the output amplifier.
[0030] 上記の発明によれば、予備出力アンプを用いたデータ信号線の充電電圧を、出力 アンプを用いたデータ信号線の充電電圧とほぼ等しくすることができるという効果を 奏する。  [0030] According to the above invention, there is an effect that the charging voltage of the data signal line using the auxiliary output amplifier can be made substantially equal to the charging voltage of the data signal line using the output amplifier.
[0031] 本発明の表示ドライバユニットは、上記課題を解決するために、前記外付け部品は 、前記予備出力アンプの出力電圧を、前記予備出力アンプの出力電圧の定常値に 対して時間的に振動する波形とすることを特徴としている。  In the display driver unit of the present invention, in order to solve the above-described problem, the external component causes the output voltage of the auxiliary output amplifier to be temporally changed with respect to a steady value of the output voltage of the auxiliary output amplifier. It is characterized by a vibrating waveform.
[0032] 上記の発明によれば、予備出力アンプの出力電圧を、データ信号線に前記信号を 供給する期間内に定常値よりも大きな値まで振動させることにより、予備出力アンプ の負荷駆動能力を容易に増大させることができるという効果を奏する。 [0032] According to the above invention, the output voltage of the auxiliary output amplifier is supplied to the data signal line. By oscillating to a value larger than the steady value during the supply period, the load drive capability of the standby output amplifier can be easily increased.
[0033] 本発明の表示ドライバユニットは、上記課題を解決するために、前記外付け部品に 素子定数が可変の部品が含まれており、前記データ信号線に前記信号を供給する 期間の長さに応じて前記素子定数を変化させる素子定数制御手段を備えていること を特徴としている。 In the display driver unit of the present invention, in order to solve the above problem, the external component includes a component having a variable element constant, and the length of a period during which the signal is supplied to the data signal line And an element constant control means for changing the element constant in response to the above.
[0034] 上記の発明によれば、素子定数制御手段によって外付け部品の素子定数を変化さ せることにより、データ信号線に信号を供給する期間に合わせた最適な予備出力ァ ンプの出力電圧を設定することができるという効果を奏する。  [0034] According to the above invention, by changing the element constant of the external component by the element constant control means, the optimum output voltage of the standby output amplifier in accordance with the period for supplying the signal to the data signal line is obtained. There is an effect that it can be set.
[0035] 本発明の表示装置は、上記課題を解決するために、前記表示ドライバユニットを備 え、前記予備出力アンプの入力には、選択された前記データ信号線に出力する信号 が入力され、前記予備出力アンプの出力に接続された配線が、前記データ信号線の 、前記表示ドライバ側と反対側の一端と接続可能に形成されて!/、ることを特徴として いる。  [0035] In order to solve the above problems, the display device of the present invention includes the display driver unit, and a signal output to the selected data signal line is input to the input of the auxiliary output amplifier. The wiring connected to the output of the auxiliary output amplifier is formed so as to be connectable to one end of the data signal line on the side opposite to the display driver side.
[0036] 上記の発明によれば、断線が発生したデータ信号線に予備配線を用いて信号供 給を行っても、データ信号線の充電不足が発生することを回避することのできる表示 装置を実現することができるとレ、う効果を奏する。  [0036] According to the above invention, there is provided a display device capable of avoiding the occurrence of insufficient charging of the data signal line even if the signal supply is performed using the spare wiring for the data signal line in which the disconnection has occurred. If it can be realized, it will produce an effect.
[0037] 本発明の表示装置は、上記課題を解決するために、液晶表示装置であることを特 徴としている。  In order to solve the above problems, the display device of the present invention is a liquid crystal display device.
[0038] 上記の発明によれば、予備配線を用いた液晶表示装置に対して、データ信号線の 充電不足が発生することを回避することができるという効果を奏する。  [0038] According to the above invention, the liquid crystal display device using the spare wiring has an effect of avoiding insufficient charging of the data signal line.
[0039] 本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分か るであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白にな るであろう。  [0039] Other objects, features, and advantages of the present invention will be fully understood from the following description. The advantages of the present invention will become apparent from the following description with reference to the accompanying drawings.
図面の簡単な説明  Brief Description of Drawings
[0040] [図 1]本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である  FIG. 1, showing an embodiment of the present invention, is a block diagram showing a configuration of a display device
[図 2]予備出力アンプの具体例を示す図であり、 (a)は外付け回路を接続した予備出 力アンプの構成を示す回路を表し、 (b)は(a)の予備出力アンプのゲイン特性を示す グラフを表している。 FIG. 2 is a diagram showing a specific example of a spare output amplifier. (A) shows a spare output amplifier connected with an external circuit. (B) is a graph showing the gain characteristics of the auxiliary output amplifier in (a).
園 3] (a)および (b)は図 2の予備出力アンプを用いた場合の電圧波形を示すグラフ を示し、(a)は振動を伴わない減衰波形を表し、(b)は振動を伴う減衰波形を表す。 園 4]図 2の予備出力アンプの外付け回路の素子定数を変化させる構成を示すプロ ック図である。  (3) (a) and (b) are graphs showing the voltage waveforms when the standby output amplifier of Fig. 2 is used, (a) shows the attenuation waveform without vibration, and (b) shows the vibration waveform. Represents an attenuation waveform. 4] A block diagram showing a configuration for changing the element constant of the external circuit of the auxiliary output amplifier of FIG.
園 5]図 4の構成に用いる信号の波形を示す波形図を示し、(a)は水平同期信号を用 いる場合を表し、 (b)は垂直同期信号やデータのィネーブル信号を用いる場合を表 している。  5) A waveform diagram showing the waveform of the signal used in the configuration of FIG. 4, where (a) shows the case where the horizontal sync signal is used, and (b) shows the case where the vertical sync signal and the data enable signal are used. is doing.
園 6]表示ドライバの形態を示す平面図であり、(a)は COGの場合を表し、(b)は CO Fの場合を表し、(c)は TCPの場合を表している。  6] It is a plan view showing the form of the display driver. (A) shows the case of COG, (b) shows the case of COF, and (c) shows the case of TCP.
[図 7]従来技術を示すものであり、表示装置の構成を示すブロック図である。  FIG. 7 is a block diagram showing a conventional technique and showing a configuration of a display device.
園 8]図 7の表示装置のソースラインに出力される電圧波形を示すグラフである。 符号の説明  8] A graph showing a voltage waveform output to the source line of the display device of FIG. Explanation of symbols
1 欲曰 ¾表示装置(表不装置)  1 Greed ¾ Display device (non-table device)
2 表示ノ ネノレ  2 Display No Nenore
3 ソースドライバ(表示ドライバ)  3 Source driver (display driver)
4 ソース基板 (プリント配線基板)  4 Source board (printed wiring board)
11 出力アンプ  11 Output amplifier
12 予備出力アンプ  12 Spare output amplifier
12a 外付け回路  12a External circuit
21 第 2予備配線  21 Second spare wiring
SL ソースライン (データ信号線)  SL source line (data signal line)
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
[0042] 本発明の一実施形態について図 1ないし図 6に基づいて説明すると以下の通りで ある。  One embodiment of the present invention is described below with reference to FIGS. 1 to 6.
[0043] 図 1に、本実施形態に係る液晶表示装置 (表示装置) 1の構成を示す。  FIG. 1 shows a configuration of a liquid crystal display device (display device) 1 according to the present embodiment.
[0044] 液晶表示装置 1は、表示パネル 2、複数のソースドライバ 3· · ·、ソース基板 4、コント ロール基板 5、フレキシブル配線基板 6、および、複数のゲートドライバ 7· · ·を備えて いる。 [0044] The liquid crystal display device 1 includes a display panel 2, a plurality of source drivers 3, ..., a source substrate 4, a controller A roll board 5, a flexible wiring board 6, and a plurality of gate drivers 7 are provided.
[0045] 表示パネル 2には、複数のゲートライン(走査信号線) GL…と複数のソースライン( データ信号線) SL- - 'とが互いに交差するように設けられて!/、る。表示パネル 2の表示 領域 2aにおいては、ゲートライン GLとソースライン SLとの各交差点に対応して画素 PIXが形成されている。画素 PIXは TFT15および液晶容量 16を備えており、 TFT1 5のゲートはゲートライン GLに、 TFT15のソースはソースライン SLに、 TFT15のドレ インは液晶容量 16の一端となる画素電極に、それぞれ接続されている。また、液晶 容量 16の他端は共通電極に接続されている。  The display panel 2 is provided with a plurality of gate lines (scanning signal lines) GL... And a plurality of source lines (data signal lines) SL-- '! In the display region 2a of the display panel 2, a pixel PIX is formed corresponding to each intersection of the gate line GL and the source line SL. Pixel PIX has TFT15 and liquid crystal capacitor 16. The gate of TFT15 is connected to gate line GL, the source of TFT15 is connected to source line SL, and the drain of TFT15 is connected to the pixel electrode which is one end of liquid crystal capacitor 16. Has been. The other end of the liquid crystal capacitor 16 is connected to a common electrode.
[0046] ソースドライバ 3はソースライン SL…に液晶容量 16を充電するための信号を出力す るものであり、各ソースライン SLに対応して出力アンプ 11を備えている。ここでは、ソ ースドライバ 3は COF(Chip On Film)や TCP(Tape Carrier Package)の形態で設けら れており、フィルムまたはテープの上に、ソースライン SL…に出力する信号を生成す る表示ドライバ回路を内蔵したソースドライバ IC3aが実装されている。前記出力アン プ 11はこのソースドライバ IC3a内に形成されており、オペアンプを用いたボルテージ フォロワからなる。ソースドライノ IC3a内には、この他、シフトレジスタや、レベルシフ タ、 DA変換回路などの回路が設けられている力 本実施形態ではさらに、後述する ように、予備出力アンプ 12が設けられている。  The source driver 3 outputs a signal for charging the liquid crystal capacitor 16 to the source line SL, and includes an output amplifier 11 corresponding to each source line SL. Here, the source driver 3 is provided in the form of COF (Chip On Film) or TCP (Tape Carrier Package), and is a display driver that generates a signal to be output to the source line SL ... on the film or tape. A source driver IC3a with a built-in circuit is mounted. The output amplifier 11 is formed in the source driver IC 3a, and comprises a voltage follower using an operational amplifier. In addition to this, a source such as a shift register, a level shifter, and a DA converter circuit is provided in the source dry IC 3a. In this embodiment, a spare output amplifier 12 is further provided as described later. .
[0047] ソースドライバ 3· · ·には、前記出力アンプ 11に出力を導出するための各種制御信 号および表示データが供給される。これら制御信号および表示データなどの表示駆 動用信号は、コントロール基板 5上に実装されたコントローラ 5aから信号群 sOとして 供給される。コントローラ 5aから出力された信号群 sOは、フレキシブル配線基板 6を 介してソース基板 4に供給される。ソース基板 4は、これら信号群 sOを、自身に設けら れた配線により各ソースドライバ 3に供給する。  The source drivers 3... Are supplied with various control signals and display data for deriving an output to the output amplifier 11. These control signals and display drive signals such as display data are supplied as a signal group sO from the controller 5a mounted on the control board 5. The signal group sO output from the controller 5a is supplied to the source board 4 via the flexible wiring board 6. The source substrate 4 supplies these signal groups sO to each source driver 3 through wiring provided on the source substrate 4 itself.
[0048] ゲートドライバ 7· · ·は、ゲートライン GL…に、画素 PIXの TFT15のゲートに印加す る走査信号を供給する。ここでは、ゲートドライバ 7は COFや TCPの形態で設けられ ており、フィルムまたはテープの上に、上記走査信号を生成するゲートドライバ IC7a が実装され、表示パネル 2のソースドライバ 3· · ·が設けられている辺と直交する 2辺に 取り付けられている。表示パネル 2の左側領域は左側のゲートドライバ 7· · ·を用いて 駆動され、表示パネル 2の右側領域は右側のゲートドライバ 7· · ·を用いて駆動される 。ゲートドライバ 7への供給信号は、ここでは図示しないが、前記コントロール基板 5か ら供給されるものでもよいし、另リ途設けたコントローラ力、ら供給されるものでもよい。 [0048] The gate drivers 7 ... supply a scanning signal to be applied to the gate of the TFT 15 of the pixel PIX to the gate lines GL .... Here, the gate driver 7 is provided in the form of COF or TCP, and the gate driver IC 7a for generating the scanning signal is mounted on the film or tape, and the source driver 3 of the display panel 2 is provided. On two sides orthogonal to the side It is attached. The left area of the display panel 2 is driven using the left gate driver 7... And the right area of the display panel 2 is driven using the right gate driver 7. Although not shown here, the supply signal to the gate driver 7 may be supplied from the control board 5 or may be supplied from the controller power provided in the middle.
[0049] 前記ソースドライバ IC3a内に設けられた予備出力アンプ 12は、出力アンプ 1 1に対 して予備的に設けられた冗長アンプである。当該予備出力アンプ 12はオペアンプを 用いて構成されており、その正相入力端子は第 1予備配線 27に接続されている。第 1予備配線 27は、表示パネル 2のソースドライノ 3側の端辺付近に当該端辺に平行 に設けられている。この予備出力アンプ 12と第 1予備配線 27との組み合わせは、ここ ではソースドライバ 3のそれぞれに 1組ずつ設けられて!/、る力 ソースドライバ 3のそれ ぞれに何組あってもよい。  [0049] The spare output amplifier 12 provided in the source driver IC 3a is a redundant amplifier provided preliminary to the output amplifier 11. The spare output amplifier 12 is configured using an operational amplifier, and its positive phase input terminal is connected to the first spare wiring 27. The first auxiliary wiring 27 is provided in the vicinity of the edge of the display panel 2 on the source drain 3 side, in parallel with the edge. In this case, one combination of the spare output amplifier 12 and the first spare wiring 27 is provided for each source driver 3! /, And any number of pairs of source drivers 3 may be provided.
[0050] 予備出力アンプ 12の逆相の入力回路と、出力から逆相入力への帰還回路とは、ソ ース基板 4上に外付け回路 12aとして設けられている。外付け回路 12aについては後 述する。また、予備出力アンプ 12の出力は、外付け回路 12aを接続するための接続 部としてソースドライバ 3のフィルムまたはテープ上に引き出されており、さらにソース 基板 4上の配線に接続され、ソース基板 4上の点 Qで外付け回路 12aと接続されてい  The reverse-phase input circuit of the auxiliary output amplifier 12 and the feedback circuit from the output to the reverse-phase input are provided as an external circuit 12 a on the source substrate 4. The external circuit 12a will be described later. The output of the auxiliary output amplifier 12 is drawn out on the film or tape of the source driver 3 as a connection part for connecting the external circuit 12a, and further connected to the wiring on the source board 4 to be connected to the source board 4 Connected to external circuit 12a at point Q above
[0051] また、ソース基板 4上に引き出された予備出力アンプ 12の出力は、上記点 Qで第 2 予備配線 21に接続されている。第 2予備配線 21はソースドライバ 3ごとに設けられて おり、ソース基板 4上からソースドライバ群の両端に位置するソースドライバ 3上を渡つ て、表示パネル 2のゲートドライバ 7側端辺付近を引き回され、さらに、表示パネル 2 のソースドライバ 3· · ·側とは反対側の端辺付近を当該端辺に平行に設けられている。 表示パネル 2の左側領域に設けられたソースドライバ 3· · ·の予備出力アンプ 12に接 続された第 2予備配線 21は、表示パネル 2の左端辺側を迂回して、表示領域 2を挟 んで当該ソースドライバ 3· · ·に対向する位置まで引き回され、表示パネル 2の右側領 域に設けられたソースドライバ 3· · ·の予備出力アンプ 12に接続された第 2予備配線 2 1は、表示パネル 2の右端辺側を迂回して、表示領域 2を挟んで当該ソースドライバ 3 • · ·に対向する位置まで引き回されて!/、る。 [0052] 第 1予備配線 27および第 2予備配線 21は、ソースライン SLが液晶表示装置 1の製 造段階で断線した場合に、断線したソースライン SLを修復するために使用する配線 である。例えば、図 1において、ソースライン SLに断線箇所 25が発生した場合に、こ のソースライン SLに接続されているソースドライバ 3の出力アンプ 11の出力を、点 P で示すように、対応する第 1予備配線 27にレーザにより溶着するなどして接続する。 また、断線したソースライン SLのソースドライバ 3側と反対側の端部を、点 Rで示すよ うに、このソースドライバ 3に対応する第 2予備配線 21に同じくレーザにより溶着する などして接続する。 In addition, the output of the auxiliary output amplifier 12 drawn out on the source substrate 4 is connected to the second auxiliary wiring 21 at the point Q described above. The second spare wiring 21 is provided for each source driver 3 and crosses over the source driver 3 located at both ends of the source driver group from the source board 4 to the vicinity of the gate driver 7 side edge of the display panel 2. Further, the vicinity of the end side opposite to the source driver 3 side of the display panel 2 is provided in parallel to the end side. The second auxiliary wiring 21 connected to the auxiliary output amplifier 12 of the source driver 3... Provided in the left area of the display panel 2 bypasses the display area 2 by bypassing the left end side of the display panel 2. The second spare wiring 2 1 connected to the spare output amplifier 12 of the source driver 3 ··· which is routed to a position opposite to the source driver 3 ··· and to the right side area of the display panel 2 is Then, bypass the right edge side of the display panel 2 and be routed to the position facing the source driver 3 • ··· across the display area 2! [0052] The first spare wiring 27 and the second spare wiring 21 are wirings used to repair the disconnected source line SL when the source line SL is disconnected in the manufacturing stage of the liquid crystal display device 1. For example, in FIG. 1, when a disconnection point 25 occurs in the source line SL, the output of the output amplifier 11 of the source driver 3 connected to the source line SL is represented by a corresponding P as shown by a point P. 1Connect to spare wiring 27 by welding with a laser. Also, connect the end of the disconnected source line SL on the opposite side of the source driver 3 side to the second spare wiring 21 corresponding to the source driver 3, as indicated by the point R, by welding with the same laser. .
[0053] これにより、断線したソースライン SLの、出力アンプ 11から断線箇所 25までの部分 およびそれに接続されている選択画素は、出力アンプ 11の出力により充電が行われ 、点 Rから段線箇所 25までの部分およびそれに接続されている選択画素は、予備出 力アンプ 12の出力により充電が行われる。  [0053] As a result, the portion of the disconnected source line SL from the output amplifier 11 to the disconnected portion 25 and the selected pixel connected thereto are charged by the output of the output amplifier 11, and the portion from the point R to the stepped portion is charged. The portion up to 25 and the selected pixel connected to the portion are charged by the output of the auxiliary output amplifier 12.
[0054] ここで、予備出力アンプ 12に接続される外付け回路 12aについて詳述する。 Here, the external circuit 12a connected to the auxiliary output amplifier 12 will be described in detail.
[0055] 図 2の(a)に、予備出力アンプ 12に外付け回路 12aが接続された構成の一例を示 す。予備出力アンプ 12の正相入力端子は図 1の点 Pに接続されており、出力アンプ 11の出力電圧 Vinが入力される。予備出力アンプ 12の逆相入力端子と GNDとの間 には抵抗 R1と容量 Cとの並列回路が接続されており、この並列回路が逆相の入力回 路を構成している。また、予備出力アンプ 12の出力端子と逆相入力端子との間には 抵抗 R2が揷入されており、この抵抗 R2が、予備出力アンプ 12の出力から逆相入力 への帰還回路を構成している。予備出力アンプ 12の出力端子は、図 1の点 Qに接続 されている。 FIG. 2 (a) shows an example of a configuration in which the external circuit 12 a is connected to the auxiliary output amplifier 12. The positive phase input terminal of the auxiliary output amplifier 12 is connected to the point P in FIG. 1, and the output voltage Vin of the output amplifier 11 is inputted. A parallel circuit of a resistor R1 and a capacitor C is connected between the negative-phase input terminal of the auxiliary output amplifier 12 and GND, and this parallel circuit constitutes a negative-phase input circuit. In addition, a resistor R2 is inserted between the output terminal of the auxiliary output amplifier 12 and the negative phase input terminal, and this resistor R2 forms a feedback circuit from the output of the auxiliary output amplifier 12 to the negative phase input. ing. The output terminal of auxiliary output amplifier 12 is connected to point Q in Fig.1.
[0056] 外付け回路 12aは、ソースドライバ IC3a内に予備出力アンプ 12とモノリシックに形 成されていないので、ソースドライバ IC3aからは、予備出力アンプ 12の逆相入力端 子と、出力端子とからの各引き出し配線力 ソースドライバ 3のフィルムまたはテープ 上を渡って、ソース基板 4に引き出されている。そして、ソース基板 4上に設けられた 外付け部品の実装箇所に実装される抵抗 Rl、抵抗 R2、および、容量 Cからなる外 付け回路 12aと接続されている。  [0056] Since the external circuit 12a is not monolithically formed with the spare output amplifier 12 in the source driver IC 3a, the source driver IC 3a has a reverse-phase input terminal of the spare output amplifier 12 and an output terminal. Each drawing wiring force of the source driver 3 is drawn to the source substrate 4 across the film or tape. Then, it is connected to an external circuit 12a composed of a resistor Rl, a resistor R2, and a capacitor C mounted at a mounting location of an external component provided on the source substrate 4.
[0057] 図 2の (b)に、上記構成の外付け回路 12aが接続された状態の予備出力アンプ 12 における、入力電圧 Vinに対する出力電圧 Voutのゲインの周波数特性を示す。曲 線 Eは容量 Cがない場合の特性を、曲線 Fは容量 Cが小さい場合の特性を、曲線 G は容量 Cが大きい場合の特性を、それぞれ示す。 [0057] FIG. 2 (b) shows a spare output amplifier 12 in a state where the external circuit 12a having the above configuration is connected. Shows the frequency characteristics of the gain of the output voltage Vout with respect to the input voltage Vin. Curve E shows the characteristics without capacitance C, curve F shows the characteristics when capacitance C is small, and curve G shows the characteristics when capacitance C is large.
[0058] 曲泉 Eの場合には、図 2の(a)において容量 Cを設けなかった構成に相当しており、 入力電圧 Vinが入力されてからの出力電圧 Voutの時間変化は、図 3の(a)に示す曲 線 Q (点 Qの電圧を表す)のようになる。この場合の入力電圧 Vinの時間変化は曲線 P (点 Pの電圧を表す)のようになり、曲線 Qは曲線 Pよりも小さなスルーレートで立ち 上がるものの、 Vout/Vin= l + (R2/R1)で表されるために、点 Pの電圧が V0ま で上昇して安定するのに対して、点 Qの電圧は信号供給期間 tl内に V0よりも大きく なり、その後 VIまで上昇して安定する。これは、予備出力アンプ 12の負荷駆動能力 が増大したことを示す。 [0058] The curve E corresponds to a configuration in which the capacitor C is not provided in FIG. 2A, and the time change of the output voltage Vout after the input voltage Vin is input is shown in FIG. The curve Q shown in (a) of (represents the voltage at point Q). In this case, the input voltage Vin changes with time as shown by curve P (representing the voltage at point P), and curve Q rises at a lower slew rate than curve P, but Vout / Vin = l + (R2 / R1 ), The voltage at point P rises to V0 and stabilizes, while the voltage at point Q becomes higher than V0 within the signal supply period tl and then rises to VI and stabilizes. To do. This indicates that the load driving capability of the auxiliary output amplifier 12 has increased.
[0059] そして、点 Qの電圧波形が第 2予備配線 21の抵抗分および寄生容量分によって遅 延して表われる点 Rの電圧波形は、図 3の(a)の曲線 Rのようになる。従って、抵抗 R1 および抵抗 R2の抵抗値 (素子定数)を適切に選べば、図 3の(a)に示すように、ソー スライン SLへの信号供給期間 tlの終了時点で、点 Rの電圧を点 Pの電圧にほぼ等し くすること力 Sでき、ソースライン SLの、断線箇所 25から点 P側の部分と、断線箇所 25 力、ら点 R側の部分とをほぼ同じ電圧に充電することができる。  [0059] Then, the voltage waveform at point R, where the voltage waveform at point Q appears delayed by the resistance and parasitic capacitance of the second auxiliary wiring 21, is as shown by the curve R in FIG. 3 (a). . Accordingly, if the resistance values (element constants) of the resistors R1 and R2 are appropriately selected, the voltage at the point R is set at the end of the signal supply period tl to the source line SL as shown in FIG. The power can be almost equal to the voltage at point P, and the source line SL can be charged to approximately the same voltage at the point P side from the disconnection point 25 to the point P side at the disconnection point 25. be able to.
[0060] 曲線 Fおよび曲線 Gの場合には、予備出力アンプ 12の出力電圧には、図 3の(b) の曲線 Qに示すようにオーバーシュートが表われ、予備出力アンプ 12のセトリング特 性に従った振動がしばらく続いて、 Vout/Vin= l + (R2/R1)で表される定常状 態に達する。このとき、容量 Cの値が大きいほどオーバーシュート量は大きくなる。曲 線 Qは曲線 Pよりも小さなスルーレートで立ち上がるものの、点 Pの電圧が V0まで上 昇して安定するのに対して、点 Qの電圧は、信号供給期間 tl内に最初のオーバーシ ユートにおいて V0よりも大きくなつて上昇し続け、その後、定常状態の電圧 V2よりも 大きい電圧まで上昇する。これは、予備出力アンプ 12の負荷駆動能力が増大したこ とを示す。  [0060] In the case of curve F and curve G, the output voltage of the auxiliary output amplifier 12 shows an overshoot as shown by the curve Q in FIG. 3 (b), and the settling characteristics of the auxiliary output amplifier 12 Then, the steady state expressed by Vout / Vin = l + (R2 / R1) is reached. At this time, the amount of overshoot increases as the value of capacitance C increases. Curve Q rises at a lower slew rate than curve P, but the voltage at point P rises to V0 and stabilizes, whereas the voltage at point Q is at the first overshoot within the signal supply period tl. It continues to rise when it is greater than V0, and then rises to a voltage greater than the steady state voltage V2. This indicates that the load driving capability of the auxiliary output amplifier 12 has increased.
[0061] そして、点 Qの電圧波形が第 2予備配線 21の抵抗分および寄生容量分によって遅 延して表われる点 Rの電圧波形は、図 3の(b)の曲泉 Rのようになる。従って、抵抗 R1 および抵抗 R2の抵抗値 (素子定数)を適切に選べば、図 3の (b)に示すように、ソー スライン SLへの信号供給期間 tlの終了時点で、曲線 Rの最初の立ち上がり部分に より、点 Rの電圧を点 Pの電圧にほぼ等しくすることができ、ソースライン SLの、断線 箇所 25から点 P側の部分と、断線箇所 25から点 R側の部分とをほぼ同じ電圧に充電 すること力 Sでさる。 [0061] Then, the voltage waveform at point R, where the voltage waveform at point Q appears delayed by the resistance and parasitic capacitance of the second auxiliary wiring 21, is as shown by curve R in Fig. 3 (b). Become. Therefore, resistor R1 If the resistance value (element constant) of resistor R2 is selected appropriately, as shown in Fig. 3 (b), at the end of signal supply period tl to source line SL, The voltage at point R can be made approximately equal to the voltage at point P, and the source line SL is charged at the same voltage from the disconnection point 25 to the point P side and from the disconnection point 25 to the point R side. The power S to do.
[0062] 図 3の(a)および (b)についての説明から分かるように、ソースドライバ 3は、外付け 回路 12aを構成する外付け部品を接続可能としたので、外付け部品を適切に選ぶこ とにより、予備出力アンプ 12の負荷駆動能力を所望のものに設定することのできる表 示ドライバである。  [0062] As can be seen from the description of (a) and (b) in FIG. 3, the source driver 3 can connect the external components constituting the external circuit 12a. Thus, the display driver can set the load driving capability of the auxiliary output amplifier 12 to a desired one.
[0063] 従って、ソースドライバ 3から、断線が発生したソースライン SLに第 2予備配線 21を 用いて信号供給を行っても、ソースライン SLの充電不足が発生することを回避するこ と力 Sできる。  [0063] Therefore, even if a signal is supplied from the source driver 3 to the source line SL where the disconnection has occurred using the second spare wiring 21, it is possible to avoid the occurrence of insufficient charging of the source line SL. it can.
[0064] また、図 3の(b)の場合には、曲線 Qのオーバーシュートにより、同じ入力電圧 Vin 力も定常状態よりも大きな出力電圧 Voutを得ることができるため、図 3の(a)の場合と 同じ充電電圧を得るのに、比 R2/R1の値は図 3の(a)の場合よりも小さくて済む。  [0064] In the case of Fig. 3 (b), the same input voltage Vin force can be obtained with an output voltage Vout larger than the steady state due to the overshoot of the curve Q. Therefore, in Fig. 3 (a), In order to obtain the same charging voltage as in the case, the ratio R2 / R1 can be smaller than in the case of Fig. 3 (a).
[0065] なお、外付け回路 12aは、予備出力アンプ 12の逆相の入力回路と出力から逆相入 力への帰還回路とを構成する回路であつたが、これに限らず、予備出力アンプ 12の 正相の入力回路、逆相の入力回路、および、帰還回路のうちの少なくとも 1つの少な くとも一部を構成する回路であればよい。すなわち、予備出力アンプ 12に外付け回 路 12aを接続することにより、予備出力アンプ 12の正相の入力回路、逆相の入力回 路、および、帰還回路のうちの少なくとも 1つの少なくとも一部を、外付け部品を用い て構成すればよい。  [0065] The external circuit 12a is a circuit that constitutes a reverse-phase input circuit of the auxiliary output amplifier 12 and a feedback circuit from the output to the negative-phase input, but is not limited thereto, and is not limited to this. Any circuit that constitutes at least a part of at least one of the 12 positive-phase input circuits, the negative-phase input circuit, and the feedback circuit may be used. That is, by connecting the external circuit 12a to the auxiliary output amplifier 12, at least a part of at least one of the positive phase input circuit, the negative phase input circuit, and the feedback circuit of the auxiliary output amplifier 12 is connected. What is necessary is just to comprise using external parts.
[0066] 例えば、図 2の(a)の回路では、抵抗 R2はソースドライバ IC3a内に予備出力アンプ  [0066] For example, in the circuit of FIG. 2A, the resistor R2 is a spare output amplifier in the source driver IC3a.
12とモノリシックに形成しておき、抵抗 R1および容量 Cを外付け回路 12aを構成する 外付け部品とすることができる。また、抵抗 R1のみ、抵抗 R2のみ、抵抗 Cのみを外付 け回路 12aを構成する外付け部品とすることができる。さらには、正相の入力回路を 有する非反転増幅器の、正相の入力回路、逆相の入力回路、および、帰還回路の 全てを外付け回路 12aとすることなども可能である。 [0067] なお、上記の電圧は正極性のものを例に挙げて説明したものであるが、負極性の 電圧についても、正極性の説明における立ち上がりが立ち下がりに、また、オーバー シュートがアンダーシュートに代わるだけであり、同様の効果が得られる。 The resistor R1 and the capacitor C can be used as external parts constituting the external circuit 12a. Also, only the resistor R1, only the resistor R2, and only the resistor C can be used as external parts constituting the circuit 12a. Furthermore, the non-inverting amplifier having the positive phase input circuit may be configured such that the positive phase input circuit, the negative phase input circuit, and the feedback circuit are all external circuits 12a. [0067] Although the above voltage has been described by taking a positive polarity as an example, the negative voltage also has a rising edge in the description of positive polarity and an overshoot undershoot. The same effect can be obtained.
[0068] 次に、上述した外付け回路 12aに用いる素子の素子定数を調節可能とする構成に ついて説明する。  Next, a description will be given of a configuration in which the element constants of the elements used in the external circuit 12a described above can be adjusted.
[0069] 先に述べた図 3の(a)に示されているように抵抗 R2を可変抵抗、例えば電子ボリュ ームで構成すれば、抵抗 R2に入力される制御信号 siによって抵抗 R2の抵抗値を 変えて、予備出力アンプ 12のゲインを変えることができる。このようにすれば、図 3の( a)および (b)の曲線 Qの立ち上がりの速さを変えることができるため、ソースライン SL への信号供給期間 tlの長さに合わせて最適な曲線 Qを設定することができる。  [0069] If the resistor R2 is configured with a variable resistor, for example, an electronic volume, as shown in FIG. 3A, the resistance of the resistor R2 is controlled by the control signal si input to the resistor R2. By changing the value, the gain of the auxiliary output amplifier 12 can be changed. In this way, the rising speed of the curve Q in (a) and (b) of FIG. 3 can be changed, so that the optimum curve Q is adapted to the length of the signal supply period tl to the source line SL. Can be set.
[0070] この場合に、図 1の液晶表示装置 1において、ソース基板 4上に抵抗値制御用 ASI C (素子定数制御手段) 31を設けるとよい。抵抗値制御用 ASIC31は、コントロール 基板 5から出力される信号群 sOから、信号供給期間 tlに関する情報を受け取って、 信号供給期間 tlの長さに応じた制御信号 siを生成し、抵抗 R2に出力する。  In this case, in the liquid crystal display device 1 of FIG. 1, it is preferable to provide an ASI C (element constant control means) 31 for resistance value control on the source substrate 4. The resistance value control ASIC 31 receives information on the signal supply period tl from the signal group sO output from the control board 5, generates a control signal si according to the length of the signal supply period tl, and outputs it to the resistor R2. To do.
[0071] ここで、ソースドライバ 3が線順次駆動を行うものであるとし、信号供給期間 tlが 1水 平期間に相当するものとすると、信号供給期間 tlに関する情報として水平同期信号 HSYNCを用いることができる。この場合の抵抗値制御用 ASIC31の構成を図 4に 示す。  Here, assuming that the source driver 3 performs line-sequential driving and the signal supply period tl corresponds to one horizontal period, the horizontal synchronization signal HSYNC is used as information regarding the signal supply period tl. Can do. Figure 4 shows the configuration of the ASIC 31 for resistance control in this case.
[0072] 図 4の抵抗値制御用 ASIC31は、カウンタ部 31a、期間算出部 31b、ルックアップテ 一ブル 31c、および、制御信号生成部 31dを備えている。  The resistance value control ASIC 31 of FIG. 4 includes a counter unit 31a, a period calculation unit 31b, a lookup table 31c, and a control signal generation unit 31d.
[0073] カウンタ部 31aには、コントローラ基板 5から出力される信号群 sOに含まれる水平同 期信号 HSYNCと、水晶発振回路 30から発生されるクロック信号 CKとが入力される[0073] The horizontal synchronizing signal HSYNC included in the signal group sO output from the controller board 5 and the clock signal CK generated from the crystal oscillation circuit 30 are input to the counter unit 31a.
。カウンタ部 31aは、図 5の(a)に示されるように、水平同期信号 HSYNCの 1周期が. As shown in FIG. 5 (a), the counter unit 31a has one cycle of the horizontal synchronization signal HSYNC.
、それよりも非常に周期の小さなクロック信号 CKの何個分に相当するのかをカウント し、カウント結果 Nを期間算出部 31bに入力する。 Then, the number of clock signals CK corresponding to a much smaller period is counted, and the count result N is input to the period calculation unit 31b.
[0074] 期間算出部 31bは、入力されるカウント結果を基に、 1水平期間 (信号供給期間 tl) の長さを算出し、算出結果 (信号供給期間 tlの長さ)をルックアップテーブル 31cに 入力する。 [0075] ルックアップテーブル 31cは、抵抗値制御用 ASIC31のメモリに予め格納されてお り、 1水平期間の長さと、抵抗 R2に設定すべき抵抗値との対応関係が記述されたも のである。ルックアップテーブル 31cは、入力される 1水平期間の長さの算出結果に 対応する抵抗値の情報に関する信号 kを制御信号生成部 31dに入力する。 [0074] The period calculation unit 31b calculates the length of one horizontal period (signal supply period tl) based on the input count result, and stores the calculation result (length of the signal supply period tl) in the lookup table 31c. Enter in. [0075] The lookup table 31c is stored in the memory of the resistance value control ASIC 31 in advance, and describes the correspondence between the length of one horizontal period and the resistance value to be set in the resistor R2. . The lookup table 31c inputs a signal k related to resistance value information corresponding to the input calculation result of the length of one horizontal period to the control signal generation unit 31d.
[0076] 制御信号生成部 31dは、入力される信号 kに応じた制御信号 siを生成して抵抗 R2 に入力する。  [0076] The control signal generation unit 31d generates a control signal si corresponding to the input signal k and inputs the control signal si to the resistor R2.
[0077] なお、上記構成では、 1水平期間の長さを、水平同期信号 HSYNCの周期から算 出したが、これに限らず、図 5の (b)に示すような、垂直同期信号 VSYNCの周期や、 データ DATAのィネーブル信号 ENAの周期から算出しても構わない。  [0077] In the above configuration, the length of one horizontal period is calculated from the period of the horizontal synchronization signal HSYNC. However, the present invention is not limited to this, and the vertical synchronization signal VSYNC as shown in (b) of FIG. It may be calculated from the cycle or the cycle of the data DATA enable signal ENA.
[0078] また、上記構成では、抵抗値制御用 ASIC31は、ソース基板 4上に限らず、コント口 ール基板 5上に備えられて!/、てもよ!/、。  In the above configuration, the resistance value control ASIC 31 is provided not only on the source board 4 but also on the control board 5! /, May! /.
[0079] また、上記構成では、抵抗 R2の抵抗値を可変としたが、これに限らず、外付け回路  [0079] Further, in the above configuration, the resistance value of the resistor R2 is variable.
12aを構成する任意の素子の素子定数を可変とすることができる。  The element constant of any element constituting 12a can be made variable.
[0080] 以上、本実施形態に係る液晶表示装置 1の構成について説明した。  Heretofore, the configuration of the liquid crystal display device 1 according to the present embodiment has been described.
[0081] なお、図 1においては、ソースドライバ 3を COFあるいは TCPで構成することを説明 した。ソースドライバ 3を COFで構成する場合には、図 6の(b)のようにフィルム 41上 にソースドライバ IC3aのチップが実装され、ソースドライバ IC3aからフィルム 41上に 向けて、予備出力アンプ 12の外付け回路 12aを構成する外付け部品を接続するた めの接続部として配線 35が引き出されている。ソースドライバ 3を TCPで構成する場 合には、図 6の(c)のようにテープ 42上にソースドライバ IC3aのチップが実装され、ソ ースドライバ IC3aからテープ 42上に向けて、予備出力アンプ 12の外付け回路 12a を構成する外付け部品を接続するための接続部として配線 35が引き出されている。  In FIG. 1, it has been described that the source driver 3 is configured by COF or TCP. When the source driver 3 is composed of COF, the source driver IC3a chip is mounted on the film 41 as shown in FIG. 6 (b), and the spare output amplifier 12 of the source driver 3 is directed from the source driver IC3a to the film 41. Wiring 35 is drawn out as a connection part for connecting external parts constituting the external circuit 12a. When the source driver 3 is configured by TCP, the source driver IC3a chip is mounted on the tape 42 as shown in FIG. 6 (c), and the spare output amplifier 12 is directed from the source driver IC3a to the tape 42. Wiring 35 is drawn out as a connecting portion for connecting external parts constituting the external circuit 12a.
[0082] 一方、図 6の(a)のように、図 1とは異なり、ソースドライバ IC3aのチップを、表示パ ネル 2上に COG(Chip On Glass)の形態で実装することも可能である。この場合には 、ソースドライバ IC3aは、外付け回路 12aを構成する外付け部品を接続するための、 表示パネル 2上に形成された配線 35に接続される、接続部としての端子を有してい る。また、この場合には、表示パネル 2に直接接続されるソース基板 4上において、外 付け回路 12aを接続すればよい。 [0083] 図 6の(a)〜(c)のいずれにおいても、配線 35の本数は、外付け回路 12aを、予備 出力アンプ 12の正相の入力回路、逆相の入力回路、および、帰還回路のいずれの 部分とするのかに応じて決まるものであるので、図示した 2本には限らな!/、。 On the other hand, as shown in FIG. 6 (a), unlike FIG. 1, the source driver IC3a chip can be mounted on the display panel 2 in the form of COG (Chip On Glass). . In this case, the source driver IC 3a has a terminal as a connection portion connected to the wiring 35 formed on the display panel 2 for connecting an external component constituting the external circuit 12a. The In this case, the external circuit 12a may be connected on the source substrate 4 directly connected to the display panel 2. [0083] In any of (a) to (c) of FIG. 6, the number of wirings 35 is the same as that of the external circuit 12a, the positive-phase input circuit, the negative-phase input circuit, and the feedback circuit of the auxiliary output amplifier 12. Because it depends on which part of the circuit it is, it is not limited to the two shown!
[0084] また、本実施形態では、ソースドライバ 3· · ·とソース基板 4とからなる構成を 1つの表 示ドライバユニットとして扱うことができる。また、表示ドライバユニットは、さらに、コント ロール基板 5やフレキシブル配線基板 6などの他の構成を含んで!/、てもよ!/、。また、 表示ドライバユニットは、外付け回路 12aの実装箇所が設けられているものであって、 外付け回路 12aが実装される前の状態のものとしても存在し得る。この場合には、こ の表示ドライバユニットを用いて表示装置を製造しょうとする者が、外付け部品を適 宜選んで実装することにより、製造しょうとする表示装置に合わせて、データ信号線 の充電不足が発生することを回避するようにすることができる。  Further, in the present embodiment, the configuration composed of the source drivers 3... And the source substrate 4 can be handled as one display driver unit. In addition, the display driver unit further includes other components such as a control board 5 and a flexible wiring board 6! /. In addition, the display driver unit is provided with a place where the external circuit 12a is mounted, and may exist in a state before the external circuit 12a is mounted. In this case, a person who intends to manufacture a display device using this display driver unit selects and mounts external components appropriately, and adjusts the data signal line according to the display device to be manufactured. It is possible to avoid the occurrence of insufficient charging.
[0085] なお、表示パネル、表示装置としては、液晶以外に、例えば表示素子として有機 E L素子や誘電性液体、エレクト口クロミックなどを用いるものなども可能である。  [0085] As the display panel and display device, in addition to the liquid crystal, for example, an organic EL element, a dielectric liquid, an electrochromic device, or the like may be used as the display element.
[0086] 本発明は上述した実施形態に限定されるものではなぐ請求項に示した範囲で種 々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段 を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。  The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.
[0087] 本発明の表示ドライバは、以上のように、前記オペアンプの、正相の入力回路、逆 相の入力回路、および、出力から逆相入力への帰還回路のうちの少なくとも 1つの少 なくとも一部を外付け部品を用いて構成するための、前記外付け部品を接続する接 続部を有している。  [0087] As described above, the display driver of the present invention includes at least one of the positive-phase input circuit, the negative-phase input circuit, and the feedback circuit from the output to the negative-phase input of the operational amplifier. Both of them have a connection part for connecting the external parts for constituting a part using the external parts.
[0088] 以上により、予備出力アンプの負荷駆動能力を所望のものに設定することのできる 表示ドライバを実現することができるという効果を奏する。  As described above, there is an effect that it is possible to realize a display driver capable of setting the load driving capability of the auxiliary output amplifier to a desired one.
[0089] 発明の詳細な説明の項にお!/、てなされた具体的な実施形態または実施例は、あく までも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限 定して狭義に解釈されるべきものではなぐ本発明の精神と次に記載する請求の範 囲内にお!/、て、レ、ろ!/、ろと変更して実施することができるものである。  [0089] The specific embodiments or examples made in the detailed description section of the invention have so far clarified the technical contents of the present invention. Within the spirit of the present invention, which should not be construed in a narrow sense, limited to examples only, and within the scope of the claims described below! It is something that can be done.
産業上の利用可能性  Industrial applicability
[0090] 本発明は、断線の発生確率が高くなる高精細で大画面の液晶表示装置に、特に 好適に使用することができる。 [0090] The present invention relates to a high-definition, large-screen liquid crystal display device in which the occurrence probability of disconnection is high, It can be preferably used.

Claims

請求の範囲 The scope of the claims
[1] 表示パネルのデータ信号線に信号を出力する出力アンプと、前記出力アンプに対 して予備的に設けられた予備出力アンプを構成するためのオペアンプと、を有する 表示ドライバ回路を備える表示ドライバにおいて、  [1] A display comprising a display driver circuit having an output amplifier that outputs a signal to a data signal line of a display panel, and an operational amplifier for configuring a spare output amplifier that is preliminarily provided for the output amplifier In the driver
前記オペアンプの、正相の入力回路、逆相の入力回路、および、出力から逆相入 力への帰還回路のうちの少なくとも 1つの少なくとも一部を外付け部品を用いて構成 するための、前記外付け部品を接続する接続部を有していることを特徴とする表示ド ライノ 。  The at least one part of the operational amplifier of the positive phase input circuit, the negative phase input circuit, and the feedback circuit from the output to the negative phase input is configured by using an external component. A display drain having a connecting portion for connecting an external component.
[2] 前記表示パネルに COG(Chip On Glass)により実装される、前記表示ドライバ回路 を内蔵するチップからなり、前記外付け部品を接続するために前記表示パネル上に 形成された配線に接続される端子を前記接続部として有していることを特徴とする請 求の範囲第 1項に記載の表示ドライバ。  [2] The chip is mounted on the display panel by COG (Chip On Glass) and includes the display driver circuit. The chip is connected to a wiring formed on the display panel to connect the external component. 2. The display driver according to claim 1, wherein a terminal is provided as the connection portion.
[3] 前記外付け部品を接続するための配線が前記接続部として、前記表示ドライバ回 路を内蔵するチップからフィルム上に向けて引き出された COF(Chip On Film)により 構成されていることを特徴とする請求の範囲第 1項に記載の表示ドライバ。  [3] A wiring for connecting the external component is configured as a COF (Chip On Film) drawn out from a chip incorporating the display driver circuit onto a film as the connection portion. The display driver according to claim 1, wherein the display driver is characterized.
[4] 前記外付け部品を接続するための配線が前記接続部として、前記表示ドライバ回 路を内蔵するチップからテープ上に向けて引き出された TCP(Tape Carrier Package) により構成されていることを特徴とする請求の範囲第 1項に記載の表示ドライバ。  [4] The wiring for connecting the external component is configured as a TCP (Tape Carrier Package) drawn out from the chip having the display driver circuit toward the tape as the connection portion. The display driver according to claim 1, wherein the display driver is characterized.
[5] 請求の範囲第 1項ないし第 4項のいずれ力、 1項に記載の表示ドライバと、  [5] Any one of claims 1 to 4, the display driver according to claim 1,
前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前 記表示ドライバの前記接続部に接続された前記外付け部品の実装箇所が設けられ て!/、るプリント配線基板とを備えて!/、ることを特徴とする表示ドライバユニット。  A wiring for supplying a display drive signal to the display driver is formed, and a mounting portion for the external component connected to the connection portion of the display driver is provided! A display driver unit characterized by comprising! /.
[6] 請求の範囲第 1項ないし第 4項のいずれ力、 1項に記載の表示ドライバと、  [6] Any one of claims 1 to 4, the display driver according to claim 1,
前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前 記表示ドライバの前記接続部に接続された状態に前記外付け部品が実装されてい るプリント配線基板とを備えていることを特徴とする表示ドライバユニット。  A wiring for supplying a display driving signal to the display driver is formed, and a printed wiring board on which the external component is mounted in a state of being connected to the connection portion of the display driver. A display driver unit characterized by that.
[7] 前記外付け部品は、前記予備出力アンプの出力電圧を、前記データ信号線に前 記信号を供給する期間内に前記予備出力アンプの入力電圧よりも大きくなる電圧と するものであることを特徴とする請求の範囲第 6項に記載の表示ドライバユニット。 [7] The external component may be configured such that the output voltage of the spare output amplifier is higher than the input voltage of the spare output amplifier during a period in which the signal is supplied to the data signal line. The display driver unit according to claim 6, wherein
[8] 前記外付け部品は、前記予備出力アンプの出力電圧を、前記予備出力アンプの 出力電圧の定常値に対して時間的に振動する波形とすることを特徴とする請求の範 囲第 7項に記載の表示ドライバユニット。 [8] The external component has a waveform that causes the output voltage of the auxiliary output amplifier to oscillate in time with respect to a steady value of the output voltage of the auxiliary output amplifier. The display driver unit described in the section.
[9] 前記外付け部品に素子定数が可変の部品が含まれており、 [9] The external component includes a component whose element constant is variable,
前記データ信号線に前記信号を供給する期間の長さに応じて前記素子定数を変 化させる素子定数制御手段を備えていることを特徴とする請求の範囲第 6項から第 8 項までのいずれか 1項に記載の表示ドライバユニット。  9. The device according to any one of claims 6 to 8, further comprising element constant control means for changing the element constant according to a length of a period during which the signal is supplied to the data signal line. Or the display driver unit described in item 1.
[10] 請求の範囲第 5項から第 9項までのいずれ力、 1項に記載の表示ドライバユニットを備 え、 [10] The display driver unit according to paragraph 1 is provided with any force from claims 5 to 9,
前記予備出力アンプの入力には、選択された前記データ信号線に出力する信号 が入力され、  A signal to be output to the selected data signal line is input to the input of the spare output amplifier,
前記予備出力アンプの出力に接続された配線が、前記データ信号線の、前記表示 ドライバ側と反対側の一端と接続可能に形成されていることを特徴とする表示装置。  A display device, wherein a wiring connected to an output of the auxiliary output amplifier is formed so as to be connectable to one end of the data signal line opposite to the display driver side.
[11] 液晶表示装置であることを特徴とする請求の範囲第 10項に記載の表示装置。 11. The display device according to claim 10, which is a liquid crystal display device.
PCT/JP2007/066089 2006-12-20 2007-08-20 Display driver, display driver unit, and display device WO2008075480A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006343225 2006-12-20
JP2006-343225 2006-12-20

Publications (1)

Publication Number Publication Date
WO2008075480A1 true WO2008075480A1 (en) 2008-06-26

Family

ID=39536116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/066089 WO2008075480A1 (en) 2006-12-20 2007-08-20 Display driver, display driver unit, and display device

Country Status (1)

Country Link
WO (1) WO2008075480A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010052971A1 (en) 2008-11-10 2010-05-14 シャープ株式会社 Display apparatus
JP2011133896A (en) * 2009-12-24 2011-07-07 Silicon Works Co Ltd Source driver circuit of liquid crystal display device
WO2012137817A1 (en) * 2011-04-08 2012-10-11 シャープ株式会社 Display device, and method for driving display device
WO2016103370A1 (en) * 2014-12-24 2016-06-30 堺ディスプレイプロダクト株式会社 Display device and display-device manufacturing method
WO2016132435A1 (en) * 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 Circuit device and display device
WO2017069193A1 (en) * 2015-10-22 2017-04-27 シャープ株式会社 Liquid crystal display panel and correction method therefor
CN110956917A (en) * 2019-12-05 2020-04-03 南京中电熊猫平板显示科技有限公司 Repairing compensation method of panel display module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157009A (en) * 1989-11-15 1991-07-05 Matsushita Electric Ind Co Ltd Amplifier circuit
JPH04251892A (en) * 1991-01-29 1992-09-08 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH08171081A (en) * 1994-12-19 1996-07-02 Sharp Corp Watrix type display device
JPH09179532A (en) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd Driving device for matrix type display panel
JPH1130772A (en) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp Liquid crystal display device
JPH11305743A (en) * 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2000321599A (en) * 1999-05-10 2000-11-24 Hitachi Ltd Liquid crystal display device
JP2003202846A (en) * 2001-10-30 2003-07-18 Sharp Corp Display device and driving method therefor
JP2006119610A (en) * 1997-06-30 2006-05-11 Seiko Epson Corp Image signal processing circuit, and image display apparatus and electronic device using the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157009A (en) * 1989-11-15 1991-07-05 Matsushita Electric Ind Co Ltd Amplifier circuit
JPH04251892A (en) * 1991-01-29 1992-09-08 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH08171081A (en) * 1994-12-19 1996-07-02 Sharp Corp Watrix type display device
JPH09179532A (en) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd Driving device for matrix type display panel
JP2006119610A (en) * 1997-06-30 2006-05-11 Seiko Epson Corp Image signal processing circuit, and image display apparatus and electronic device using the same
JPH1130772A (en) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp Liquid crystal display device
JPH11305743A (en) * 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2000321599A (en) * 1999-05-10 2000-11-24 Hitachi Ltd Liquid crystal display device
JP2003202846A (en) * 2001-10-30 2003-07-18 Sharp Corp Display device and driving method therefor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203849A (en) * 2008-11-10 2011-09-28 夏普株式会社 Display apparatus
JP5096591B2 (en) * 2008-11-10 2012-12-12 シャープ株式会社 Display device
WO2010052971A1 (en) 2008-11-10 2010-05-14 シャープ株式会社 Display apparatus
JP2011133896A (en) * 2009-12-24 2011-07-07 Silicon Works Co Ltd Source driver circuit of liquid crystal display device
CN106205519A (en) * 2011-04-08 2016-12-07 夏普株式会社 Display device and the driving method of display device
WO2012137817A1 (en) * 2011-04-08 2012-10-11 シャープ株式会社 Display device, and method for driving display device
CN103477384A (en) * 2011-04-08 2013-12-25 夏普株式会社 Display device, and method for driving display device
JP5399586B2 (en) * 2011-04-08 2014-01-29 シャープ株式会社 Display device
US9129544B2 (en) 2011-04-08 2015-09-08 Sharp Kabushiki Kaisha Display device, and method for driving display device
WO2016103370A1 (en) * 2014-12-24 2016-06-30 堺ディスプレイプロダクト株式会社 Display device and display-device manufacturing method
CN107111971A (en) * 2014-12-24 2017-08-29 堺显示器制品株式会社 The manufacture method of display device and display device
JPWO2016103370A1 (en) * 2014-12-24 2017-11-02 堺ディスプレイプロダクト株式会社 Display device and manufacturing method of display device
CN107111971B (en) * 2014-12-24 2020-01-17 堺显示器制品株式会社 Display device and method for manufacturing display device
WO2016132435A1 (en) * 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 Circuit device and display device
JPWO2016132435A1 (en) * 2015-02-16 2018-01-18 堺ディスプレイプロダクト株式会社 Circuit device and display device
US10159145B2 (en) 2015-02-16 2018-12-18 Sakai Display Products Corporation Circuit device and display apparatus
WO2017069193A1 (en) * 2015-10-22 2017-04-27 シャープ株式会社 Liquid crystal display panel and correction method therefor
CN110956917A (en) * 2019-12-05 2020-04-03 南京中电熊猫平板显示科技有限公司 Repairing compensation method of panel display module

Similar Documents

Publication Publication Date Title
US7710414B2 (en) Common voltage regulating circuit of liquid crystal display device
WO2008075480A1 (en) Display driver, display driver unit, and display device
KR100306197B1 (en) Interface circuit and liquid crystal drive circuit
KR101362153B1 (en) Liquid crystal display device and method for driving the same
US7436381B2 (en) Source line repair circuit, source driver circuit, liquid crystal display device with source line repair function, and method of repairing source line
JP4102336B2 (en) LCD drive circuit
US10431175B2 (en) Gate driver and control method thereof
JP5057868B2 (en) Display device and display panel driver
US7852308B2 (en) Source driver and driving method thereof
JP4262024B2 (en) Liquid crystal driving device and driving method thereof
US7724089B2 (en) Amplifying circuit
KR100933447B1 (en) Gate driving method and apparatus of liquid crystal display panel
CN102013235B (en) TFT-LCD (Thin Film Transistor-Liquid Crystal Display) drive circuit
KR100862945B1 (en) A liquid crystal display device of chip on glass type
EP1845515A2 (en) Liquid crystal display device and common electrode voltage generating circuit
KR101212165B1 (en) Output buffer and method for driving the same
US20080106316A1 (en) Clock generator, data driver, clock generating method for liquid crystal display device
US6798146B2 (en) Display apparatus and method of driving the same
KR100942837B1 (en) Liquid Crystal Display
KR20070117019A (en) Liquid crystal display and driving method thereof
US7825920B1 (en) Level regulation circuit of common signal of LCD
KR100696683B1 (en) Power supply and display device using the supply
JP2009198970A (en) Driving device of liquid crystal display panel
KR101083135B1 (en) Liquid crystal display device having compensating circuit of applying common voltage to a common electrode
KR100613654B1 (en) Source Drive Integrated Circuit for LCD AND LCD Having The Same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07792703

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07792703

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP