WO2005027403A1

WO2005027403A1 - 情報処理装置

Info

Publication number: WO2005027403A1
Application number: PCT/JP2004/010251
Authority: WO
Inventors: Masahiro Kaminaga; Takashi Endo; Takashi Watanabe
Original assignee: Renesas Technology Corp.
Priority date: 2003-09-11
Filing date: 2004-07-12
Publication date: 2005-03-24
Also published as: JPWO2005027403A1

Abstract

内部データを、互いにビット反転した関係にある正表現データと負表現データの表現形式を持つようにし、それらの表現形式で演算する演算装置を並列に動作させる。そして、結果の出力をランダムに選択するようにして、正表現データと負表現データの表現形式のいずれか一方をICカード内で記憶するように動作させる。内部データとしては、表現形式を示す鍵データとデータを対として記憶する。また、それぞれの表現形式の演算装置の出力結果が、ビット反転した関係を保っているかを検証する。このようにすれば、ICカードにおいて、ICカード用チップでのデータ処理と消費電流との関連性を減少させ、セキュリティを高めることができる。また、チップに故意に誤動作を起こさせ、正常動作と比較して内部の秘密情報を取得するような攻撃がされた場合に、誤動作を検出してデータの盗用を防止できる。

Description

明細書情報処理装置技術分野

本発明は、情報処理装置に係り、高いセキュリティを持つ耐タンパ一情報処理装置であって、特に I Cカードなどに用いて好適な情報処理装置に関する。背景技術

近年、あらゆる分野で個人情報を取り扱うために従来の磁気カードに変わり、 I Cカードが用いられるようになってきている。磁気カードでは、情報を蓄積するのをストリップに磁気を塗布することでおこなっていたが、 I C カードでは、カードに I Cを埋め込んでそこで演算と情報を蓄積をおこなうことができる。そのために、 I Cカードでは、勝手に書き換えることが許されないような個人情報の保持や、秘密情報である暗号鍵を用いたデータの暗号化や、暗号文の復号化をおこなうことができる。 I Cカード自体は電源を持たず、接触式の I C力一ドでは、 I Cカード用のリーダライタに差し込まれると、電源の供給を受け、動作可能となる。また、非接触式の I C力一ドは、リーダライ夕から発する電波を受け、電磁誘導の原理を利用して電力を起こすことによって動作可能となる。 I Cカードは、動作可能になると、リ一ダライタから送信されるコマンドを受信し、そのコマンドに従って、デー夕の転送等の処理をおこなう。

以下、図 6および図 7を用いて I Cカードの構成の概要について説明する。なお、接触式と非接触式の I Cカードは、その本体は、本質的に同じ I C チップなので、以下、接触式の I Cカードについてのみ説明することにする。図 6は、 I Cカードの概観と I Cチップの端子を示す平面図である。図 7は、 I Cカードに搭載される I Cの基本的構成を示すブロック図である。

I Cカードの基本概念は、図 6に示すょラに、カード 10 1の上に、 I C カード用チップ 1 02を搭載したものである。図に示すように、一般に I C カードは、所定位置に、供給電圧端子 Vc c、グランド端子 GND、リセット端子 RST、入出力端子 I /O、および、クロック端子 CLKを有する。この端子の位置は、 IS〇 78 1 6の規格に定められている。これらの諸端子を通して、リーダ一ライタから電源の供, やリーダライタとのデータの通信をおこなう。

I Cカードに搭載される半導体チップの構成は、基本的には通常のマイクロコンピュー夕と同じ構成である。図 7 示されるように、カード部材用の半導体チップは、中央処理装置（CPU) 2 0 1、記憶装置 204、入出力（ I /O) ポート 207、コプロセッサ 2 02を有する。システムによつてはコプロセッサがない場合もある。 CPU20 1は、論理演算や算術演算などをおこなう装置であり、記憶装置 204=は、プログラムやデータを格納する装置である。入出力ポートは、リーダライタと通信をおこなう装置である。コプロセッサは、暗号処理そのもの、たは、暗号処理に必要な演算を高速におこなう装置である。例えば、 RS A暗号の剰余演算をおこなうための特別な演算装置や、 DES暗号の処理をおこなう装置などがある。なお、 I C力一ド用プロセッサの中には、コプロセッサを持たないものも多くある。データバス 203は、各装置を接続するパスである。

記憶装置 2 0 4は、 ROM (Read Only Memory)や RAM (Random Access Memory)、 EE PROM (Electric Erasable Programable Read Only Memory) などで構成されている。 ROMは、記憶情報を変更できないメモリであり、主にプログラムを格納するメモリである。 R:AMは、自由に書き換えができるメモリであるが、電源の供給が中断されと、記憶している内容は消滅する。 EE PROMは、電源の供給が中断されてもその内容を保持することができるメモリである。この E E P ROMは記憶†青報を書き換える必要があり、 I C力一ドがリーダライタから抜かれても、保持が可能なデー夕を格納するために使われる。例えば、プリペイドカードでの使用金額などは、 EEPR OMに保持される。

このような I Cカードでは、暗号化が必須の技術となっている。暗号化に関して I Cカードのセキュリティを高めるために以下の文献がある。

•特開 200 1— 573 1号公報

'特開 2003— 1 5270 2号公報

•特開 2002— 3 1 1 82 6号公報

·岡本栄司「暗号理論入門」共立出版、 1 99 3 (p p. 3 3 -41) 発明の開示

上述のように、 I Cカードでは、暗号化によりデータのセキュリティを高めることができ、これが I Cカードの有用性の一因ともなつている。セキュリティを高めるためには、悪意によるデ一夕の盗用者（ハツ力一）などの攻撃（いわゆる「タンパ」行為）に対して防衛することが必要になる。

このようなときに、第一に問題となるのは、 /、ッカーがデ一夕と電流の関連性を観測して、観測した消費電流の波形から I Cカード用チップ内での処理ゃ暗号鍵を推測する攻撃を仕掛けてくることである。

また、第二に問題となるのは、ハッカーがチップに故意に誤動作を起こさせ、正常動作と比較して内部の秘密情報（例えぱ、暗号の秘密鍵）を取り出そうとすることである。

以下、この課題について詳細に説明する。

先ず、図 8を用いて第一の技術的課題について説明する。

図 8は、 I Cカードにおける消費電流の波形の例を示すグラフである。

I Cカードは、プログラムや重要な情報が I Cカード用チップの中に密閉されているため、重要な情報の格納や、カードの中で暗号処理をおこなうために用いられる。従来、 I Cカードでの暗号を解読する難しさは、暗号アルゴリズムの解読の困難さと同じと考えられていた。

しかしながら、 I Cカードが暗号処理をおこなっている時の消費電流を観測し、解析することにより、暗号アルゴリズムの解読より容易に暗号処理の内容や暗号鍵が推定される可能性が示唆されている。消費電流は、リーダライタから供給されている電流を測定することにより観測することができる。それは、次のような理由による。 I Cカード用チソプを構成している C M O Sは、出力状態が 1から 0、あるいは、 0から 1に変わった時に電流を消費する。特に、図 7に示されるデータバス 2 0 3においては、バスドライバ一の電流や、配線、および、配線に接続されている卜ランジス夕の静電容量のため、バスの値が 1から 0、あるいは、 0から 1に変わると、大きな電流が流れる。そのため、消費電流を観測すれば、 I Cねード用チップの中で、何が動作しているか分かる可能性がある。

I Cカード用チップの 1サイクルでの消費電流の波形は、図 7に示されるように、処理しているデ一夕に依存して、電流波骸が 3 0 1や 3 0 2のように異なる。このような差は、バス 2 0 3を流れるデ一夕や中央演算装置 2 0 1で処理しているデータに依存して生じる。

コプロセッサ 2 0 2は、 C P Uと並列に、例えば、 5 1 2ビットの剰余演算をおこなうことができる。そのため、 C P U ( 消費電流とは異なった消費電流波形の長時間の観測が可能である。その特^ C的な波形を観測することにより、コプロセッサの動作回数を容易に測定することができる。コプロセッサの動作回数が暗号鍵と何らかの関係があるならば、動作回数から暗号鍵を推定できる可能性がある。また、コプロセッサでの演算内容に暗号鍵に依存した偏りがあると、その偏りが消費電流から求められ、暗号鍵が推定される可能性がある。

C P Uでも同様の事情が存在する。暗号鍵のピゾトパタンは決まっている。このため、処理するデータを変更して消費電流を観測することにより、暗号鍵のビットパタンの影響が観測できる可能性がある。これらの消費電流の波形を統計的に処理することにより、暗号鍵を推定できる可能性がある。

したがって、デ一夕と電流の関連性を減少させれば、電流からデータを推定することが困難になる。例えば、デ一夕の道であるバスラインゃメモリを暗号化する方法が考えられる。この考え方を実現する方法について述べたものに、特開 200 1— 573 1号公報、特開 2 O 03— 1 52702号公報がある。

しかしながら、このような方法では、演算装置の消費電流に関する情報を隠すことができない。上記特開 200 1— 573 1号公報、特開 2003— 1 52702号公報の方法においては、演算装置に入力するデ一夕は、正しいものでなければならないため、入力する前にデータを復号しなければならない。例えば、上記の特開 2001— 57 3 1号公報、特開 2003— 1 5 2702号公報に開示されている方法では、データと乱数 K (データ暗号化鍵）とを排他的論理和（EXOR) することにより暗号化しているが、例えば、二つのデータ A， Bに対する加算 A+ Bについては、

(A EXOR K) + (B EXOR K) ≠ (A + B) EXOR K であるので、データ暗号化の鍵 Kで暗号化したデータをそのまま演算して、復号することはできない。

したがって、演算器にデータを入力する前に鍵 Kによって再びデータを元のものに復号化する必要があり、演算器内部で、元の A， Bを処理することになる。したがって、このような方法では、演算器の消費電流に関する情報を隠すことはできないという問題点がある。

また、デ一夕と電流の関連性を減少させるための別のアプローチもある。特開 2002— 3 1 1 826号公報では、特定の暗号処理について、上記特開 200 1 - 573 1号公報、特開 20 03— 1 52 702号公報とは、異なる考え方でデータと電流の関連性を減少させている。

この特開 2002 - 3 1 1 826号公報の方'法では、「転字 '換字を行うポジ用スクランブル回路とネガ用スクランブル回路」を並列動作させ、電流の撹乱をおこなう方法を提示している。

この転字'換字を行うポジ用スクランブル回路とネガ用スクランブル回路は、 DES暗号などで用いられる F関数、特に S— BOXの処理を抽象したものである。 S— BOXについては、岡本栄司「暸号理論入門」共立出版、 1 9 93 (p p. 33 -41) に記載されている。 S— BOXの処理は、本質的にはビットパタンの置き換え（転字 ·換字）であり、結線回路で構成される。転字 '換字は、演算ではない。演算とは、 S , T二つの値に対して、一つの値 Uを対応させるものであり、例えば、 U= S +T、 U= S * Tのような算術演算や、論理和 U=S OR Tや論理積 U=S AND 丁などの論理演算があるが、転字 '換字は、この意味の演算には成り得ない。したがって、「転字 ·換字を行うポジ用スクランブル回路とネガ用スクランブル回路」の並列動作によっては、算術演算や、論理演算処理の電流の情報を隠すことはできない。また、この方法では、バスラインで消費される電流の情報を隠すことはできない。

このようにいずれの従来的においても、演算に伴消費電力の情報を隠すことができないという問題点があった。

次に第二の技術課題について説明する。

一般に、チップは、以下のような異常環境においた際に、誤動作する可能性がある。

•異常高電圧/低電圧の供給

•異常高温/低温

•異常高周波ク口ック信号/低周波ク口ック信号の供給

•ストロボフラッシュ（強い光の照射）

I Cカードから不正に秘密情報を取り出す攻撃者は、上記のような異常環境を利用することがある。例えば、暗号処理をおこなっている際に、故意に誤動作を引き起こし、正常動作と比較することで、暗号の鍵を取り出すなどの行為がそれである。ストロボを用いたアタックの方法が書かれている。本願発明者は、実際にストロボ照射を用いたアタックの方法などによって、

I Cチップを上記のような異常環境で動作させる実験を繰り返しおこない、その誤動作を観察し、内部処理デ一夕の各ビットが、全て高電位となるか、全て低電位になることが非常に多いことを見出した。

従来、誤動作の検出のうち、有効なものとして、パリティチェックや、同一の二つ以上の演算器の結果を比較するなどの方法が取られていた。正常な環境下での誤動作は、 1ビット反転などの現象が主であるので、このような対策が有効である。

しかしながら、同一の演算器では、デ一夕ビッ卜全部が高電位（あるいは低電位）になった場合は、誤動作を検出できない。これは、攻撃者が故意に誤動作を誘発することによって生ずる誤動作であり、正常時の処理の誤動作を検出する場合には想定されていないものである。

本発明は、上記問題点を解決するためになされたもので、その目的は、 I Cカードにおいて、カード部材、特に、 I Cカード用チップでのデータ処理と消費電流との関連性を減少させることにより、セキュリティを高めることにある。

また、別の目的は、チップに故意に誤動作を起こさせ、正常動作と比較して内部の秘密情報を取得するような攻撃がされた:場合に、誤動作を検出してデータの盗用を防止することによりセキュリティを高めることにある。

本発明では、 0と 1の 2値データで情報を扱い記憶する I Cカードにおいて、内部データとして、互いにビット反転した関係にある正表現データと負表現データの表現形式のデ一夕を持たせる。表現形式の判別は、データと対に持たせた鍵デ一夕によりおこなうようにする。そして、正表現データの演算をおこなう第一演算装置、負表現データの演算をおこなう第二演算装置とを設けて、正表現デ一夕と負表現データの表現形式を持つ入力データを各々の演算装置に適合する形式に変換し、正表現データの形式の入力データを第一演算装置、負表現データの形式の入力データを第二演算装置で並列して演算させる。その結果の出力は、ランダムに選択されて、内部の記憶装置に格納される。正表現データの演算をおこなう第一演算装置、負表現データの演算をおこなう第二演算装置とは、並列に動作する。したがって、外部からの消費電流を計測することを困難にする。

以上のように本発明の情報処理装置の構成に^り、データと消費電流の関連性を減少させることができて、 I Cカードのセキュリティを高めることができる。

また、第一演算装置と第二演算装置のビット反した関係にあるので、それをみたさないときには、エラーとして出力を停止する。これにより、異常入力があったときには、外部への出力がなくなるので、チップに故意に誤動作をおこさせて、内部の秘密情報を取得するような攻撃から防衛される。本発明によれば、 I Cカードにおいて、カード若 1材、特に、 I Cカード用チップでのデータ処理と消費電流との関連性を減少させることにより、セキユリティを高めることができる。

また、本発明によれば、チップに故意に誤動作を起こさせ、正常動作と比較して内部の秘密情報を取得するような攻撃がされた場合に、誤動作を検出してデ一夕の盗用を防止することによりセキュティを高めることができる。

したがって、高いセキュリティを持つカード部材などの耐夕ンパ—情報処理装置を提供することができる。図面の簡単な説明

図 1は、本発明の一実施形態に係る I Cカードの構成を示すブロック図である。

図 2は、本発明の第一の実施形態に係る分配器 4 1 7の構成を示すブロック図である。図 3は、分配器 417において、入力データを反転して、 8ビットに拡張する結線回路の模式図である。

図 4は、分配器 41 7において、入力デ一タを 8ビッ卜に拡張する結線回路の模式図である。

図 5は、本発明の第二の実施形態に係る分配器 41 7の構成を示すブロック図である。

図 6は、 I Cカードの概観と I Cチップの端チを示す平面図である。図 7は、 I C力一ドに搭載される I Cの基本的構成を示すブロック図である。

図 8は、 I Cカードにおける消費電流の波形の例を示すグラフである。発明の実施するための最良の形態

以下、本発明に係る各実施形態を、図 1ないし図 5を用いて説明する。

〔本発明の原理〕

先ず、上記の技術的課題を解決を解決するための本発明の原理について説明する。

第一の技術的課題を解決するため、本発明では、極性の異なる演算器に着目する。通常の計算機では、データの 1と 0に対し、 1を高電位とし 0を低電位とする構成と、 0を高電位とし 1を低電位とする構成の二通りがある。前者を正論理回路、後者を負論理回路などということもある。例えば、高電位を H、低電位を Lで表現すると、バイナリデータ「1 1 0 1 00 1 0」は、正論理では、「HHLHLLHL」、負論理では、「LLHLHHLHj で表現する。このような電気的違いにより、消費電力パタンもまた異なる。以下、 1を H、 0を Lで表現するデータ形式を正表現、 1を L、 0を Hで表現するデータ形式を負表現と呼ぶことにする。

本発明では、この現象を利用するために、データ Aを正表現するか、負表現するかを決める鍵データ Kを当該デ一タ Aに随させ、デ一夕対（A， ) の形で処理をおこなう。例えば、 K=lであれば、 Αは正表現されており、 K=0であれば、 Αは負表現されていると定める。

このように定めた場合、データ Aの二進数表現を（A[N— 1], A[N— 2], Α[0]) (Α[Π= 0または 1) に対し、 1ビットの鍵 Κを用いて、

POS I (A, Κ) = (Α[Ν- 1] EXOR NOT ( ) ， A [Ν 一 2] EXOR NOT (K) ， ···， A[0] EXOR NOT (K) ) … （式 1)

とすれば、これは Aの正表現となる。逆に、

NEGA (A, K) = (ACN- 1] EXOR K, A [N - 2] EX

OR K, ···, A [0] EXOR K) … （式 2 )

とすれば、 Aの負表現が得られる。

以下、正論理の演算器を P— ALU、負論理の演算器を N— ALUと書くことにする。一般に、演算は、二つのデータ A 1 , A 2に対してなされる。論理演算、算術演算などを総称して OPと表現すると、 A 1と A 2に対して演算 OPを施して得られた結果を A 3とするという操作を

A 3 = A 1 OP A 2

のように書くことができる。

以下、正論理の演算器を P— ALU、負論理の演算器を N— ALUと書くことにする。 P— ALUでは、

A3 (正表現） = A 1 (正表現）〇P A 2 (正表現）

N— ALUでは、

A3 (負表現） = A 1 (負表現）〇P A 2 (負表現）

となる。

そこで、データと鍵データの対（A， K) から、 POS I (A, Κ) , N EGA (A, K) を計算する分配回路を設け、 Ρ— ALUでは、

POS I (A 1 , K 1 ) 0 P POS I (A 1 , K 2) の計算をおこない、 N— ALUでは、

NE GA (Al, K 1 ) OP N E G- A (A 1， K 2)

を計算する。 P— ALUの演算結果は、 A3の正表現であり、 N— ALUの演算結果は、 A 3の負表現である。そこで、このいずれかをランダムに選ぶ選択回路を設け、 P— ALUの結果を選択するときは、 K 3 = lとし、 Ν— ALUの結果を選択するときは、 K3 = 0とすれば、結果は（A3， Κ 3) と書くことができる。

ここで、 Ρ— ALUと Ν— ALUの動作電琉は異なり、 P— ALUでの P 0 S I と N— ALUでの NE GAは、並列に動作することに留意する。そのため、この方法によって、消費電流の波形から、処理や暗号鍵の推測を困難にすることが可能となる。

次に、第二の技術的課題を解決するために、以下のようにする。

上記の方法において用いられた P— AL Uの出力値 Aと N— A L Uの出力 Bの反転値 NOT (B) がー致するかどう力、を調べる比較器を設け、比較結果が一致しているときは、処理を継続し、不一致であれば、エラーとしてリセットして、結果を出力しないようにする。 P— ALUの出力と N— AL Uの出力は、ビット反転の関係が成り立たなナればならなので、エラーが検出される。先に述べたように、故意に引き起こしたエラーは、データ全体が、全て高電位（または低電位）のように起きることが多い。したがって、 P— ALUの出力と N— ALUの出力は、共に、高電位（または低電位）となる可能性が高い。この場合、両出力はビッ卜反転の関係にないので、エラ —が検出される。

上記のように本発明により、セキュリティ高い I Cカードを提供することができる。

また、本発明は、既存技術と組み合わせて使うことにより、よりセキユリティを高めることができる。例えば、特開 2 ひ 0 1— 57 3 1号公報はバスラインやメモリの暗号化方法について開示されたものであるが、これらの技術との組み合わせは有効と考えられる。すなわち、特開 200 1— 573 1 号公報に開示された技術によりバスラインやメモリの暗号化をおこない、 C PUに関しては、本発明を用いることにより、より広範囲の内部データを暗号化して処理することができ、セキエリティを向上させることができる。

〔実施形態 1〕

以下、本発明に係る第一の実施形態を、図 1ないし図 4を用いて説明する。図 1は、本発明の一実施形態に係る I Cカードの構成を示すブロック図である。

図 2は、本発明の第一の実施形態に係る分配器 41 7の構成を示すブロック図である。

図 3は、分配器 41 7において、入力デ一夕を反転して、 8ビッ卜に拡張する結線回路の模式図である。

図 4は、分配器 41 7において、入力デ一夕を 8ビットに拡張する結線回路の模式図である。

図 4に示されるように、本発明の一実施形態に係る I Cカードは、 RAM 40 1、 P -ALU41 1 N— AL U41 2、乱数発生装置 406、比較器 408、分配器 41 7、入力デ一タノッファ 41 3, 414， 4 1 5, 4 1 6、出力データバッファ 409， 4 1 0、レジスタ 420、リ一ドデータバス 41 9、リードデ一夕用鍵バス 4 1 8、選択器 407より構成される。より詳細には、 RAMの内部には、デ一夕 40 3と鍵デ一夕 402のように両者が組となって格納されている。テ'一夕は、必ず鍵データを伴う。ここでは、物理的に近いように描いたが、データと組にして転送されるのであれば、物理的に離れていてもよい。

レジスタ 420の内部も RAMと同様に、データ 422と鍵データ 42 1 が組となって格納されている。

なお、ここには示していないが、プログラムは、通常、 ROMや EEPR OMに格納されており、前記 ALUは、当該プログラムに従って動作する。また、煩雑化を避けるため、アドレスバスの説明や、クロック信号の説明も省略することにする。

ここでは、各構成要素の働きを明らかにするため、 RAM上の二つのデ一タ八， Bに対して、加算処理をする場合を考える。通常、この処理は、「RAM上の二つのデータ A， Bをそれぞれレジス夕 R 1， R 2に転送する」 (処理 1) 、

「レジス夕 R 1，R 2のデータを演算器に転送し、加算処理をおこなう」（処理 2) 、「加算の結果を再びレジスタ R 2に転送する」（処理 3) という一連の動作から構成されている。

本実施形態においては、 RAM4 0 1に格納されているデータは、先に説明したように、

(データ，鍵データ）

の形で保持される。ここでは、データ A (403) 鍵データ K 1 (402) は、 1ビットとし、正表現であれば 1、負表現であれば 0とする。データのビット長には任意性があるが、ここでは 8ビットとしておく。（処理 1) では、データ 403 (A) は、デ一夕/ ス 40 5、鍵データ 40 2は、鍵デ一タバス 404を通って、デ一タレジス夕 R 1 (422) 、鍵デ一タレジス夕 42 1に転送される。同じようにデータ B (426) と鍵データ K 2 (42 5) もそれぞれデータレジスタ R 2 (42 3) 、鍵データレジスタ 424に転送される。

次に、これらのデータは、順番に、データパス 41 9、鍵データバス 41 8を通って、分配器 41 7に転送される。この分配器 4 1 7は、図 2のような構成の回路である。

分配器 41 7の構成を説明する。分配器 41 7は、バッファとして、正表現データのバッファ 50 1、負表現データのバッファ 502を有する。ここでバッファとは、物理的にはレジスタと同じもので、データの一時的な記憶に用いられるものである。また、排 ίί¾的論理和回路 5 03と排他的論理和回路 5 0 4は、 8ビットの排他的論理和を計算する回路である。拡張器 5 0 5 は、図 3に示すように、 1ビットスカをィンパ一夕 6 0 1を用いてビット反転し、これを 8ビットに拡張する拡張器である。拡張期 5 0 6は、図 4に示すように、 1ビッ卜の入力を 8ビッ卜に拡張する回路である。

入力データバッファ 5 0 7は、データの入カバッブァ、鍵データバッファ 5 0 8は、 1ビットの鍵データのノツファである。データバス 5 0 9は 8ビヅトのデータバス、鍵データパス 5 1 0は、 1ビットの鍵データパスである。分配器の動作は、以下の通りである。 8ビットのデータ Dは、データバス 5 0 9を通って入力データバッファ 5 0 7に転送される。同じく、データ D が正表現であるか負表現である力を示す鍵データ Kも鍵データバス 5 1 0 を通って、鍵データバッファ 5 0 8に転送される。鍵データ Kは、拡張器 5 0 6によって 8ビットに拡張され、排他的論理和回路 5 0 4に入力される。データバッファ s o ?のデ一夕は、そのまま、排他的論理和回路 5 0 4に入力され、鍵データとの排他的論理口が計算され、負表現データバッファ 5 0 2に入力きれる。同時に、データ /、ッファ 5 0 7のデータは、排他的論理和回路 5 0 3に入力される。鍵データバッファ 5 0 8のデータは、図 3に示す否定拡張回路に入力され、その鍵データの値を反転して、れを 8ビットに拡張するものである。この 8ビットのデータは、排他的論理和回路 5 0 3に入力され、デ一夕バッファ 5 0 7のデータとの排他的論理和が計算され、正表現データバッファ 5 0 1に入力される。

分配器によって、データ Α， Β力それぞれに随伴する鏈データ Κ 1、 Κ 2に従って、デ一夕バッファ 4 1 3 , 4 1 4， 4 1 5， 4 1 6に転送され、それぞれ正表現のデータの演算をおこなう P'— A L U 4 1 1、負表現のデ一タの演算をおこなう N— A L U 4 1 2に送られる。これらの演算器でおこなわれる演算は、（式 1 ) 、（式 2〉で示したものである。本例では、それぞれの演算器で、並列して加算処理され（処理 2 ) 、正表現用のデータバッファ 4 0 9、負表現用のデータバッファ 4 1 0に格納される。そして、これらのデータは、比較器 40 8に入力される。 P— ALU41 1と N— ALU4 1 2で並列に演算されることにより、外部からの消費電力の推測を困難にすることは、〔本発明の原理〕でも述べたところである。.

この比較器は、ノッファ 40 9、 41 0の値に対し、そのビット毎の排他的論理和を取り、結果の 8ビット全ての論理積を取り、これを制御信号とする。制御信号は、 1であれば、情報処理装置をリセットし、 0であれば処理を継続させるものである。すなわち、得られた両者の出力デ一夕がビット反転しているか否かを調べるものである。

この制御信号が 0であり、処理が継続されるものとすると、デ一タバッブァ 40 9、 410の値を舌し数発生装置 40 6の出力する 1ピットに合わせて選択する選択装置 40 7に入力される。

選択回路 407は、舌し数発生装置 406の出力ビットが 1であれば、正表現のデータを鍵データノス 404を通してレジスタ R 2の鍵デ一タレジスタ部 424に転送する。乱数発生装置 40 6の出力ビットは、比較器 407 にも転送され、この比較器 407は、そのビッ卜が 1であれば、正表現デー夕 40 9を、データバス 40 5を通して、レジス夕 R 2のデータ部 423に転送する。

これにより、鍵データと対となった正表現デ一夕を、： R 2に得ることができる（処理 3) 。同様に、乱数発生装置 40 6の出力ビットが 0のときは、鍵データと対となった負表現データを得ることができる。

鍵データと対となつ正表現データと鍵データと対となった負表現デ一タを得る動作は、並列して動作し、外部からの消費電力を推測することを因難にする。 '

なお、本実施形態では、 P— ALU41 1と N— ALUの両者の動作タイミングについては触れなかったが、例えば、入力データバッファ 41 3, 4 14, 41 5, 41 6のデータに対して ALUへの入力タイミングを与える信号（通常は I Cチップに外部から供給されているクロック信号）に従って、そのバッファ群のバスドライバを同時に動作させればよい。なお、本実施形態の並列に演算されるとは、同一のクロック信号に従って動作させるという意味であり、信号の遅延程度のずれを許容するという意味である。

〔実施形態 2〕

以下、本発明に係る第二の実施形態を、図 5を用いて説明する。

図 5は、本発明の第二の実施形態に係る分配器 4 1 7の構成を示すプロック図である。

第一の実施形態は、鍵データが 1ビットの場合であつたが、本実施形態は、鍵データを、 2 ビットにしたものである。

2ビッ卜にする場合の I C力一ドの基本的な構成は、図 1に示したプロック図の構成と同じである。

本実施形態では、鍵デ一夕バス 4 0 4、 4 1 8は 2ビットのバスとする（物理的に、信号線力 S二本になる）。分配器 4 1 7の構成も変えなければならない。

ここでは、 2ピットの信号に対して、例えば、 0 1を正表現、 1 0を負表現に対応させる。 0 0、 1 1という信号は使わないものとする。鍵データのどのビットパタンに正表現、負表現を対応させるかには任意である。

分配器 4 1 7の構成は、図 5に示すようになる。分配器 4 1 7は、バッファとして、正表現データのバッファ 8 0 1、負表現データのバッファ 8 0 2 を有する。排他的論理和回路 8 0 3と排他的論理和回路 8 0 4は、 8ビットの排他的論理和を計算する回路である。拡張器 8 0 5は、 1ビッ卜入力を 8 ビットに拡張する回路である（図 4参照）。入力バッファ 8 0 7 «、データの入力バッファ、鍵デ一夕バッファ 8 0 8， 8 1 2は、 1ビットの鍵データバッファである。データバス 8 0 9は 8ビットのデータバス、鍵データバス 8 1 0， 8 1 1 5^ま、それぞれ 1ビットの鍵データパスである。したがって、鍵デ一夕の表現としては、 2ビットを使用することになる。

分配器 4 1 7の動作は、以下の通りである。 8ビットのデータ Dは、データバス 8 0 9を通って入力データバッファ 8 0 7に転送される。同じく、デ一夕: Dが正表現であるか負表現であるかを示す鏈データ K、 Jもそれぞれ鍵デ一タバス 8 1 0、 8 1 1を通って、鍵データバッファ 8 1 2、 8 0 8に転送される。鏈データ Kは、拡張器 80 5によって 8 ビットに拡張され、排他的論理和回路 8 0 3に入力される。同様に、デ一タノツファ 8 0 7のデータは、そのまま、排他的論理和回路 5 04に入力され、鍵データとの排他的論理和カ S計算され、負表現データバッファ 5 0 2に人力される。同時に、デー夕バッファ 5 0 7のデータは、排他的論理和回路 5 0 3に入力される。鍵デ一夕/ ソファ 5 0 8のデータは、図 3に示す否定拡張回路に入力され、その鍵データの値を反転して、これを 8ビットに拡張するものである。当該 8ビットは、排他的論理和回路 5 0 3に入力され、データバッファ 5 0 7のデー夕との排他的論理和が計算され、正表現データバッファ 5 0 1に入力される。そして、正表現と負表現の演算回路によって、それぞれ演算されて、その後、舌し数により、正表現と負表現のいずれかを選択されて、レジス夕に転送されるのは、第一の実施形態と同様である。

本実施形態では、鍵デ一夕バスを 2ビットで表現して、それぞれ「0 1」「1 0」により、鍵データを表現した。データ秘匿の観点から言えば、鍵デ一夕自体が 0、 1が同数の数使われているために、プリチャージバスなどで、電流に着目した鍵データの解析がおこなわれにくくなる利点がある。

〔符号の説明〕

以下、上記実施形態の主な符号を記す。

V c c ：電源端子、 R ST：リセット端子、 CLK：クロック端子、 GN D ：グランド端子、 I /O 入出力端子、

2 0 1…じ PU：中央処理装置、 2 0 2— COPRO：コプロセッサ、 2 0 7 ··· I /O：入出力ポート、 2 04〜MEM：記' I意装置、 2 0 5— PA : プログラム領域、 2 0 6〜DA：デ一タ領域、

40 1〜R AM：連続して読み書き可能なメモリ、 40 6—RNG :乱数発生装置、 40 8〜COMP ：比較器、 41 1—P o s i ：正論理の演算装置、 4 Γ2···Ν e g a ：負論理の演算装置、 41 7 '·· D I S P ：分配器、 4 2 0…： EG : レジスタ、 42 1, 422 ··· R 1 ：第一レジスタ， 423， 424 2 ：第二レジスタ、

50 1—PDBUF :正論理で表現されたデータ用のバッファ、 502… NDBUF：負論路で表現されたデータ用のノッファ、 50 5… I NV：反転拡張装置、 506〜EXT：拡張装置、 50 7 DBUF ：データバッファ、 508 Κ : 1ビットの暗号化鍵デ一タノツファ、

8 0 PDBUF：正論理で表現されたデータ用のバッファ、 802〜 NDBUF：負論路で表現されたデータ用のノッファ、 80 5〜ΕΧΤ：拡張装置、 807—DBUF ：デ一夕バッファ、 8 1 2 ： 1ビッ卜の暗号化鍵データバッファ（その一）、 808…： Γ ： 1ビットの暗号化鍵データバッファ（その二）。

Claims

請求の範囲

1 . 0と 1の 2値データの一方を電圧の高電位で表現し、他方を低電位で表す情報処理装置において、

前記 1を高電位、前記 0を低電位として演算をおこなう第一演算装置と、前記 0を高電位、前記 1を低電位として演算をおこなう第二演算装置とを有し、

互いにビット反転した関係にある正表現データと負表現データの表現形式を持つ入力データを各々の演算装置に適合する形式に変換して、

前記正表現データの形式の入力データを前記第一演算装置、前記負表現デ一夕の形式の入力デ一夕を前記第二演算装置で並列して演算させ、

前記第一演算装置で正表現データの形式の出力データを、前記第二演算装置で負表現データ形式の出力データを得ることを特徴とする情報処理装置。

2 . 前記正表現データと前記負表現データの形式の識別を、鍵データによりおこなうようにして、

しかも、正表現データを表す鍵データと、負表現データを表す鍵デ一タは、互いにビット反転した関係にあつて、

この情報処理装置の中では、前記鍵データをデータと共に、対として取扱うことを特徴とする請求項 1記載の情報処理装置。

3 . 前記情報処理装置は、

さらに、データを格納するレジスタまたは記憶装置を有し、

前記第一演算装置の出力データと前記第二演算装置の出力データのいずれを前記レジスタまたは記憶装置に転送するかを決定する選択部を有することを特徴とする請求項 1および請求項 2記載のいずれかの情報処理装置。

4 . 前記第一演算装置の出力データと前記第二演算装置の出力データを比較し、互いにビット反転した関係にあるか否かを判定する判定部を有することを特徴とする請求項 1および請求項 2記載のいずれかの情報処理装置。

5 . 前記判定部において、不一致と判定されたときに、エラーとして当該情報処理装置をリセッ卜することを特徴とする請求項 4記載の情報処理装置。

6 . データ転送手段としてバスラインを有することを特徴とする請求項 1 記載の情報処理装置。

7 . 前記鍵データは、 1ビットまたは 2ビットで表現されたことを特徴とする請求項 2記載の情報処理装置。

8 . 前記第一演算装置の出力データと前記第二演算装置の出力デ一夕のいずれを転送するかを選択するに際し、

乱数パターンによりランダムに選択することを特徴とする請求項 3記載の情報処理装置。

9 . 0と 1の 2値データで情報を扱い記憶する I Cカードにおいて、内部データとして、互いにビット反転した関係にある正表現デ一夕と負表現データの表現形式のデータを持ち、

正表現データの表現形式の演算結果と負表現データ表現形式の演算結果の両方を求めて、その一方をランダムに選択して、演算の出力データとして記憶することを特徴とする I Cカード。

1 0 . 0と 1の 2値デ一夕で情報を扱い記憶する I Cカードにおいて、内部データとして、互いにビット反転した関係にある正表現データと負表現データの表現形式のデータを持ち、

正表現デ一夕の表現形式の演算結果と負表現データ表現形式の演算結果の両方を求めて、その出力が互いにビット反転した関係にあるかを判定し、判定の結果、不一致と判定されたときに、エラ一として当該情報処理装置をリセットすることを特徴とする I Cカード。

1 1 . C P Uと記憶装置とを有し、

異常入力があつたときに、前記 C P U内の並列して動作する演算装置の結果を比較することにより、異常入力を検出し、エラーとして前記 C P Uの出力を停止することを特徴とする請求項 1 0記載の I Cカード。

1 2 . 0と 1の 2値データの一方を電圧の高電位で表現し、他方を低電位で表す情報処理装置において、

前記 1を高電位、前記 0を低電位として、正表現データの演算をおこなう第一演算装置と、

前記 0を高電位、前記 1を低電位として、負表現データの演算をおこなう第二演算装置とを有し、

前記正表現データと前記負表現データは、互いにビット反転した関係にある表現形式を持つデ一夕であることを特徴とする情報処理装置。