WO2004093321A1 - Level converter - Google Patents

Level converter Download PDF

Info

Publication number
WO2004093321A1
WO2004093321A1 PCT/DE2004/000289 DE2004000289W WO2004093321A1 WO 2004093321 A1 WO2004093321 A1 WO 2004093321A1 DE 2004000289 W DE2004000289 W DE 2004000289W WO 2004093321 A1 WO2004093321 A1 WO 2004093321A1
Authority
WO
WIPO (PCT)
Prior art keywords
level
voltage
transistor
level converter
converter according
Prior art date
Application number
PCT/DE2004/000289
Other languages
German (de)
French (fr)
Inventor
Rainer Zuschlag
Peter Maue
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to DE112004001095T priority Critical patent/DE112004001095D2/en
Publication of WO2004093321A1 publication Critical patent/WO2004093321A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements

Definitions

  • the invention is based on a level converter according to the type of the independent claim.
  • a level converter is known in which a level is changed from a first DC voltage level to a second DC voltage level.
  • the level converter according to the invention with the features of the independent claim has the advantage that this level converter only needs one transistor which is wired in such a way that the logic input level is transmitted to the output without inversion.
  • a threshold voltage is used as the switching threshold, which causes a switchover to the corresponding logic output level as a function of the logic input level.
  • the level converter should preferably act between a transmitter and a receiver.
  • An advantageous circuit measure is the use of the pull-down resistor in order to pull the output level to the voltage applied to the pull-down resistor when the transistor is blocked.
  • Supply voltage is to be understood here to mean any voltage provided, which is used to set the output level serves. This also includes voltages derived from the supply voltage, which are provided, for example, via voltage dividers.
  • the input voltage for example 0 / 3.3 V
  • a first outer electrode for example the emitter.
  • 0 V means low and
  • the output voltage can then be tapped at the collector.
  • the logic output level is set, for example, via the voltage at the pull-up resistor, for example 5 V, preferably the supply voltage of the receiver. This voltage of 5 V or the supply voltage has a value that the output voltage should reach at its maximum level.
  • Input level of 0 V the output level will then also have a value of 0 V.
  • the 5 V output level could be high and the 0 V output level could be low.
  • Other level conversions are possible.
  • the level converter according to the invention is also particularly space-saving.
  • the outer electrode accordingly designates the collector and emitter or source and drain, while the central electrode designates the base or the gate.
  • the transistor can be designed either as a bipolar transistor or as an n-channel field effect transistor.
  • the base / drain voltage divider is used to set the threshold voltage, i.e. a switching threshold. It is possible to do without the voltage divider if a suitable voltage is available in the affected system.
  • the resistance of the voltage divider which is connected to ground, has a capacitor in parallel, which ensures clean and fast switching edges of the output signal. This enables the input signal to be reproduced true to the original.
  • the level converter is advantageously connected between a processor or microcontroller and a communication bus such as the CAN bus in a control unit for restraint systems. It is possible that the level converter is used between circuits with different logic levels. In a further exemplary embodiment it is provided that the supply voltage of the receiver is not used for setting the threshold voltage, but only for setting the output level. The threshold voltage is then set depending on the supply voltage of the transmitter.
  • the supply voltage of the receiver can then only be used, for example, to set the output level.
  • This circuit measure makes it easy to follow fluctuations in the respective supply voltages due to the output level. Fluctuations in the supply voltage of the transmitter affect the switching behavior of the transistor and
  • Fluctuations in the supply voltage of the receiver have a direct effect on the output level.
  • FIG. 1 shows a block diagram
  • FIG. 2 shows a first circuit diagram of the level converter according to the invention
  • FIG. 3 shows a second circuit diagram of the level converter.
  • FIG. 1 shows in a block diagram the use of the level converter according to the invention.
  • a microcontroller ⁇ C in a control unit for restraint systems is connected to the level converter LS via a data output.
  • the level converter LS is connected to a CAN bus CAN via a data output.
  • the microcontroller uses a maximum voltage level for its signals of 3.3 V.
  • the CAN bus uses a voltage level of 5 V. Consequently, a level converter is required to convert the signals of the microcontroller from 3.3 V to 5 V.
  • FIG. 2 shows the embodiment of the level converter according to the invention.
  • An input voltage 20, which has a low level and a high level, is connected to an emitter of a transistor T1.
  • the low level is at 0 V, while the high level is at 3.3 V.
  • a resistor R3 is connected to the collector of the transistor T1 connected and on the other hand an output for an output voltage 21.
  • the output voltage 21, which is intended here for the CAN bus, should also have a low level of 0 V, but a high level of 5 V.
  • the resistor R3 is on it other side connected to a resistor R1 and a supply voltage VDD on an electrode 22.
  • the supply voltage VDD has a level of 5
  • the resistor R1 is connected on its other side to a base as the center electrode of the transistor T1 and to a parallel circuit comprising a resistor R2 and a capacitor C1.
  • the parallel connection of the capacitor C1 and the resistor R2 is connected to ground on its other side.
  • V causes a voltage drop on the base-emitter path via the voltage dividers R1 and R2 in such a way that the transistor T1 is conductive. Therefore, the
  • Base-emitter voltage which was previously determined at a level of 0 V at input 20 solely by the voltage VDD of 5 V.
  • the voltage rising at the connection 20 thus reduces the base-emitter voltage, so that the transistor T1 is moved into the blocked region. This results in the switching behavior of the level converter.
  • the dimensioning of the resistors R3, Rl and R2 is such that the
  • Blocking the collector-emitter path of the transistor T1 at 3.3 V is at least met. This voltage therefore serves as a threshold voltage. However, if the transistor T1 is blocked, the full 5 V are present at the resistor R3, since the current can no longer flow through the transistor T1 but only via the output 21. These 5 V accordingly call the high level of 5 V. out.
  • the capacitor C1 ensures clean and fast switching edges of the 5 V output signal in order to enable the input signal to be reproduced faithfully.
  • the resistor R3 thus fulfills the function of a so-called "pull-up resistor". It is possible to use other voltage values here.
  • the resistors R1, R2 and R3 and the capacitor C1 must then be dimensioned accordingly.
  • Bipolar transistors or n-channel field effect transistors can be used as transistors for the transistor T1.
  • FIG. 3 shows a further embodiment of the invention. The same designations are used here for the same components. The only difference from Figure 2 is that the resistor R3 is now on the first side with the
  • Supply voltage VDD2 of the receiver is connected and on the other side to the collector of T1 and the output 21.
  • R1 is connected on its first side to VDD1.
  • VDDl denotes the supply voltage of the transmitter.
  • R1 is connected to the base of T1 and the parallel connection of R2 and C1 as in FIG. 2. Consequently, two supply voltages VDD 1 and VDD2 are used for the circuit here.
  • the threshold voltage for the transistor T1 is set via the supply voltage VDD1 of the transmitter and the output voltage via the supply voltage VDD2 of the receiver.
  • the level converter according to the invention can thus also be used for slightly dynamic supply voltages, because either the dynamics of VDD1 act on the threshold voltage and thus the switching behavior of the transistor and / or VDD2 acts directly on the output voltage of the level converter due to their dynamics.
  • the high levels of the level converter correspond to the supply voltages of the transmitter and receiver.

Abstract

The invention relates to a level converter (LS) which comprises a transistor. An input voltage is connected to a first and second level of the first outer electrode of the transistor and an output voltage is applied to a third and fourth level of the second outer electrode of the transistor. A supply voltage is connected to the fourth level of the central electrode of the transistor by means of a voltage distributor. The transistor is connected in such a manner that the first level leads to the third level and the second level to the fourth level lead to the second outer electrode.

Description

Pegelwandlerlevel converter
Stand der TechnikState of the art
Die Erfindung geht aus von einem Pegelwandler nach der Gattung des unabhängigen Patentanspruchs.The invention is based on a level converter according to the type of the independent claim.
Aus DE 101 20 672 AI ist beispielsweise ein Pegelwandler bekannt, bei dem ein Pegel von einem ersten Gleichspannungsniveau auf ein zweites Gleichspannungsniveau geändert wird.From DE 101 20 672 AI, for example, a level converter is known in which a level is changed from a first DC voltage level to a second DC voltage level.
Vorteile der ErfindungAdvantages of the invention
Der erfindungsgemäße Pegelwandler mit den Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, dass dieser Pegelwandler lediglich mit einem Transistor auskommt, der derartig beschaltet ist, dass der logische Eingangspegel ohne Invertierung auf den Ausgang übertragen wird. Dazu wird eine Schwellenspannung als Schaltschwelle verwendet, die bewirkt, dass in Abhängigkeit von dem logischen Eingangspegel auf den entsprechenden logischen Ausgangspegel umgeschaltet wird. Dies ist eine sehr kostengünstige und einfache Ausführung eines Pegelwandlers. Der Pegelwandler soll hier vorzugsweise zwischen einem Sender und einem Empfänger wirken. Eine vorteilhafte Schaltungsmaßnahme ist die Verwendung des Pull-Down- Widerstands, um bei einer Sperrung des Transistors den Ausgangspegel auf die an den Pull-Down- Widerstand angelegte Spannung zu ziehen. Unter Versorgungsspannung ist hier jede bereitgestellte Spannung zu verstehen, die zur Einstellung des Ausgangspegels dient. Dazu gehören auch von der Versorgungsspannung abgeleitete Spannungen, die beispielsweise über Spannungsteiler bereitgestellt werden.The level converter according to the invention with the features of the independent claim has the advantage that this level converter only needs one transistor which is wired in such a way that the logic input level is transmitted to the output without inversion. For this purpose, a threshold voltage is used as the switching threshold, which causes a switchover to the corresponding logic output level as a function of the logic input level. This is a very inexpensive and simple version of a level converter. The level converter should preferably act between a transmitter and a receiver. An advantageous circuit measure is the use of the pull-down resistor in order to pull the output level to the voltage applied to the pull-down resistor when the transistor is blocked. Supply voltage is to be understood here to mean any voltage provided, which is used to set the output level serves. This also includes voltages derived from the supply voltage, which are provided, for example, via voltage dividers.
Die Eingangsspannung, beispielsweise 0/3,3 V, ist an einer ersten Außenelektrode angeschlossen, beispielsweise dem Emitter. Dabei bedeutet 0 V beispielsweise Low undThe input voltage, for example 0 / 3.3 V, is connected to a first outer electrode, for example the emitter. For example, 0 V means low and
3,3 V High. Die Ausgangsspannung ist dann am Kollektor abzugreifen. Der logische Ausgangspegel wird beispielsweise über die Spannung an dem Pull-Up- Widerstand eingestellt, das sind beispielsweise 5 V, vorzugsweise die Versorgungsspannung des Empfängers. Diese Spannung von 5 V oder die Versorgungsspannung hat einen Wert, den die Ausgangsspannung auf seinem Maximalpegel erreichen soll. Bei einem3.3 V high. The output voltage can then be tapped at the collector. The logic output level is set, for example, via the voltage at the pull-up resistor, for example 5 V, preferably the supply voltage of the receiver. This voltage of 5 V or the supply voltage has a value that the output voltage should reach at its maximum level. At a
Eingangspegel von 0 V wird der Ausgangspegel dann auch einen Wert von 0 V aufweisen. Der Ausgangspegel von 5 V könnte High entsprechen und der Ausgangspegel von 0 V Low. Andere Pegelumsetzungen sind möglich.Input level of 0 V, the output level will then also have a value of 0 V. The 5 V output level could be high and the 0 V output level could be low. Other level conversions are possible.
Aufgrund des einfachen Aufbaus ist der erfindungsgemäße Pegelwandler auch besonders platzsparend. Die Außenelektrode bezeichnen demnach Kollektor und Emitter bzw. Source und Drain, während die Mittelelektrode die Basis bzw. das Gate bezeichnet.Because of the simple construction, the level converter according to the invention is also particularly space-saving. The outer electrode accordingly designates the collector and emitter or source and drain, while the central electrode designates the base or the gate.
Durch die in den abhängigen Ansprüchen aufgefülirten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Anspruch angegebenenThe measures and further developments filled in the dependent claims result in advantageous improvements of that specified in the independent claim
Pegelwandlers möglich.Level converter possible.
Besonders vorteilhaft ist, dass der Transistor entweder als Bipolartransistor oder als n- Kanal-Feldeffekttransistor ausgebildet werden kann. Der Basis/Drain-Spannungsteiler wird zum Einstellen der Schwellenspannung, also einer Schaltschwelle, verwendet. Es ist möglich, auf den Spannungsteiler zu verzichten, wenn eine passende Spannung im betroffenen System verfügbar ist. Weiterhin weist insbesondere der Widerstand des Spannungsteilers, der an Masse angeschlossen ist, parallel einen Kondensator auf, der für saubere und schnelle Schaltflanken des Ausgangssignals sorgt. Damit ist eine originalgetreue Wiedergabe des Eingangssignals ermöglicht.It is particularly advantageous that the transistor can be designed either as a bipolar transistor or as an n-channel field effect transistor. The base / drain voltage divider is used to set the threshold voltage, i.e. a switching threshold. It is possible to do without the voltage divider if a suitable voltage is available in the affected system. Furthermore, in particular the resistance of the voltage divider, which is connected to ground, has a capacitor in parallel, which ensures clean and fast switching edges of the output signal. This enables the input signal to be reproduced true to the original.
Vorteilhafterweise ist der Pegelwandler zwischen einem Prozessor oder MikroController und einem Kommunikationsbus wie dem CAN-Bus in einem Steuergerät für Rückhaltesysteme geschaltet. Es ist möglich, dass der Pegelwandler zwischen Schaltungen mit unterschiedlichen logischen Pegeln eingesetzt wird. In einem weiteren Ausführungsbeispiel ist vorgesehen, dass die Versorgungsspannung des Empfängers nicht zur Einstellung der Schwellenspannung verwendet wird, sondern nur zur Einstellung des Ausgangspegels. Die Schwellenspannung wird dann in Abhängigkeit von der Versorgungsspannung des Senders eingestellt. DieThe level converter is advantageously connected between a processor or microcontroller and a communication bus such as the CAN bus in a control unit for restraint systems. It is possible that the level converter is used between circuits with different logic levels. In a further exemplary embodiment it is provided that the supply voltage of the receiver is not used for setting the threshold voltage, but only for setting the output level. The threshold voltage is then set depending on the supply voltage of the transmitter. The
Versorgungsspannung des Empfangers kann dann beispielsweise lediglich zur Einstellung des Ausgangspegels verwendet werden. Dies Schaltungsmaßnahme ermöglicht ein leichtes Folgen von Schwankungen der jeweiligen Versorgungsspannungen durch die Ausgangspegel. Schwankungen der Versorgungsspannung des Senders wirken auf das Schaltverhalten des Transistors undThe supply voltage of the receiver can then only be used, for example, to set the output level. This circuit measure makes it easy to follow fluctuations in the respective supply voltages due to the output level. Fluctuations in the supply voltage of the transmitter affect the switching behavior of the transistor and
Schwankungen der Versorgungsspannung des Empfängers wirken direkt auf den Ausgangspegel.Fluctuations in the supply voltage of the receiver have a direct effect on the output level.
Zeichnungdrawing
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are shown in the drawing and are explained in more detail in the following description.
Es zeigen Figur 1 ein Blockschaltbild, Figur 2 ein erstes Schaltbild des erfindungsgemäßen Pegelwandlers und Figur 3 ein zweites Schaltbild des Pegelwandlers.FIG. 1 shows a block diagram, FIG. 2 shows a first circuit diagram of the level converter according to the invention and FIG. 3 shows a second circuit diagram of the level converter.
Beschreibungdescription
Figur 1 zeigt in einem Blockschaltbild den Einsatz des erfindungsgemäßen Pegelwandlers. Ein MikroController μC in einem Steuergerät für Rückhaltesysteme ist über einen Datenausgang an den Pegelwandler LS angeschlossen. Der Pegelwandler LS ist über einen Datenausgang mit einem CAN-Bus CAN verbunden. Der Mikrocontroller verwendet einen maximalen Spannungspegel für seine Signale von 3,3 V. Der CAN-Bus verwendet jedoch einen Spannungspegel von 5 V. Folglich ist ein Pegelwandler erforderlich, um die Signale des Mikrocontrollers von 3,3 V auf 5 V zu wandeln.Figure 1 shows in a block diagram the use of the level converter according to the invention. A microcontroller μC in a control unit for restraint systems is connected to the level converter LS via a data output. The level converter LS is connected to a CAN bus CAN via a data output. The microcontroller uses a maximum voltage level for its signals of 3.3 V. However, the CAN bus uses a voltage level of 5 V. Consequently, a level converter is required to convert the signals of the microcontroller from 3.3 V to 5 V.
Figur 2 zeigt nun die erfindungsgemäße Ausführung des Pegelwandlers. An einen Emitter eines Transistors Tl ist eine Eingangsspannung 20 angeschlossen, die einen Low-Pegel und einen High-Pegel aufweist. Der Low-Pegel ist bei 0 V, während der High-Pegel bei 3,3 V ist. An den Kollektor des Transistors Tl ist einerseits ein Widerstand R3 angeschlossen und andererseits ein Ausgang für eine Ausgangsspannung 21. Die Ausgangsspannung 21, die hier für den CAN-Bus gedacht ist, soll ebenfalls einen Low- Pegel von 0 V aufweisen, aber einen High-Pegel von 5 V. Der Widerstand R3 ist an seiner anderen Seite mit einem Widerstand Rl und einer Versorgungsspannung VDD an einer Elektrode 22 verbunden. Die Versorgungsspannung VDD weist einen Pegel von 5Figure 2 shows the embodiment of the level converter according to the invention. An input voltage 20, which has a low level and a high level, is connected to an emitter of a transistor T1. The low level is at 0 V, while the high level is at 3.3 V. On the one hand, a resistor R3 is connected to the collector of the transistor T1 connected and on the other hand an output for an output voltage 21. The output voltage 21, which is intended here for the CAN bus, should also have a low level of 0 V, but a high level of 5 V. The resistor R3 is on it other side connected to a resistor R1 and a supply voltage VDD on an electrode 22. The supply voltage VDD has a level of 5
V auf, also genau den Pegel, den die Ausgangsspannung 21 auf High-Pegel aufweisen soll. Der Widerstand Rl ist an seiner anderen Seite an eine Basis als die Mittelelektrode des Transistors Tl und an eine Parallelschaltung aus einem Widerstand R2 und einem Kondensator Cl angeschlossen. Die Parallelschaltung des Kondensators Cl und des Widerstands R2 ist auf ihrer anderen Seite an Masse angeschlossen.V on, ie exactly the level that the output voltage 21 is to have at high level. The resistor R1 is connected on its other side to a base as the center electrode of the transistor T1 and to a parallel circuit comprising a resistor R2 and a capacitor C1. The parallel connection of the capacitor C1 and the resistor R2 is connected to ground on its other side.
Ist nun an einem Anschluss 20 die Eingangsspannung auf dem Pegel Low, also 0 V, dann ist die Kollektor-Emitter-Strecke des Transistors Tl leitend, da die Spannung VDD von 5If the input voltage at a connection 20 is now at the low level, that is to say 0 V, the collector-emitter path of the transistor T1 is conductive, since the voltage VDD of 5
V über den Spannungsteiler Rl und R2 derart einen Spannungsabfall auf der Basis- Emitter-Strecke hervorruft, dass der Transistor Tl leitend ist. Daher muss derV causes a voltage drop on the base-emitter path via the voltage dividers R1 and R2 in such a way that the transistor T1 is conductive. Therefore, the
Spannungsteiler Rl und R2 dieses berücksichtigen. Das Ergebnis ist, dass auch am Ausgang 21 ein Pegel Low von 0 V anliegt, da der Transistor Tl leitend ist und keine nennenswerte Spannung abfällt und an der anderen Seite am Anschluss 20 ebenfalls 0 V anliegen. Geht nun am Anschluss 20 die Spannung von 0 V auf den High-Pegel von 3,3 V, dann wirkt diese Spannungsänderung über die Widerstände R3, Rl und R2 auf dieTake into account voltage dividers Rl and R2. The result is that a low level of 0 V is also present at the output 21, since the transistor T1 is conductive and there is no significant voltage drop and 0 V is also present at the terminal 20 on the other side. If the voltage at terminal 20 now goes from 0 V to the high level of 3.3 V, this voltage change acts on resistors R3, Rl and R2
Basis-Emitter-Spannung, die vormals bei einem Pegel von 0 V am Eingang 20 allein durch die Spannung VDD von 5 V bestimmt wurde. Die am Anschluss 20 ansteigende Spannung reduziert nämlich damit die Basis-Emitter-Spannung, sodass der Transistor Tl in den gesperrten Bereich gefahren wird. Damit ist das Schaltverhalten des Pegelwandlers gegeben. Die Dimensionierung der Widerstände R3, Rl und R2 ist derart, dass dieBase-emitter voltage, which was previously determined at a level of 0 V at input 20 solely by the voltage VDD of 5 V. The voltage rising at the connection 20 thus reduces the base-emitter voltage, so that the transistor T1 is moved into the blocked region. This results in the switching behavior of the level converter. The dimensioning of the resistors R3, Rl and R2 is such that the
Sperrung der Kollektor-Emitter-Strecke des Transistors Tl bei 3,3 V mindestens erfüllt ist. Diese Spannung dient demnach als Schwellenspannung. Ist aber der Transistor Tl gesperrt, dann liegen die vollen 5 V am Widerstand R3 an, da nun der Strom nicht mehr durch den Transistor Tl fließen kann, sondern lediglich über den Ausgang 21. Diese 5 V rufen demnach den High-Pegel von 5 V hervor.Blocking the collector-emitter path of the transistor T1 at 3.3 V is at least met. This voltage therefore serves as a threshold voltage. However, if the transistor T1 is blocked, the full 5 V are present at the resistor R3, since the current can no longer flow through the transistor T1 but only via the output 21. These 5 V accordingly call the high level of 5 V. out.
Der Kondensator Cl sorgt für saubere und schnelle Schaltflanken des 5-V- Ausgangssignals, um eine originalgetreue Wiedergabe des Eingangssignals zu ermöglichen. Der Widerstand R3 erfüllt also hier die Funktion eines sogenannten „Pull- up- Widerstands". Es ist möglich, hier andere Spannungswerte zu verwenden. Entsprechend müssen dann die Widerstände Rl, R2 und R3 sowie der Kondensator Cl dimensioniert werden. Als Transistoren für den Transistor Tl können Bipolartransistoren oder n-Kanal-Feldeffekttransistoren verwendet werden.The capacitor C1 ensures clean and fast switching edges of the 5 V output signal in order to enable the input signal to be reproduced faithfully. The resistor R3 thus fulfills the function of a so-called "pull-up resistor". It is possible to use other voltage values here. The resistors R1, R2 and R3 and the capacitor C1 must then be dimensioned accordingly. Bipolar transistors or n-channel field effect transistors can be used as transistors for the transistor T1.
Folgendes Dimensionierungsbeispiel ist möglich: Rl= 34.8 kΩ, R2= 21.5 kΩ,The following dimensioning example is possible: Rl = 34.8 kΩ, R2 = 21.5 kΩ,
R3= 3.48 kΩ, Cl=22nF und Tl= BC846B.R3 = 3.48 kΩ, Cl = 22nF and Tl = BC846B.
Figur 3 zeigt eine weitere Ausfuhrungsform der Erfindung. Hier werden die gleichen Bezeichnungen für die gleichen Bauelemente verwendet. Der einzige Unterschied zur Figur 2 ist, dass der Widerstand R3 nunmehr auf der ersten Seite mit derFigure 3 shows a further embodiment of the invention. The same designations are used here for the same components. The only difference from Figure 2 is that the resistor R3 is now on the first side with the
Versorgungsspannung VDD2 des Empfängers verbunden ist und mit der anderen Seite mit dem Kollektor von Tl und dem Ausgang 21. Zusätzlich ist Rl auf seiner ersten Seite mit VDDl verbunden. VDDl bezeichnet die Versorgungsspannung des Senders. Auf seiner zweiten Seite ist Rl wie in Fig. 2 mit der Basis von Tl und der Parallelschaltung aus R2 und C 1 verbunden. Folglich werden hier zwei Versorgungsspannungen VDD 1 und VDD2 für die Schaltung verwendet. Dabei wird die Schwellenspannung für den Transistor Tl über die Versorgungsspannung VDDl des Senders eingestellt und die Ausgangsspannung über die Versorgungssspannung VDD2 des Empfängers. Damit ist der erfindungsgemäße Pegelwandler auch für leicht dynamische Versorgungsspannungen einsetzbar, denn entweder wirkt die Dynamik von VDDl auf die Schwellenspannung und damit das Schaltverhalten des Transistors und/oder VDD2 wirkt durch ihre Dynamik direkt auf die Ausgangsspannung des Pegelwandlers. Die hohen Pegel des Pegelwandlers entsprechen jeweils den Versorgungsspannungen des Senders und Empfängers. Supply voltage VDD2 of the receiver is connected and on the other side to the collector of T1 and the output 21. In addition, R1 is connected on its first side to VDD1. VDDl denotes the supply voltage of the transmitter. On its second side, R1 is connected to the base of T1 and the parallel connection of R2 and C1 as in FIG. 2. Consequently, two supply voltages VDD 1 and VDD2 are used for the circuit here. The threshold voltage for the transistor T1 is set via the supply voltage VDD1 of the transmitter and the output voltage via the supply voltage VDD2 of the receiver. The level converter according to the invention can thus also be used for slightly dynamic supply voltages, because either the dynamics of VDD1 act on the threshold voltage and thus the switching behavior of the transistor and / or VDD2 acts directly on the output voltage of the level converter due to their dynamics. The high levels of the level converter correspond to the supply voltages of the transmitter and receiver.

Claims

Patentansprüche claims
1. Pegelwandler, dadurch gekennzeichnet, dass der Pegelwandler (LS) einen Transistor (Tl) aufweist, an dessen erste Außenelektrode eine Eingangsspannung (20) mit einem ersten und zweiten Pegel angeschlossen ist und an dessen zweite Außenelektrode eine Ausgangsspannung (21) mit einem dritten und vierten Pegel anliegt, dass an einer Mittelelektrode des Transistors (Tl) eine Schwellenspannung anliegt, dass eine Versorgungsspannung (VDD) mit einem vierten Pegel anliegt und dass der Transistor (Tl) derart beschaltet ist, dass der erste Pegel zum dritten Pegel und der zweite Pegel zum vierten Pegel an der zweiten Außenelektrode führen.1. level converter, characterized in that the level converter (LS) has a transistor (Tl), to the first outer electrode of which an input voltage (20) having a first and second level is connected and to whose second outer electrode an output voltage (21) having a third and fourth level is present, that a threshold voltage is present on a center electrode of the transistor (Tl), that a supply voltage (VDD) is present at a fourth level and that the transistor (Tl) is connected in such a way that the first level becomes the third level and the second Lead level to the fourth level on the second outer electrode.
2. Pegelwandler nach Anspruch 1, dadurch gekennzeichnet, dass ein Pull-Up- Widerstand (R3) zwischen der Versorgungsspannung (VDD) und der zweiten Außenelektrode vorgesehen ist.2. Level converter according to claim 1, characterized in that a pull-up resistor (R3) is provided between the supply voltage (VDD) and the second outer electrode.
3. Pegelwandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein3. level converter according to claim 1 or 2, characterized in that a
Spannungsteiler (Rl, R2) zur Einstellung der Schwellenspannung vorgesehen ist.Voltage divider (Rl, R2) is provided for setting the threshold voltage.
4. Pegelwandler nach Anspruch 3, dadurch gekennzeichnet, dass beim Spannungsteiler (Rl, R2) ein Kondensator (C) vorgesehen ist, der zur Stabilisierung der Schwellenspannung dient.4. Level converter according to claim 3, characterized in that a capacitor (C) is provided in the voltage divider (R1, R2), which serves to stabilize the threshold voltage.
5. Pegelwandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor (Tl) ein NPN-Bipolartransistor ist. 5. Level converter according to one of the preceding claims, characterized in that the transistor (Tl) is an NPN bipolar transistor.
6. Pegelwandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Transistor ein n-Kanal-Feldeffekttransistor ist.6. Level converter according to one of claims 1 to 3, characterized in that the transistor is an n-channel field effect transistor.
7. Pegelwandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste und der dritte Pegel 0 V, der zweite Pegel 3,3 V und der vierte Pegel 57. Level converter according to one of the preceding claims, characterized in that the first and the third level 0 V, the second level 3.3 V and the fourth level 5
V sind.V are.
8. Pegelwandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Pegelwandler (LS) zwischen einem Prozessor (μC) und einem Kommunikationsbus (CAN) in einem Steuergerät für Rückhaltesysteme geschaltet ist.8. Level converter according to one of the preceding claims, characterized in that the level converter (LS) is connected between a processor (μC) and a communication bus (CAN) in a control unit for restraint systems.
9. Pegelwandler nach Anspruch 1, dadurch gekennzeichnet, dass die Schwellenspannung in Abhängigkeit von dem zweiten Pegel eingestellt ist.9. level converter according to claim 1, characterized in that the threshold voltage is set as a function of the second level.
10. Pegelwandler nach Anspruch 1, dadurch gekennzeichnet, dass die10. level converter according to claim 1, characterized in that the
Schwellenspannung in Abhängigkeit von dem vierten Pegel eingestellt ist. Threshold voltage is set depending on the fourth level.
PCT/DE2004/000289 2003-04-15 2004-02-17 Level converter WO2004093321A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112004001095T DE112004001095D2 (en) 2003-04-15 2004-02-17 level converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003117213 DE10317213A1 (en) 2003-04-15 2003-04-15 level converter
DE10317213.0 2003-04-15

Publications (1)

Publication Number Publication Date
WO2004093321A1 true WO2004093321A1 (en) 2004-10-28

Family

ID=33103387

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000289 WO2004093321A1 (en) 2003-04-15 2004-02-17 Level converter

Country Status (2)

Country Link
DE (2) DE10317213A1 (en)
WO (1) WO2004093321A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021103807A1 (en) 2021-02-18 2022-08-18 Endress+Hauser SE+Co. KG level converter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3283170A (en) * 1961-09-08 1966-11-01 Trw Semiconductors Inc Coupling transistor logic and other circuits
US3852617A (en) * 1973-01-02 1974-12-03 Int Video Corp Apparatus for level shifting independent of signal amplitude having a passive peak detector
US4445052A (en) * 1979-09-07 1984-04-24 Fujitsu Limited TTL Input current reduction circuit
US4605864A (en) * 1985-01-04 1986-08-12 Advanced Micro Devices, Inc. AFL (advanced fast logic) line driver circuit
WO1989001262A2 (en) * 1987-07-29 1989-02-09 Fujitsu Limited High-speed electronic circuit having a cascode configuration
EP0340720A2 (en) * 1988-05-02 1989-11-08 Kabushiki Kaisha Toshiba Interface circuit
DE4219559A1 (en) * 1992-06-15 1993-12-16 Siemens Ag Logic level converter for TTL input - provides output with smaller level shift at junction of resistance and chain of bipolar and two complementary MOS transistors
US5742183A (en) * 1995-08-25 1998-04-21 Kabushiki Kaisha Toshiba Level shift semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3283170A (en) * 1961-09-08 1966-11-01 Trw Semiconductors Inc Coupling transistor logic and other circuits
US3852617A (en) * 1973-01-02 1974-12-03 Int Video Corp Apparatus for level shifting independent of signal amplitude having a passive peak detector
US4445052A (en) * 1979-09-07 1984-04-24 Fujitsu Limited TTL Input current reduction circuit
US4605864A (en) * 1985-01-04 1986-08-12 Advanced Micro Devices, Inc. AFL (advanced fast logic) line driver circuit
WO1989001262A2 (en) * 1987-07-29 1989-02-09 Fujitsu Limited High-speed electronic circuit having a cascode configuration
EP0340720A2 (en) * 1988-05-02 1989-11-08 Kabushiki Kaisha Toshiba Interface circuit
DE4219559A1 (en) * 1992-06-15 1993-12-16 Siemens Ag Logic level converter for TTL input - provides output with smaller level shift at junction of resistance and chain of bipolar and two complementary MOS transistors
US5742183A (en) * 1995-08-25 1998-04-21 Kabushiki Kaisha Toshiba Level shift semiconductor device

Also Published As

Publication number Publication date
DE112004001095D2 (en) 2006-02-23
DE10317213A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
DE102012200981B4 (en) gate
EP0275941B1 (en) ECL-compatible CMOS input/output circuits
DE19525237A1 (en) A level shifter circuit
DE102007002334A1 (en) Overcurrent detection circuit
EP0496018B1 (en) Integrated circuit for generating a reset signal
EP0591561B1 (en) Integrated circuit for generating a reset signal
DE3338124C2 (en)
DE102011015498B4 (en) Input circuit for an input module and method for operating an input circuit
DE2514462B2 (en) Circuit arrangement for converting a voltage level
DE102019203338A1 (en) Ringing suppression circuit
DE3323446A1 (en) INPUT SIGNAL LEVEL CONVERTER FOR A MOS DIGITAL CIRCUIT
DE2416534B2 (en) TRANSISTOR CIRCUIT FOR REVERSING THE DIRECTION OF CURRENT IN A CONSUMER
EP0957420B1 (en) Clamping circuit
EP1843471A2 (en) Circuit configuration for glitch-free or reduced glitch signal transmission between voltage areas
WO2004093321A1 (en) Level converter
EP1589437A2 (en) Electronic interface circuit and bus system with such interface circuit
DE69630018T2 (en) LOGICAL CIRCUIT FOR LOW VOLTAGES
EP0978025B1 (en) Electronic circuit
DE2901234A1 (en) TWO-STATE SWITCH
DE19536020C1 (en) Bi-directional driver circuit for PCI bus systems
DE69735075T2 (en) Delay circuit
EP1098174B1 (en) Programmable sensor
WO1998054839A1 (en) Input circuit for an integrated circuit
DE102006009240B4 (en) Engine control unit and method for evaluating a sensor current signal
EP0509349B1 (en) Signal level converter

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REF Corresponds to

Ref document number: 112004001095

Country of ref document: DE

Date of ref document: 20060223

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 112004001095

Country of ref document: DE

122 Ep: pct application non-entry in european phase