WO2002097627A1 - Dispositif de validation d'un circuit integre - Google Patents

Dispositif de validation d'un circuit integre Download PDF

Info

Publication number
WO2002097627A1
WO2002097627A1 PCT/IB2002/001846 IB0201846W WO02097627A1 WO 2002097627 A1 WO2002097627 A1 WO 2002097627A1 IB 0201846 W IB0201846 W IB 0201846W WO 02097627 A1 WO02097627 A1 WO 02097627A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
data
microprocessor
validation
instructions
Prior art date
Application number
PCT/IB2002/001846
Other languages
English (en)
Inventor
Jacky Derouault
Richard Bossuyt
Original Assignee
Koninklijke Philips Electronics N.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics N.V. filed Critical Koninklijke Philips Electronics N.V.
Priority to US10/479,028 priority Critical patent/US7353430B2/en
Priority to JP2003500743A priority patent/JP2004533060A/ja
Publication of WO2002097627A1 publication Critical patent/WO2002097627A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Definitions

  • the invention lies in the field of devices and methods intended to determine whether a circuit comprising in particular a microprocessor and possibly one or more specialized units exercising logical data processing functions is or is not capable of functioning correctly. It also relates to an apparatus, for example a digital television decoder, incorporating such a circuit and an associated memory.
  • Patent application WO 99/48001 presents an improvement of a validation method of a microprocessor known under the name of serial verification technique.
  • the control of correct operation is carried out by means of a particular software called an error detection monitor, which is executed by a microprocessor to be validated, and is loaded in the microprocessor to be validated to interface an error detection system housed on an error detection computer.
  • the error detection monitor executed by the microprocessor to be validated is assistance software for the error detection system providing the access functions to the memories and registers of the microprocessor to be validated.
  • Resources of the microprocessor to be validated are used by the error detection monitor and by the error detection computer, such as memory resources containing software and data necessary for the error detection monitor and the system of error detection.
  • the invention relates to a device enabling rapid validation of logic circuits, with a flow rate of the order of several thousand circuits per hour, making it possible to validate circuit by circuit the whole of a production and the probability of good operation of which in positive validation is almost equal to 1.
  • the invention relates to a device for validating a circuit for processing a data flow, which circuit having inputs / outputs and including on the one hand at least one microprocessor intended to cooperate with a memory external to the circuit, and on the other hand at least one specialized unit to perform partial data processing, the microprocessor or the unit comprising registers (Ri-R n ), device characterized in that it includes a read memory containing, in addition to an operating system necessary for the operation of the microprocessor and of the specialized unit:
  • instructions for carrying out a validation which include instructions for loading the data to be processed by organizing it into a flow, sequentially comparing values present in registers with said theoretical values, and
  • a validation computer is coupled to a base intended to receive the circuit to be validated.
  • This computer supplies the clock of the circuit to be validated, initializes and ends a logical validation sequence, and receives via the outputs of the circuit to be validated a value representing a signature representative of a result of comparisons carried out by the microprocessor included in the circuit to be validated.
  • the comparison is made between real values of register of the microprocessor or of the specialized unit, these values appearing at predetermined times during the processing in one of the registers, and theoretical values stored in the reading memory, in order to deduce an operating or non-operating state of the circuit to be validated.
  • the circuit to be validated is provided with operating software which comprises, in addition to the instructions strictly necessary for the operation of the circuit, instructions intended to carry out an autovalidation of the circuit.
  • operating software comprises, in addition to the instructions strictly necessary for the operation of the circuit, instructions intended to carry out an autovalidation of the circuit.
  • additional instructions only includes instructions intended to load known data by organizing it into a known flow, compare the content of certain registers with stored values and provide a result of the comparisons in the form of a signature.
  • the normal operation of the circuit to be validated for data processing is practically unchanged.
  • These additional instructions require only a minimal memory space and do not disturb the dynamic operation of the circuit.
  • the data necessary for the constitution of the data flow and those necessary for the comparisons appear only in the validation device and do not appear in the memory associated with the circuit to be validated.
  • the invention also relates to an apparatus, in particular a decoder, incorporating a circuit comprising at least one microprocessor and memory means associated with the circuit, the memory means containing instructions for loading, during a test phase, data representative of data normally received by the apparatus in operation and for comparing data contained in the memory means with data contained in at least one register included in the circuit.
  • a decoder incorporating a circuit comprising at least one microprocessor and memory means associated with the circuit, the memory means containing instructions for loading, during a test phase, data representative of data normally received by the apparatus in operation and for comparing data contained in the memory means with data contained in at least one register included in the circuit.
  • the circuit which, during the validation examination carried out by a validation device, performs operations in accordance with its operating conditions and its connections in the device where the circuit must be mounted.
  • the invention also relates to a method for validating a circuit incorporating at least one specialized unit and at least one microprocessor provided with registers, method according to which the microprocessor executes in addition to data processing instructions, instructions having as their object to provide indications on the functioning of the circuit, constituted by instructions to import data by organizing them in an incoming flow, representative of a flow of data which could be received by the circuit in normal operation, compare theoretical values with actual values contained in registers of the circuit to be validated, and provide a signature indicative of the results of these comparisons.
  • such a method will include a prior phase during which connections of the circuit to be validated are tested.
  • FIG. 2 schematically shows an example of a circuit validation device according to the invention
  • FIG. 3 shows schematically a particular mode of the validation device of a circuit according to the invention
  • - Figure 4 schematically shows the particular mode of the validation device shown in Figure 3 in a first configuration intended to structurally test the circuit
  • - Figure 5 shows schematically the particular mode of the validation device shown in Figure 3 in a second configuration intended to functionally test the circuit.
  • FIG. 1 represents an example of circuit 1 to be validated.
  • Circuit 1 includes one or more input-output interfaces 6 for communicating with memories or other circuits, a tree structure of specialized circuits 2 dedicated to performing functions, for example logic functions.
  • the circuit to be validated belongs for example to a digital television decoder receiving in digital form a stream of possibly compressed or scrambled data representing video signals and processing this data to recreate a clear uncompressed video signal, delivered in digital or analog form.
  • the specialized circuits 2 could be, without limitation, an MPEG stream processing circuit incorporating a descrambling circuit for scrambled digital video broadcasts, filters for example of sections or even on the headers of elementary packaged streams in elementary stream transport packages.
  • the circuits 2 of the tree structure operate under the control of a microprocessor 3 comprising registers RI, R2, R3. . . . Rn.
  • FIG. 2 represents a device 10 for validating a circuit 1.
  • a validation tool 10 is created reproducing the real operating environment of the circuit 1 to be tested.
  • the circuit is part of a decoder, it was not necessary to reproduce for example a tuner ensuring the detection of the signals to be received.
  • This part is replaced by a memory 5 for example of ROM type containing data representative of data detected by the tuner.
  • the quantity of data stored makes it possible to simulate a duration of reception and a variety of presentations of the detected information, sufficient for the execution of the validation.
  • the memory contains software for operating the microprocessor 3 or specialized circuits 2 for performing dedicated functions on the data or on data already partially processed.
  • the memory 5 also contains values corresponding to theoretical values which must appear in registers of the microprocessor 3 or specialized circuits 2 when the circuit 1 functions well and that it receives the particular stream of data coming from the memory.
  • a computer 20 for managing the validation of the circuit 1 to be validated is also added.
  • This computer 20 initializes the control and ends it by giving an indication of the result of the validation, this result being delivered by the microprocessor 3 of the circuit 1 to validate.
  • the result is then used by displaying, for example on a display not shown, a control result.
  • the validation device 10 comprises a base 11 for receiving a circuit 1 to be validated.
  • the memories 4 and 5 are part of the devices 10 and are connected in the same way as on the real mounting circuit of the circuit 1 to be validated. These memories 4, 5 are linked to circuit 1 by links 7, data and 8 of addresses.
  • the memory 5 also contains values corresponding to theoretical values which must appear in registers of the microprocessor or specialized circuits when the circuit functions well and when it receives the particular stream of data coming from the memory.
  • the device 10 also includes a manipulator 30. It is a mechanical means for manipulating the logic circuits 1 to be validated.
  • the manipulator 30 captures circuits 1 for example by means of a suction cup, installs them on the base 11, re-enters them again at the end of validation and deposits them in a route reserved for circuits 1 declared good or in a waste basket.
  • the manipulator 30 is controlled by the validation computer 20.
  • the validation is preferably carried out in two stages. To this end and as shown in FIG. 3, a two-position switch 22 is interposed between the validation computer 20 and the base 11.
  • the function of converter 19 is to adapt the logic level of the data coming from memory 5 to a level suitable for circuit 1.
  • the circuit 1 is coupled via the base 11 to the memory means 50
  • the memory means 50 are comparable to memory means working with the circuit 1 to be validated.
  • the content of the memory means 50 is however more important in that they comprise the data to form the stream and the values for comparison with the content of the registers.
  • a structural validation is carried out in order to essentially validate the connections and the dynamic behavior of some functions calling on one or more specialized circuits 2 of circuit 1.
  • the dynamic behavior of the functions is carried out from configurations coming from the validation calculator 20.
  • validation is carried out using the data contained in memories 4 and 5 using the operating software for circuit 1.
  • self-executing software from microprocessor 3 of circuit 1 connects circuit 1 to a operating system embedded in the memory 4.
  • the normal data processing instructions are executed on the data contained in the memory 5 and introduced into the circuit to be validated 1.
  • the operating software of the circuit 1 comprises for this purpose specific instructions for performing validation. These instructions organize data contained in the memory 5 into a stream representative of MPEG stream under various conditions, for example and in a nonlimiting manner, scrambled or clear, static or fast-moving images.
  • the operating software for circuit 1 also includes instructions for making comparisons between theoretical values contained in the memory and actual values contained in designated registers.
  • control of the dynamic operation of the entire circuit 1 takes place in the following manner: the control management computer 20 initializes the circuit 1 to be validated and commands the switch 22 to place it in the second position.
  • the microprocessor 3 of the circuit to be validated initiates the loading of instructions, and loads the operating software present in the ROM memory 5.
  • the microprocessor 3 of the circuit to be validated then imports the data contained in the ROM memory by organizing them into a stream of data transmitted at the normal speed in which these data pass. It has been seen that the operating software of the microprocessor to be validated comprises, in addition to the normal instructions for processing this data, instructions allowing:
  • microprocessor is declared good by the control management computer if this is not the case. microprocessor is declared bad.
  • the validation computer 20 announces the end of the validation and its result.
  • the computer 20 controls the manipulator 30 which removes the circuit which has just been tested, pours it into the good or into the bad circuits according to the result of the validation and sets up a new circuit 1 to be validated.
  • the device 10 according to the invention makes it possible to validate several thousand circuits per hour.

Abstract

Un dispositif (10) de validation d'un circuit (1) comportant au moins un microprocesseur (3) et une unité spécialisée (2) munis de registres inclut un socle (11) de réception du circuit, une mémoire (4, 5) simulant une mémoire externe avec laquelle le circuit est destiné ô coopérer et un calculateur (20) pilotant la validation. La mémoire (4, 5) contient un logiciel de traitement de données reçues par le circuit et des instructions pour l'exécution d'une séquence de validation, qui permettent de former un flux de données représentatif d'un flux reçu par le circuit en fonctionnement normal, de comparer des données contenues dans des registres du circuit à des valeurs théoriques et de fournir une signature représentative d'un résultat de ces comparaisons.

Description

Dispositif de validation d'un circuit intègre
L'invention se situe dans le domaine des dispositifs et des procédés destinés à déterminer si un circuit comportant notamment un microprocesseur et éventuellement une ou plusieurs unités spécialisées exerçant des fonctions logiques de traitement de données est, ou non, apte à fonctionner correctement. Elle concerne aussi un appareil, par exemple un décodeur de télévision numérique, incorporant un tel circuit et une mémoire associée. La demande de brevet WO 99/48001, présente une amélioration d'une méthode de validation d'un microprocesseur connue sous le nom de technique de vérification série. Dans un paragraphe de cette demande consacré à la description de l'art antérieur le contrôle de bon fonctionnement est réalisé au moyen d'un logiciel particulier appelé moniteur de détection d'erreurs, qui est exécuté par un microprocesseur à valider, et est chargé dans le microprocesseur à valider pour interfacer un système de détection d'erreurs logé sur un calculateur de détection d'erreurs. Le moniteur de détection d'erreurs exécuté par le microprocesseur à valider est un logiciel d'assistance au système de détection d'erreurs fournissant les fonctions d'accès aux mémoires et registres du microprocesseur à valider. Des ressources du microprocesseur à valider sont utilisées par le moniteur de détection d'erreurs et par le calculateur de détection d'erreurs, telles que des ressources mémoires contenant du logiciel et des données nécessaires pour le moniteur de détection d'erreurs et le système de détection d'erreurs.
Le désavantage d'un tel système, signalé dans la demande WO 99/48001, est qu'il mobilise des ressources et de la mémoire au sein du dispositif à valider et que dès lors le coût d'utilisation d'un tel dispositif s'en trouve accru.
L'invention vise un dispositif permettant une validation rapide de circuits logiques, avec un débit de l'ordre de plusieurs milliers de circuits par heure, permettant de valider circuit par circuit l'ensemble d'une production et dont la probabilité de bon fonctionnement en cas de validation positive soit quasiment égale à 1.
L'invention est relative à un dispositif de validation d'un circuit de traitement d'un flux de données, lequel circuit présentant des entrées/sorties et incluant d'une part au moins un microprocesseur destiné à coopérer avec une mémoire externe au circuit, et d'autre part au moins une unité spécialisée pour effectuer un traitement partiel des données, le microprocesseur ou l'unité comportant des registres (Ri-Rn), dispositif caractérisé en ce qu'il inclut une mémoire de lecture contenant, en plus d'un système d'exploitation nécessaire au fonctionnement du microprocesseur et de l'unité spécialisée :
- un ensemble de données apte à fournir un flux connu de données représentatif d'un flux de données qui pourraient être reçues par le circuit en fonctionnement normal,
- un ensemble de valeurs théoriques devant figurer en cours de traitement à au moins un instant donné dans au moins un des registres du microprocesseur ou de l'unité spécialisée,
- des instructions pour réaliser une validation, qui comportent des instructions pour charger les données à traiter en les organisant en un flux, comparer séquentiellement des valeurs présentes dans des registres aux dites valeurs théoriques, et
- des instructions pour fournir une signature représentative de résultats de ces comparaisons.
De préférence, afin de diminuer le nombre d'instructions du logiciel de traitement des données consacrées à la validation incluses dans ledit logiciel, un calculateur de validation est couplé à un socle destiné à recevoir le circuit à valider. Ce calculateur fournit l'horloge du circuit à valider, initialise et termine une séquence logique de validation, et reçoit par l'intermédiaire des sorties du circuit à valider une valeur représentant une signature représentative d'un résultat de comparaisons effectuées par le microprocesseur inclus dans le circuit à valider. La comparaison est effectuée entre des valeurs réelles de registre du microprocesseur ou de l'unité spécialisée, ces valeurs figurant à des instants prédéterminés au cours du traitement dans l'un des registres, et des valeurs théoriques stockées dans la mémoire de lecture, pour en déduire un état de fonctionnement ou de non fonctionnement du circuit à valider. Ainsi, dans un dispositif de validation selon l'invention, le circuit à valider est muni d'un logiciel de fonctionnement qui comporte, en plus des instructions strictement nécessaires au fonctionnement du circuit, des instructions destinées à réaliser une autovalidation du circuit. Cependant, cette inclusion d'instructions supplémentaires ne comporte que des instructions destinées à charger des données connues en les organisant en un flux connu, comparer le contenu de certains registres à des valeurs mémorisées et fournir un résultat des comparaisons sous forme d'une signature. Le fonctionnement normal du circuit à valider pour le traitement des données s'en trouve pratiquement inchangé. Ces instructions supplémentaires ne nécessitent qu'une place mémoire minime et ne perturbent pas le fonctionnement dynamique du circuit. De préférence, les données nécessaires à la constitution du flux de données et celles nécessaires aux comparaisons ne figurent que dans le dispositif de validation et ne figurent pas dans la mémoire associée au circuit à valider.
L'invention concerne également un appareil, en particulier un décodeur, incorporant un circuit comportant au moins un microprocesseur et des moyens de mémoire associés au circuit, les moyens de mémoire contenant des instructions pour charger, lors d'une phase de test, des données représentatives de données normalement reçues par l'appareil en fonctionnement et pour comparer des données contenues dans les moyens de mémoire à des données contenues dans au moins un registre inclus dans le circuit. Selon l'invention, c'est le circuit qui, lors de l'examen de validation mené à bien par un dispositif de validation, effectue des opérations conformément à ses conditions de fonctionnement et à ses connexions dans l'appareil où le circuit doit être monté.
L'invention est également relative à un procédé de validation d'un circuit incorporant au moins une unité spécialisée et au moins un microprocesseur munis de registres, procédé selon lequel le microprocesseur exécute en plus des instructions de traitement des données, des instructions ayant pour objet de fournir des indications sur le fonctionnement du circuit, constituées par des instructions pour importer des données en les organisant en un flux entrant, représentatif d'un flux de données qui pourraient être reçues par le circuit en fonctionnement normal, comparer des valeurs théoriques à des valeurs réelles contenues dans des registres du circuit à valider, et fournir une signature indicative de résultats de ces comparaisons.
Avantageusement, un tel procédé comportera une phase préalable au cours de laquelle sont testées des connexions du circuit à valider.
Un mode de réalisation de l'invention sera maintenant décrit à l'aide des dessins annexés dans lesquels : - la figure 1 représente schématiquement un exemple de circuit à valider ;
- la figure 2 représente schématiquement un exemple de dispositif de validation d'un circuit selon l'invention;
- la figure 3 représente schématiquement un mode particulier du dispositif de validation d'un circuit selon l'invention ; - la figure 4 représente schématiquement le mode particulier du dispositif de validation représenté figure 3 dans une première configuration destinée à tester structurellement le circuit; - la figure 5 représente schématiquement le mode particulier du dispositif de validation représenté figure 3 dans une seconde configuration destinée à tester fonctionnellement le circuit.
La figure 1 représente un exemple de circuit 1 à valider. Le circuit 1 comporte un ou plusieurs interfaces 6 d'entrée sortie pour communiquer avec des mémoires ou d'autres circuits, une arborescence de circuits spécialisés 2 dédiés à effectuer des fonctions, par exemple des fonctions logiques. Le circuit à valider appartient par exemple à un décodeur de télévision numérique recevant sous forme numérique un flux de données éventuellement compressées ou embrouillées représentant des signaux vidéo et traitant ces données pour recréer un signal vidéo non compressé clair, délivré sous forme numérique ou analogique. Dans ce cas les circuits spécialisés 2 pourraient être de façon non limitative, un circuit de traitement de flux MPEG incorporant un circuit de désembrouillage d'émissions vidéo numériques brouillées, des filtres par exemple de sections ou encore sur des en-tête de flux élémentaires empaquetés dans des paquets de transports de flux élémentaires. Les circuits 2 de l'arborescence fonctionnent sous le contrôle d'un microprocesseur 3 comportant des registres RI, R2, R3 . . . . Rn.
La figure 2 représente un dispositif 10 de validation d'un circuit 1. Selon l'invention on crée un outillage 10 de validation reproduisant l'environnement de fonctionnement réel du circuit 1 à tester. Dans le cas ici envisagé à titre d'exemple où le circuit fait partie d'un décodeur, il n'a pas été nécessaire de reproduire par exemple un tuner assurant la détection des signaux à recevoir. Cette partie est remplacée par une mémoire 5 par exemple de type ROM contenant des données représentatives de données détectées par le tuner. La quantité de données mémorisée permet de simuler une durée de réception et une diversité de présentations des informations détectées, suffisante à l'exécution de la validation. La mémoire contient un logiciel de fonctionnement du microprocesseur 3 ou de circuits spécialisés 2 pour effectuer des fonctions dédiées sur les données ou sur des données déjà partiellement traitées. La mémoire 5 contient aussi des valeurs correspondant à des valeurs théoriques qui doivent figurer dans des registres du microprocesseur 3 ou des circuits spécialisés 2 lorsque le circuit 1 fonctionne bien et qu'il reçoit le flux particulier de données en provenance de la mémoire.
Il est ajouté également un calculateur 20 de gestion du contrôle de validation du circuit 1 à valider. Ce calculateur 20 initialise le contrôle et le termine en donnant une indication sur le résultat de la validation, ce résultat étant délivré par le microprocesseur 3 du circuit 1 à valider. Le résultat est ensuite exploité en affichant par exemple sur un afficheur non représenté un résultat du contrôle.
Le dispositif 10 de validation selon l'invention comporte un socle 11 de réception d'un circuit 1 à valider. Les mémoires 4 et 5 font parties du dispositifs 10 et sont connectées de la même façon que sur le circuit de montage réel du circuit 1 à valider. Ces mémoires 4, 5 sont liées au circuit 1 par des liaisons 7, de données et 8 d'adresses. La mémoire ROM 5 éventuellement en plusieurs parties, 51-54 comme représenté figures 3-5, contient un logiciel de fonctionnement du microprocesseur 3 (operating system). Comme signalé ci-dessus elle contient aussi des valeurs représentatives de valeurs qui en fonctionnement normal pourraient être reçues par le circuit 1. Dans l'exemple traité où il s'agit d'un décodeur de télévision numérique, les données sont arrangées pour pouvoir être mises sous forme de flux MPEG. La mémoire 5 contient aussi des valeurs correspondant à des valeurs théoriques qui doivent figurer dans des registres du microprocesseur ou des circuits spécialisés lorsque le circuit fonctionne bien et qu'il reçoit le flux particulier de données en provenance de la mémoire.
De préférence le dispositif 10 comporte aussi un manipulateur 30. Il s'agit d'un moyen mécanique de manipulation des circuits logique 1 à valider. Le manipulateur 30 saisit les circuits 1 par exemple au moyen d'une ventouse, les installe sur le socle 11, les ressaisit à nouveau en fin de validation et les dépose dans un parcours réservé aux circuits 1 déclarés bons ou dans un panier de rebut. Le manipulateur 30 est piloté par le calculateur de validation 20.
Dans le mode préféré de réalisation de l'invention, la validation est de préférence effectuée en deux temps. A cette fin et comme représenté figure 3 un commutateur 22 à deux positions est interposé entre le calculateur de validation 20 et le socle 11.
Dans les deux positions des liaisons 12, 13, 14 entre le calculateur 20 et le circuit 1, relatives à des fonctions de positionnement des entrées sorties du circuit 1, d'initialisation, et d'horloge respectivement, ne transitent pas par le commutateur 22. Dans une première position du commutateur 22 représentée figure 4, le calculateur 20 et le circuit 1 sont couplées par des liaisons 15, 16, 17 de contrôle de lignes, d'adresses et de données respectivement, ces liaisons étant établies au travers du commutateur 22.
Dans une seconde position du commutateur 22, représenté figure 5 le fonctionnement normal du circuit 1 est contrôlé. Une liaison de données 7 transitant par le commutateur 22, couple le circuit 1 aux données de la mémoire 5, au travers d'un convertisseur 19 ou à la mémoire 4. Le convertisseur 19 a pour fonction d'adapter le niveau logique des données en provenance de la mémoire 5 à un niveau convenable pour le circuit 1. Une ligne d'adresses 8, et une ligne de contrôle 9 transitant par le commutateur 22, couplent le circuit 1 , à la mémoire 4 et au travers d'un tampon 18 aux mémoires 5.
Les mémoires 51-54 formant ensemble la mémoire 5, la mémoire 4, le tampon 18, le convertisseur 19 forment ensemble un exemple de réalisation des moyens mémoire 50. Ainsi le circuit 1 est couplé par l'intermédiaire du socle 11 aux moyens mémoires 50. On note que les moyens mémoire 50 sont comparables à des moyens mémoires travaillant avec le circuit 1 à valider. Le contenu des moyens mémoire 50 est cependant plus important en ce sens qu'ils comportent les données pour former le flux et les valeurs de comparaison aux contenu des registres.
Dans la première position, une validation structurelle est effectuée afin de valider essentiellement les connexions et le comportement dynamique de quelques fonctions faisant appel à un ou plusieurs circuits spécialisés 2 du circuit 1. Le comportement dynamique des fonctions est réalisé à partir de configurations en provenance du calculateur de validation 20.
Dans la seconde position la validation est effectuée à partir des données contenues dans les mémoires 4 et 5 en utilisant le logiciel de fonctionnement du circuit 1. Dans cette seconde configuration, un logiciel auto exécutable du microprocesseur 3 du circuit 1 connecte le circuit 1 sur un système d'exploitation embarqué dans la mémoire 4. Après cette initialisation les instructions de traitement normal de données sont exécutées sur les données contenues dans la mémoire 5 et introduites dans le circuit à valider 1. Le logiciel de fonctionnement du circuit 1 comporte à cet effet des instructions particulières destinées à l'exécution de la validation. Ces instructions organisent des données contenues dans la mémoire 5 en un flux représentatif de flux MPEG dans des conditions variées, par exemple et de façon non limitative, embrouillées ou clair, images statiques ou à mouvements rapides. Le logiciel de fonctionnement du circuit 1 comporte également des instructions pour effectuer des comparaisons entre des valeurs théoriques contenues dans la mémoire et des valeurs réelles contenues dans des registres désignés.
Le contrôle du fonctionnement dynamique de l'ensemble du circuit 1 selon cette seconde configuration du dispositif 10 se déroule de la façon suivante: - le calculateur de gestion 20 du contrôle initialise le circuit 1 à valider et commande le commutateur 22 pour le placer dans la seconde position. Le microprocesseur 3 du circuit à valider amorce le chargement d'instructions, et charge le logiciel de fonctionnement présent dans la mémoire ROM 5. Le microprocesseur 3 du circuit à valider importe ensuite les données contenues dans la mémoire ROM en les organisant en un flux de données transmis à la vitesse normale dans laquelle ces données transitent. Il a été vu que le logiciel de fonctionnement du microprocesseur à valider comporte en plus des instructions normales de traitement de ces données des instructions permettant :
- de comparer les valeurs théoriques mémorisées dans la mémoire ROM 5 aux valeurs réelles contenues dans les registres du microprocesseur 3 ou des circuits spécialisés 2 à des instants prédéterminés du traitement,
- d'envoyer vers le calculateur 20 de gestion une signature indicative de l'état des comparaisons entre valeurs théoriques et valeurs réelles.
Si toutes les valeurs réelles sont égales aux valeurs théoriques, ce qui se traduit par une signature ayant une valeur connue du calculateur de gestion 20, alors le microprocesseur est déclaré bon par le calculateur de gestion du contrôle si ce n'est pas le cas le microprocesseur est déclaré mauvais.
Le calculateur de validation 20 prononce la fin de la validation et son résultat. Le calculateur 20 commande alors le manipulateur 30 qui ôte le circuit qui vient d'être testé, le verse dans les bons ou dans les mauvais circuits en fonction du résultat de la validation et met en place un nouveau circuit 1 à valider. A titre indicatif le dispositif 10 selon l'invention permet de valider plusieurs milliers de circuits par heure.

Claims

REVENDICATIONS :
1. Dispositif de validation d'un circuit (1) de traitement d'un flux de données, lequel circuit présentant des entrées/sorties (6) et incluant d'une part au moins un microprocesseur (3) destiné à coopérer avec une mémoire externe au circuit, et d'autre part au moins une unité (2) spécialisée pour effectuer un traitement partiel des données, le microprocesseur (3) ou l'unité (2) comportant des registres (Rj-Rn), dispositif caractérisé en ce qu'il inclut une mémoire de lecture (4,5) contenant, en plus d'un système d'exploitation nécessaire au fonctionnement du microprocesseur et de l'unité spécialisée :
- un ensemble de données apte à fournir un flux connu de données représentatif d'un flux de données qui pourraient être reçues par le circuit en fonctionnement normal, - un ensemble de valeurs théoriques devant figurer en cours de traitement à au moins un instant donné dans au moins un des registres du microprocesseur ou de l'unité spécialisée,
- des instructions pour réaliser une validation, qui comportent des instructions pour charger les données à traiter en les organisant en un flux, comparer séquentiellement des valeurs présentes dans des registres aux dites valeurs théoriques, et - des instructions pour fournir une signature représentative de résultats de ces comparaisons.
2. Dispositif de validation selon la revendication 1, incluant un calculateur (20) de validation couplé à un socle (11) destiné à recevoir le circuit (1) à valider.
3. Dispositif de validation selon la revendication 2, incluant en outre des moyens de commutation (22) commandés par le calculateur (20) de validation, ces moyens (22) autorisant une sélection entre une première configuration dans laquelle le circuit (1) à valider a des entrées/sorties connectées au calculateur de validation, et une deuxième configuration dans laquelle ces mêmes entrées/sorties sont connectées à la mémoire externe.
4. Dispositif de validation selon la revendication 2, incluant en outre un manipulateur (30) de pose et dépose des circuits (1) à valider, ce manipulateur étant commandé par le calculateur (20) de validation.
5. Procédé de validation d'un circuit (1) incorporant au moins une unité spécialisée (2) et au moins un microprocesseur (3) munis de registres, procédé selon lequel le microprocesseur exécute en plus des instructions de traitement des données, des instructions ayant pour objet de fournir des indications sur le fonctionnement du circuit, constituées par des instructions pour importer des données en les organisant en un flux entrant, représentatif d'un flux de données qui pourraient être reçues par le circuit en fonctionnement normal, comparer des valeurs théoriques à des valeurs réelles contenues dans des registres du circuit à valider, et fournir une signature indicative de résultats de ces comparaisons.
6. Procédé selon la revendication 5, caractérisé en ce qu'il comporte une phase préalable au cours de laquelle sont testées des connexions du circuit à valider.
7. Appareil incorporant un circuit comportant au moins un microprocesseur et des moyens de mémoire associés au circuit, les moyens de mémoire contenant des instructions pour charger des données représentatives de données normalement reçues par l'appareil en fonctionnement et pour comparer des données contenues dans les moyens de mémoire à des données contenues dans au moins un registre inclus dans le circuit.
PCT/IB2002/001846 2001-05-29 2002-05-24 Dispositif de validation d'un circuit integre WO2002097627A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/479,028 US7353430B2 (en) 2001-05-29 2002-05-24 Device for validating an integrated circuit
JP2003500743A JP2004533060A (ja) 2001-05-29 2002-05-24 集積回路を検定するための装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR01/07000 2001-05-29
FR0107000A FR2825490A1 (fr) 2001-05-29 2001-05-29 Dispositif de validation d'un circuit integre

Publications (1)

Publication Number Publication Date
WO2002097627A1 true WO2002097627A1 (fr) 2002-12-05

Family

ID=8863727

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2002/001846 WO2002097627A1 (fr) 2001-05-29 2002-05-24 Dispositif de validation d'un circuit integre

Country Status (4)

Country Link
US (1) US7353430B2 (fr)
JP (1) JP2004533060A (fr)
FR (1) FR2825490A1 (fr)
WO (1) WO2002097627A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501046B2 (en) 2020-03-24 2022-11-15 International Business Machines Corporation Pre-silicon chip model of extracted workload inner loop instruction traces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0556826A2 (fr) * 1992-02-19 1993-08-25 Nec Corporation Microprocesseur à autotest de diagnostic
US5349687A (en) * 1989-05-04 1994-09-20 Texas Instruments Incorporated Speech recognition system having first and second registers enabling both to concurrently receive identical information in one context and disabling one to retain the information in a next context
US5699506A (en) * 1995-05-26 1997-12-16 National Semiconductor Corporation Method and apparatus for fault testing a pipelined processor
DE19947603A1 (de) * 1998-10-29 2000-05-18 Hewlett Packard Co Vorrichtung und Verfahren zum Testen eines Mikroprozessors mit einem platinen-eigenen Testvektorgenerator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581018B2 (ja) * 1994-09-12 1997-02-12 日本電気株式会社 データ処理装置
JPH10171676A (ja) * 1996-12-10 1998-06-26 Toshiba Corp マイクロプロセッサのテスト容易化回路
US6249893B1 (en) * 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
US6173386B1 (en) * 1998-12-14 2001-01-09 Cisco Technology, Inc. Parallel processor with debug capability
US6571359B1 (en) * 1999-12-13 2003-05-27 Intel Corporation Systems and methods for testing processors
US6385739B1 (en) * 1999-07-19 2002-05-07 Tivo Inc. Self-test electronic assembly and test system
JP3584845B2 (ja) * 2000-03-16 2004-11-04 日立ハイテク電子エンジニアリング株式会社 Ｉｃデバイスの試験装置及び試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349687A (en) * 1989-05-04 1994-09-20 Texas Instruments Incorporated Speech recognition system having first and second registers enabling both to concurrently receive identical information in one context and disabling one to retain the information in a next context
EP0556826A2 (fr) * 1992-02-19 1993-08-25 Nec Corporation Microprocesseur à autotest de diagnostic
US5699506A (en) * 1995-05-26 1997-12-16 National Semiconductor Corporation Method and apparatus for fault testing a pipelined processor
DE19947603A1 (de) * 1998-10-29 2000-05-18 Hewlett Packard Co Vorrichtung und Verfahren zum Testen eines Mikroprozessors mit einem platinen-eigenen Testvektorgenerator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MCLEOD J: "ATE SWINGS TOWARD MERGED IN-CIRCUIT, FUNCTIONAL TESTS", ELECTRONIC DESIGN, PENTON PUBLISHING, CLEVELAND, OH, US, no. 22, 29 October 1981 (1981-10-29), pages 90 - 94,96,98,, XP000718184, ISSN: 0013-4872 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501046B2 (en) 2020-03-24 2022-11-15 International Business Machines Corporation Pre-silicon chip model of extracted workload inner loop instruction traces

Also Published As

Publication number Publication date
US7353430B2 (en) 2008-04-01
FR2825490A1 (fr) 2002-12-06
JP2004533060A (ja) 2004-10-28
US20040221206A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
EP0642683B1 (fr) Procede et plate-formes de test pour le developpement d'un circuit integre
FR2755775A1 (fr) Procede et systeme d'etablissement de communications avec un systeme distant, notamment via l'internet, pendant une sequence d'amorcage
EP1619589B1 (fr) Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé
CN107122289A (zh) 系统回归测试的方法、装置及系统
FR2537755A1 (fr) Dispositif de creation sonore
EP0385836B1 (fr) Procédé pour remplacer des modules mémoire dans un système informatique et système informatique pour la mise en oeuvre du procédé
FR2921172A1 (fr) Procede de debogage d'un logiciel de fonctionnement d'un systeme embarque a bord d'un aeronef et dispositif de mise en oeuvre
EP1860571B1 (fr) Contrôleur de DMA, système sur puce comprenant un tel contrôleur de DMA, procédé d'échange de données par l'intermédiaire d'un tel contrôleur de DMA
FR2738367A1 (fr) Procede et appareil de telechargement rapide de fonctions dans une memoire volatile
EP1830264A1 (fr) Procédé et dispositif de sauvegarde et de restauration d'une manière interruptible d'un ensemble de registres d'un microprocesseur
CN109684125A (zh) 一种修复ddr物理损坏的方法、装置、设备及存储介质
EP1269290B1 (fr) Procede de contre-mesure pour un micro-controleur base sur une architecture avec "pipeline"
FR2916546A1 (fr) Procede de simulation d'un systeme embarque a bord d'un aeronef pour tester un logiciel de fonctionnement et dispositif pour la mise en oeuvre de ce procede
WO2002097627A1 (fr) Dispositif de validation d'un circuit integre
FR2888014A1 (fr) Procede et dispositif pour determiner l'emplacement de defauts de collage dans des chaines de cellules utilisant des chaines de test
CN110989883B (zh) 数据转移方式的录制方法、装置、存储介质及终端
FR2658933A1 (fr) Systeme de commande du deroulement de sequences de tests dans un appareil de traitement de l'information.
FR2813679A1 (fr) Systeme informatique multiprocess
FR2733323A1 (fr) Procede et equipement de test automatique en parallele de composants electroniques
EP1908305A1 (fr) Procede de detection d'erreurs lors de l'initialisation d'un appareil electronique et appareil implementant le procede
EP0889385A1 (fr) Procédé et système de contrÔle de l'utilisation d'un logiciel
FR2632089A1 (fr) Systeme de calculateur electronique pourvu de moyens pour fournir une imitation de requete de stockage avant l'execution d'une poursuite de transition d'etat
EP0512881B1 (fr) Procédé et dispositif de sélection d'informations utilisables par une unité locale reliée à un système de transmission numérique
FR2674044A1 (fr) Agencement pour predire une adresse d'instruction resultant d'un branchement dans un systeme de traitement numerique des donnees.
FR2458844A1 (fr) Procede et dispositif de traitement des signaux d'interruption pour un systeme de traitement de donnees a microprogramme

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 2003500743

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10479028

Country of ref document: US