WO2000041242A1 - Semiconductor unit - Google Patents
Semiconductor unit Download PDFInfo
- Publication number
- WO2000041242A1 WO2000041242A1 PCT/DE1999/004058 DE9904058W WO0041242A1 WO 2000041242 A1 WO2000041242 A1 WO 2000041242A1 DE 9904058 W DE9904058 W DE 9904058W WO 0041242 A1 WO0041242 A1 WO 0041242A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor
- semiconductor chip
- technology
- semiconductor chips
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
The invention relates to a semiconductor unit with at least two semiconductor chips which are positioned on top of each other and are connected to each other in an electrically conductive manner. The at least two semiconductor chips are produced using different technologies.
Description
Beschreibungdescription
HalbleiteranordnungSemiconductor device
Die Erfindung betrifft eine Halbleiteranordnung nach Patentanspruch 1.The invention relates to a semiconductor arrangement according to claim 1.
Trotz zunehmender Integrationsdichte von Halbleiteranordnungen, besteht häufig das Problem, daß die zur Verfügung ste- hende Fläche nicht ausreichend ist. Insbesondere weisen Halbleiterbauelemente eine zunehmende Anzahl an Kontakten auf, so daß auf den Halbleiterchips ebenfalls eine zunehmende Anzahl von Anschlußkontakten sogenannten „Pads" vorzusehen sind.Despite the increasing integration density of semiconductor arrangements, there is often the problem that the available space is insufficient. In particular, semiconductor components have an increasing number of contacts, so that an increasing number of connection contacts, so-called “pads”, are also to be provided on the semiconductor chips.
Zur Lösung dieses Problems ist aus der US 5,644,167 ein Halbleiterbaustein bekannt, bei dem zwei Halbleiterchips übereinander angeordnet sind und eine Kontaktierung von dem einen auf den anderen Halbleiterchip mittels Draht-Bondtechnik beziehungsweise Flip-Chip Technik vorgesehen ist.To solve this problem, a semiconductor module is known from US Pat. No. 5,644,167, in which two semiconductor chips are arranged one above the other and contact is made from one to the other semiconductor chip by means of wire bonding technology or flip-chip technology.
Weiterhin ist aus der WO 96/01497 AI ein Verfahren beschrieben, bei dem zwei übereinanderliegende Halbleiterchips miteinander kontaktiert werden. Dabei ist vorgesehen, daß zumindest in einem der beiden Halbleiterchips eine Durchgangsöff- nung vorgesehen ist, durch die von einer Metallisierungsebene des einen Halbleiterchips auf eine Metallisierungsebene des zweiten Halbleiterchips eine Durchkontaktierung erfolgt.Furthermore, WO 96/01497 AI describes a method in which two semiconductor chips lying one above the other are contacted. It is provided that a through-opening is provided in at least one of the two semiconductor chips, through which a via is made from a metallization level of the one semiconductor chip to a metallization level of the second semiconductor chip.
Grundsätzlicher Nachteil der beiden zuvor genannten Anordnung ist, daß die Kosten für derartige Anordnungen sehr hoch sind.A fundamental disadvantage of the two arrangements mentioned above is that the costs for such arrangements are very high.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Anordnung beizustellen, bei der mit minimierten Kosten zwei Halbleiterchips übereinanderliegend angeordnet sind. Diese Aufga- be wird erfindungsgemäß dadurch gelöst, daß die zumindest zwei Halbleiterchips mit unterschiedlichen Technologien hergestellt sind. Auf diese Weise ist es möglich, den einen
Halbleiterchip in einer kostengünstigen Technologie herzustellen, weil die darauf befindlichen Strukturen insgesamt mit einer einfachen Technologie herstellbar sind. Nur die Strukturen, für die eine aufwendige Technologie notwendig ist, werden in der teueren Technologie hergestellt.The invention is therefore based on the object of providing an arrangement in which two semiconductor chips are arranged one above the other with minimized costs. According to the invention, this task is solved in that the at least two semiconductor chips are produced with different technologies. In this way it is possible for one Manufacture semiconductor chip in a cost-effective technology, because the structures thereon can be manufactured using a simple technology. Only the structures for which a complex technology is necessary are produced in the expensive technology.
Weitere vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.Further advantageous refinements are specified in the subclaims.
Es ist somit möglich, beispielsweise Anschlußpads, die einen hohen Flächenbedarf haben, aber ganz einfach herstellbar sind, kostengünstig auf den einen Chip anzuordnen, während auf dem zweiten Chip eine Technologie mit hohem Aufwand notwendig ist. Weiterhin kann vorgesehen sein, daß auf dem Chip, der die Anschlußkontakte aufweist, ein Überspannungsschutz vorgesehen ist. Weiterhin ist es vorteilhaft passive Bauelemente, die in der Regel in einer einfachen Technologie herstellbar sind, wie beispielsweise Spulen und Kondensatoren, insgesamt auf dem einen Chip anzuordnen, der in der kosten- günstigen Technologie hergestellt ist. Schließlich ist es vorteilhaft, Sensorfelder, die in der Regel einen hohen Flächenbedarf aufweisen und als passive Bauelemente in einfacher Technologie herstellbar sind, separat auf einem Chip anzuordnen.It is thus possible, for example, to place connecting pads, which have a large area requirement but are very simple to manufacture, inexpensively on one chip, while technology on the second chip is required at great expense. Furthermore, it can be provided that overvoltage protection is provided on the chip that has the connection contacts. Furthermore, it is advantageous to arrange passive components, which can generally be produced using simple technology, such as coils and capacitors, on the one chip, which is produced using the inexpensive technology. Finally, it is advantageous to arrange sensor fields, which generally have a large area requirement and can be manufactured as passive components using simple technology, separately on a chip.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen im Einzelnen erläutert. Es zeigen:The invention is explained in detail below with reference to the drawing using exemplary embodiments. Show it:
Fig. 1 ein erstes erfindungsgemäßes Ausführungsbeispiel einer Halbleiteranordnung,1 shows a first exemplary embodiment of a semiconductor arrangement according to the invention,
Fig. 2 ein zweites erfindungsgemäßes Ausführungsbeispiel und
Fig. 3 eine vorteilhafte Ausgestaltung einer Kontaktierung innerhalb der erfindungsgemäßen Halbleiteranordnung.Fig. 2 shows a second embodiment of the invention and Fig. 3 shows an advantageous embodiment of a contact within the semiconductor arrangement according to the invention.
Gemäß Fig. 1 ist ein erstes erfindungsgemäßes Ausführungsbei - spiel in der Draufsicht dargestellt. Es zeigt einen ersten Halbleiterchip 2, auf dem Kontaktflächen 3 vorgesehen sind. In der Mitte des Halbleiterchips 2 ist ein Sensorfeld 4 schematisch dargestellt. Für das Sensorfeld 4 sind hier nur Ver- drahtungsleitungen dargestellt, wobei beispielsweise an den1, a first exemplary embodiment according to the invention is shown in plan view. It shows a first semiconductor chip 2 on which contact areas 3 are provided. A sensor field 4 is shown schematically in the middle of the semiconductor chip 2. Only wiring lines are shown here for the sensor field 4, for example to the
Schnittpunkten der Verdrahtungsleitungen einzelne Kapazitäten vorgesehen sein können, die ein kapazitives Sensorfeld bilden. Ein solches kapazitives Sensorfeld findet beispielsweise bei „Finger-Tip-Sensoren" Anwendung.Intersections of the wiring lines, individual capacitances can be provided, which form a capacitive sensor field. Such a capacitive sensor field is used, for example, in the case of “finger tip sensors”.
Anstelle der Sensormatrix 4 ist es jedoch auch denkbar, ein anderes Netzwerk aus Bauelementen zumeist passiver Art vorzusehen. Wesentlich im Sinne der Erfindung ist es hierbei, daß alle Elemente, die auf dem Halbleiterchip 2 ausgebildet sind, in der selben sehr einfachen Technologie herstellbar sind.Instead of the sensor matrix 4, however, it is also conceivable to provide a different network of components, usually of a passive type. It is essential in the sense of the invention that all elements which are formed on the semiconductor chip 2 can be produced using the same very simple technology.
Dem gegenüber ist, mit den Bezugszeichen 1 bezeichnet, jeweils ein zweiter Halbleiterchip in den vier Ecken des ersten Halbleiterchips 2 vorgesehen. Dieser Halbleiterchip 1 ist in einer gegenüber dem Halbleiterchip 2 technologisch aufwendigerem Technologie hergestellt. Auf dem Halbleiterchip 2 findet sich eine integrierte Schaltung, die nur in dieser aufwendigen Technologie herstellbar ist. Auf diese Weise ist der Halbleiterchip 1 der eine deutlich geringere Grundfläche auf- weist als der Halbleiterchip 2, zwar in einer teueren Technologie hergestellt, die Gesamtanordnung wird jedoch preisgünstiger, weil der Halbleiterchip 2, der die größere Grundfläche aufweist in einer kostengünstigeren Technologie hergestellt ist.On the other hand, designated by reference number 1, a second semiconductor chip is provided in the four corners of the first semiconductor chip 2. This semiconductor chip 1 is produced in a technologically more complex technology than the semiconductor chip 2. There is an integrated circuit on the semiconductor chip 2, which can only be produced using this complex technology. In this way, the semiconductor chip 1, which has a significantly smaller footprint than the semiconductor chip 2, is manufactured in an expensive technology, but the overall arrangement is less expensive because the semiconductor chip 2, which has the larger footprint, is manufactured in a less expensive technology.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel weist der erste Halbleiterchip 2 am Rand Anschlußkontakte 3 auf und
Verdrahtungselemente 5. Zusätzlich sind Halbleiterchips 1 angeordnet, die in einer gegenüber dem Halbleiterchip 2 teueren Technologie hergestellt sind. Die Gesamtkosten für die Anordnung, die in Fig. 2 dargestellt ist sind somit geringer, da die flächenintensiven Anschlußelemente 3 und die ebenfalls flächenaufwendige Verdrahtungselemente 5 in der kostengünstigen Technologie hergestellt wurde, im Vergleich zu einen Gesamtchip, der in der Größe des Halbleiterchips 2 mußte mit der kostenaufwendigen Technologie des Halbleiterchips 1, her- gestellt ist.In the exemplary embodiment shown in FIG. 2, the first semiconductor chip 2 has connection contacts 3 and at the edge Wiring elements 5. In addition, semiconductor chips 1 are arranged, which are manufactured using a technology that is more expensive than the semiconductor chip 2. The total cost of the arrangement, which is shown in Fig. 2, is thus lower, since the area-intensive connection elements 3 and the also area-consuming wiring elements 5 were produced in the inexpensive technology, compared to an overall chip that had to be the size of the semiconductor chip 2 the expensive technology of the semiconductor chip 1 is produced.
In Fig. 3 ist dargestellt, wie beispielsweise der erste Halbleiterchip 2 und der zweite Halbleiterchip 1 miteinander elektrisch verbunden sind. Der zweite Halbleiterchip 1 weist einen aktiven Bereich la auf, in dem, wie zuvor angegeben, eine integrierte Schaltung ausgebildet ist. Diese weist eine Kontaktierelement lb auf, unter dem sich eine Durchgangsöffnung 7 durch den Halbleiterchip 1 hindurch erstreckt . Der Halbleiterchip 1 liegt auf dem Halbleiterchip 2 auf, wobei ein Bereich 2a, in dem Elemente, die mit den Halbleiterchip 1 zu verbinden sind ausgebildet sind. In den Bereich 2a ist ein Kontaktelement 2b vorgesehen, über den die Durchgangsöffnung 7 ausgerichtet ist. Nunmehr ist vom Kontaktelement lb zum Kontaktelement 2b durchgehend die Durchgangsöffnung 7 mit ei- nem leitenden Material zumindest teilweise ausgefüllt, so daß eine elektrisch leitende Verbindung zwischen dem Halbleiterchip 1 und dem Halbleiterchip 2 hergestellt ist, die häufig auch als „Via" bezeichnet ist. Diese elektrische Verbindung kann auch zur mechanischen Verbindung verwendet werden.FIG. 3 shows how, for example, the first semiconductor chip 2 and the second semiconductor chip 1 are electrically connected to one another. The second semiconductor chip 1 has an active region 1 a, in which, as previously stated, an integrated circuit is formed. This has a contacting element 1b, under which a through opening 7 extends through the semiconductor chip 1. The semiconductor chip 1 lies on the semiconductor chip 2, a region 2a in which elements which are to be connected to the semiconductor chip 1 are formed. A contact element 2b is provided in the area 2a, via which the through opening 7 is aligned. The through opening 7 is now at least partially filled with a conductive material from the contact element 1b to the contact element 2b, so that an electrically conductive connection is established between the semiconductor chip 1 and the semiconductor chip 2, which is often also referred to as “via” electrical connection can also be used for mechanical connection.
Sowohl in der Anordnung nach Fig. 2 als auch nach Fig. 1 ist es denkbar, auf den Halbleiterchip 2 einen Überspannungs- schutz, einen sogenannten ESD-Schutz, vorzusehen, der in der Regel in einer einfachen Technologie herstellbar ist, jedoch häufig einen hohen Flächenbedarf auf eist.
Nachfolgend werden unterschiedliche Technologiekombinationen erläutert, die es ermöglichen, in Form der zuvor erläuterten grundsätzlichen vertikalen Schaltungsintegration eine kostensparende Anordnung zu realisieren.Both in the arrangement according to FIG. 2 and according to FIG. 1, it is conceivable to provide overvoltage protection, a so-called ESD protection, on the semiconductor chip 2, which can generally be produced using simple technology, but often a high one Space requirements on ice. Different technology combinations are explained below, which make it possible to implement a cost-saving arrangement in the form of the basic vertical circuit integration explained above.
So ist es beispielsweise vorteilhaft, wenn nichtflüchtige Speicher und Standardlogik nicht auf einem gemeinsamen Chip ausgebildet sind. Auf diese Weise würde sich als eine kostengünstige Variante darstellen, wenn einer der in Fig. 2 darge- stellten Halbleiterchips 1 in einer Logikprozeßtechnologie und ein anderer in einer geeigneten Technologie für nicht- flüchtige Speicher hergestellt ist. Beide Halbleiterchips 1 sind dann wiederum auf einem in einer preiswerten Technologie hergestellten Halbleiterchips 2 angeordnet und über die dort ausgebildete Verdrahtung 5 miteinander verbunden. Es ist jedoch auch möglich eine den Halbleiterchip 2 bereits in den beiden zuvor genannten Technologien mit den entsprechenden Elementen ausgebildet ist und der darauf angeordnete Halbleiterchip 1 in der jeweils anderen Technologie hergestellt und über „Vias" verbunden ist. Entsprechend vorteilhaft ist dieFor example, it is advantageous if non-volatile memory and standard logic are not formed on a common chip. In this way, it would be an inexpensive variant if one of the semiconductor chips 1 shown in FIG. 2 is produced in a logic process technology and another in a suitable technology for non-volatile memories. Both semiconductor chips 1 are then in turn arranged on a semiconductor chip 2 produced using inexpensive technology and connected to one another via the wiring 5 formed there. However, it is also possible that the semiconductor chip 2 is already formed with the corresponding elements in the two technologies mentioned above and the semiconductor chip 1 arranged thereon is produced in the respective other technology and is connected via “vias”
Anwendung bei einmal programmierbaren Bauteilen. Hierbei sind häufig nur Halbleiterchips mit extrem geringer Fläche notwendig, in die mit verhältnismäßig großem Aufwand eine nicht- flüchtige Information eingespeichert ist.Use with once programmable components. Often, only semiconductor chips with an extremely small area are necessary, in which non-volatile information is stored with relatively great effort.
Gleichfalls ergibt sich eine hohe Kosteneinsparung, wenn digitale Schaltungselemente und analoge Schaltungselemente auf unterschiedlichen Halbleiterchips hergestellt sind. Ebenfalls ist es vorteilhaft, wenn unterschiedliche Speicherbausteine verwendet werden sollen, die dann mittels eines Trägerchips 2 mit größerer Fläche miteinander verbunden sind, oder die übereinanderliegend angeordnet sind. Dabei ist es auch realisierbar mehr als zwei Halbleiterchips übereinander anzuordnen. Auf diese Weise sind auch leicht flüchtige und nicht- flüchtige Speicher miteinander kombinierbar.
Neben der zuvor unter Bezugnahme auf Fig. 1 erläuterten Ausgestaltung des Halbleiterchips 2 mit einer Sensormatrix ist es auch denkbar „Interface-Elemente" beispielsweise auf dem Halbleiterchip 2 anzuordnen und standardisierte Schaltungen auf dem Halbleiterchip 1. Auf diese Weise könnten verschiedene standardisierte Halbleiterchips 1 auf dem Halbleiterchip 2 liegend kombiniert und miteinander verbunden werden. Dies ermöglicht einen modularen Aufbau der Gesamtanordnung, die eine hohe Flexibilität in der Funktionalität ermöglicht. Auf diese Weise könnten beispielsweise ein kontaktloses Interface, wie es beispielsweise für kontaktlose Chipkarten verwendet wird, mit üblichen integrierten Schaltungen verknüpft werden.There is also a high cost saving if digital circuit elements and analog circuit elements are produced on different semiconductor chips. It is also advantageous if different memory modules are to be used, which are then connected to one another with a larger area by means of a carrier chip 2, or which are arranged one above the other. It is also possible to arrange more than two semiconductor chips one above the other. In this way, even volatile and non-volatile memories can be combined with one another. In addition to the embodiment of the semiconductor chip 2 with a sensor matrix explained above with reference to FIG. 1, it is also conceivable to arrange “interface elements” for example on the semiconductor chip 2 and standardized circuits on the semiconductor chip 1. In this way, different standardized semiconductor chips 1 on the Semiconductor chip 2 can be combined horizontally and connected to one another.This enables a modular structure of the overall arrangement, which enables a high degree of functionality, for example a contactless interface, such as that used for contactless chip cards, could be linked to conventional integrated circuits .
Schließlich ist es vorteilhaft wenn wie zuvor dargestellt, für die Anordnung Technologien für unterschiedliche Chips miteinander kombiniert werden, die sich in einem Gesamtprozeß miteinander ausschließen.Finally, it is advantageous if, as described above, technologies for different chips are combined with one another for the arrangement, which technologies are mutually exclusive in an overall process.
Es ist derzeit nicht möglich, eine FRAM-Technologie mit einer CMOS-Schaltung zu kombinieren. Mit den zuvor erläuterten Aufbau ist auf einfache Weise ein sogenannter FRAM-Speicher mit einer Schaltung in üblicher CMOS-Technologie kombinierbar.It is currently not possible to combine FRAM technology with a CMOS circuit. With the structure explained above, a so-called FRAM memory can be combined in a simple manner with a circuit using conventional CMOS technology.
Bei all den zuvor erläuterten Anordnungen ist vorgesehen, ubereinanderliegende Halbleiterchips mittels sogenannter „Vias" zu verbinden.
In all the arrangements explained above, it is provided to connect semiconductor chips lying one above the other by means of so-called “vias”.
Claims
1. Halbleiteranordnung mit zumindest zwei Halbleiterchips (1, 2) , die übereinanderliegend angeordnet sind und die miteinan- der elektrisch leitend verbunden sind, wobei die zumindest zwei Halbleiterchips (1, 2) mit unterschiedlichen Technologien hergestellt sind.1. A semiconductor arrangement with at least two semiconductor chips (1, 2) which are arranged one above the other and which are electrically conductively connected to one another, the at least two semiconductor chips (1, 2) being produced using different technologies.
2. Halbleiteranordnung nach Anspruch 1, bei der elektrische Verbindungen (6, 7) zwischen den Halbleiterchips (1, 2) über2. Semiconductor arrangement according to claim 1, in which electrical connections (6, 7) between the semiconductor chips (1, 2) via
Durchgangsöffnungen (7) erfolgen, die zumindest in einem der Halbleiterchips angeordnet sind.Through openings (7) take place, which are arranged at least in one of the semiconductor chips.
3. Halbleiteranordnung nach Anspruch 1 oder 2, bei der nur einer der Halbleiterchips (1, 2) Anschlußkontakte (3) für externe Anschlüsse aufweist .3. Semiconductor arrangement according to claim 1 or 2, wherein only one of the semiconductor chips (1, 2) has connection contacts (3) for external connections.
4. Halbleiteranordnung nach Anspruch 3, bei der der Halbleiterchip mit den Anschlußkontakten einen Überspannungsschutz aufweist.4. The semiconductor arrangement according to claim 3, wherein the semiconductor chip with the connection contacts has an overvoltage protection.
5. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der einer der Halbleiterchips eine Fläche aufweist, die ein mehrfaches des zumindest einen weiteren Chip auf- weist, wobei das mehrfache der Fläche von passiven Bauteil - Strukturen belegt ist.5. Semiconductor arrangement according to one of the preceding claims, in which one of the semiconductor chips has a surface which has a multiple of the at least one further chip, the multiple of the surface being occupied by passive component structures.
6. Halbleiteranordnung nach Anspruch 5, bei der die passive Bauteilstruktur eine Sensormatrix darstellt. 6. The semiconductor arrangement as claimed in claim 5, in which the passive component structure represents a sensor matrix.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19860820 | 1998-12-30 | ||
| DE19860820.9 | 1998-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2000041242A1 true WO2000041242A1 (en) | 2000-07-13 |
Family
ID=7893181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/DE1999/004058 WO2000041242A1 (en) | 1998-12-30 | 1999-12-21 | Semiconductor unit |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2000041242A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1310996A2 (en) * | 2001-11-09 | 2003-05-14 | ATI Technologies Inc. | Direct interconnect multi-chip module, method for making the same and electronic package comprising same |
| EP1794793A2 (en) * | 2004-09-29 | 2007-06-13 | Actel Corporation | Face to face bonded i/o circuit die and functional logic circuit die system |
| WO2010124967A1 (en) * | 2009-04-29 | 2010-11-04 | St-Ericsson (Grenoble) Sas | Composite electronic circuit assembly |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660066A (en) * | 1982-09-08 | 1987-04-21 | Texas Instruments Incorporated | Structure for packaging focal plane imagers and signal processing circuits |
| EP0238089A2 (en) * | 1986-03-20 | 1987-09-23 | Fujitsu Limited | Three-dimensional integrated circuit and manufacturing method therefor |
| EP0304263A2 (en) * | 1987-08-17 | 1989-02-22 | Lsi Logic Corporation | Semiconductor chip assembly |
| US5446309A (en) * | 1992-06-22 | 1995-08-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a first chip having an active element and a second chip having a passive element |
| US5703747A (en) * | 1995-02-22 | 1997-12-30 | Voldman; Steven Howard | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore |
| EP0827203A2 (en) * | 1996-08-20 | 1998-03-04 | International Business Machines Corporation | Clock skew minimisation system and method for integrated circuits |
| US5793115A (en) * | 1993-09-30 | 1998-08-11 | Kopin Corporation | Three dimensional processor using transferred thin film circuits |
-
1999
- 1999-12-21 WO PCT/DE1999/004058 patent/WO2000041242A1/en active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660066A (en) * | 1982-09-08 | 1987-04-21 | Texas Instruments Incorporated | Structure for packaging focal plane imagers and signal processing circuits |
| EP0238089A2 (en) * | 1986-03-20 | 1987-09-23 | Fujitsu Limited | Three-dimensional integrated circuit and manufacturing method therefor |
| EP0304263A2 (en) * | 1987-08-17 | 1989-02-22 | Lsi Logic Corporation | Semiconductor chip assembly |
| US5446309A (en) * | 1992-06-22 | 1995-08-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a first chip having an active element and a second chip having a passive element |
| US5793115A (en) * | 1993-09-30 | 1998-08-11 | Kopin Corporation | Three dimensional processor using transferred thin film circuits |
| US5703747A (en) * | 1995-02-22 | 1997-12-30 | Voldman; Steven Howard | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore |
| EP0827203A2 (en) * | 1996-08-20 | 1998-03-04 | International Business Machines Corporation | Clock skew minimisation system and method for integrated circuits |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1310996A2 (en) * | 2001-11-09 | 2003-05-14 | ATI Technologies Inc. | Direct interconnect multi-chip module, method for making the same and electronic package comprising same |
| EP1310996A3 (en) * | 2001-11-09 | 2004-12-15 | ATI Technologies Inc. | Direct interconnect multi-chip module, method for making the same and electronic package comprising same |
| EP1794793A2 (en) * | 2004-09-29 | 2007-06-13 | Actel Corporation | Face to face bonded i/o circuit die and functional logic circuit die system |
| EP1794793A4 (en) * | 2004-09-29 | 2009-11-18 | Actel Corp | Face to face bonded i/o circuit die and functional logic circuit die system |
| WO2010124967A1 (en) * | 2009-04-29 | 2010-11-04 | St-Ericsson (Grenoble) Sas | Composite electronic circuit assembly |
| FR2945152A1 (en) * | 2009-04-29 | 2010-11-05 | Stmicroelectronics Wireless Sa | COMPOSITE ELECTRONIC CIRCUIT ASSEMBLY |
| US8913356B2 (en) | 2009-04-29 | 2014-12-16 | St-Ericsson Sa | Composite electronic circuit assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2542518C3 (en) | ||
| DE102009030524B4 (en) | Multi-chip integrated circuit assembly and method | |
| DE19781846B4 (en) | Circuit housing, in particular flip-chip or C4 housing with power supply and ground planes | |
| DE3712178C2 (en) | ||
| AT502128A2 (en) | CONFIGURABLE INTEGRATED CIRCUIT WITH CAPACITOR GROUP USING VIA MASK LAYERS | |
| WO2005091366A2 (en) | Semiconductor module comprising a coupling substrate and associated production method | |
| DE19714470A1 (en) | Multichip interconnection for multichip module containing programmable logic component | |
| DE4301915A1 (en) | Multi-chip package semiconductor device - has conductive frame for semiconductor chips with several conductors and cross-conductors | |
| DE102005060081B4 (en) | Electronic component with at least one printed circuit board and with a plurality of similar semiconductor devices and methods | |
| DE10138958B4 (en) | Chip scale package, printed circuit board, electronics module and circuit board design process | |
| DE10142119A1 (en) | Electronic component and method for its production | |
| DE60029011T2 (en) | PCB ASSEMBLY WITH IMPROVED BREAKTHROUGH DEFLECTION FOR BGA PACKS | |
| DE10126610B4 (en) | Memory module and method for testing a semiconductor chip | |
| WO2000041241A1 (en) | Vertically integrated semiconductor system | |
| DE102006003377B3 (en) | Semiconductor chip and electronic component has chip(s) integrated into chip housing with four sets of conductive leads connected both to external contacts and to upper and lower housing surfaces | |
| DE2547323A1 (en) | CARRIER FOR INTEGRATED CIRCUITS | |
| DE2514012B1 (en) | MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR CIRCUIT, IN PARTICULAR FOR COUPLING COMPONENTS OF SWITCHING SYSTEMS | |
| WO2000041242A1 (en) | Semiconductor unit | |
| DE102004037826B4 (en) | Semiconductor device with interconnected semiconductor devices | |
| DE102022118842A1 (en) | CONNECTION STRUCTURES TO IMPROVE SIGNAL INTEGRITY WITHIN STACKED CHIPS | |
| DE2753236C2 (en) | Installation frame for an integrated semiconductor circuit arrangement without a housing | |
| DE2616975C3 (en) | Arrangement of useful signal and control signal lines for low-coupling wiring of semiconductor switches | |
| DE10341564B4 (en) | Capacitor assembly and method of making the same | |
| DE102007046728B4 (en) | Electrical component | |
| DE10162583B4 (en) | Branched command / address bus architecture for registered storage devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): BR CN IN JP KR MX RU UA US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
| 122 | Ep: pct application non-entry in european phase |