WO1999001876A1 - Resistance et procede de fabrication - Google Patents

Resistance et procede de fabrication Download PDF

Info

Publication number
WO1999001876A1
WO1999001876A1 PCT/JP1998/002989 JP9802989W WO9901876A1 WO 1999001876 A1 WO1999001876 A1 WO 1999001876A1 JP 9802989 W JP9802989 W JP 9802989W WO 9901876 A1 WO9901876 A1 WO 9901876A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
layer
upper electrode
substrate
dividing
Prior art date
Application number
PCT/JP1998/002989
Other languages
English (en)
French (fr)
Inventor
Masato Hashimoto
Hiroyuki Yamada
Seiji Tsuda
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9177956A external-priority patent/JPH1126203A/ja
Priority claimed from JP9183370A external-priority patent/JPH1126205A/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US09/462,221 priority Critical patent/US6636143B1/en
Priority to EP98929809A priority patent/EP1018750A4/en
Publication of WO1999001876A1 publication Critical patent/WO1999001876A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/146—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the resistive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Definitions

  • the present invention relates to a resistor and a method for manufacturing the same.
  • FIG. 50 is a sectional view of a conventional resistor.
  • 1 is an insulating substrate.
  • Reference numeral 2 denotes a first upper electrode layer provided on both left and right ends of the upper surface of the insulating substrate 1.
  • Reference numeral 3 denotes a resistance layer provided so as to partially overlap the first upper electrode layer 2.
  • Reference numeral 4 denotes a first protective layer provided so as to cover the entire resistive layer 3.
  • Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 to correct the resistance value.
  • Reference numeral 6 denotes a second protective layer provided on the upper surface of the first protective layer 4.
  • 7 is the first top electrode layer 2
  • the second upper electrode layer is provided on the upper surface of the substrate so as to extend to the full width of the insulating substrate 1.
  • Reference numeral 8 denotes a side electrode layer provided on the side of the insulating substrate 1.
  • Reference numerals 9 and 10 denote a nickel plating layer and a solder plating layer provided on the surface of the second upper electrode layer 7 and the side electrode layer 8, respectively.
  • FIG. 51 is a process chart showing a conventional method for manufacturing a resistor.
  • a first upper electrode layer 2 is formed by printing on both left and right ends of the upper surface of an insulating substrate 1.
  • a resistive layer 3 is formed by printing on the upper surface of the insulating substrate 1 so as to partially overlap the first upper electrode layer 2.
  • the first protective layer 4 is formed by printing so as to cover the entire resistive layer 3, the total resistance value of the resistive layer 3 is within a predetermined resistance value range.
  • a trimming groove 5 is formed in the resistance layer 3 and the first protective layer 4 by a laser or the like so as to enter the inside.
  • a second protective layer 6 is formed by printing on the upper surface of the first protective layer 4.
  • a second upper electrode layer 7 is formed by printing on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.
  • the first and second upper electrode layers 2 and 7 are electrically connected to the left and right side surfaces of the first upper electrode layer 2 and the insulating substrate 1, respectively.
  • the side electrode layer 8 is applied and formed as described above.
  • solder plating is applied to form nickel plating layer 9 and solder plating layer 10 to manufacture a conventional resistor.
  • the side surface electrode layer as shown in the sectional view of FIG. (Not shown) and the lower electrode layer (not shown) are soldered together to form a fillet 11, which is the fillet mounting structure shown in FIG.
  • the area 13 for soldering the side surface is required in addition to the component area 12, and a mounting area 14 that combines these is required. If the external dimensions of components are reduced to increase the mounting density, the ratio of the soldering area to the mounting area will increase, and as a result, the mounting density for miniaturizing electronic devices will be improved. Has the problem of having limitations It had.
  • An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor capable of reducing a soldering area occupying a mounting area when mounted on a mounting board, and a method of manufacturing the same. disclosure of that n invention
  • a resistor according to the present invention includes a substrate, a pair of first upper electrode layers provided over a part of a side surface and a side surface of the upper surface of the substrate, and the first upper electrode layer.
  • a pair of second upper electrode layers provided so as to be electrically connected to the second upper electrode layer; It is provided with a resistance layer provided so as to be electrically connected to the surface electrode layer, and a protection layer provided so as to cover at least an upper surface of the resistance layer.
  • the pair of first upper electrode layers is provided over the side and the side of the upper surface of the substrate, so that the side electrode of the resistor has a small area, and
  • the lever is soldered on the mounting board, it is soldered with the side electrode having the small area, so that the area for forming the soldering fitting can be reduced.
  • the mounting area including the soldered portion on the mounting board can be reduced.
  • FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention
  • FIGS. 2 (a) to 2 (c) are process diagrams showing a method of manufacturing the resistor
  • FIG. 4 (a) is a cross-sectional view showing a state where the resistor is mounted
  • FIG. 4 (b) is a top view showing a state where the resistor is mounted
  • FIG. 5 is a cross-sectional view of the resistor according to the second embodiment of the present invention
  • FIGS. 6 (a) to (c) are process diagrams showing a method of manufacturing the resistor
  • FIGS. 10 (a) to 10 (c) are process diagrams showing a method for manufacturing the resistor
  • FIGS. 11 (a) and (b) are process diagrams showing a method for manufacturing the resistor.
  • 12 (a) is a cross-sectional view showing the mounted state of the resistor
  • FIG. 12 (b) is a top view showing the mounted state
  • FIG. Fourth 14 (a) to 14 (c) are process diagrams showing a method of manufacturing the resistor
  • FIGS. 10 (a) to 10 (c) are process diagrams showing a method for manufacturing the resistor
  • FIGS. 11 (a) and (b) are process diagrams showing a method for manufacturing the resistor.
  • 12 (a) is a cross-sectional view showing the mounted state of the resistor
  • FIG. 12 (b) is a top view showing the mounted state
  • FIG. Fourth 14 (a) to 14 (c) are process diagrams showing a method of manufacturing the resistor
  • FIGS. 15 (a) to (c) are a method of manufacturing the resistor.
  • FIGS. 16 (a) and (b) are flow charts showing a method for manufacturing the resistor
  • FIG. 17 is a cross-sectional view of the resistor in the fifth embodiment of the present invention
  • FIG. FIGS. 8 (a) to (c) are process diagrams showing a method for manufacturing the resistor
  • FIGS. 19 (a) to (c) are process diagrams showing a method for manufacturing the resistor
  • FIGS. (b) is a process diagram showing a method of manufacturing the resistor
  • FIG. 21 is a cross-sectional view of the resistor in the sixth embodiment of the present invention
  • FIGS. 22 (a) to (c) show the same resistance.
  • FIG. 25 (a) is a cross-sectional view when the same resistor is mounted
  • FIG. 25 (b) is a top view when the same resistor is mounted
  • FIG. 26 is a seventh view of the present invention. of Sectional views of the resistor in the embodiment
  • FIGS. 27 (a) to (c) are process diagrams showing a method of manufacturing the resistor
  • FIGS. 28 (a) to (c) are manufacturing steps of the resistor.
  • FIGS. 29 (a) and (b) are process diagrams showing a method for manufacturing the resistor
  • FIGS. Fig. 1 (-(c) is a process diagram showing the method of manufacturing the resistor
  • Figs. 32 (a)-(c) are process diagrams showing the method of manufacturing the resistor
  • Fig. 33 (a) is FIG. 33 is a cross-sectional view when the same resistor is mounted
  • FIG. 33 is a top view when the same resistor is mounted
  • FIG. 34 is a cross-sectional view of the resistor in the ninth embodiment of the present invention
  • FIG. a) to (c) are process diagrams showing a method of manufacturing the resistor
  • FIGS. Fig. 1 (-(c) is a process diagram showing the method of manufacturing the resistor
  • Figs. 32 (a)-(c) are process diagrams showing the method of manufacturing the resistor
  • Fig. 33 (a) is FIG. 33 is a cross-sectional view when the same resistor is mounted
  • FIG. 33 is a top view when the same resistor is mounted
  • FIG. 34 is a cross-section
  • FIGS. 36 (a) to (c) are process diagrams showing a method of manufacturing the resistor
  • FIG. 37 is a process diagram of the present invention.
  • Sectional views of the resistor in the embodiment of FIG. 10, FIGS. 38 (a) to (c) are process diagrams showing a method of manufacturing the resistor, and FIGS. 39 (a) to (c).
  • FIG. 41 is a cross-sectional view of the resistor in the first embodiment of the present invention
  • FIGS. 43 (a) to 43 (d) are process diagrams illustrating a method for manufacturing the resistor
  • FIGS. 43 (a) to (d) are process diagrams illustrating a method for manufacturing the resistor.
  • 45 (a) to (c) are process diagrams showing a method of manufacturing the same resistor
  • FIGS. 46 (a) to (d) are sectional views of the same resistor.
  • FIG. 47 is a process diagram showing a manufacturing method
  • FIG. 47 is a cross-sectional view of the resistor in the thirteenth embodiment of the present invention
  • FIGS. 48 (a) to (c) show the manufacturing method of the resistor.
  • FIGS. 49 (a) to (d) are process diagrams showing a method of manufacturing the resistor
  • FIG. 50 is a cross-sectional view of a conventional resistor
  • FIG. 52 (a) is a cross-sectional view when the resistor is mounted
  • FIG. 52 (b> is a top view when the resistor is mounted).
  • FIG. 1 is a sectional view of a resistor according to the first embodiment of the present invention.o
  • 21 is a substrate containing 96% alumina.
  • Reference numeral 22 denotes a first upper electrode layer formed by firing a gold-based organometallic compound provided over the side and part of the side surface of the upper surface of the substrate 21.
  • the ridge line has a rounded shape.
  • the area of the first upper electrode layer 22 on the side surface of the substrate 21 is equal to or less than half the area of the side surface of the substrate 21.
  • 2 3 is the first top
  • the second upper electrode layer is formed by containing a glass in a silver-based conductive powder electrically connected to the electrode layer 22.
  • Reference numeral 24 denotes a resistance layer mainly composed of ruthenium oxide which is electrically connected to the second upper electrode layer 23.
  • Reference numeral 25 denotes a protective layer mainly composed of glass and provided on the upper surface of the resistance layer 24.
  • Reference numerals 26 and 27 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like during soldering.
  • FIG. 2 and FIG. 3 are process drawings showing a method for manufacturing a resistor according to the first embodiment of the present invention.
  • a heat-resistant heat-treating device has a plurality of longitudinal and lateral dividing grooves 28, 29 provided on the surface for dividing into strips and individual pieces in a later step.
  • Electrode containing a gold-based organic metal so as to straddle the horizontal dividing groove 29 of the sheet-like substrate 21 with 96% alumina, which is excellent in heat resistance and insulation properties
  • the paste is printed to form a first upper electrode layer 22.
  • the electrode paste containing the gold-based organic metal enters the dividing groove 29 in the lateral direction, and the first upper electrode layer 22 can be formed to the depth of the dividing groove. Further, about 850 in order to make the first upper electrode layer 22 a safe film.
  • Baking is performed at a temperature of C.
  • the depth of the dividing grooves 28 and 29 with respect to the thickness of the substrate 21 is generally less than half the thickness of the substrate 21 so as not to break during handling in the manufacturing process.
  • an electrode base containing silver-based conductive powder and glass is printed so as to partially overlap the first upper electrode layer 22 as shown in FIG.
  • a second upper electrode layer 23 is formed, and then the second upper electrode layer 23 is fired at a temperature of about 850 in order to form a stable film.
  • a resistance base mainly composed of ruthenium oxide is printed so as to be electrically connected to the second upper electrode layer 23.
  • the resistance layer 24 is formed.
  • firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 24 a stable film.
  • trimming is performed by forming a trimming groove 30 with a YAG laser in order to correct the resistance value of the resistance layer 24 to a predetermined value.
  • a trimming probe for measuring a resistance value is set on the second upper electrode layer 23 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 24 whose resistance has been corrected, thereby forming a protection layer 25.
  • the print pattern of the protective layer 25 may be formed so as to continuously cover the plurality of resistive layers 24 arranged in the horizontal direction across the dividing groove 28 in the vertical direction.
  • baking is performed at a temperature of about 600 ° C. in order to make the protective layer 25 a stable film.
  • a first upper electrode layer 22, a second upper electrode layer 23, a resistive layer 24, a trimming groove 30, and a protective layer 25 are formed.
  • the substrate is divided along the dividing groove 29 in the horizontal direction of the completed sheet-shaped substrate 21, and divided into strip substrates 31.
  • the first upper electrode layer 22 formed earlier is placed on the side surface of the strip substrate 31 in the longitudinal direction. It is in a state formed to the depth of the direction dividing groove 29.
  • FIG. 3 (d) as a preparation step for plating the exposed first upper electrode layer 22 and second upper electrode layer 23, Then, the substrate is divided along the vertical dividing grooves 28 of the strip substrate 31, and divided into individual substrates 32.
  • an electric wire is used.
  • a nickel plating layer (not shown) is used as an intermediate layer and a solder plating layer (not shown) is used as an outermost layer to manufacture a resistor.
  • the resistor according to the first embodiment of the present invention constructed and manufactured as described above is soldered to a mounting board.
  • FIG. 4 (a) showing the mounting state of the resistor according to the first embodiment of the present invention
  • the mounting was performed with the surface on which the protective layer was formed facing downward, and the upper electrode layer (shown in FIG. ) And the resistive layer on the side of the substrate, but the area where the side electrodes are formed is small, so only a fillet 33 is formed. Therefore, as shown in FIG. 4 (b), which is a top view showing the mounting state of the resistor in the first embodiment of the present invention, the component area 3 4 and the area 3
  • the area obtained by adding 5 is the mounting area 3 6.
  • a 0.6 x 0.3 mm square chip resistor can reduce the size by about 20% when compared with the product of the conventional structure and the mounting area.
  • the mounting area of the side electrode of the resistor is small, a soldering fit is formed on the mounting board.
  • the mounting area can be reduced, and the mounting area can be reduced.
  • the soldering layer 27 and the protective layer 25 are flush with each other or the soldering layer 27 is raised, so that the soldering is performed. A gap between the second layer 27 and the land pattern at the time of mounting can be prevented, and the mounting quality can be further improved.
  • the second upper electrode layer can be formed.
  • the mounting area can be further reduced by not forming the side electrode in the first embodiment of the present invention.
  • FIG. 5 is a sectional view of a resistor according to the second embodiment of the present invention.o
  • 41 is a substrate containing 96% alumina.
  • Reference numeral 42 denotes a first upper surface electrode layer provided by a gold-based sputter provided over a side portion and a part of a side surface of the upper surface of the substrate 41. The ridge lines are rounded. The area of the first upper electrode layer 42 on the side surface of the substrate 41 is less than half the area of the side surface of the substrate 41.
  • Reference numeral 43 denotes a second upper electrode layer containing a silver-based conductive powder electrically connected to the first upper electrode layer 42 and glass.
  • Reference numeral 44 denotes a resistance layer mainly composed of ruthenium oxide, which is electrically connected to the second upper electrode layer 43.
  • Reference numeral 45 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 44.
  • Reference numerals 46 and 47 denote a nickel plating layer and a solder plating layer provided to ensure reliability and the like during soldering as necessary.
  • FIG. 6 and FIG. 7 are process drawings showing a method for manufacturing a resistor according to the second embodiment of the present invention.
  • a plurality of vertical and horizontal divisions provided on the surface for dividing into strips and individual pieces in a post-process are provided.
  • Gold is deposited on the entire upper surface of a sheet-like substrate 41 having 96% alumina having excellent heat resistance and insulation properties having split grooves 48, 49 by sputtering.
  • a first upper electrode layer 42 having a desired electrode pattern is formed by a photolithography method generally used in LSIs and the like, and the first upper electrode layer 42 is formed.
  • heat treatment is performed at a temperature of about 300 to 400 ° C.
  • the first upper surface electrode layer 42 enters the horizontal dividing groove 49 and the first upper surface electrode layer 42 can be formed to the depth of the dividing groove.
  • the depth of the dividing grooves 48, 49 with respect to the thickness of the substrate 41 is generally less than half the thickness of the substrate 41 so as not to break during handling in the manufacturing process.
  • baking is performed at a temperature of about 850 ° C. in order to make the second upper electrode layer 43 a stable film.
  • a resistance base containing ruthenium oxide as a main component is printed so as to be in electrical contact with the second upper electrode layer 43.
  • firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 44 a stable film.
  • trimming is performed by forming a trimming groove 50 with a YAG laser in order to correct the resistance value of the resistance layer 44 to a predetermined value. .
  • a trimming probe for measuring a resistance value is set on the second upper electrode layer 43 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 44 whose resistance has been corrected, thereby forming a protection layer 45.
  • the print pattern of the protective layer 45 may be formed so as to continuously cover the plurality of resistive layers 44 arranged in the horizontal direction across the dividing groove 48 in the vertical direction.
  • baking is performed at a temperature of about 600 ° C. in order to make the protective layer 45 a stable film.
  • the first upper electrode layer 42, the second upper electrode layer 43, the resistance layer 44, the trimming groove 50, and the protective layer 45 The substrate is divided along the horizontal dividing grooves 49 of the sheet-like substrate 41 on which is formed, and divided into strip substrates 51.
  • the first upper surface electrode layer 42 formed earlier is formed on the side surface in the longitudinal direction of the strip substrate 51 so as to be formed to the depth of the lateral dividing groove 49.
  • a resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer. Things.
  • Nickel conductive powder of silver ⁇ 1 & combination 5 has resin-textile resin-based fiber, and further spa, evening + resin
  • FIG. 8 is a sectional view of a resistor according to a third embodiment of the present invention.
  • reference numeral 61 denotes a substrate containing 96% alumina.
  • Reference numeral 62 denotes a first upper surface electrode layer formed by firing a gold-based organometallic compound provided over a side portion of the main surface and a part of the side surface of the substrate 61, and a first upper electrode layer formed on the side surface of the substrate 61.
  • the area of the upper electrode layer 62 of the first substrate is not more than half the area of the side surface of the substrate 61.
  • Reference numeral 63 denotes a pair of second upper electrode layers formed by adding a glass to a silver-based conductive powder electrically connected to the first upper electrode layer 62.
  • Reference numeral 64 denotes a resistance layer mainly composed of ruthenium oxide which is electrically connected to the second upper electrode layer 63.
  • Reference numeral 65 denotes a protective layer mainly composed of glass and provided on the upper surface of the resistance layer 64.
  • Reference numeral 66 denotes a third upper surface electrode layer provided on a part of the upper surface of the second upper surface electrode layer 63 and containing glass in a silver-based conductive powder.
  • Reference numerals 67 and 68 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability during soldering.
  • 9 to 11 are process diagrams showing a method for manufacturing a resistor according to the third embodiment of the present invention.
  • a strip-shaped A sheet containing 96% alumina with excellent heat resistance and insulation having a plurality of vertical and horizontal dividing grooves 69, 70 provided for dividing into individual pieces.
  • a first upper electrode layer 62 is formed by printing an electrode paste containing a gold-based organometallic compound so as to straddle the horizontal dividing groove 70 of the substrate 61 in the horizontal direction.
  • firing is performed at a temperature of about 850 ° C. in order to make the first upper electrode layer 62 a stable film.
  • the electrode paste enters the dividing groove 70 in the horizontal direction, and the first upper electrode layer 62 can be formed to the depth of the dividing groove.
  • the depth of the dividing grooves 69 and 70 with respect to the thickness of the substrate 61 is generally formed to be half or less of the thickness of the substrate 61 so as not to be broken during handling in the manufacturing process.
  • firing is performed at a temperature of about 850 ° C. in order to make the second upper electrode layer 63 a stable film.
  • a resistance base mainly composed of ruthenium oxide is printed so as to be electrically connected to the second upper electrode layer 63, and the resistance layer is printed.
  • trimming is performed by forming a trimming groove ⁇ 1 with a YAG laser. Do. At this time, a trimming probe for measuring a resistance value is set on the second upper electrode layer 63 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 64 having the corrected resistance value, and a protection layer 65 is formed.
  • the printing pattern of the protective layer 65 may be formed so as to cover the plurality of resistive layers 64 arranged in the horizontal direction in a continuous manner across the vertical dividing grooves 69.
  • baking is performed at a temperature of about 600 ° C. in order to make the protective layer 65 a stable film.
  • the first upper electrode layer 62, the second upper electrode layer 63, the resistance layer 64, the trimming groove 71, and the protective layer 65 are formed. Then, the sheet is divided along the lateral dividing groove 70 of the sheet-like substrate 61 on which the third upper surface electrode layer 66 has been formed, and divided into strip substrates 72. At this time, the first upper electrode layer 62 formed previously is formed on the side surface in the longitudinal direction of the strip substrate 72 to the depth of the horizontal dividing groove 70.
  • the exposed first top electrode layer 62, second top electrode layer 63 and third top electrode layer 66 are exposed.
  • the substrate is divided along the vertical dividing grooves 69 of the strip substrate 72 and divided into individual substrates 73.
  • the exposed first upper electrode layer 62, the second upper electrode layer 63, and the third upper electrode layer 66 at the time of soldering are exposed.
  • the nickel plating layer (not shown) is used as an intermediate layer by electric plating, and the solder plating layer (not shown) is used. (Not shown) as the outermost layer to manufacture a resistor.
  • the resistor according to the third embodiment of the present invention constructed and manufactured as described above is soldered to a mounting board.
  • FIG. 12 (a) showing the mounting state of the third embodiment of the present invention
  • mounting is performed with the surface on which the protective layer is formed facing downward, and the first, second, and third Both the upper electrode layer (not shown) and the resistor layer on the side of the board are soldered.
  • the fillet 74 is slightly Will only be formed. Therefore, as shown in the top view of the mounted state in FIG. 12 (b), the area obtained by combining the component area 75 with the area 76 necessary for soldering the side surface of this component is the mounting area 7 It becomes 7.
  • a square chip resistor of 0.6 x 0.3 mm size can be reduced by about 20% when compared with the product of the conventional structure and the mounting area.
  • the mounting area can be reduced.
  • the level of the soldering layer 68 and the protection layer 65 are flush with each other or the height of the soldering layer 68 is increased, so that the soldering layer 68 is formed.
  • the gap between the board and the land pattern 76 during mounting is not easily generated, and the mounting quality can be further improved.
  • the second upper electrode layer 63, the protective layer 65, and the third upper electrode layer 66 are combined as shown in (Table 3), The characteristics can be improved.
  • Silver-based Nickel-based ⁇ 1 Self-combination 1 Features Conductive powder Conductive powder Glass-based and third top surface
  • Silver-based Silver-based ⁇ 3 ⁇ 4 ⁇ 65 is conductive powder conductive powder resin-based
  • Silver-based Nickel-based ⁇ 1 Combination 3 Features Conductive powder Conductive powder Resin-based and third top surface
  • the mounting area can be further reduced by not forming the side electrodes in the third embodiment of the present invention.
  • FIG. 13 is a sectional view of a resistor according to a fourth embodiment of the present invention.
  • reference numeral 81 denotes a substrate containing 96% alumina.
  • Reference numeral 82 denotes a first upper surface electrode layer provided by a gold-based sputter provided on a side portion and a part of a side surface of the upper surface of the substrate 81, and a first upper surface electrode layer provided on the side surface of the substrate 81.
  • the area of the upper electrode layer 82 is equal to or less than half the area of the side surface of the substrate 81.
  • Reference numeral 83 denotes a second upper electrode layer containing a silver-based conductive powder electrically connected to the first upper electrode layer 82 and glass.
  • Reference numeral 84 denotes a resistance layer mainly composed of ruthenium oxide, which is electrically connected to the second upper electrode layer 83.
  • Reference numeral 85 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 84.
  • Reference numeral 86 denotes a third upper electrode layer formed of a silver-based conductive powder containing glass and provided on a part of the upper surfaces of the first upper electrode layer 82 and the second upper electrode layer 83.
  • Reference numerals 87 and 88 denote a nickel plating layer and a solder-plated layer provided as necessary to ensure reliability during soldering.
  • FIG. 14 to FIG. 16 show a resistor according to a fourth embodiment of the present invention.
  • FIG. 4 is a process chart showing a method for manufacturing the same.
  • the surface has a plurality of vertical and horizontal dividing grooves 89, 90 provided for dividing into strips and individual pieces in a later process.
  • Gold is deposited on the entire upper surface of the substrate 81 by the sputtering method.
  • the first upper electrode layer 82 having a desired electrode pattern is formed by the photolithography method performed in the past, and in order to make the first upper electrode layer 82 a stable film, The heat treatment is performed at a temperature of about 300 to 400 ° C. At this time, the first upper surface electrode layer 82 enters the horizontal dividing groove 90 and reaches the first upper surface to the depth of the dividing groove.
  • the electrode layer 82 can be formed.
  • the depth of the division grooves 89, 90 with respect to the thickness of the substrate 81 is generally set to a value that is smaller than the thickness of the substrate 81 so as not to crack during handling in the manufacturing process. It is formed to be less than half.
  • an electrode paste containing a silver-based conductive powder and glass is electrically connected to the first upper electrode layer 82.
  • Printing is performed to form a second upper electrode layer 83.
  • baking is performed at a temperature of about 850 to make the second upper electrode layer 83 a stable film.
  • a resist paste mainly composed of ruthenium oxide is printed and electrically connected to the second upper electrode layer 83 so as to be electrically connected.
  • the layer 84 is formed.
  • firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 84 a stable film.
  • trimming grooves 91 are formed with a YAG laser in order to correct the resistance value of the resistance layer 84 to a predetermined value.
  • a trimming probe for measuring a resistance value is set on the second upper electrode layer 83 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 84 whose resistance has been corrected, thereby forming a protection layer 85.
  • the printing pattern of the protection layer 85 may be formed so as to continuously cover the plurality of resistance layers 84 arranged in the horizontal direction across the division grooves 89 in the vertical direction.
  • baking is performed at a temperature of about 600 ° C. in order to make the protective layer 85 a stable film.
  • the lateral division groove 90 is straddled over a part of the upper surfaces of the first upper electrode layer 82 and the second upper electrode layer 83.
  • the third upper electrode layer 86 is formed by printing an electrode paste containing a silver-based conductive powder and glass. Next, baking is performed at a temperature of about 600 ° C. in order to make the third upper electrode layer 86 a stable film.
  • the first upper electrode layer 82, the second upper electrode layer 83, the resistance layer 84, the trimming groove 91, and the protective layer 85 is formed along the horizontal dividing groove 90 of the sheet-like substrate 81 on which the upper surface electrode layer 86 has been formed, and is divided into strip substrates 92.
  • the first upper electrode layer 82 formed earlier is formed on the side surface in the longitudinal direction of the strip substrate 92 so as to be formed to the depth of the horizontal dividing groove 90.
  • the exposed first upper electrode layer 82, second upper electrode layer 83, and third upper electrode layer 86 are plated. As a preparation process for It is divided along the dividing groove 89 in the direction, and divided into individual substrates 93.
  • the exposed first upper surface electrode layer 82, the second upper surface electrode layer 83, and the third upper surface electrode layer 86 are prevented from electrode erosion during soldering and reliability during soldering.
  • Nickel plating layer (not shown) is formed as an intermediate layer and solder plating layer (not shown) is formed as the outermost layer by electric plating to ensure the performance.
  • Manufactures resistor devices are examples of the exposed first upper electrode layer 82, second upper electrode layer 83, and third upper electrode layer 86 are plated.
  • the first upper electrode layer 82, the second upper electrode layer 83, the resistance layer 84, the protective layer 85, and the third upper electrode layer 86 When the combinations shown in Table 4) are used, other characteristics can be improved.
  • Ta conductive Powder Conductive powder (fired at 850) Same as 5
  • the mounting area can be further reduced by not forming the side electrode in the fourth embodiment of the present invention.
  • FIG. 17 is a sectional view of a resistor according to a fifth embodiment of the present invention.
  • 101 is a substrate containing 96% alumina.
  • Reference numeral 102 denotes a first upper surface electrode layer provided on the side of the main surface of the substrate 101 and containing glass in a silver-based conductive powder.
  • 103 is a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 102.
  • Reference numeral 104 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 103.
  • Reference numeral 105 denotes a second upper electrode layer formed by using a gold-based sputter provided on a part of the upper surface and side surfaces of the first upper electrode layer 102.
  • the area of the second upper electrode layer 105 on the side surface is not more than half the area of the side surface of the substrate 101.
  • 106 is a third upper electrode layer containing glass in a silver-based conductive powder overlapping a part of the upper surfaces of the first upper electrode layer 102 and the second upper electrode layer 105. It is.
  • Reference numerals 107 and 108 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like during soldering.
  • FIGS. 18 to 20 are process diagrams showing a method for manufacturing a resistor according to the fifth embodiment of the present invention.
  • a resist paste mainly composed of ruthenium oxide is printed so as to be electrically connected to the first upper electrode layer 102, and the resistive layer is formed. Form 103. Next, this resistance layer
  • Firing is performed at a temperature of about 850 to make 103 a stable film.
  • a trimming groove 1 1 1 1 1 Perform the trimming.
  • a trimming probe for measuring a resistance value is set on the first upper electrode layer 102 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistive layer 103 whose resistance has been corrected, thereby forming a protective layer 104.
  • a print pattern of the protective layer 104 may be formed so as to continuously cover the plurality of resistive layers 103 arranged in the horizontal direction across the dividing groove 109 in the vertical direction. Then this protection Firing was performed at a temperature of about 600 ° C to make layer 104 a stable film.
  • a resist material made of resin is applied to the entire upper surface of the substrate 101, and the resist material is further applied to the resist material by a photolithography method.
  • the hole of the film forming pattern of the second upper electrode layer 105 is formed.
  • gold is deposited on the entire upper surface of the substrate by a sputtering method, and a resist material in a portion other than a desired film forming pattern of the second upper electrode layer 105 is removed.
  • the second upper electrode layer 105 is formed.
  • the second upper electrode layer 105 can enter the horizontal dividing groove 110 and form the second upper electrode layer 105 to the depth of the dividing groove.
  • the depth of the dividing grooves 109 and 110 with respect to the thickness of the substrate 101 is generally formed so as to be less than half the thickness of the substrate 101 so as not to be broken during handling in the manufacturing process. Have been.
  • the silver-based conductive powder is overlapped with a part of the upper surfaces of the first upper electrode layer 102 and the second upper electrode layer 105. Then, an electrode paste containing glass and glass is printed to form a third upper electrode layer 106. Next, firing is performed at a temperature of about 850 ° C. in order to make the third upper surface electrode layer 106 a stable film.
  • the second upper electrode layer 105 formed earlier is placed laterally on the long side surface of the strip substrate 112. It is in a state of being formed up to the depth of the division groove 110 in the direction.
  • the exposed first upper electrode layer 102, second upper electrode layer 105, and third upper electrode layer 106 are exposed.
  • the strip substrate 112 is divided along the vertical division grooves 109 to be divided into individual substrates 113. Then, prevention of electrode erosion and soldering during the soldering of the exposed first upper electrode layer 102, second upper electrode layer 105, and third upper electrode layer 106 are performed. To ensure reliability at the time, the nickel plating layer (not shown) is formed as an intermediate layer and the solder plating layer (not shown) is formed as the outermost layer by electric plating. It manufactures resistors.
  • the first upper electrode layer 102, the resistance layer 103, the protective layer 104, the second upper electrode layer 105, and the third upper electrode layer When 106 is combined as shown in (Table 5), other characteristics can be improved.
  • the mounting area can be further reduced by not forming the side electrode in the fifth embodiment of the present invention.o
  • FIG. 21 is a sectional view of a resistor according to a sixth embodiment of the present invention.
  • reference numeral 121 denotes a substrate containing 96% alumina.
  • Reference numeral 122 denotes a pair of upper electrode layers made of a gold-based thin film provided on the side of the main surface of the substrate 122.
  • Reference numeral 123 denotes a resistance layer formed of a nickel chromium-based or chromium-silicon-based thin film provided on the upper surface of the substrate 121.
  • Reference numeral 124 denotes a protective layer made of an ethoxy resin or the like provided on the upper surface of the resistance layer 123.
  • Reference numeral 125 denotes a side electrode layer formed of a nickel-based thin film provided on the side surface of the substrate 121.
  • 1 2 6 and 1 2 7 are nickel plating layers and solder plating layers provided as necessary to ensure reliability during soldering, etc.
  • the ridges of 1 2 6 and the soldering layer 1 2 7 are rounded, and the area of the soldering layer 1 2 7 on the side of the board 1 2 1 is the side of the board 1 2 1 Is less than half of the area.
  • FIGS. 22 to 24 show resistors according to the sixth embodiment of the present invention.
  • FIG. 4 is a process chart showing a method for manufacturing the same.
  • the surface has a plurality of vertical and horizontal dividing grooves 128, 129 provided for dividing into strips and individual pieces in a later step.
  • the main component is gold or the like without straddling the horizontal dividing groove 129 on the upper surface of the sheet-like substrate 121 containing 96% aluminum having excellent heat resistance and insulation properties.
  • the entire upper surface of the sheet-like substrate 121 on which the upper electrode layer 122 (not shown in the figure) is formed is subjected to a snow-plate method. Then, nickel-chromium, chromium-silicon, or the like is deposited to form the entire resistor layer 130.
  • the entire resistor layer 130 is formed into a desired resistor pattern by a photolithography method generally used in LSIs or the like. Formed and heat-treated at a temperature of about 300 to 400 in order to make this resistance layer 123 stable.
  • trimming is performed by forming a trimming groove 131 with a YAG laser to correct the resistance value of the resistance layer 123 to a predetermined value.
  • the trimming probe for measuring the resistance value is set on the upper electrode layer 122, and the trimming probe is set.
  • the resistance can be freely adjusted from a low resistance value to a high resistance value. .
  • an individual protective layer printing pattern is formed for each resistance layer.
  • an epoxy resin paste is screen-printed, and then it is about 200 in a belt-type continuous curing furnace to make it firmly adhere to the substrate 121.
  • the film is thermoset with a 0 minute opening file to form a protective layer 124.
  • a protective layer printing pattern may be formed so as to continuously cover the plurality of resistive layers 123 arranged in the horizontal direction across the divisional grooves 128 in the vertical direction.
  • a nickel-chromium-based thin film is formed by a sputter so as to straddle the horizontal dividing groove 1 29 and make electrical contact with the upper electrode layer 122. Is formed.
  • a resist layer is formed in advance below the portion where the side electrode layer is to be formed, a nickel-chromium layer is formed on the entire substrate by a sputter, and the resist is formed by a lift-off method.
  • the nickel-chromium layer other than the side electrode layer is removed at the same time as removing the metal layer.
  • the sheet-like substrate 121 is divided by a horizontal dividing groove 129 to be primarily divided into strip substrates 132.
  • the side electrode layer 125 is formed on the side surface of the strip substrate 1322 in the longitudinal direction to the depth of the lateral division groove 129.
  • the exposed upper electrode layer As a preparation process for applying plating to 1 2 2 and side electrode layer 1 2 5, a secondary division is performed to divide strip substrate 13 2 into individual substrates 13 3, and the exposed upper surface
  • a nickel plating layer see Fig. (Not shown) as an intermediate layer and a soldering layer (not shown) as an outermost layer to manufacture a resistor.
  • the resistor according to the sixth embodiment of the present invention constructed and manufactured as described above was soldered to a mounting board.
  • the mounting was performed with the surface on which the protective layer was formed facing down, and the upper electrode layer (not shown) and the resistance layer on the side of the substrate
  • the area where the side electrode is formed is small, only the fillet 134 is formed. Therefore, as shown in the top view of the mounted state in Fig. 25 (b), the area required for soldering the
  • the combined area of 1 3 6 is the mounting area 1 3 7.
  • the size of the mounting area was reduced by about 20% when compared to the product with the conventional structure.
  • the area of the side electrode of the resistor is small, the area for forming the soldering fillet on the mounting board can be small, and the mounting area can be reduced. can do
  • the adhesion strength to the substrate is strong, and a straight line is formed on the boundary between the substrate 121 and the soldered layer 127 on the side surface of the substrate. Good appearance and appearance The effect that the position is good is also obtained.
  • the mounting area can be further reduced if the side electrode layer 125 is not formed.
  • soldering inspection after mounting is actually performed by image recognition, and if no side electrode is formed, no fillet is formed. The problem is that automatic inspection by image recognition becomes impossible.
  • the soldering layer 127 and the protective layer 124 are flush with each other or the soldering layer 127 is raised so that the soldering can be performed.
  • a gap is not easily formed between the useless layer 1 27 and the land pattern during mounting, and the mounting quality can be further improved.
  • FIG. 26 is a sectional view of a resistor according to the seventh embodiment of the present invention.
  • 141 is a substrate containing 96% alumina.
  • Reference numeral 142 denotes a pair of first upper electrode layers made of a metal-based thin film provided on the side of the upper surface of the substrate 141.
  • a resistance layer 144 is provided between the upper electrode layer 142 and formed of a nickel-chromium or chromium-silicon thin film.
  • Reference numeral 144 denotes a protective layer made of an epoxy resin or the like provided on the upper surface of the resistance layer 144.
  • Reference numeral 145 denotes a pair of second upper electrode layers made of silver or Niggel-based conductive powder containing a resin.
  • Reference numeral 144 denotes a side electrode layer provided on the side surface of the substrate 141 so as to be connected to the first upper electrode layer 142 or the second upper electrode layer 144.
  • 147 and 148 are nickel plating layers and solder plating layers provided as necessary to ensure reliability during soldering. These nickel plating layers 1 4 7
  • the edge of the soldering layer 144 is rounded, and the area of the soldering layer 144 on the side of the board 141 is smaller than the area of the side of the board 141. Less than half.
  • FIG. 27 to 29 are process diagrams showing a method for manufacturing a resistor according to the seventh embodiment of the present invention.
  • a plurality of vertical and horizontal dividing grooves 14 9 and 15 provided on the surface for dividing into strips and individual pieces in a post-process. It has 0 and is excellent in heat resistance and insulation. It contains 96% alumina.It does not cross the horizontal dividing groove 150 on the upper surface of the sheet-like substrate 14 1.
  • it is fired in a belt-type continuous firing furnace at about 850 for about 45 minutes with a profile to form a thin film top electrode layer 142. .
  • a snow layer is formed on the entire top surface of the substrate 141 having a sheet surface on which an upper electrode layer 142 (not shown in the figure) is formed.
  • Nickel metal chrome, chromium silicon, and the like are deposited by the sputtering method to form the entire resistor layer 151.
  • the entire resistor layer 151 is formed with a desired resistor pattern by a photolithography method generally used in LSIs and the like. Then, a heat treatment is performed at a temperature of about 300 to 400 ° C. in order to form the resistive layer 144 as a stable film.
  • a trimming groove 15 At this time, the trimming probe for measuring the resistance is set on the upper electrode layer 142, and the trimming is performed by the serpentine cutting method ( Multiple straight cuts) and By doing so, it is possible to freely adjust from a low resistance value to a high resistance value.
  • each protection layer printing pattern is applied to each resistance layer 144.
  • a belt-type continuous hardening furnace is used for about 200 hours in order to adhere firmly to the substrate 141.
  • the protective layer 144 is formed by thermosetting with a profile for about 30 minutes.
  • a protective layer printing pattern may be formed so as to continuously cover the plurality of resistive layers 144 arranged in the horizontal direction across the divisional grooves 149 in the vertical direction.
  • a conductive base containing resin in a silver-based or nickel-based conductive powder was screen-printed so as to cover the upper electrode layer 142.
  • a belt-type continuous curing furnace is used for about 200.
  • the second upper electrode layer 145 is formed by thermosetting with a profile for about 30 minutes.
  • a sputter is applied so as to straddle a horizontal dividing groove (not shown) and electrically contact the upper electrode layer 142, as shown in FIG.
  • a side electrode layer 144 composed of a cell chrome thin film is formed, and at this time, a resist layer is formed in advance below a portion where the side electrode layer is to be formed, and a spatula is formed over the entire substrate.
  • the nickel-chromium layer other than the side-surface electrode layer is removed simultaneously with the resist removal by a lift-off method.
  • the side of the sheet-like substrate 14 1 The first division is performed on the strip substrate 153 by dividing the substrate with the division grooves 150 of the same direction. At this time, on the side surface in the longitudinal direction of the strip substrate 153, the side surface electrode layer 146 is formed in a state of being formed to the depth of the horizontal dividing groove 150.
  • FIG. 29 (b) as a preparation step for plating the exposed second upper electrode layer 144 and side electrode layer 144, Performs a secondary division that divides the strip substrate 1 5 3 into individual substrates 1 5 4, and performs electrode coating during soldering between the exposed second upper electrode layer 1 4 5 and side electrode layer 1 4 6.
  • the nickel plating layer (not shown) is used as an intermediate layer, if necessary, using electric plating.
  • a resistor (not shown) is formed as the outermost layer to manufacture a resistor.
  • FIG. 30 is a sectional view of a resistor according to the eighth embodiment of the present invention.
  • reference numeral 161 denotes a substrate containing 96% alumina.
  • Reference numeral 162 denotes an upper surface electrode layer provided on the side and part of the side surface of the main surface of the substrate 161 and containing glass in a silver-based conductive powder. 62 The ridgeline is rounded. The area of the upper electrode layer 162 on the side surface of the substrate 161 is less than half the area of the side surface of the substrate 161.
  • Reference numeral 163 denotes a resistance layer mainly composed of ruthenium oxide which is electrically connected to the upper electrode layer 162.
  • Reference numeral 164 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 163.
  • Reference numerals 165 and 166 denote a nickel-plated layer and a solder-plated layer provided as necessary to ensure reliability at the time of soldering.
  • FIG. 31 and FIG. 32 are process diagrams showing a method of manufacturing a resistor according to an eighth embodiment of the present invention.
  • a plurality of vertical and horizontal dividing grooves 16 7 and 16 provided on the surface for dividing into strips and individual pieces in a post-process.
  • An electrode base containing silver-based conductive powder and glass is printed so as to straddle the dividing groove 168 to form the upper electrode layer 162.
  • firing is performed at a temperature of about 850 ° C. in order to make the upper electrode layer 16 2 a stable film.
  • the electrode paste enters the dividing groove 168 in the lateral direction, and the upper electrode layer 162 can be formed to the depth of the dividing groove.
  • the depth of the dividing grooves 1667 and 1668 with respect to the thickness of the substrate 161 is generally less than half the thickness of the substrate 161, so as not to break during handling in the manufacturing process. It is formed.
  • a resist paste containing ruthenium oxide as a main component is printed so as to be in electrical contact with the upper electrode layer 162.
  • Form 1 6 3 Next, firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 163 stable.
  • a trimming groove 169 is formed with a YAG laser to perform trimming. I do.
  • a trimming probe for measuring the resistance value is set on the upper electrode layer 162 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 163 having the corrected resistance value, and the protection layer 164 is formed.
  • the printed pattern of the protective layer 164 may be formed so as to continuously cover the plurality of resistive layers 163 arranged in the horizontal direction across the dividing groove 167 in the vertical direction.
  • baking is performed at a temperature of about 600 ° C. o
  • the upper surface electrode layer 162 previously formed is formed on the side surface in the longitudinal direction of the strip substrate 170 to the depth of the horizontal dividing groove 168.
  • the vertical dividing groove of the strip substrate 170 is formed.
  • the substrate is divided along 1 6 7 and divided into individual substrates 1 7 1.
  • a nickel plating layer (not shown) is formed by electric plating. ) Is used as an intermediate layer, and a soldering layer (not shown) is formed as an outermost layer to manufacture a resistor.
  • the resistor according to the eighth embodiment of the present invention constructed and manufactured as described above, was soldered to a mounting board.
  • mounting was performed with the surface on which the protective layer was formed facing down, and the upper electrode layer (not shown) and the resistance layer on the side of the substrate
  • the mounting area is 1 76, which is the sum of the component area 1 74 and the area 1 75 necessary for soldering the side surfaces.
  • the resistor side Since the area of the surface electrode is small, the area for forming a soldering fillet on the mounting board can be small, and the mounting area can be reduced.
  • the soldering layer 16 6 and the protective layer 16 4 are flush with each other or the soldering layer 16 A gap between the first layer 166 and the land pattern at the time of mounting is less likely to occur, so that the mounting quality can be further improved.
  • the key becomes smaller.
  • the mounting area can be further reduced by not forming the side electrode in the eighth embodiment of the present invention.
  • soldering inspection after mounting is actually performed by image recognition, and if no side electrode is formed, no fillet is formed. This causes a problem that automatic inspection by image recognition cannot be performed.
  • FIG. 34 is a sectional view of a resistor according to a ninth embodiment of the present invention.
  • 181 is a substrate containing 96% alumina.
  • Reference numeral 182 denotes an upper electrode layer provided by a gold-based sputter provided on the side and part of the side surface of the main surface of the substrate 181, and the ridge line of the upper electrode layer 182 is rounded. have.
  • the area of the upper electrode layer 18 2 on the side surface of the substrate 18 1 is less than half the area of the side surface of the substrate 18 1.
  • Reference numeral 183 denotes a resistance layer mainly composed of ruthenium oxide, which is electrically connected to the upper electrode layer 182.
  • Reference numeral 184 denotes a protective layer mainly composed of glass and provided on the upper surface of the resistance layer 183.
  • Reference numerals 185 and 186 denote nickel plating layers and soldering layers provided as necessary to ensure reliability during soldering.
  • FIGS. 35 to 36 are process diagrams showing a method of manufacturing a resistor according to the ninth embodiment of the present invention.
  • 9 A sheet-like substrate containing 96% aluminum, which is excellent in heat resistance and insulation properties, has an 8) Gold is deposited on the entire upper surface of 1 1 by the sputtering method, and The upper electrode layer 182 having a desired electrode pattern is formed by a photolithography method generally used in the above-mentioned method.
  • the heat treatment is performed at a temperature of about 300 to 400 ° C.
  • the upper electrode layer 182 enters the horizontal dividing groove 1888, and the upper electrode layer 182 can be formed to the depth of the dividing groove.
  • the depth of the dividing grooves 1 87 and 1 88 with respect to the thickness of the substrate 18 1 is generally formed so as to be less than half the thickness of the substrate 18 1 so as not to crack during handling in the manufacturing process. Have been.
  • a resist paste mainly composed of ruthenium oxide is printed so as to be electrically connected to the upper electrode layer 182, and the resistive layer 183 is formed.
  • firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 183 a stable film.
  • trimming grooves 189 are formed with a YAG laser to correct the resistance value of the resistance layer 183 to a predetermined value. Perform trimming. At this time, the trimming probe for measuring the resistance value is set on the upper electrode layer 182 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 183 whose resistance has been corrected, and the protection layer 184 is formed.
  • the print pattern of the protective layer 184 may be formed so as to continuously cover the plurality of resistive layers 183 arranged in the horizontal direction across the divisional grooves 187 in the vertical direction.
  • firing is performed at a temperature of about 600 ° C. in order to make the protective layer 184 a stable film.
  • FIG. 36 (b) a sheet on which the upper electrode layer 182, the resistive layer 183, the trimming groove 1889, and the protective layer 1884 have been formed.
  • the substrate 18 is divided along a horizontal dividing groove 188 of the substrate 18 1, and divided into rectangular substrates 190.
  • the upper electrode layer 182 previously formed is formed on the side surface in the longitudinal direction of the strip substrate 190 to the depth of the horizontal dividing groove 188.
  • the vertical dividing groove of the strip substrate 190 is used as a preparation step for plating the exposed upper electrode layer 182. Divide along 187 and divide into individual substrates 191. In order to prevent electrode erosion during soldering of the exposed top electrode layer 18 and to secure reliability during soldering, nickel plating is performed by electric plating. (Not shown) as an intermediate layer and a soldering layer (not shown) as an outermost layer to manufacture a resistor.
  • the upper electrode layer 18 2 When the anti-layer 183 and the protective layer 184 are combined as shown in (Table 9), other characteristics (described in Table 9) can be improved.
  • FIG. 37 is a sectional view of a resistor according to the tenth embodiment of the present invention.
  • reference numeral 201 denotes five substrates containing 96% alumina.
  • 202 is one of the side and side of the main surface of the substrate 201.
  • Reference numeral 203 denotes a resistance layer mainly composed of ruthenium oxide, which is electrically connected to the first upper electrode layer 202.
  • Reference numeral 204 denotes a protective layer mainly composed of glass and provided on the upper surface of the resistance layer 203.
  • Reference numeral 205 denotes a second upper electrode layer formed by adding a glass to a silver-based conductive powder provided on the upper surface of the first upper electrode layer 202.
  • the ridge at 05 is rounded.
  • Reference numerals 206 and 207 denote nickel plating layers and soldering layers provided as necessary to ensure reliability during soldering.
  • FIG. 38 to FIG. 39 are process diagrams showing a method of manufacturing a resistor according to the tenth embodiment of the present invention.
  • An electrode base containing glass is printed to form a first upper electrode layer 202.
  • baking is performed at a temperature of about 850 ° C. in order to make the first upper electrode layer 202 a stable film.
  • the electrode paste enters the horizontal dividing groove 209 and extends to the depth of the dividing groove on the first upper surface.
  • the electrode layer 202 can be formed.
  • the depth of the dividing grooves 208 and 209 with respect to the thickness of the substrate 201 is generally formed so as to be less than half the thickness of the substrate 201 so as not to break during handling in the manufacturing process. ing.
  • a resist paste mainly composed of ruthenium oxide is printed so as to be electrically connected to the first upper electrode layer 202.
  • the layer 203 is formed.
  • baking was performed at a temperature of about 850 ° C.
  • a trimming groove 210 is formed with a YAG laser to perform the trimming. Perform mining. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 202 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistance layer 203 having the corrected resistance value, and the protection layer 204 is formed.
  • the print pattern of the protective layer 204 may be formed so as to continuously cover the plurality of resistive layers 203 arranged in the horizontal direction across the dividing groove 208 in the vertical direction.
  • baking is performed at a temperature of about 600 ° C. in order to make the protective layer 204 a stable film.
  • the silver-based conductive powder and the glass were formed on the upper surface of the first upper electrode layer 202 without straddling the lateral division grooves 209. Is printed to form a second upper electrode layer 205.
  • a plurality of first tops A printing pattern of the second upper electrode layer 205 may be formed on the surface electrode layer 202 so as to straddle the vertical division groove 208.
  • firing is performed at a temperature of about 600 ° C. in order to make the second upper electrode layer 205 a stable film.
  • the first upper electrode layer 202, the resistive layer 203, the trimming groove 210, the protective layer 204, and the second The sheet-like substrate 201 on which the surface electrode layer 205 has been formed is divided along the lateral division grooves 209 to be divided into strip substrates 211.
  • the upper electrode layer 202 formed previously is formed on the side surface in the longitudinal direction of the strip substrate 211 to the depth of the horizontal dividing groove 209.
  • a preparatory step for plating the exposed first upper electrode layer 202 and second upper electrode layer 205 is shown. Then, the strip substrate 211 is divided along the vertical dividing groove 208 of the strip substrate 211, and divided into individual substrates 211. Then, in order to prevent electrode erosion at the time of soldering of the exposed first upper surface electrode layer 202 and the second upper surface electrode layer 205 and secure reliability at the time of soldering, A resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer by electric plating. It is.
  • the resistor according to the tenth embodiment of the present invention manufactured and manufactured as described above was soldered to a mounting board.
  • Mounting As shown in the cross-sectional view of the mounting state in FIG. 40 (a), mounting is performed with the surface on which the protective layer is formed facing downward, and the upper electrode layer (not shown) and the resistive layer on the side of the substrate are connected. Is soldered in both, but the area where the side electrode is formed Is small, and only the fillet 21 is formed. Therefore, as shown in the top view of the mounted state in FIG. 40 (b), the mounting area 2 1 4 is the combined area of the component area 2 14 and the area 2 15 required for soldering the side surfaces. It becomes 6. With a 0.6 x 0.3 mm square chip resistor, a reduction of about 20% was achieved by comparing the mounting area with a product with a conventional structure.
  • the area of the side electrode of the resistor is small, the area for forming the soldering fillet on the mounting board can be small, and the mounting area can be reduced. be able to.
  • the soldering layer 207 and the protective layer 204 are flush with each other or the soldering layer 207 is made higher, so that the soldering is performed.
  • a gap between the damaging layer 207 and the land pattern at the time of mounting hardly occurs, and the mounting quality can be further improved.
  • Conductive powder Conductive powder Resin-based, and the material of the second top surface + glass + resin m3 ⁇ 4B205 can be made of base metal (850 ⁇ ⁇ (200 orchids (200 Wb)) to make it cheap. Silver-based Silver-based Ion migration
  • Organometallic conductive powder It has a glass system, and it is inexpensive because it can reduce the amount of compound + glass power to gold ( ⁇ (600 ⁇ b)).
  • Organic metal Conductive powder Resin fiber is also included.
  • the mounting area can be further reduced by not forming the side electrode in the tenth embodiment of the present invention.
  • soldering inspection after mounting is actually performed by image recognition, and if side electrodes are not formed, no fillet is formed. This makes it impossible to perform automatic inspection by image recognition.
  • FIG. 41 is a sectional view of a resistor according to the eleventh embodiment of the present invention.
  • reference numeral 21 denotes a substrate containing 96% alumina.
  • Reference numeral 222 denotes a first upper surface electrode layer provided by a metal-based sputter provided on a side portion of the main surface and a part of the side surface of the substrate 221, and on a side surface of the substrate 221, The area of the first upper electrode layer 222 is equal to or less than half the area of the side surface of the substrate 222.
  • Reference numeral 223 denotes a resistance layer mainly composed of ruthenium oxide which is electrically connected to the first upper electrode layer 222.
  • Reference numeral 224 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 223.
  • Reference numeral 222 denotes a second upper electrode layer formed by adding a glass to a silver-based conductive powder provided on the upper surface of the first upper electrode layer 222.
  • the ridge line of 2 25 is rounded.
  • Reference numerals 22 and 22 denote nickel plating layers and solder plating layers provided as necessary to ensure reliability during soldering.
  • FIGS. 42 and 43 are process diagrams showing a method for manufacturing a resistor according to the eleventh embodiment of the present invention.
  • a first upper electrode layer 222 having a desired electrode pattern is formed by a photolithography method generally used in the above-mentioned method, and the first upper electrode layer 222 is formed. In order to obtain a stable film, heat treatment is performed at a temperature of about 300 to 400 ° C.
  • the first upper electrode layer 222 enters the dividing groove 229 in the lateral direction, and the first upper electrode layer 222 can be formed to the depth of the dividing groove.
  • the depth of the dividing grooves 2 228 and 229 with respect to the thickness of the substrate 221 is generally formed so as to be not more than half the thickness of the substrate 221 so as not to be broken during handling in the manufacturing process. ing.
  • a resistance paste mainly composed of ruthenium oxide is printed so as to be in electrical contact with the first upper electrode layer 222.
  • a resistance layer 2 2 3 is formed.
  • baking was performed at a temperature of about 850 ° C.
  • the resistance value of the resistance layer 23 is determined.
  • the trimming probe for measuring the resistance value is set on the first upper electrode layer 222 to perform trimming.
  • a paste mainly composed of glass is printed to protect the resistance layer 223 having the corrected resistance value, and the protection layer 224 is formed.
  • a print pattern of the protective layer 224 may be formed so as to continuously cover the plurality of resistive layers 223 arranged in the lateral direction across the dividing groove 228 in the longitudinal direction.
  • baking was performed at a temperature of about 600 ° C. in order to make this protective layer 222 a stable film.
  • the silver-based conductive powder and glass were applied to the upper surface of the first upper electrode layer 222 without crossing the horizontal dividing groove 229.
  • the electrode paste contained is printed to form a second upper electrode layer 225.
  • firing is performed at a temperature of about 600 ° C. in order to make the second upper electrode layer 225 a stable film.
  • the first upper electrode layer 222, the resistive layer 222, the trimming groove 230, the protective layer 222, and the second The sheet-like substrate 22 1 on which the surface electrode layer 2 25 has been formed is divided along the lateral dividing grooves 2 29, and divided into strip substrates 2 3 1.
  • the first upper electrode layer 222 formed earlier is formed on the side surface in the longitudinal direction of the strip substrate 231 to the depth of the horizontal dividing groove 229. .
  • a strip substrate 2311 is formed.
  • the substrate is divided along the vertical dividing groove 2, and the individual substrate 2 32 is divided.
  • the electric plating SMI was raised.
  • a resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a soldered layer (not shown) as an outermost layer.
  • the first upper electrode layer 222, the protective layer 222 and the second upper electrode layer 222 were combined as shown in (Table 11). Sometimes other properties (listed in Table 11) can be improved.
  • FIG. 44 is a sectional view of a resistor according to the 12th embodiment of the present invention.
  • reference numeral 2441 denotes a substrate containing 96% alumina.
  • Reference numeral 242 denotes a first upper electrode layer provided on the side of the main surface of the substrate 241 and containing glass in a silver-based conductive powder.
  • Reference numeral 243 denotes a resistance layer mainly composed of ruthenium oxide which is electrically connected to the first upper electrode layer 242.
  • Reference numeral 244 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 243.
  • Reference numeral 2445 denotes a second upper electrode layer made of a silver-based conductive powder containing glass and provided on the upper surface of the first upper electrode layer 242 and a part of the side surface of the substrate 241.
  • the area of the second upper electrode layer 245 on the side surface of the substrate 241 is less than half the area of the side surface of the substrate 241.
  • the ridge line of the second upper electrode layer 245 is rounded.
  • 246 and 247 are nickel plating layers and solder plating layers provided as necessary to ensure reliability during soldering, etc.
  • FIG. 45 and FIG. 46 are process diagrams showing a method for manufacturing a resistor according to the 12th embodiment of the present invention.
  • a plurality of vertical and horizontal dividing grooves 248, 24 provided on the surface to divide into strips and individual pieces in a later process 9
  • the first upper electrode layer 242 is formed by printing an electrode paste containing silver-based conductive powder and glass without straddling the divided groove 249.
  • firing is performed at a temperature of about 850 ° C. in order to make the first upper electrode layer 242 a stable film.
  • the depth of the dividing grooves 248 and 249 with respect to the thickness of the substrate 241 is generally less than half the thickness of the substrate 241 so as not to crack during handling in the manufacturing process. Is formed.
  • a resistance paste mainly composed of ruthenium oxide is printed so as to be electrically connected to the first upper electrode layer 242.
  • a resistance layer 2 4 3 is formed.
  • firing was performed at a temperature of about 850 ° C. in order to make the resistance layer 243 stable.
  • a trimming groove 250 is formed with a YAG laser to correct the resistance value of the resistance layer 243 to a predetermined value.
  • a trimming probe for measuring a resistance value is set on the first upper electrode layer 242 to perform trimming.
  • a paste mainly composed of glass is printed to protect the resistance layer 243 having the corrected resistance value, and the protection layer 244 is formed.
  • the printing pattern of the protective layer 244 may be formed so as to continuously cover the plurality of resistive layers 243 arranged in the horizontal direction across the dividing groove 248 in the vertical direction.
  • baking was performed at a temperature of about 600 ° C. to make this protective layer 244 a stable film.
  • the upper surface of the first substrate 2 42 is printed so as to straddle the horizontal dividing groove 249 of the sheet-like substrate 241, and the second upper surface electrode is printed. Form layers 2 4 5.
  • the electrode paste enters the horizontal dividing groove 249 and the second upper electrode layer 245 can be formed to the depth of the dividing groove.
  • the printing pattern of the second upper surface electrode layer 245 is continuous over the plurality of first upper surface electrode layers 242 arranged in the horizontal direction so as to straddle the vertical dividing groove 248. May be formed.
  • firing is performed at a temperature of about 600 ° C. in order to make the second upper electrode layer 245 a stable film.
  • the first upper electrode layer 242, the resistance layer 243, the trimming groove 250, the protective layer 244, and the second The sheet-like substrate 24 1 on which the surface electrode layer 24 5 has been formed is divided along the lateral dividing grooves 2 49, and the substrate is divided into strip substrates 25 1.
  • the second upper electrode layer 245 formed earlier is formed to the depth of the horizontal dividing groove 249. .
  • the vertical direction of the strip substrate 25 1 The substrate is divided along the dividing groove 248 and divided into individual substrates 252. Then, in order to prevent electrode erosion at the time of soldering of the exposed second upper electrode layer 245 and to secure reliability at the time of soldering, nickel is applied by electric plating.
  • a resistor is manufactured by forming a plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer.
  • the first upper electrode layer 242, the protective layer 244, and the second upper electrode layer 245 were combined as shown in (Table 12). Sometimes other properties (listed in Table 12) can be improved.
  • Conductive powder Conductive powder Resin-based, and the material of the second top + glass + resin surface 3 ⁇ 4 ⁇ is made of low-cost hotpot (Ran h) (200) and inexpensive! You can. Gold-based silver-based migration
  • Conductive powder Conductive powder Resin 14 Also has m of 14.
  • Organometallic conductive powder It has a glass system, and it is inexpensive because the amount of compound and glass used in gold can be reduced.
  • Organometallic conductive powder Resin type 17 Also has:.
  • FIG. 47 is a sectional view of a resistor according to a thirteenth embodiment of the present invention.
  • reference numeral 261 denotes a substrate containing 96% alumina.
  • Reference numeral 262 denotes a first upper electrode layer provided on the side of the main surface of the substrate 261, and containing glass in a silver-based conductive powder.
  • Reference numeral 263 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 262.
  • Reference numeral 264 denotes a protective layer containing glass as a main component and provided on the upper surface of the resistance layer 263.
  • Reference numeral 2 65 denotes a second upper electrode layer formed by using a gold-based sputter provided on the upper surface and part of the side surface of the first upper electrode layer 26 2.
  • the area of the second upper electrode layer 265 on the side surface of the substrate is not more than half the area of the side surface of the substrate 261.
  • the ridge line of the second upper electrode layer 265 is rounded.
  • Reference numerals 266 and 267 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability during soldering.
  • FIG. 48 and FIG. 49 are process diagrams showing a method of manufacturing a resistor in the thirteenth embodiment of the present invention.
  • a plurality of vertical and horizontal directions provided on the surface for dividing into strips and individual pieces in a later process Without crossing the horizontal dividing groove 269 of the sheet-like substrate 261, which contains 96% alumina and has excellent heat resistance and insulation properties, having the dividing grooves 2688 and 2669
  • an electrode paste containing silver-based conductive powder and glass is printed to form a first upper electrode layer 262.
  • a resist paste containing ruthenium oxide as a main component is printed so as to be electrically connected to the first upper electrode layer 26 2.
  • baking is performed at a temperature of about 850 ° C. in order to make the resistance layer 263 a stable film.
  • a trimming groove 270 is formed with a YAG laser to perform trimming. Performing At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 262 to perform trimming.
  • a paste containing glass as a main component is printed to protect the resistive layer 263 having the corrected resistance value, thereby forming a protective layer 264.
  • the printing pattern of the protective layer 264 may be formed so as to continuously cover the plurality of resistive layers 263 arranged in the horizontal direction across the dividing groove 268 in the vertical direction.
  • baking was performed at a temperature of about 600 ° C.
  • a resist material made of a resin is applied to the entire upper surface of the substrate 261, and a desired resist material is further formed by a photolithography method.
  • Deposition pattern of second upper electrode layer 2 65 To form a hole.
  • gold is deposited on the entire upper surface of the substrate 261 by the sputtering method, and the resist material is removed from a portion of the second upper surface electrode layer 265 other than a desired film pattern. .
  • a second upper electrode layer 265 is formed.
  • the second upper electrode layer 265 enters the lateral dividing groove 269 and can form the second upper electrode layer 265 to the depth of the dividing groove.
  • the depth of the dividing grooves 268 and 269 with respect to the thickness of the substrate 261 is generally less than half the thickness of the substrate 261 so as not to be broken during handling in the manufacturing process. ing.
  • the first upper electrode layer 262, the resistance layer 263, the trimming groove 270, the protective layer 264, and the second The sheet-like substrate 26 1 on which the surface electrode layer 2 65 has been formed is divided along the horizontal dividing groove 2 69, and divided into strip substrates 27 1.
  • the second upper electrode layer 265 formed earlier is formed on the side surface in the longitudinal direction of the strip substrate 271, up to the depth of the horizontal dividing groove 269. .
  • the vertical dividing groove of the strip substrate 27 1 is used as a preparation step for plating the exposed upper electrode layer 265. It is divided along 268 and divided into individual substrates 272. Then, in order to prevent electrode erosion during soldering of the exposed second upper electrode layer 265 and to ensure reliability during soldering, electric plating is used.
  • a resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer.
  • the first top electrode layer 262, the protective layer 264, and the second top electrode layer 265 were combined as shown in (Table 13). Sometimes other properties (listed in Table 13) can be improved.
  • the resistor of the present invention includes a substrate, a pair of first upper electrode layers provided over a part of a side surface and a side surface of the upper surface of the substrate, and an electric current applied to the first upper electrode layer.
  • a pair of second upper electrode layers provided so as to make electrical contact with each other, a resistance layer provided to be electrically connected to the second upper electrode layer, and at least the resistance layer
  • a pair of first upper surface electrode layers is provided over the side and part of the side surface of the upper surface of the substrate.
  • the side electrodes of this resistor have a small area, and when this resistor is soldered on a mounting board, it is soldered with the side electrode having the small area, so that the solder The area for forming the illumination can be reduced, and as a result, As a result, the mounting area including the soldered portion on the mounting board can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

明 細 書 抵抗器およびその製造方法 技術分野
本発明は、 抵抗器およびその製造方法に関する ものである 背景技術
近年、 電子機器の小型化に伴い、 回路基板に使用される電子 部品に対しても実装密度を上げるため、 ますます小型化への要 求が高ま っている。 抵抗器に対しても、 実装基板上の実装面積 を縮小化するため、 小型かつ抵抗値許容差の高精度な抵抗器へ の要求が高ま つてきている。
従来のこの種の抵抗器と しては、 特開平 4 一 1 0 2 3 0 2号 公報に開示されたものが知られている。
以下、 従来の抵抗器およびその製造方法について、 図面を参 照しながら説明する。
第 5 0図は従来の抵抗器の断面図である。
図において、 1 は絶縁基板である。 2は絶縁基板 1 の上面の 左右両端部に設けられた第 1の上面電極層である。 3は第 1の 上面電極層 2に一部が重なるように設けられた抵抗層である。 4は抵抗層 3の全体を覆うように設けられた第 1 の保護層であ る。 5は抵抗値を修正するために抵抗層 3および第 1 の保護層 4に設けられた ト リ ミ ング溝である。 6は第 1 の保護層 4の上 面に設けられた第 2の保護層である。 7は第 1 の上面電極層 2 の上面に絶縁基板 1 の幅一杯まで延びるよ うに設けられた第 2 の上面電極層である。 8は絶縁基板 1 の側面に設けられた側面 電極層である。 9， 1 0は第 2の上面電極層 7および側面電極 層 8の表面に設けられたニッケルめっ き層、 はんだめつ き層で ある。
以上のように構成された従来の抵抗器について、 以下にその 製造方法を図面を参照しながら説明する。
第 5 1図は従来の抵抗器の製造方法を示す工程図である。 まず、 第 5 1図 (a)に示すように、 絶縁基板 1 の上面の左右両 端部に、 第 1 の上面電極層 2を印刷形成する。
次に、 第 5 1図 (b)に示すように、 第 1の上面電極層 2に一部 が重なるように絶縁基板 1の上面に抵抗層 3を印刷形成する。 次に、 第 5 1図 (c)に示すように、 抵抗層 3の全体を覆う よう に第 1の保護層 4を印刷形成した後、 抵抗層 3における全抵抗 値が所定の抵抗値の範囲内に入るようにレーザ等によ り抵抗層 3および第 1の保護層 4に ト リ ミ ング溝 5を施す。
次に、 第 5 1図 (d)に示すように、 第 1の保護層 4の上面に第 2の保護層 6を印刷形成する。
次に、 第 5 1図 (e>に示すよ うに、 第 1の上面電極層 2の上面 に絶縁基板 1 の幅一杯まで延びるように第 2の上面電極層 7を 印刷形成する。
次に第 5 1図 (f)に示すように、 第 1 の上面電極層 2および絶 縁基板 1の左右両端の側面に第 1、 第 2の上面電極層 2 , 7 と 電気的に接続するように側面電極層 8を塗着形成する。
最後に、 第 2の上面電極層 7 および側面電極層 8 の表面に ニ ッ ケルめっ きを施した後、 はんだめつきを施すこ と によ り、 ニッ ケルめつ き層 9、 はんだめつ き層 1 0を形成し、 従来の抵 抗器を製造していた。
しかしながら、 上記従来の構成および製造方法による抵抗器 では、 実装基板にはんだ付けをした場合、 第 5 2図 (a>の従来の 抵抗器の実装伏態を示す断面図に示すように側面電極層 （図示 せず） と下面電極層 （図示せず） の双方ではんだ付けされ、 フ ィ レッ ト 1 1が形成される フ ィ レ ッ ト実装構造であり、 第 5 2 図 (b)の従来の抵抗器の実装状態を示す上面図に示すように部品 面積 1 2 に加えて側面をはんだ付けする面積 1 3が必要であ り、 これらを合わせた実装面積 1 4が必要となる。 しかも、 実 装密度を向上させるため、 部品外形寸法を小さ く した場合、 実 装面積に対するはんだ付け面積の占める割合が大き く なり、 そ の結果、 電子機器を小型化するための実装密度を向上させるこ とには限界が生ずるという課題を有していた。
本発明は、 上記従来の課題を解決する もので、 実装基板に実 装した際の実装面積に占めるはんだ付け面積を低減できる抵抗 器およびその製造方法を提供する こ とを目的とする ものであ る n 発明の開示
上記課題を解決するために本発明の抵抗器は、 基板と、 前記 基板の上面の側部および側面の一部にかけて設けられた一対の 第 1 の上面電極層と、 前記第 1の上面電極層に電気的に接続す るように設けられた一対の第 2の上面電極層と、 前記第 2の上 面電極層に電気的に接続するように設けられた抵抗層と、 少な く と も前記抵抗層の上面を覆うよ う に設けられた保護層とを備 えたものである。
上記した抵抗器によれば、 基板の上面の側部および側面の一 部にかけて一対の第 1 の上面電極層を設けているため、 この抵 抗器の側面電極は面積の小さなものとなり、 そ してこの抵抗器 を実装基板上にはんだ付けする場合、 前記面積の小さな側面電 極ではんだ付けされるため、 はんだ付けのフ ィ レツ ト を形成す るための面積を小さ く することができ、 その結果、 実装基板上 のはんだ付け部を含む実装面積を低減する ことができる もので め 。 図面の簡単な説明
第 1図は本発明の第 1の実施例における抵抗器の断面図、 第 2図 (a)〜(c)は同抵抗器の製造方法を示す工程図、 第 3図 (a)〜(d) は同抵抗器の製造方法を示す工程図、 第 4図 (a)は同抵抗器を実 装した状態を示す断面図、 第 4図 (b)は同実装した状態を示す上 面図、 第 5図は本発明の第 2の実施例における抵抗器の断面 図、 第 6図 (a)〜(c)は同抵抗器の製造方法を示す工程図、 第 7図 (a)〜(d)は同抵抗器の製造方法を示す工程図、 第 8図は本発明の 第 3の実施例における抵抗器の断面図、 第 9図 (a>〜(c)は同抵抗 器の製造方法を示す工程図、 第 1 0図 (a)〜(c)は同抵抗器の製造 方法を示す工程図、 第 1 1図 (a) (b)は同抵抗器の製造方法を示す 工程図、 第 1 2図 (a)は同抵抗器の実装状態を示す断面図、 第 1 2図 (b)は同実装状態を示す上面図、 第 1 3図は本発明の第 4 の実施例における抵抗器の断面図、 第 1 4図 (a)〜(c)は同抵抗器 の製造方法を示す工程図、 第 1 5図 (a)〜( は同抵抗器の製造方 法を示す工程図、 第 1 6図 (a) (b)は同抵抗器の製造方法を示すェ 程図、 第 1 7図は本発明の第 5の実施例における抵抗器の断面 図、 第 1 8図 (a)〜(c)は同抵抗器の製造方法を示す工程図、 第 1 9図 (a>〜(c)は同抵抗器の製造方法を示す工程図、 第 2 0図 (a) (b)は同抵抗器の製造方法を示す工程図、 第 2 1図は本発明の第 6の実施例における抵抗器の断面図、 第 2 2図 (a)〜(c)は同抵抗 器の製造方法を示す工程図、 第 2 3図 (a) (b>は同抵抗器の製造方 法を示す工程図、 第 2 4図 (a) (b>は同抵抗器の製造方法を示すェ 程図、 第 2 5図 (a>は同抵抗器を実装した時の断面図、 第 2 5図 (b)は同実装した時の上面図、 第 2 6図は本発明の第 7の実施例 における抵抗器の断面図、 第 2 7図 (a)〜(c)は同抵抗器の製造方 法を示す工程図、 第 2 8図 (a)〜(c)は同抵抗器の製造方法を示す 工程図、 第 2 9図 (a) (b)は同抵抗器の製造方法を示す工程図、 第 3 0図は本発明の第 8の実施例における抵抗器の断面図、 第 3 1図 ( 〜 (c)は同抵抗器の製造方法を示す工程図、 第 3 2図 (a) 〜(c)は同抵抗器の製造方法を示す工程図、 第 3 3図 (a)は同抵抗 器を実装した時の断面図、 第 3 3図 ( は同実装した時の上面 図、 第 3 4図は本発明の第 9の実施例における抵抗器の断面 図、 第 3 5図 (a)〜(c)は同抵抗器の製造方法を示す工程図、 第 3 6図 (a)〜(c)は同抵抗器の製造方法を示す工程図、 第 3 7図は 本発明の第 1 0の実施例における抵抗器の断面図、 第 3 8図 (a) 〜(c)は同抵抗器の製造方法を示す工程図、 第 3 9図 (a)〜(c)は同 抵抗器の製造方法を示す工程図、 第 4 0図 (a)は同抵抗器を実装 した時の断面図、 第 4 0図 (b)は同実装した時の上面図、 第 4 1 図は本発明の第 1 1の実施例における抵抗器の断面図、 第 4 2 図 (a) ~ (c)は同抵抗器の製造方法を示す工程図、 第 4 3図 (a)〜(d) は同抵抗器の製造方法を示す工程図、 第 4 4図は本発明の第 1 2の実施例における抵抗器の断面図、 第 4 5図 (a)〜(c)は同抵 抗器の製造方法を示す工程図、 第 4 6図 (a)〜(d)は同抵抗器の製 造方法を示す工程図、 第 4 7図は本発明の第 1 3の実施例にお ける抵抗器の断面図、 第 4 8図 (a) ~ (c)は同抵抗器の製造方法を 示す工程図、 第 4 9図 (a)〜(d)は同抵抗器の製造方法を示す工程 図、 第 5 0図は従来の抵抗器の断面図、 第 5 1図 (a)〜(i)は同抵 抗器の製造方法を示す工程図、 第 5 2図 (a)は同抵抗器を実装し た時の断面図、 第 5 2図 (b>は同実装した時の上面図である。 発明を実施するための最良の形態
(第 1の実施例）
以下、 本発明の第 1 の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 1図は本発明の第 1の実施例における抵抗器の断面図であ る o
図において、 2 1 は 9 6 %アルミ ナを含有してなる基板であ る。 2 2は基板 2 1の上面の側部および側面の一部にかけて設 けられた金系の有機金属化合物を焼成してなる第 1の上面電極 層であり、 この第 1の上面電極層 2 2の稜線は丸みを有してい る。 また基板 2 1 の側面上の第 1の上面電極層 2 2の面積は、 基板 2 1の側面の面積の半分以下である。 2 3は第 1の上面電 極層 2 2に電気的に接続する銀系の導電粉体にガラ スを含有し てなる第 2の上面電極層である。 2 4は第 2の上面電極層 2 3に 電気的に接铳する酸化ルテ ニ ウ ムを主成分とする抵抗層であ る。 2 5は抵抗層 2 4の上面に設けられたガラ スを主成分とす る保護層である。 2 6 , 2 7は必要に応じてはんだ付け時の信 頼性等の確保のために設けられたニ ッ ケルめっ き層およびはん だめつき層である。
以上のように構成された本発明の第 1 の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る。 - 第 2図、 第 3図は本発明の第 1の実施例における抵抗器の製 造方法を示す工程図である。
まず、 第 2図 (a)に示すように、 表面に後工程で短冊状および 個片状に分割するために設けた複数の縱方向および横方向の分 割溝 2 8， 2 9を有する耐熱性および絶縁性に優れた 9 6 %ァ ル ミ ナを含有してなる シー ト状の基板 2 1 の横方向の分割溝 2 9を跨ぐように、 金系の有機金属を含有してなる電極ペース トを印刷し、 第 1 の上面電極層 2 2を形成する。 この時、 金系 の有機金属を含有してなる電極ペース トは横方向の分割溝 2 9 に入り込み分割溝の奥まで第 1 の上面電極層 2 2 を形成でき る。 さ らに、 この第 1の上面電極層 2 2を安全な膜にするため に約 8 5 0。Cの温度で焼成を行う。 この分割溝 2 8， 2 9の基 板 2 1 の厚みに対する深さは、 製造工程での取り扱い時に割れ ないように、 一般的に基板 2 1の厚みの半分以下になるよう形 成されている。 次に、 第 2図 (b こ示すよ うに第 1 の上面電極層 2 2の一部に 重なるように銀系の導電粉体とガラ スを含有してなる電極べ一 ス トを印刷し第 2 の上面電極層 2 3を形成する。 次にこの第 2 の上面電極層 2 3を安定な膜にするために約 8 5 0での温度で 焼成を行う。
次に、 第 2図 (c)に示すよ う に、 第 2 の上面電極層 2 3 と電気 的に接続するよ う に、 酸化ルテニ ウ ムを主成分とする抵抗べ一 ス トを印刷し抵抗層 2 4を形成する。 次にこの抵抗層 2 4を安 定な膜とするために約 8 5 0 °Cの温度で焼成を行う。
次に第 3図 (a)に示すように、 抵抗層 2 4の抵抗値を所定の値 に修正するために、 Y A G レーザーで ト リ ミ ング溝 3 0を施し て ト リ ミ ン グを行う。 この時、 抵抗値測定用の ト リ ミ ングプ ローブは、 第 2 の上面電極層 2 3上にセ ッ ト して ト リ ミ ングを 行う。
次に、 第 3図 (b)に示すよ うに、 抵抗値修正済みの抵抗層 2 4 を保護するためにガラ スを主成分とするペース トを印刷し、 保 護層 2 5を形成する。 この際、 横方向に並ぶ複数の抵抗層 2 4 を縦方向の分割溝 2 8を跨ぎ連続して覆うように保護層 2 5の 印刷パターンを形成してもよい。 次にこの保護層 2 5を安定な 膜とするために約 6 0 0 °Cの温度で焼成を行う。
次に第 3図 (c)に示すように、 第 1の上面電極層 2 2、 第 2の 上面電極層 2 3、 抵抗層 2 4、 ト リ ミ ング溝 3 0、 保護層 2 5 を形成済みのシー ト状の基板 2 1の横方向の分割溝 2 9に沿つ て分割し、 短冊基板 3 1 に分割する。 この時、 短冊基板 3 1 の 長手方向の側面には、 先に形成した第 1の上面電極層 2 2が横 方向の分割溝 2 9の深さまで形成された状態になっている。 最後に、 第 3図 (d)に示すように、 露出している第 1の上面電 極層 2 2および第 2の上面電極層 2 3にめつ きを施すための準 備工程と して、 短冊基板 3 1の縦方向の分割溝 2 8に沿って分 割し、 個片基板 3 2に分割をする。 そ して、 露出している第 1 の上面電極層 2 2および第 2の上面電極層 2 3のはんだ付け時 の電極食われの防止およびはんだ付け時の信頼性の確保のた め、 電気めつ きによってニッケルめっ き層 （図示せず） を中間 層と し、 はんだめつ き層 （図示せず） を最外層と して形成し て、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 1 の実施例におけ る抵抗器を実装基板にはんだ付けをする。 第 4図 (a)の本発明の 第 1の実施例の抵抗器の実装状態を示す断面図に示すように、 保護層を形成した面を下側にして実装し、 上面電極層 （図示せ ず） と基板側面の抵抗層の部分との両方ではんだ付けされる が、 側面電極の形成されている面積が小さいため、 わずかに フ ィ レッ ト 3 3が形成されるのみとなる。 よって、 第 4図 (b)の 本発明の第 1の実施例における抵抗器の実装状態を示す上面図 に示すように、 部品面積 3 4 と側面をはんだ付けするために必 要と なる面積 3 5 とを合わせた面積が実装面積 3 6 となる。 0 . 6 x 0 . 3 m mサイ ズの角チッ プ抵抗器で、 従来構造の製品 と実装面積を比校すると、 約 2 0 %の縮小化を図る ことができ る
よって、 本発明の構成によれば、 抵抗器の側面電極の面積が 小さいため、 実装基板上ではんだ付けのフ ィ レツ トを形成する ための面積が小さ く てすみ、 実装面積を縮小化する こ とができ る。
なお、 本発明の第 1 の実施例においてはんだめつ き層 2 7 と保護層 2 5 とを面一またははんだめつ き層 2 7を高く するこ と によ り、 はんだめつ き層 2 7 と実装時のラ ン ドパタ ー ン と の隙間を生じに く く 実装品質をさ らに向上させる こ とができ また、 本発明の第 1の実施例において第 2の上面電極層 2 3 および保護層 2 5 を （第 1表） に示す組み合わせと した時に は、 他の特性を向上させる ことができる。
(第 1表）
Figure imgf000012_0001
また、 本発明の第 1の実施例において側面電極を形成しない 方が、 実装面積をさ らに縮小化でき る こ とは容易に考え られ ¾ o (第 2の実施例）
以下、 本発明の第 2の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 5図は本発明の第 2の実施例における抵抗器の断面図であ る o
図において、 4 1は 9 6 %アルミ ナを含有してなる基板であ る。 4 2は基板 4 1の上面の側部および側面の一部にかけて設 けられた金系のスパッ タにて設けられる第 1の上面電極層であ り、 この第 1の上面電極層 4 2の稜線は丸みを有している。 ま た基板 4 1 の側面上の第 1 の上面電極層 4 2 の面積は、 基板 4 1 の側面の面積の半分以下である。 4 3は第 1 の上面電極層 4 2に電気的に接続する銀系の導電粉体とガラスを含有してな る第 2の上面電極層である。 4 4は第 2の上面電極層 4 3に電 気的に接続する酸化ルテニ ウ ムを主成分とする抵抗層である。 4 5は抵抗層 4 4の上面に設けられたガラスを主成分とする保 護層である。 4 6 , 4 7は必要に応じてはんだ付け時の信頼性 等の確保のために設けられたニッケルめっ き層、 はんだめつ き 層である。
以上のように構成された本発明の第 2の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る o
第 6図、 第 7図は本発明の第 2の実施例における抵抗器の製 造方法を示す工程図である。
まず、 第 6図 (a)に示すよ うに、 表面に後工程で短冊状および 個片状に分割するために設けた複数の縱方向および横方向の分 割溝 4 8 , 4 9を有する耐熱性および絶縁性に優れた 9 6 %ァ ルミ ナを含有してなる シー ト状の基板 4 1の上面全体にスパッ タエ法により金を着膜し、 さ らに L S I 等で一般的に行われて いる フ ォ ト リ ソ法により、 所望の電極パタ ー ンと した第 1 の上 面電極層 4 2を形成し、 この第 1 の上面電極層 4 2を安定な膜 にするために、 約 3 0 0〜 4 0 0 °Cの温度で熱処理を行う。 こ の時、 第 1 の上面電極層 4 2は横方向の分割溝 4 9に入り込み 分割溝の奥まで第 1の上面電極層 4 2を形成できる。 この分割 溝 4 8 , 4 9の基板 4 1 の厚みに対する深さは、 製造工程での 取り扱い時に割れないように、 一般的に基板 4 1の厚みの半分 以下になるよう形成されている。
次に、 第 6図 (b)に示すように、 第 1 の上面電極層 4 2 と電気 的に接続するように、 銀系の導電粉体とガラ スを含有してなる 電極べ一ス トを印刷し第 2 の上面電極層 4 3を形成する。 次に この第 2の上面電極層 4 3を安定な膜とするために約 8 5 0 °C の温度で焼成を行う。
次に、 第 6図 (c)に示すように、 第 2の上面電極層 4 3 と電気 的に接铳するように、 酸化ルテニウムを主成分とする抵抗べ一 ス トを印刷し抵抗層 4 4を形成する。 次にこの抵抗層 4 4を安 定な膜とするために約 8 5 0 °Cの温度で焼成を行う。
次に第 7図 (a)に示すように、 抵抗層 4 4の抵抗値を所定の値 に修正するために、 Y A G レーザ一で ト リ ミ ング溝 5 0を施し て ト リ ミ ングを行う。 こ の時、 抵抗値測定用の ト リ ミ ングプ ローブは、 第 2の上面電極層 4 3上にセ ッ ト して ト リ ミ ングを 行う。 次に、 第 7図 (b)に示すように、 抵抗値修正済みの抵抗層 4 4 を保護するためにガラ スを主成分とするペース トを印刷し、 保 護層 4 5を形成する。 この際、 横方向に並ぶ複数の抵抗層 4 4 を縦方向の分割溝 4 8を跨ぎ連続して覆うように保護層 4 5の 印刷パター ンを形成してもよい。 次にこの保護層 4 5を安定な 膜とするために約 6 0 0 °Cの温度で焼成を行う。
次に、 第 7図 (c)に示すように、 第 1 の上面電極層 4 2、 第 2 の上面電極層 4 3、 抵抗層 4 4、 ト リ ミ ン グ溝 5 0、 保護層 4 5を形成済みのシー ト状の基板 4 1 の横方向の分割溝 4 9に 沿って分割し、 短冊基板 5 1 に分割する。 こ の時、 短冊基板 5 1の長手方向の側面には、 先に形成した第 1の上面電極層 4 2 が横方向の分割溝 4 9の深さまで形成された伏態になってい る。
最後に、 第 7図 (d)に示すように、 露出している第 1 の上面電 極層 4 2および第 2の上面電極層 4 3にめつ きを施すための準 備工程と して、 短冊基板 5 1の縦方向の分割溝 4 8に沿って分 割し、 個片基板 5 2に分割をする。 そ して、 露出している第 1 の上面電極層 4 2 と第 2の上面電極層 4 3のはんだ付け時の電 極食われの防止およびはんだ付け時の信頼性の確保のため、 電 気めつ きによって、 ニ ッ ケルめっ き層 （図示せず） を中間層と し、 はんだめつ き層 （図示せず） を最外層と して形成して、 抵 抗器を製造する ものである。
以上のように構成、 製造された本発明の第 2の実施例におけ る抵抗器を実装基板にはんだ付けを した場合の効果について は、 前述の第 1 の実施例と同じであるため、 説明を省略する。 また、 本発明の第 2の実施例において第 1 の上面電極層 4 2 、 第 2の上面電極層 4 3 、 抵抗層 4 4および保護層 4 5を （第 2 表） に示す組み合わせ ： した時には、 他の特性を向上させるこ とができる。
(第 2表）
組 第 1の 第 2の
み合 抵抗層 向上する特性 せ 4 2 4 3 4 4 4 5
金系 ィォンマイグレー スパ，タ 導電粉末 酸化'レテニゥム系 ガラ ス系 ショ ンカ^ 1/、ないので
4 +ガラ ス 負荷^ ttが向上
(300~霍 (850T (8501C (600TC する。
難 @) 焼成） 焼成） 焼成）
¾ίίί主/ imJK ヽ 金系スパ 7夕 導電粉末 酸化ルテニウム系 樹脂系 低い為、翻直の工
5 + ガラ ス 簡匕が無く製品の (300~截 (850TC (850TC (200TC 値パラツキが小 m 焼成） 焼成） 硬化） さくなる。
金系 ±1己組み合わせ 4と スパプ夕 導電粉末 酸化ルテニウム系 樹脂系 5の鎌を併せ持
0 十 刀 フ ス リ ο
(300-4001； (850TC (850TC (2001
難 S) 焼成） 焼成） 硬化）
銀系 ±1 &組み合わせ 5の ニ ケル系 導電粉末 力-ボ權系 樹脂系 繊を持ち、更に上 スパ，夕 +樹脂 言己組み合わせ 6より
7 第 1の上面 ¾® が
(300-霍 (200Ϊ (200Ϊ (200T 卑^となるので安 難 ¾) 硬化） 硬化） 硬化） 価に か可能とな
る。
ニッケル系 ±1 &祖み合わせ 7の ニッケル系 導電粉末 力-ボ: ^月旨系 樹脂系 ■を持ち、更に上 スパプ夕 +樹脂 言己組み合わせ 7より
8 (30(h400t (200TC (200で (200TC 第 2の上面 ¾®Sが 硬化） 硬化） 硬化） 卑^となるので安 価に か可能とな る。 (第 3の実施例）
以下、 本発明の第 3の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 8図は本発明の第 3の実施例における抵抗器の断面図であ O o
第 8図において、 6 1は 9 6 %アル ミ ナを含有してなる基板 である。 6 2は基板 6 1の主面の側部および側面の一部にかけ て設けられた金系の有機金属化合物を焼成してなる第 1の上面 電極層であり、 基板 6 1 の側面上の第 1の上面電極層 6 2の面 積は、 基板 6 1の側面の面積の半分以下である。 6 3は第 1の 上面電極層 6 2に電気的に接続する銀系の導電粉体にガラ スを 含有してなる一対の第 2の上面電極層である。 6 4は第 2の上 面電極層 6 3に電気的に接铳する酸化ルテニ ウ ムを主成分とす る抵抗層である。 6 5は抵抗層 6 4 の上面に設けられたガラ ス を主成分とする保護層である。 6 6は第 2の上面電極層 6 3の 上面の一部に設けられた銀系の導電粉体にガラ スを含有してな る第 3の上面電極層である。 6 7 , 6 8は必要に応じてはんだ 付け時の信頼性等の確保のために設けられたニ ッ ケルめっ き 層、 はんだめつ き層である。
以上のように構成された本発明の第 3の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す o
第 9図〜第 1 1図は本発明の第 3の実施例における抵抗器の 製造方法を示す工程図である。
まず、 第 9図 (a)に示すように、 表面に後工程で短冊状および 個片状に分割するために設けた複数の縦方向および横方向の分 割溝 6 9 , 7 0を有する耐熱性および絶縁性に優れた 9 6 %ァ ル ミ ナを含有してなる シ ー ト状の基板 6 1 の横方向の分割溝 7 0を跨ぐように、 金系の有機金属化合物を含有してなる電極 ペース トを印刷し第 1 の上面電極層 6 2を形成する。 次にこの 第 1の上面電極層 6 2を安定な膜にするために約 8 5 0 °Cの温 度で焼成を行う。 この時、 前記電極ペース トは横方向の分割溝 7 0に入り込み分割溝の奥まで第 1 の上面電極層 6 2を形成で き る。 こ の分割溝 6 9 , 7 0の基板 6 1 の厚みに対する深さ は、 製造工程での取り扱い時に割れないように、 一般的に基板 6 1の厚みの半分以下になるよう形成されている。
次に、 第 9図 (b)に示すように、 第 1 の上面電極層 6 2 と電気 的に接続するように、 銀系の導電粉体とガラ スを含有してなる 電極べ一ス トを印刷し第 2 の上面電極層 6 3を形成する。 次に この第 2の上面電極層 6 3を安定な膜とするために約 8 5 0 °C の温度で焼成を行う。
次に、 第 9図 (c)に示すように、 第 2の上面電極層 6 3 と電気 的に接続するように、 酸化ルテニ ウ ムを主成分とする抵抗べ一 ス トを印刷し抵抗層 6 4を形成する。 次にこの抵抗層 6 4を安 定な膜とするために約 8 5 0での温度で焼成を行う。
次に第 1 0図 (a)に示すように、 抵抗層 6 4の抵抗値を所定の 値に修正するために、 Y A G レーザーで ト リ ミ ング溝 Ί 1 を施 して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ングプ ローブは、 第 2の上面電極層 6 3上にセ ッ ト して ト リ ミ ングを 行う。 次に、 第 1 0図 (b)に示すよ う に、 抵抗値修正済みの抵抗層 6 4を保護するためにガラ スを主成分とするペース ト を印刷 し、 保護層 6 5を形成する。 この際、 横方向に並ぶ複数の抵抗 層 6 4を縦方向の分割溝 6 9を跨ぎ連铳して覆うように保護層 6 5 の印刷パター ンを形成してもよい。 次にこの保護層 6 5を 安定な膜とするために約 6 0 0 °Cの温度で焼成を行う。
次に、 第 1 0図 (c>に示すように、 第 1の上面電極層 6 2およ び第 2 の上面電極層 6 3 の上面の一部に横方向の分割溝 7 0 を跨ぐ こ とな く 、 銀系の導電粉体と ガラ スを含有してなる電 極ペース トを印刷し第 3 の上面電極層 6 6を形成する。 次に第 3の上面電極層 6 6を安定な膜とするために約 6 0 0 °Cの温 度で焼成を行う。
次に、 第 1 1図 (a)に示すように、 第 1 の上面電極層 6 2、 第 2 の上面電極層 6 3、 抵抗層 6 4、 ト リ ミ ング溝 7 1、 保護層 6 5、 第 3の上面電極層 6 6を形成済みのシ— ト状の基板 6 1 の横方向の分割溝 7 0に沿って分割し、 短冊基板 7 2に分割す る。 この時、 短冊基板 7 2の長手方向の側面には、 先に形成し た第 1の上面電極層 6 2が横方向の分割溝 7 0の深さまで形成 された状態になっている。
最後に、 第 1 1図 (b)に示すように、 露出している第 1 の上面 電極層 6 2および第 2 の上面電極層 6 3および第 3の上面電極 層 6 6にめつ きを施すための準備工程と して、 短冊基板 7 2の 縦方向の分割溝 6 9に沿って分割し、 個片基板 7 3に分割をす る。 そ して、 露出している第 1 の上面電極層 6 2、 第 2 の上面 電極層 6 3および第 3の上面電極層 6 6のはんだ付け時の電極 食われの防止およびはんだ付け時の信頼性の確保のため、 電気 めっ き によ って、 ニ ッ ケルめっ き層 （図示せず） を中間層と し、 はんだめつ き層 （図示せず） を最外層と して形成して、 抵 抗器を製造する ものである。
以上のように構成、 製造された本発明の第 3の実施例におけ る抵抗器を実装基板にはんだ付けをする。 第 1 2図 (a)の本発明 の第 3の実施例の実装状態を示す断面図に示すように、 保護層 を形成した面を下側にして実装し、 第 1、 第 2、 第 3 の上面電 極層 （図示せず） と基板側面の抵抗層の部分との両方ではんだ 付けされるが、 側面電極の形成されている面積が小さいため、 わずかにフ ィ レ ツ ト 7 4が形成されるのみとなる。 よって、 第 1 2図 (b)の実装状態の上面図に示すように部品面積 7 5 と この 部品の側面をはんだ付けするために必要となる面積 7 6 とを合 わせた面積が実装面積 7 7 となる。 0 . 6 x 0 . 3 m mサイ ズの 角チッ プ抵抗器で、 従来構造の製品と実装面積を比較すると、 約 2 0 %の縮小化を図る ことができる。
よ って、 本発明の第 3の実施例の構成によれば、 抵抗器の側 面電極の面積が小さいため、 実装基板上ではんだ付けのフ ィ レッ トを形成するための面積が小さ く てすみ、 実装面積を縮小 ィ匕する こ とができる。
なお、 本発明の第 3の実施例においてはんだめつ き層 6 8 と 保護層 6 5 とを面一またははんだめつ き層 6 8を高く すること により、 はんだめつき層 6 8 と実装時のラ ン ドパター ン 7 6 と の隙間を生じに く く 実装品質をさ らに向上させる こ とができ o o また、 本発明の第 3の実施例において第 2の上面電極層 6 3、 保護層 6 5および第 3の上面電極層 6 6を （第 3表） に示す組 み合わせと した時には、 他の特性を向上させる ことができる。
(第 3表）
組 第 2の 第 3の
み合 上面 保護層 向上する特性 わ
せ 6 3 6 6 6 5
銀系 銀系 第 3の上面^ 6の 導電粉末 導電粉末 ガラ ス系
1 + ガラ ス +樹脂 の工禾驟化が無く製品の (850 ) ¾ ^値パラツキ力く小さく
る。
銀系 ニッケル系 ±1己組み合わせ 1の特徴 導電粉末 導電粉末 ガラ ス系 を持ち、更に第 3の上面
2 +樹脂 ¾®S6 6カ^^とな 籠脑 (6蒙細 るのでより安価に製造で
きる。
銀系 銀系 Ι¾ϋϋ6 5の処: が 導電粉末 導電粉末 樹脂系 低くなり、上記組み合わ
3 +ガラ ス +樹脂 せ 1よりエ^化カ少な 蒙脑 (200丽 (200丽 h) く！¾¾の観値パラツキ を小さくできる。
銀系 ニッケル系 ±1己組み合わせ 3の特徴 導電粉末 導電粉末 樹脂系 を持ち、更に第 3の上面
4 +ガラ ス +樹脂 ¾®S6 6力 とな
(200Mb) (200丽 るのでより Siffiに ϋίϋで きる。
金系 銀系 イオンマイグレーション
5 導電粉末 導電粉末 ガラ ス系 力ゆないので負荷^ + ガラ ス + ガラ ス 性が向上する。
籠脑 嫌聽
銀系 ±1己組み合わせ 1と 5の
VJ 道 ^雷 ¾粉 VJ主小 ¾；雷电 主不 ノ · 7f¾
+ガラ ス +樹脂
賺脑 (200蘭 b) 霞脑
ニッケル系 ±1己組み合わせ 2と 5の
7 雷 ¾粉 %/i 5小fe 道雷 ¾粉 ΧΠ主小 ガノ> / ^ノ マ 3ポ & ^^m^W^ri^rリ。
+ガラ ス +樹脂
赚脑 (200蘭 (60(raw)
金系 銀系 ±1己祖み合わせ 3と 5の
8 導電粉末 導電粉末 樹脂系 徹を併せ持つ。
+ ガラ ス +樹脂
(850TC焼成) (2001C硬化) (200TC硬化)
ニッケル系 ±1己祖み合わせ 4と 5の
9 導電粉末 導電粉末 樹脂系 鎌を併せ 。
+ガラ ス +樹脂
(850TC論 (200蘭 t) (200丽 また、 本発明の第 3の実施例において側面電極を形成しない 方が実装面積をさ らに縮小化できる こ とは容易に考えられる。
(第 4 の実施例）
以下、 本発明の第 4の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 1 3図は本発明の第 4の実施例における抵抗器の断面図で あ 。
第 1 3図において、 8 1 は 9 6 %アル ミ ナを含有してなる基 板である。 8 2は基板 8 1の上面の側部および側面の一部に設 けられた金系のスパッ タにて設けられる第 1の上面電極層であ り、 基板 8 1の側面上の第 1の上面電極層 8 2の面積は、 基板 8 1の側面の面積の半分以下である。 8 3は第 1の上面電極層 8 2に電気的に接続する銀系の導電粉体とガラ スを含有する第 2の上面電極層である。 8 4は第 2の上面電極層 8 3に電気的 に接铳する酸化ルテニ ウ ムを主成分とする抵抗層である。 8 5 は抵抗層 8 4の上面に設けられたガラ スを主成分とする保護層 である。 8 6は第 1の上面電極層 8 2、 第 2の上面電極層 8 3 の上面の一部に設けられた銀系の導電粉体にガラスを含有して なる第 3の上面電極層である。 8 7， 8 8は必要に応じてはん だ付け時の信頼性等の確保のために設けられたニッケルめっき 層、 はんだめつき層である。
以上のように構成された本発明の第 4の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る o
第 1 4図〜第 1 6図は本発明の第 4の実施例における抵抗器 の製造方法を示す工程図である。
まず、 第 1 4図 (aUこ示すように、 表面に後工程で短冊伏およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 8 9， 9 0を有する耐熱性および絶縁性に優れた 9 6 % アル ミ ナを含有してなる シ一 ト状の基板 8 1 の上面全体にス パッ タエ法により金を着膜し、 さ らに L S I 等で一般的に行わ れている フ ォ ト リ ソ法により、 所望の電極パター ンと した第 1 の上面電極層 8 2を形成し、 この第 1 の上面電極層 8 2を安定 な膜にするために、 約 3 0 0〜 4 0 0 °Cの温度で熱処理を行 う。 この時、 第 1の上面電極層 8 2は横方向の分割溝 9 0に入 り込み分割溝の奥まで第 1の上面電極層 8 2を形成できる。 こ の分割溝 8 9 , 9 0の基板 8 1の厚みに対する深さは、 製造ェ 程での取り扱い時に割れないように、 一般的に基板 8 1の厚み の半分以下になるよう形成されている。
次に、 第 1 4図 (b)に示すように、 第 1の上面電極層 8 2 と電 気的に接続するよ うに、 銀系の導電粉体とガラ スを含有する電 極ペース トを印刷し第 2の上面電極層 8 3を形成する。 次にこ の第 2の上面電極層 8 3を安定な膜とするために約 8 5 0での 温度で焼成を行う。
次に、 第 1 4図 (c)に示すように、 第 2の上面電極層 8 3 と電 気的に接続するよ う に、 酸化ルテニ ウ ムを主成分とする抵抗 ペース トを印刷し抵抗層 8 4を形成する。 次にこの抵抗層 8 4 を安定な膜とするために約 8 5 0 °Cの温度で焼成を行う。
次に第 1 5図 (a>に示すように、 抵抗層 8 4の抵抗値を所定の 値に修正するために、 Y A G レーザーで ト リ ミ ング溝 9 1を施 して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ングプ ローブは、 第 2の上面電極層 8 3上にセッ ト して ト リ ミ ングを 行う。
次に、 第 1 5図 (b)に示すよ う に、 抵抗値修正済みの抵抗層 8 4を保護するためにガラ スを主成分とするペー ス ト を印刷 し、 保護層 8 5を形成する。 この際、 横方向に並ぶ複数の抵抗 層 8 4を縦方向の分割溝 8 9を跨ぎ連続して覆うように保護層 8 5 の印刷パター ンを形成してもよい。 次にこの保護層 8 5を 安定な膜とするために約 6 0 0 °Cの温度で焼成を行う。
次に、 第 1 5図 (c)に示すように、 第 1の上面電極層 8 2およ び第 2の上面電極層 8 3の上面の一部に横方向の分割溝 9 0を 跨ぐ こ とな く 、 銀系の導電粉体と ガラ スを含有してなる電極 ペース トを印刷し第 3 の上面電極層 8 6を形成する。 次にこの 第 3の上面電極層 8 6を安定な膜とするために約 6 0 0 °Cの温 度で焼成を行う。
次に、 第 1 6図 (a)に示すように、 第 1 の上面電極層 8 2、 第 2の上面電極層 8 3、 抵抗層 8 4、 ト リ ミ ング溝 9 1、 保護層 8 5、 第 3の上面電極層 8 6を形成済みのシー ト状の基板 8 1 の横方向の分割溝 9 0に沿って分割し、 短冊基板 9 2 に分割 する。 この時、 短冊基板 9 2の長手方向の側面には、 先に形成 した第 1 の上面電極層 8 2が横方向の分割溝 9 0の深さまで形 成された伏態になっている。
最後に、 第 1 6図 (b>に示すように、 露出している第 1の上面 電極層 8 2、 第 2 の上面電極層 8 3および第 3 の上面電極層 8 6にめつきを施すための準備工程と して、 短冊基板 8 2の縦 方向の分割溝 8 9 に沿って分割し、 個片基板 9 3 に分割をす る。 そ して、 露出している第 1の上面電極層 8 2、 第 2の上面 電極層 8 3および第 3の上面電極層 8 6のはんだ付け時の電極 食われの防止およびはんだ付け時の信頼性の確保のため、 電気 めっ きによって、 ニ ッ ケルめっ き層 （図示せず） を中間層と し、 はんだめつ き層 （図示せず） を最外層と して形成して、 抵 抗器を製造する ものである。
以上のように構成、 製造された本発明の第 4の実施例におけ る抵抗器を実装基板にはんだ付けを した場合の効果について は、 前述の第 3の実施例と同じであるため、 説明を省略する。
また、 本発明の第 4の実施例において第 1 の上面電極層 8 2、 第 2の上面電極層 8 3、 抵抗層 8 4、 保護層 8 5および第 3の上面電極層 8 6を （第 4表） に示す組み合わせと した時に は、 他の特性を向上させることができる。
(第 4表）
組 Π合 第 1の 第 2の 第 3の
みわ 上面^ ® 向上する特性 せ 8 2 8 3 8 6 保薩 85:下段
7f¾ 銀系 ウム系 第 1表の組み合わせ
10 .\ 銀系 酸化ルテニ
スパッ 夕 導電粉末 導電粉末 (850TC焼成) 1と同じ
+ガラ ス +ガラ ス ガラ ス系
(麵細 (200丽 (600で焼成）
金系 銀系 二プケル ^ 酸化ルテニウム系 第 1表の組み合わせ
11 ス ノヽ ッ 辱電 w末 導電粉末 (850で焼成） 2と同じ
+ガラ ス +樹脂 ガラ ス
鍵脑 (200丽 (600TC¾成）
金系 銀系 銀系 酸化ルテ ム系 第 1表の組み合わせ
12 ス ノヽ ッ 夕 導電粉末 導電粉末 (850D焼成） 3と同じ■
+ガラ ス +樹脂 樹脂系
籠脑 (200蘭 (200TC硬化)
金系 銀系 ニッケル系 酸化ルテニウム系 第 1表の組み合わせ
13 スノヽ0 ッ タ 導電粉末 導電粉末 (850で焼成) 4と同じ m
+ ガラ ス +樹脂 樹脂系
籠脑 (200蘭 b) (200Ϊ硬化)
金系 銀 酸化ルテユウム系 第 1表の組み合わせ
14 スハッ «r 系
タ 導電
Figure imgf000027_0001
末 導電粉末 (850で焼成） 5と同じ
+ガラス +ガラ ス ガラ ス系
(850TC論 蒙論 (6001C焼成）
金系 金系 銀系 酸化ルテ ム系 第 1表の組み合わせ
15 ス ノヽ ッ ヌ 導電粉末 導電粉末 (850で焼成） 6と同じ
+ ガラ ス +樹脂 ガラ ス罕
鍵脑 (200丽 b) (600で焼成）
金系 二？ケル系 酸化 Λ/テ ^ム系 第 1表の組み合わせ
16 スパ ッ 夕 導電粉末 導電粉末 (850で焼成) 7と同じ
+ガラ ス +樹脂 •i ラ フ i
( 腿 (200蘭 (600で焼成）
金系 3t糸 銀系 酸化ルテニウム系 第 1表の組み合わせ
17 スノ、。 ッ タ 導電粉末 導電粉末 (850t焼成) 8と同じ Μ
+ ガラ ス +樹脂 樹脂系
髓 (200蘭 硬化)
金系 金系 ニッケル系 ί匕ルテニウム 第 1表の組み合わせ
18 スパ ヅ タ 導電粉末 導電粉末 (850t焼成) 9と同じ■
+ ガラス +樹脂 脂玄
籠願 (20麵 it) (200TC硬化）
ニッケル系 銀系 銀系 力-ボン樹脂系 第 2の上面
スパッタ 導電粉末 導電粉末 (200TC硬化) と^ に iSS
19 +樹脂 +樹脂 樹脂系 料を してい
(200而 t) (200葡 b) (200で硬化) るので節電できる。 ニッケル系 銀系 二プケル 力-ボン樹脂系 組み合わせ 1 9の特 スバッタ 導電粉末 導電粉末 (200 硬化) 徵と第 3の上面 ¾®
20 +樹脂 +樹脂 樹脂系 層 86カ^^なので
(200蘭 (200聰 b) (200で硬化) 安価 また、 本発明の第 4の実施例において側面電極を形成しない 方が、 実装面積をさ らに縮小化でき る こ とは容易に考えられ る。
(第 5の実施例）
以下、 本発明の第 5の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 1 7図は本発明の第 5の実施例における抵抗器の断面図で あ 。
第 1 7図において、 1 0 1 は 9 6 %アルミ ナを含有してなる 基板である。 1 0 2は基板 1 0 1の主面の側部に設けられた銀 系の導電粉体にガラ スを含有してなる第 1 の上面電極層であ る。 1 0 3は第 1 の上面電極層 1 0 2に電気的に接続する酸化 ルテニウムを主成分とする抵抗層である。 1 0 4は抵抗層 1 0 3 の上面に設けられたガラスを主成分とする保護層である。 1 0 5 は第 1 の上面電極層 1 0 2の上面および側面の一部に設けられ た金系のスパッ タを用いて形成される第 2の上面電極層であ り、 基板 1 0 1の側面上の第 2の上面電極層 1 0 5の面積は、 基板 1 0 1の側面の面積の半分以下である。 1 0 6は第 1の上 面電極層 1 0 2および第 2の上面電極層 1 0 5の上面の一部に 重なる銀系の導電粉体にガラスを含有してなる第 3の上面電極 層である。 1 0 7 , 1 0 8は必要に応じてはんだ付け時の信頼 性等の確保のために設けられた二ッケルめつ き層、 はんだめつ き層である。
以上のように構成された本発明の第 5の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る。
第 1 8図〜第 2 0図は本発明の第 5の実施例における抵抗器 の製造方法を示す工程図である。
まず、 第 1 8図 (a)に示すように、 表面に後工程で短冊状およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 1 0 9 , 1 1 0を有する耐熱性および絶縁性に優れた
9 6 %アル ミ ナを含有してなる シ一 ト状の基板 1 0 1 の横方向 の分割溝 1 1 0を跨ぐことなく 、 銀系の導電粉体とガラ スを含 有してなる電極ペース トを印刷し第 1 の上面電極層 1 0 2を形 成する。
次に、 第 1 8図 (b)に示すよう に、 第 1 の上面電極層 1 0 2 と 電気的に接続するように、 酸化ルテニ ウムを主成分とする抵抗 ペー ス ト を印刷し抵抗層 1 0 3 を形成する。 次にこ の抵抗層
1 0 3を安定な膜とするために約 8 5 0 での温度で焼成を行 う。
次に、 第 1 8図 (c)に示すよ う に、 抵抗層 1 0 3 の抵抗値を所 定の値に修正するために、 Y A G レーザーで ト リ ミ ング溝 1 1 1 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプロ ーブは、 第 1 の上面電極層 1 0 2上にセ ッ ト して ト リ ミ ングを行う。
次に、 第 1 9図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 1 0 3を保護するためにガラスを主成分とするペース トを印刷 し、 保護層 1 0 4を形成する。 この際、 横方向に並ぶ複数の抵 抗層 1 0 3を縦方向の分割溝 1 0 9を跨ぎ連続して覆うように 保護層 1 0 4 の印刷パター ンを形成してもよい。 次にこの保護 層 1 0 4を安定な膜とするために約 6 0 0 °Cの温度で焼成を行 ラ
次に、 第 1 9図 (b)に示すように、 基板 1 0 1 の上面全体に樹 脂からなる レ ジス ト材料を塗布し、 更にフ ォ ト リ ソ工法によ り レジス ト材料に所定の第 2の上面電極層 1 0 5の成膜パター ン の穴を形成する。 更に、 基板上面全体にスパ ヅ タエ法によ り金 を着膜し、 所望の第 2の上面電極層 1 0 5の成膜パタ ー ンを除 く部分のレ ジス ト材料を取り除く 。 この工法によ り第 2 の上面 電極層 1 0 5を形成する。 この時、 第 2 の上面電極層 1 0 5は 横方向の分割溝 1 1 0に入り込み分割溝の奥まで第 2の上面電 極層 1 0 5を形成できる。
この分割溝 1 0 9， 1 1 0 の基板 1 0 1 の厚みに対する深さ は、 製造工程での取り扱い時に割れないように、 一般的に基板 1 0 1 の厚みの半分以下になるように形成されている。
次に、 第 1 9図 (c)に示すように、 第 1 の上面電極層 1 0 2 と 第 2の上面電極層 1 0 5の上面の一部に重なるように、 銀系の 導電粉体とガラ スを含有する電極ペース トを印刷し第 3 の上面 電極層 1 0 6を形成する。 次にこの第 3の上面電極層 1 0 6を 安定な膜とするために約 8 5 0 °Cの温度で焼成を行う。
次に、 第 2 0図 (a)に示すように、 第 1の上面電極層 1 0 2 と 第 2の上面電極層 1 0 5および第 3 の上面電極層 1 0 6、 抵抗 層 1 0 3、 ト リ ミ ング溝 1 1 1 、 保護層 1 0 4を形成済みの シー ト伏の基板 1 0 1 の横方向の分割溝 1 1 0 に沿って分割 し、 短冊基板 1 1 2 に分割する。 この時、 短冊基板 1 1 2の長 手方向の側面には、 先に形成した第 2の上面電極層 1 0 5が横 方向の分割溝 1 1 0の深さまで形成された状態になっている。 最後に、 第 2 0図 (b)に示すように、 露出している第 1の上面 電極層 1 0 2 と第 2の上面電極層 1 0 5および第 3の上面電極 層 1 0 6にめつきを施すための準備工程と して、 短冊基板 1 1 2 の縦方向の分割溝 1 0 9に沿って分割し、 個片基板 1 1 3に分 割をする。 そ して、 露出している第 1 の上面電極層 1 0 2 と第 2の上面電極層 1 0 5および第 3の上面電極層 1 0 6のはんだ 付け時の電極食われの防止およびはんだ付け時の信頼性の確保 のため、 電気めつきによって、 ニッ ケルめっき層 （図示せず） を中間層と し、 はんだめつ き層 （図示せず） を最外層と して形 成して、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 5の実施例におけ る抵抗器を実装基板にはんだ付けを した場合の効果について は、 前述の第 3の実施例と同じであるため、 説明を省略する。
ま た、 本発明の第 5 の実施例において第 1 の上面電極層 1 0 2、 抵抗層 1 0 3、 保護層 1 0 4および第 2の上面電極層 1 0 5、 第 3の上面電極層 1 0 6を （第 5表） に示す組み合わ せと した時には、 他の特性を向上させるこ とができる。
Figure imgf000032_0001
また、 本発明の第 5の実施例において側面電極を形成しない 方が、 実装面積をさ らに縮小化できる こ とは容易に考え られ る o
(第 6 の実施例）
以下、 本発明の第 6の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 2 1図は本発明の第 6の実施例における抵抗器の断面図で あ o
第 2 1図において、 1 2 1 は 9 6 %アル ミ ナを含有してなる 基板である。 1 2 2は基板 1 2 1の主面の側部に設けられた金 系の薄膜からなる一対の上面電極層である。 1 2 3は基板 1 2 1 の上面に設けられたニッケルーク ロ ム系またはク ロ ム 一 シ リ コ ン系の薄膜からなる抵抗層である。 1 2 4は抵抗層 1 2 3の上 面に設けられたェボキシ系樹脂等からなる保護層である。 1 2 5 は基板 1 2 1の側面に設けられたニ ッ ケル系の薄膜からなる側 面電極層である。 1 2 6 , 1 2 7は必要に応じてはんだ付け時 の信頼性等の確保のために設けられた二ッ ケルめつ き層、 はん だめつ き層で、 これらのニッケルめっ き層 1 2 6 とはんだめつ き層 1 2 7の稜線は丸みを有しており、 また基板 1 2 1の側面 のはんだめつ き層 1 2 7の面積は、 基板 1 2 1 の側面の面積の 半分以下である。
以上のように構成された本発明の第 6の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る。
第 2 2図〜第 2 4図は本発明の第 6の実施例における抵抗器 の製造方法を示す工程図である。
まず、 第 22図 (a)に示すように、 表面に後工程で短冊伏およ び個片伏に分割するために設けた複数の縦方向および横方向の 分割溝 1 28, 1 29を有すると と もに、 耐熱性および絶縁性 に優れた 96%アル ミ ナを含有してなるシー ト状の基板 1 21 の上面の横方向の分割溝 1 29を跨ぐことなく 、 金等を主成分 とする金属有機物等からなる電極ペース トをスク リ ー ン印刷 ' 乾燥した後、 金属有機物等からなる電極ペース トの有機成分だ けを飛ばし、 金属成分だけを基板 1 2 1上に焼き付けるため に、 ベル ト式連铳焼成炉によって約 8 50でで、 約 45分のプ 口 フ ァ イ ルによ って焼成し、 薄膜からなる上面電極層 1 22を 形成- 9 る。
次に、 第 22図 (bUこ示すよ うに、 上面電極層 1 22 (本図で は図示せず） を形成してなる シー ト伏の基板 1 2 1の上面全体 にス ノヽ ° ッ タエ法によ り ニ ッ ケル一 ク ロ ム、 ク ロ ム 一 シ リ コ ン等 を着膜し、 全体抵抗体層 1 30を形成する。
次に、 第 22図 (cUこ示すように、 全体抵抗体層 130を L S I 等で一般的に行われているフ ォ ト リ ソ法により、 所望の抵抗体 パター ンと した抵抗層 1 23を形成し、 この抵抗層 1 23を安 定な膜にするために、 約 300〜 400での温度で熱処理を行 ラ o
次に、 第 23図 (a)に示すように、 抵抗層 1 23の抵抗値を所 定の値に修正するために、 YAGレーザーで ト リ ミ ング溝 131 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプロ ーブは、 上面電極層 1 2 2上にセ ッ ト し、 ト リ ミ ング は、 サ一ペ ン タ イ ンカ ッ ト法 （複数本のス ト レー ト カ ッ ト ） と する こ と によ り、 低い抵抗値から高い抵抗値まで自在に調整す る こ とができ る。
次に、 第 2 3図 (b)に示すよ う に、 抵抗値修正済みの抵抗層 1 2 3を保護するために、 個々の抵抗層に対して個々の保護層 印刷パター ンを形成するように、 エ ポキ シ系の樹脂ペー ス トを ス ク リ ー ン印刷した後、 基板 1 2 1上に強固に接着させるため に、 ベル ト式連続硬化炉によって約 2 0 0でで、 約 3 0分のプ 口 フ ァ イ ルによつて熱硬化し、 保護層 1 2 4を形成する。 この 際、 横方向に並ぶ複数の抵抗層 1 2 3を縦方向の分割溝 1 2 8 を跨ぎ連続して覆うように保護層印刷パター ンを形成してもよ い。
次に、 同図に示すよ うに、 横方向の分割溝 1 2 9を跨ぎ、 上 面電極層 1 2 2 と電気的に接铳するよ う にスパッ タによ りニッ ケルーク ロ ム系の薄膜からなる側面電極層 1 2 5を形成する。 この時、 あらかじめ側面電極層を形成する部分以下にレ ジス ト 層を形成しておき、 基板全体にスパッ タにより ニッケル— ク ロ ム層を形成後、 リ フ ト オ フ法によ り レ ジス ト除去と同時に側面 電極層以外のニッケル—ク ロ ム層を除去する。
次に、 第 2 4図 (a)に示すように、 シー ト状の基板 1 2 1の横 方向の分割溝 1 2 9で分割して、 短冊基板 1 3 2に一次分割を する。 この時、 短冊基板 1 3 2の長手方向の側面には、 側面電 極層 1 2 5が横方向の分割溝 1 2 9の深さまで形成された状態 にな っている。
最後に、 第 2 4図 (b)に示すように、 露出している上面電極層 1 2 2 と側面電極層 1 2 5にめつきを施すための準備工程と し て、 短冊基板 1 3 2を個片基板 1 3 3に分割する二次分割を行 い、 露出している上面電極層 1 2 2 と側面電極層 1 2 5 とのは んだ付け時の電極食われの防止およびはんだ付け時の信頼性の 確保のため、 必要により電気めつ きによって、 ニッケルめっき 層 （図示せず） を中間層と し、 はんだめつ き層 （図示せず） を 最外層と して形成して、 抵抗器を製造する ものである。
以上のよう に構成、 製造された本発明の第 6の実施例におけ る抵抗器を実装基板にはんだ付けをした。 第 2 5図 (a)の実装状 態の断面図に示すように、 保護層を形成した面を下側にして実 装し、 上面電極層 （図示せず） と基板側面の抵抗層の部分との 両方ではんだ付けされるが、 側面電極の形成されている面積が 小さいため、 わずかにフ ィ レ ツ ト 1 3 4が形成されるのみとな る。 よって、 第 2 5図 (b)の実装伏態の上面図に示すように、 部 品面積 1 3 5 と側面をはんだ付けするために必要となる面積
1 3 6 とを合わせた面積が実装面積 1 3 7 となる。 0 . 6 x 0 . 3 m mサイ ズの角チッ プ抵抗器で、 従来構造の製品と実装面積を 比較すると、 約 2 0 %の縮小化を図る ことができた。
よって、 本発明の構成によれば、 抵抗器の側面電極の面積が 小さいため、 実装基板上ではんだ付けのフ ィ レ ッ トを形成する ための面積が小さ く てすみ、 実装面積を縮小化するこ とができ る
また、 側面電極層 1 2 5をスパッ タにて形成することで、 基 板との密着強度が強く 、 また基板側面部における基板 1 2 1 と はんだめつき層 1 2 7の境界線に直線性が得られ、 外観上の品 位が良好であるという効果も得られる。
なお、 本発明の第 6の実施例において側面電極層 1 2 5を形 成しない方が、 実装面積をさ らに縮小化できる こ とは容易に考 えられる。 しかしながら、 現状の電子機器の製造工程において は、 実装後のはんだ付け検査を画像認識により行っているのが 実状であり、 側面電極を形成しない場合、 フ ィ レ ッ ト が全く形 成されず、 画像認識による自動検査ができなく なってしま う と いう不具合が生ずることになる。
また、 本発明の第 6の実施例において、 はんだめつき層 1 2 7 と保護層 1 2 4 とを面一またははんだめつ き層 1 2 7を高く す るこ とにより、 はんだめつ き層 1 2 7 と実装時のラ ン ドパター ンとの隙間が生じにく く実装品質をさ らに向上させる ことがで さる o
さ らに、 本発明の第 6の実施例での構成による上面電極層 1 2 2 と、 抵抗層 1 2 3 と、 保護層 1 2 4 との組み合わせ以外 でも、 同様の効果が得られる。 その組み合わせと特徴について (第 6表） にま とめる。
(第 6表）
Figure imgf000038_0001
(第 Ίの実施例）
以下、 本発明の第 7の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 2 6図は本発明の第 7の実施例における抵抗器の断面図で め ο
第 2 6図において、 1 4 1 は 9 6 %アルミ ナを含有してなる 基板である。 1 4 2は基板 1 4 1の上面の側部に設けられた金 系の薄膜からなる一対の第 1 の上面電極層である。 1 4 3は上 面電極層 1 4 2間に設けられたニ ッ ケル一 ク ロ ム系またはク ロ ム — シ リ コ ン系の薄膜からなる抵抗層である。 1 4 4は抵抗層 1 4 3の上面に設けられたエポキシ系樹脂等からなる保護層で ある。 1 4 5は銀またはニッゲル系の導電粉体に樹脂を含有し てなる一対の第 2の上面電極層である。 1 4 6は基板 1 4 1の 側面に第 1 の上面電極層 1 4 2または第 2 の上面電極層 1 4 5 と接続するように設けられた側面電極層である。 1 4 7， 1 4 8 は必要に応じてはんだ付け時の信頼性等の確保のために設けら れたニッケルめっき層、 はんだめつ き層で、 これらのニッケル めっ き層 1 4 7 とはんだめつ き層 1 4 8 の稜線は丸みを有して おり、 また基板 1 4 1 の側面のはんだめつ き層 1 4 8 の面積 は、 基板 1 4 1の側面の面積の半分以下である。
以上のように構成された本発明の第 7の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る。
第 2 7図〜第 2 9図は本発明の第 7の実施例における抵抗器 の製造方法を示す工程図である。 まず、 第 2 7図 (a)に示すように、 表面に後工程で短冊状およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 1 4 9 ， 1 5 0を有すると と もに、 耐熱性および絶縁性 に優れた 9 6 %アルミ ナを含有してなる シ一 ト状の基板 1 4 1 の上面の横方向の分割溝 1 5 0を跨ぐことなく 、 金等を主成分 とする金属有機物等からなる電極ペース トをスク リー ン印刷 · 乾燥した後、 金属有機物等からなる電極ペース ト の有機成分だ けを飛ばし、 金属成分だけを基板 1 4 1上に焼き付けるため に、 ベル ト式連铳焼成炉によって約 8 5 0でで、 約 4 5分のプ ロ フ ア イ ルによつて焼成し、 薄膜からなる上面電極層 1 4 2を 形成する。
次に、 第 2 7図 (b)に示すよ う に、 上面電極層 1 4 2 (本図で は図示せず） を形成してなる シー ト伏の基板 1 4 1の上面全体 にス ノヽ。 ッ タエ法によ り ニ ッ ケメレ ー ク ロ ム、 ク ロ ム ー シ リ コ ン等 を着膜し、 全体抵抗体層 1 5 1を形成する。
次に、 第 2 7図 (c)に示すように、 全体抵抗体層 1 5 1を L S I 等で一般的に行われているフ ォ ト リ ソ法によ り、 所望の抵抗体 パター ンと した抵抗層 1 4 3を形成し、 この抵抗層 1 4 3を安 定な膜にするために、 約 3 0 0 〜 4 0 0 °Cの温度で熱処理を行 う。
次に、 第 2 8図 (aUこ示すように、 抵抗層 1 4 3 の抵抗値を所 定の値に修正するために、 Y A G レーザーでト リ ミ ング溝 1 5 2 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプロ ーブは、 上面電極層 1 4 2上にセ ッ ト し、 ト リ ミ ン グ は、 サーペ ン タ イ ンカ ッ ト法 （複数本のス ト レー ト カ ッ ト） と することにより、 低い抵抗値から高い抵抗値まで自在に調整す ることができる。
次に、 第 2 8図 (b)に示すよ う に、 抵抗値修正済みの抵抗層 1 4 3を保護するために、 個々の抵抗層 1 4 3に対して個々の 保護層印刷パター ンを形成するように、 ヱボキシ系の樹脂べ一 ス トをス ク リ ー ン印刷した後、 基板 1 4 1上に強固に接着させ るために、 ベル ト式連続硬化炉によって約 2 0 0でで、 約 3 0 分のプロ フ ア イ ルによ って熱硬化して保護層 1 4 4 を形成す る。 この際、 横方向に並ぶ複数の抵抗層 1 4 3を縦方向の分割 溝 1 4 9を跨ぎ連続して覆うように保護層印刷パター ンを形成 してもよい。
次に、 同図に示すように、 上面電極層 1 4 2を覆うように銀 系またはニ ッ ケル系の導電粉体に樹脂を含有してなる導電べ一 ス トをスク リ ー ン印刷した後、 基板 1 4 1上に強固に接着させ るために、 ベル ト式連铳硬化炉によって約 2 0 0 。Cで、 約 3 0 分のプロ フ ァ イ ルによって熱硬化して第 2の上面電極層 1 4 5 を形成する。
次に、 第 2 8図 (c こ示すよ う に、 横方向の分割溝 （図示せ ず） を跨ぎ、 上面電極層 1 4 2と電気的に接铳するようにスパッ タによ り ニ ッ ケ ル一ク ロム系の薄膜からなる側面電極層 1 4 6 を形成する。 こ の時、 あらかじめ側面電極層を形成する部分以 下に レ ジ ス ト層を形成しておき、 基板全体にスパ ッ タによ り ニ ッ ケ ル一 ク ロ ム層を形成後、 リ フ トオ フ法により レ ジス ト除 去と同時に側面電極層以外の二 ッ ケ ル— ク ロ ム層を除去する。
次に、 第 2 9図 (a)に示すように、 シー ト状基板 1 4 1の横方 向の分割溝 1 5 0で分割して、 短冊基板 1 5 3に一次分割をす る。 この時、 短冊基板 1 5 3の長手方向の側面には、 側面電極 層 1 4 6が横方向の分割溝 1 5 0の深さまで形成された伏態に なっている。
最後に、 第 2 9図 (b)に示すように、 露出している第 2の上面 電極層 1 4 5 と側面電極層 1 4 6にめつ きを施すための準備ェ 程と して、 短冊基板 1 5 3を個片基板 1 5 4に分割する二次分 割を行い、 露出している第 2の上面電極層 1 4 5 と側面電極層 1 4 6 とのはんだ付け時の電極食われの防止およびはんだ付け 時の信頼性の確保のため、 必要によ り電気めつ きによ って、 ニ ッ ケ ルめっ き層 （図示せず） を中間層と し、 はんだめつ き層 (図示せず） を最外層と して形成して、 抵抗器を製造するもの である。
以上のように構成、 製造された本発明の第 7の実施例におけ る抵抗器を実装基板にはんだ付けを した場合の効果について は、 前述した第 6の実施例と同じであるため、 説明を省略す る。
また、 本発明の第 7の実施例の構成による第 1の上面電極層 1 4 2 と、 第 2の上面電極層 1 4 5 と抵抗層 1 4 3 と、 保護層 1 4 4 との組み合わせ以外でも、 同様の効果が得られる。 その 組み合わせと特徴について （第 7表） にま とめる。 (第 7表）
組 第 1の 第 2の
み合 抵抗層 特 徵 わ
せ 1 4 2 1 4 5 1 4 3 1 4 4
銀系 or金系 «ΟΓ金系
1 導電粉末 導職末 酸化ルテニウム系 ガ ラ ス系 ®性に優れる + ガ ラ ス +ガラス
(850TC焼成） c on o (85(M¾) 霞脑
銀系 or金系 金 S^or二
2 導電粉末 系 酸化ルテニゥム系 樹脂系 第 1表の組み合わ + ガ ラ ス +樹脂 1の に同 1'： (850Ϊ焼成) (200蘭 b) (麵細 (200蘭
銀系 or金系 orニ^ル 二プケル -ク Dム系
3 導電粉末 系 クロム-シ コン系 樹脂系 同上
+ ガ ラ ス +樹脂 スパ：)夕
(850で焼成) (200蘭 (200
S^or金系
4 化^！ 導 末 酸化ルテニウム系 ガラス系 第 1表の組み合わ
+ガラス せ 5の に同じ
(850t焼成) 龍論 (麵細 霍鹏
二，ケル 二プケル -ク。ム系
5 化^! 系 クロム-シ')コン系 樹脂系 (第 2の難例の
+樹脂 スバ，夕薄膜 組み合わせ）
(850TC焼成） (200丽 ( 蘭 b)
ケル
6 化^ f勿 系 力-ボン樹脂系 樹脂系 第 1表の組み合わ
+樹脂 せ 7の■に同じ
(850Ϊ焼成) (200蘭 ϋ (200蘭 b) (200蘭
二，ケル系 g¾)rニッケル ニ^ル-ク Πム系
or銅系 系 クロム-シリコン系 樹脂系 第 1表の組み合わ
7 or金系スバ，ク +樹脂 スパ 薄膜 せ 9の ^に同じ
(200丽 (200蘭 fc)
ニ1 系 ^orこッケル
8 or銅系 系 力-ボン樹脂系 樹脂系 第 1表の組み合わ or 金系スパ +樹脂 せ 9の に同じ
(200蘭 ) (200蘭 t) (200蘭 (第 8の実施例）
以下、 本発明の第 8の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 3 0図は本発明の第 8の実施例における抵抗器の断面図で ある。
第 3 0図において、 1 6 1は 9 6 %アル ミ ナを含有してなる 基板である。 1 6 2は基板 1 6 1の主面の側部および側面の一 部に設けられた銀系の導電粉分にガラ スを含有してなる上面電 極層であ り、 この上面電極層 1 6 2の稜線は丸みを有してい る。 また基板 1 6 1の側面上の上面電極層 1 6 2の面積は、 基 板 1 6 1の側面の面積の半分以下である。 1 6 3は上面電極層 1 6 2に電気的に接铳する酸化ルテ ニ ウ ムを主成分とする抵抗 層である。 1 6 4は抵抗層 1 6 3の上面に設けられたガラ スを 主成分とする保護層である。 1 6 5 , 1 6 6は必要に応じては んだ付け時の信頼性等の確保のために設けられたニ ッ ケ ルめつ き層、 はんだめつき層である。
以上のように構成された本発明の第 8の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る。
第 3 1図、 第 3 2図は本発明の第 8の実施例における抵抗器 の製造方法を示す工程図である。
まず、 第 3 1図 (a)に示すよ うに、 表面に後工程で短冊状およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 1 6 7， 1 6 8を有する耐熱性および絶緣性に優れた 9 6 %アル ミ ナを含有してなる シ— ト状の基板 1 6 1の横方向 の分割溝 1 6 8を跨ぐよ う に、 銀系の導電粉体とガラ スを含有 してなる電極べ一ス トを印刷し上面電極層 1 6 2を形成する。 次にこの上面電極層 1 6 2を安定な膜にするために約 8 5 0 °C の温度で焼成を行う。 この時、 前記電極ペース トは横方向の分 割溝 1 6 8に入り込み分割溝の奥まで上面電極層 1 6 2を形成 できる。 この分割溝 1 6 7 , 1 6 8 の基板 1 6 1 の厚みに対す る深さは、 製造工程での取り扱い時に割れないように、 一般的 に基板 1 6 1の厚みの半分以下になるよ う形成されている。 次に、 第 3 1図 (b)に示すよ う に、 上面電極層 1 6 2 と電気的 に接铳するよ う に、 酸化ルテニ ウ ムを主成分とする抵抗ペース トを印刷し抵抗層 1 6 3を形成する。 次にこの抵抗層 1 6 3を 安定な膜とするために約 8 5 0 °Cの温度で焼成を行う。
次に第 3 1図 (c)に示すように、 抵抗層 1 6 3の抵抗値を所定 の値に修正するために、 Y A G レーザーで ト リ ミ ング溝 1 6 9 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプロ一ブは、 上面電極層 1 6 2上にセッ ト して ト リ ミ ングを 仃う。
次に、 第 3 2図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 1 6 3を保護するためにガラ スを主成分とするペース トを印刷 し、 保護層 1 6 4を形成する。 この際、 横方向に並ぶ複数の抵 抗層 1 6 3を縦方向の分割溝 1 6 7を跨ぎ連続して覆うように 保護層 1 6 4の印刷パターンを形成してもよい。 次にこの保護 層 1 6 4を安定な膜とするために約 6 0 0 °Cの温度で焼成を行 う o
次に、 第 3 2図 (b)に示すように、 上面電極層 1 6 2、 抵抗層 1 6 3、 ト リ ミ ング溝 1 6 9、 保護層 1 6 4を形成済みのシー ト状の基板 1 6 1 の横方向の分割溝 1 6 8に沿って分割し、 短 冊基板 1 7 0に分割する。 この時、 短冊基板 1 7 0の長手方向 の側面には、 先に形成した上面電極層 1 6 2が横方向の分割溝 1 6 8の深さまで形成された状態になっている。
最後に、 第 3 2図 (c)に示すように、 露出している上面電極層 1 6 2にめつ きを施すための準備工程と して、 短冊基板 1 7 0 の縦方向の分割溝 1 6 7に沿って分割し、 個片基板 1 7 1 に分 割する。 そして、 露出している上面電極層 1 6 2のはんだ付け 時の電極食われの防止およびはんだ付け時の信頼性等の確保の ため、 電気めつ きによって、 ニッケルめっ き層 （図示せず） を 中間層と し、 はんだめつ き層 （図示せず） を最外層と して形成 して、 抵抗器を製造するものである。
以上のように構成、 製造された本発明の第 8の実施例におけ る抵抗器を実装基板にはんだ付けをした。 第 3 3図 (a)の実装伏 態の断面図に示すように、 保護層を形成した面を下側にして実 装し、 上面電極層 （図示せず） と基板側面の抵抗層の部分との 両方ではんだ付けされるが、 側面電極の形成されている面積が 小さいため、 わずかにフ ィ レ ツ ト 1 7 3が形成されるのみとな る。 よって、 第 3 3図 ( の実装状態の上面図に示すよ うに部品 面積 1 7 4と側面をはんだ付けするために必要となる面積 1 7 5 とを合わせた面積が実装面積 1 7 6 となる。 0 . 6 x 0 . 3 m m サイ ズの角チッ プ抵抗器で、 従来構造の製品と実装面積を比較 すると、 約 2 0 %の縮小化を図るこ とができた。
よって、 本発明の第 8の実施例の構成によれば、 抵抗器の側 面電極の面積が小さいため、 実装基板上ではんだ付けのフ ィ レ ツ トを形成するための面積が小さ く てすみ、 実装面積を縮小 化するこ とができる。 なお、 本発明の第 8の実施例においてはんだめつき層 1 6 6 と保護層 1 6 4 とを面一またははんだめつ き層 1 6 6を高く す ることにより、 はんだめつ き層 1 6 6 と実装時のラ ン ドパター ンとの隙間が生じにく く 実装品質をさ らに向上させるこ とがで さる。
また、 本発明の第 8の実施例において上面電極層 1 6 2お よび保護層 1 6 4を （第 8表） に示す組み合わせと した時に は、 他の特性 （第 8表に記載） を向上させることができる。
(第 8表）
組
み合 上面電極層 保護層 向上する特性
わ
せ 1 6 2 1 6 4
金系導電粉末 ガラ ス系 イ オ ンマイ グレー シ ョ ンか'
1 + ガラ ス 少ないので負荷寿命特性が (8501；焼成） (6001；焼成) 向上する。
銀系導電粉末 樹脂系 保護層 3 4の処理温度が低
2 + ガラ ス い為、 抵抗値の工程変化が (850で焼成） (200TC硬化） 無く 、 製品の抵抗値パラ ッ
キが小さ く なる。
金系導電粉末 樹脂系 上記組み合わせ 1 , 2の特
3 + ガラ ス 徵を併せ持つ。
(850TC焼成） (200TC硬化)
金系有機金属 ガラ ス系 上記組み合わせ 1 の特徴を
4 化合物 持ち、 金に使用量が少ない (850TC焼成） (600Ϊ焼成) 為、 上記組み合わせ 1 より 安価に製造できる。
金系有機金属 樹脂系 上記組み合わせ 3， 4の特
5 化合物 徴を併せ持つ。
(850Ϊ焼成） (200t硬化) また、 本発明の第 8の実施例において側面電極を形成しない 方が、 実装面積をさ らに縮小化でき る こ とは容易に考えられ る。 しかしながら、 現状の電子機器の製造工程においては、 実 装後のはんだ付け検査を画像認識により行っているのが実状で あり、 側面電極を形成しない場合、 フ ィ レ ツ トが全く形成され ず、 画像認識による自動検査ができなく なってしま う という不 具合が生ずることになる。
(第 9 の実施例）
以下、 本発明の第 9の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 3 4図は本発明の第 9の実施例における抵抗器の断面図で ある。
第 3 4図において、 1 8 1 は 9 6 %アル ミ ナを含有してなる 基板である。 1 8 2は基板 1 8 1 の主面の側部および側面の一 部に設けられた金系のスパッ タにて設けられる上面電極層であ り、 この上面電極層 1 8 2 の稜線は丸みを有している。 また基 板 1 8 1 の側面上の上面電極層 1 8 2 の面積は、 基板 1 8 1 の 側面の面積の半分以下である。 1 8 3は上面電極層 1 8 2に電 気的に接続する酸化ルテニ ウムを主成分とする抵抗層である。 1 8 4は抵抗層 1 8 3 の上面に設けられたガラ スを主成分とす る保護層である。 1 8 5 , 1 8 6は必要に応じてはんだ付け時 の信頼性等の確保のために設けられたニ ッ ケルめっき層、 はん だめつ き層である。
以上のように構成された本発明の第 9の実施例における抵抗 器について、 以下にその製造方法を図面を参照しながら説明す る o
第 3 5図〜第 3 6図は本発明の第 9の実施例における抵抗器 の製造方法を示す工程図である。
まず、 第 3 5図 (a)に示すように、 表面に後工程で短冊状およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 1 8 7 , 1 8 8を有する耐熱性および絶縁性に優れた 9 6 %アル ミ ナを含有してなる シー ト状の基板 1 8 1の上面全 体にスパ ッ タエ法により金を着膜し、 さ らに L S I等で一般的 に行われているフ ォ ト リ ソ法により、 所望の電極パターンと し た上面電極層 1 8 2を形成し、 この上面電極層 1 8 2を安定な 膜にするために、 約 3 0 0〜 4 0 0 °Cの温度で熱処理を行う。 この時、 上面電極層 1 8 2は横方向の分割溝 1 8 8に入り込み 分割溝の奥まで上面電極層 1 8 2を形成でき る。 こ の分割溝 1 8 7 , 1 8 8の基板 1 8 1の厚みに対する深さは、 製造工程 での取り扱い時に割れないように、 一般的に基板 1 8 1の厚み の半分以下になるよう形成されている。
次に、 第 3 5図 (b)に示すよ う に、 上面電極層 1 8 2 と電気的 に接続するよ うに、 酸化ルテニゥムを主成分とする抵抗ペース トを印刷し抵抗層 1 8 3を形成する。 次にこの抵抗層 1 8 3を 安定な膜とするために約 8 5 0 °Cの温度で焼成を行う。
次に、 第 3 5図 (c)に示すよ う に、 抵抗層 1 8 3の抵抗値を所 定の値に修正するために、 YA Gレーザーで ト リ ミ ング溝 1 8 9 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプローブは、 上面電極層 1 8 2上にセッ ト して ト リ ミ ングを 行う。 次に、 第 3 6図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 1 8 3 を保護するためにガラ スを主成分とするペース ト を印 刷し、 保護層 1 8 4を形成する。 この際、 横方向に並ぶ複数の 抵抗層 1 8 3を縦方向の分割溝 1 8 7を跨ぎ連続して覆う よう に保護層 1 8 4の印刷パター ンを形成してもよい。 次に、 この 保護層 1 8 4を安定な膜とするために約 6 0 0 °Cの温度で焼成 を行う。
次に、 第 3 6図 (b)に示すよ うに、 上面電極層 1 8 2、 抵抗層 1 8 3 、 ト リ ミ ン グ溝 1 8 9、 保護層 1 8 4を形成済みのシ一 ト状の基板 1 8 1の横方向の分割溝 1 8 8に沿って分割し、 短 冊基板 1 9 0に分割する。 この時、 短冊基板 1 9 0の長手方向 の側面には、 先に形成した上面電極層 1 8 2が横方向の分割 溝 1 8 8の深さまで形成された状態になっている。
最後に、 第 3 6図 (c)に示すように、 露出している上面電極層 1 8 2にめつ きを施すための準備工程と して、 短冊基板 1 9 0 の縦方向の分割溝 1 8 7に沿って分割し、 個片基板 1 9 1 に分 割する。 そして、 露出している上面電極層 1 8 2のはんだ付け 時の電極食われの防止およびはんだ付け時の信頼性の確保のた め、 電気めつ きによって、 ニ ッ ケ ルめっ き層 （図示せず） を中 間層と し、 はんだめつ き層 （図示せず） を最外層と して形成し て、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 9の実施例におけ る抵抗器を実装基板にはんだ付けを した場合の効果について は、 前述の第 8の実施例と同じであるため、 説明を省略する。
また、 本発明の第 9の実施例において上面電極層 1 8 2、 抵 抗層 1 8 3および保護層 1 8 4を （第 9表） に示す組み合わせ と した時には、 他の特性 （第 9表に記載） を向上させる ことが できる。
(第 9表）
Figure imgf000051_0001
(第 1 0の実施例）
以下、 本発明の第 1 0の実施例における抵抗器およびその製 0 造方法について、 図面を参照しながら説明する。
第 3 7図は本発明の第 1 0の実施例における抵抗器の断面図 である。
第 3 7図において、 2 0 1は 9 6 %アル ミ ナを含有してなる 5 基板である。 2 0 2は基板 2 0 1の主面の側部および側面の一 部に設けられた銀系の導電粉体にガラ スを含有してなる第 1の 上面電極層であり、 基板 2 0 1 の側面上の第 1 の上面電極層 2 0 2の面積は、 基板 2 0 1の側面の面積の半分以下である。 2 0 3は第 1の上面電極層 2 0 2に電気的に接続する酸化ルテ 二ゥムを主成分とする抵抗層である。 2 0 4は抵抗層 2 0 3の 上面に設けられたガラ スを主成分とする保護層である。 2 0 5 は第 1の上面電極層 2 0 2の上面に設けられた銀系の導電粉体 にガラ スを含有してなる第 2の上面電極層であり、 この第 2の 上面電極層 2 0 5 の稜線は丸みを有している。 2 0 6， 2 0 7 は必要に応じてはんだ付け時の信頼性等の確保のために設けら れたニ ッ ケルめっき層、 はんだめつ き層である。
以上のように構成された本発明の第 1 0の実施例における抵 抗器について、 以下にその製造方法を図面を参照しながら説明 する。
第 3 8図〜第 3 9図は本発明の第 1 0の実施例における抵抗 器の製造方法を示す工程図である。
まず、 第 3 8図 (a)に示すように、 表面に後工程で短冊状およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 2 0 8 , 2 0 9 を有する耐熱性および絶縁性に優れた 9 6 %アルミ ナを含有してなる シー ト状の基板 2 0 1 の横方向 の分割溝 2 0 9を跨ぐように、 銀系の導電粉体とガラ スを含有 してなる電極べ一ス トを印刷し第 1 の上面電極層 2 0 2を形成 する。 次にこの第 1 の上面電極層 2 0 2を安定な膜にするため に約 8 5 0 °Cの温度で焼成を行う。 この時、 前記電極ペース ト は横方向の分割溝 2 0 9に入り込み分割溝の奥まで第 1の上面 電極層 2 0 2を形成できる。 この分割溝 2 0 8， 2 0 9 の基板 2 0 1の厚みに対する深さは、 製造工程での取り扱い時に割れ ないように、 一般的に基板 2 0 1の厚みの半分以下になるよう 形成されている。
次に、 第 3 8図 (b)に示すように、 第 1 の上面電極層 2 0 2 と 電気的に接続するように、 酸化ルテ ニ ウ ムを主成分とする抵抗 ペース ト を印刷し抵抗層 2 0 3 を形成する。 次にこ の抵抗層 2 0 3 を安定な膜とするために約 8 5 0 °Cの温度で焼成を行 ラ
次に、 第 3 8図 (c)に示すように、 抵抗層 2 0 3 の抵抗値を所 定の値に修正するために、 Y A G レーザーで ト リ ミ ング溝 2 1 0 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプローブは、 第 1 の上面電極層 2 0 2上にセッ ト して ト リ ミ ングを行う。
次に、 第 3 9図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 2 0 3を保護するためにガラ スを主成分とするペース トを印刷 し、 保護層 2 0 4を形成する。 この際、 横方向に並ぶ複数の抵 抗層 2 0 3を縦方向の分割溝 2 0 8を跨ぎ連続して覆うように 保護層 2 0 4の印刷パター ンを形成してもよい。 次に、 この保 護層 2 0 4を安定な膜とするために約 6 0 0 °Cの温度で焼成を 行う。
次に、 第 3 9図 (b)に示すよ う に、 第 1 の上面電極層 2 0 2 の上面に横方向の分割溝 2 0 9を跨ぐことな く 、 銀系の導電粉 体とガラスを含有してなる電極ペース トを印刷し第 2の上面電 極層 2 0 5を形成する。 この際、 横方向に並ぶ複数の第 1の上 面電極層 2 0 2上で縦方向の分割溝 2 0 8 を跨ぐよ う に第 2 の上面電極層 2 0 5の印刷パター ンを形成してもよい。 次に第 2の上面電極層 2 0 5を安定な膜とするために約 6 0 0 °Cの温 度で焼成を行う。
次に、 第 3 9図 (c)に示すように、 第 1 の上面電極層 2 0 2、 抵抗層 2 0 3、 ト リ ミ ング溝 2 1 0、 保護層 2 0 4、 第 2の上 面電極層 2 0 5を形成済みのシー ト状の基板 2 0 1の横方向の 分割溝 2 0 9に沿って分割し、 短冊基板 2 1 1 に分割する。 こ の時、 短冊基板 2 1 1の長手方向の側面には、 先に形成した上 面電極層 2 0 2が横方向の分割溝 2 0 9の深さまで形成された 状態になっている。
最後に、 第 3 9図 (d)に示すように、 露出している第 1の上面 電極層 2 0 2および第 2の上面電極層 2 0 5にめつきを施すた めの準備工程と して、 短冊基板 2 1 1の縱方向の分割溝 2 0 8 に沿って分割し、 個片基板 2 1 2に分割をする。 そ して、 露出 している第 1の上面電極層 2 0 2および第 2の上面電極層 2 0 5のはんだ付け時の電極食われの防止およびはんだ付け時の信 頼性の確保のため、 電気めつ きによって、 ニ ッ ケルめっ き層 (図示せず） を中間層と し、 はんだめつき層 （図示せず） を最 外層と して形成して、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 1 0の実施例にお ける抵抗器を実装基板にはんだ付けをした。 第 4 0図 (a)の実装 伏態の断面図に示すように、 保護層を形成した面を下側にして 実装し、 上面電極層 （図示せず） と基板側面の抵抗層の部分と の両方ではんだ付けされるが、 側面電極の形成されている面積 が小さいため、 わずかにフ ィ レツ ト 2 1 3が形成されるのみと なる。 よって、 第 4 0図 (b)の実装状態の上面図に示すように、 部品面積 2 1 4と側面をはんだ付けするために必要となる面積 2 1 5とを合わせた面積が実装面積 2 1 6となる。 0. 6 x 0. 3 mmサイ ズの角チッ プ抵抗器で、 従来構造の製品と実装面積を 比較すると、 約 2 0 %の縮小化を図る ことができた。
よって、 本発明の構成によれば、 抵抗器の側面電極の面積が 小さいため、 実装基板上ではんだ付けのフ ィ レッ トを形成する ための面積が小さ く てすみ、 実装面積を縮小化する こ とができ る。
なお、 本発明の第 1 0の実施例において、 はんだめつ き層 2 0 7 と保護層 2 0 4とを面一またははんだめつ き層 2 0 7を 高く することにより、 はんだめつき層 2 0 7 と実装時のラ ン ド パターンとの隙間が生じにく く実装品質をさ らに向上させるこ とができる。
また、 本発明の第 1 0の実施例において、 第 1の上面電極層 2 02、 保護層 2 0 4および第 2の上面電極層 2 0 5を （第 1 0 表） に示す組み合わせと した時には、 他の特性 （第 1 0図に記 載） を向上する ことができる。 (第 1 0表）
組 第 1の 第 2の
み合 保護層 向上する特性 わ
せ 2 0 2 2 0 5 2 0 4
銀系 銀系 保 IDS204の讓继が
1 導電粉末 導電粉末 樹脂系 低い 厳値の工程変化 + ガラ ス +樹脂 が無く製品の赚値パラ (850 細 (200蘭 (200蘭 ツキが/ j、さくなる。
銀系 ニッケル系 ±1己組み合わせ 1の
2 導電粉末 導電粉末 樹脂系 を持ち、更に第 2の上面 + ガラ ス +樹脂 m¾B205の材質を卑金 (850Ϊ鹏 (200蘭 (200Wb) 属とし安価に できる。 銀系 銀系 イオンマイグレーション
3 導電粉末 導電粉末 ガラ ス系 カ少な L、ので負荷^ ϊ +ガラ ス + ガラ ス 性が向上する。
霍脑 龍脑 (600蘭
金系 銀系 ±1己組み合わせ 1と 3の
4 導電粉末 導電粉末 樹脂系 碰を併せ 。
+ガラ ス +樹脂
霍脑 m (200蘭
金系 ニッケル系 ±1己組み合わせ 2と 3の
5 導電粉末 導電粉末 樹脂系 舰を併せ持つ。
+ガラ ス +樹脂
( 願 (200丽 h) (200蘭 b)
銀系 ±1己組み合わせ 3の繊
6 有機金属 導電粉末 ガラス系 を持ち、更に金に 量 化合物 + ガラ ス 力減らせるので安価であ ( 脑 (600丽 b) る。
銀系 ±1己祖み合わせ 1と 6の
7 有機金属 導電粉末 樹脂系 纖を併せ持つ。
化合物 +樹脂
(200蘭 (200∞t)
金系 ニッケル系 ±15且み合わせ 2と 6の
8 有機金属 導電粉末 樹脂系 碰を併せ持つ。
化合物 +樹脂
(850 細 (200蘭 t) (200蘭 また、 本発明の第 1 0の実施例において側面電極を形成しな い方が、 実装面積をさ らに縮小化できるこ とは容易に考えられ る。 しかしながら、 現状の電子機器の製造工程においては、 実 装後のはんだ付け検査を画像認識によ り行っているのが実状で あり、 側面電極を形成しない場合、 フ ィ レ ツ トが全く形成され ず、 画像認識による自動検査ができな く なってしま う という不 具合が生ずる ことになる。
(第 1 1の実施例）
以下、 本発明の第 1 1の実施例における抵抗器およびその製 造方法について、 図面を参照しながら説明する。
第 4 1図は本発明の第 1 1の実施例における抵抗器の断面図 である。
第 4 1図において、 2 2 1 は 9 6 %アルミ ナを含有してなる 基板である。 2 2 2は基板 2 2 1の主面の側部および側面の一 部に設けられた金系のスパ ッ タにて設けられる第 1の上面電極 層であり、 基板 2 2 1の側面上の第 1 の上面電極層 2 2 2の面 積は、 基板 2 2 1の側面の面積の半分以下である。 2 2 3は第 1の上面電極層 2 2 2に電気的に接続する酸化ルテニゥムを主 成分とする抵抗層である。 2 2 4は抵抗層 2 2 3の上面に設け られたガラスを主成分とする保護層である。 2 2 5は第 1の上 面電極層 2 2 2の上面に設けられた銀系の導電粉体にガラ スを 含有してなる第 2の上面電極層であり、 この第 2の上面電極層 2 2 5の稜線は丸みを有している。 2 2 6， 2 2 7は必要に応 じてはんだ付け時の信頼性等の確保のために設けられたニッケ ルめっ き層、 はんだめつ き層である。 以上のように構成された本発明の第 1 1 の実施例における抵 抗器について、 以下にその製造方法を図面を参照しながら説明 する。
第 4 2図、 第 4 3図は本発明の第 1 1の実施例における抵抗 器の製造方法を示す工程図である。
まず、 第 4 2図 (a)に示すように、 表面に後工程で短冊状およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 2 2 8 , 2 2 9 を有する耐熱性および絶緣性に優れた 9 6 %アル ミ ナを含有してなる シ一 ト状の基板 2 2 1 の上面全 体にスパッ タ工法により金を着膜し、 さ らに L S I 等で一般的 に行われている フ ォ ト リ ソ法により、 所望の電極パター ンと し た第 1 の上面電極層 2 2 2を形成し、 こ の第 1 の上面電極層 2 2 2を安定な膜にするために、 約 3 0 0 〜 4 0 0 °Cの温度で 熱処理を行う。 この時、 第 1 の上面電極層 2 2 2は横方向の分 割溝 2 2 9に入り込み分割溝の奥まで第 1 の上面電極層 2 2 2 を形成できる。 この分割溝 2 2 8 , 2 2 9 の基板 2 2 1 の厚み に対する深さは、 製造工程での取り扱い時に割れないように、 一般的に基板 2 2 1の厚みの半分以下になるよう形成されてい る。
次に、 第 4 2図 (b)に示すように、 第 1 の上面電極層 2 2 2 と 電気的に接铳するよ う に、 酸化ルテニ ウムを主成分とする抵抗 ペー ス ト を印刷し抵抗層 2 2 3を形成する。 次にこ の抵抗層 2 2 3 を安定な膜とするために約 8 5 0 Cの温度で焼成を行 ラ o
次に第 4 2図 (c)に示すように、 抵抗層 2 2 3 の抵抗値を所定 の値に修正するために、 Y A G レーザーで ト リ ミ ング溝 2 3 0 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプローブは、 第 1の上面電極層 2 2 2上にセ ッ ト して ト リ ミ ングを行う。
次に、 第 4 3図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 2 2 3を保護するためにガラ スを主成分とするペース トを印刷 し、 保護層 2 2 4を形成する。 この際、 横方向に並ぶ複数の抵 抗層 2 2 3を縱方向の分割溝 2 2 8を跨ぎ連続して覆うように 保護層 2 2 4の印刷パター ンを形成してもよい。 次にこの保護 層 2 2 4を安定な膜とするために約 6 0 0 °Cの温度で焼成を行 ラ
次に、 第 4 3図 (b)に示すよ う に、 第 1 の上面電極層 2 2 2の 上面に横方向の分割溝 2 2 9を跨ぐことなく 、 銀系の導電粉体 とガラスを含有してなる電極ペース トを印刷し第 2の上面電極 層 2 2 5を形成する。 次にこの第 2 の上面電極層 2 2 5を安定 な膜とするために約 6 0 0 °Cの温度で焼成を行う。
次に、 第 4 3図 (c)に示すように、 第 1 の上面電極層 2 2 2、 抵抗層 2 2 3、 ト リ ミ ング溝 2 3 0、 保護層 2 2 4、 第 2の上 面電極層 2 2 5を形成済みのシー ト状の基板 2 2 1の横方向の 分割溝 2 2 9に沿って分割し、 短冊基板 2 3 1 に分割する。 こ の時、 短冊基板 2 3 1の長手方向の側面には、 先に形成した第 1の上面電極層 2 2 2が横方向の分割溝 2 2 9の深さまで形成 された状態になっている。
最後に、 第 4 3図 (d)に示すように、 露出している上面電極層 2 2 2にめつ きを施すための準備工程と して、 短冊基板 2 3 1 の縦方向の分割溝 2 2 8に沿って分割し、 個片基板 2 3 2に分 割をする。 そして、 露出している上面電極層 2 2 2のはんだ付 け時の電極食われの防止およびはんだ付け時の信頼性の確保の ため、 電気めつき SMIに陋 ル
C1よって、 ニ ッ ケ めっき層 （図示せず） を 中間層と し、 はんだめつき層 （図示せず） を最外層と して形成 して、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 1 1の実施例にお ける抵抗器を実装基板にはんだ付けをした場合の結果について は、 前述の第 1 0の実施例と同じであるため、 説明を省略す る。
また、 本発明の第 1 1の実施例において、 第 1の上面電極層 2 2 2、 保護層 2 2 4および第 2の上面電極層 2 2 5を （第 1 1 表） に示す組み合わせと した時には、 他の特性 （第 1 1表に記 載） を向上する こ とができ る。
(第 1 1表）
組 第 1の
み合 向上する特性 わ
せ 2 2 2 2 2 4
銀系 保漏 2 2 4の讓 a
9 スパッ タ 導電粉末 樹脂系 が低い 腿直の工程変 (30(h霍 +樹脂 化が無く製品の觀直パ 醜理） (200蘭 t) (200蘭 t) ラツキ力 J、さくなる。 金系 ニッケル系 遍且み合わせ 9の髓
10 スノ ッ 夕 導電粉末 樹脂系 を持ち、更に第2の上面 (300~樣 +樹脂 の材質を卑^ ISと 舰理） (200顺 b) (200載） し安価に l¾ できる。 ニッケル系 銀系 抵 として力—ボン樹
11 スパ ッ タ 導電粉末 樹脂系 脂系必要となる。
(300-400TC +樹脂 カーボン樹脂系を用いる 舰理） ( 蘭 (200職） ことにより節電が可肯 lo (第 1 2の実施例）
以下、 本発明の第 1 2の実施例における抵抗器およびその製 造方法について、 図面を参照しながら説明する。
第 4 4図は本発明の第 1 2の実施例における抵抗器の断面図 である。
第 4 4図において、 2 4 1 は 9 6 %ア ル ミ ナを含有してなる 基板である。 2 4 2は基板 2 4 1の主面の側部に設けられた銀 系の導電粉体にガラ スを含有してなる第 1 の上面電極層であ る。 2 4 3は第 1 の上面電極層 2 4 2に電気的に接続する酸化 ルテニ ウ ムを主成分とする抵抗層である。 2 4 4は抵抗層 2 4 3 の上面に設けられたガラスを主成分とする保護層である。 2 4 5 は第 1の上面電極層 2 4 2の上面および基板 2 4 1の側面の一 部に設けられた銀系の導電粉体にガラ スを含有してなる第 2の 上面電極層であ り、 基板 2 4 1 の側面上の第 2 の上面電極層 2 4 5の面積は、 基板 2 4 1の側面の面積の半分以下である。 こ の第 2 の上面電極層 2 4 5 の稜線は丸みを有 している。 2 4 6 , 2 4 7は必要に応じてはんだ付け時の信頼性等の確保 のために設けられたニ ッ ケルめつ き層、 はんだめつ き層であ る
第 4 5図、 第 4 6図は本発明の第 1 2の実施例における抵抗 器の製造方法を示す工程図である。
まず、 第 4 5図 (a)に示すよ うに、 表面に後工程で短冊伏およ び個片伏に分割するために設けた複数の縦方向および横方向の 分割溝 2 4 8， 2 4 9 を有する耐熱性および絶緣性に優れた 9 6 %ア ル ミ ナを含有してなる シ一 ト状の基板 2 4 1 の横方向 の分割溝 2 4 9を跨ぐことなく 、 銀系の導電粉体とガラ スを含 有してなる電極ペース トを印刷し第 1 の上面電極層 2 4 2を形 成する。 次にこの第 1の上面電極層 2 4 2を安定な膜にするた めに約 8 5 0 °Cの温度で焼成を行う。 この分割溝 2 4 8， 2 4 9 の基板 2 4 1 の厚みに対する深さは、 製造工程での取り扱い時 に割れないように、 一般的に基板 2 4 1の厚みの半分以下にな るよう形成されている。
次に、 第 4 5図 (b)に示すよ う に、 第 1 の上面電極層 2 4 2 と 電気的に接続するように、 酸化ルテニ ウ ムを主成分とする抵抗 ペー ス ト を印刷し抵抗層 2 4 3 を形成する。 次に こ の抵抗層 2 4 3 を安定な膜とするために約 8 5 0 °Cの温度で焼成を行 ラ
次に、 第 4 5図 (c>に示すよ う に、 抵抗層 2 4 3 の抵抗値を所 定の値に修正するために、 Y A G レーザーで ト リ ミ ング溝 2 5 0 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプローブは、 第 1 の上面電極層 2 4 2上にセ ッ 卜 して ト リ ミ ングを行う。
次に、 第 4 6図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 2 4 3を保護するためにガラ スを主成分とするペース トを印刷 し、 保護層 2 4 4を形成する。 この際、 横方向に並ぶ複数の抵 抗層 2 4 3を縦方向の分割溝 2 4 8を跨ぎ連続して覆う ように 保護層 2 4 4の印刷パター ンを形成してもよい。 次にこの保護 層 2 4 4を安定な膜とするために約 6 0 0 °Cの温度で焼成を行 ラ
次に、 第 4 6図 (b)に示すよ う に、 第 1 の基板 2 4 2の上面 に、 シー ト状の基板 2 4 1の横方向の分割溝 2 4 9を跨ぐよう に、 銀系の導電粉体とガラ スを含有してなる電極ペース トを印 刷し第 2 の上面電極層 2 4 5を形成する。 こ の時、 前記電極 ペース トは横方向の分割溝 2 4 9 に入り こ み分割溝の奥まで 第 2 の上面電極層 2 4 5を形成できる。 この際、 横方向に並ぶ 複数の第 1 の上面電極層 2 4 2の上に縦方向の分割溝 2 4 8を 跨ぎ連続するよ う に第 2 の上面電極層 2 4 5 の印刷パタ ー ンを 形成してもよい。 次に第 2 の上面電極層 2 4 5を安定な膜とす るために約 6 0 0 °Cの温度で焼成を行う。
次に、 第 4 6図 (c)に示すように、 第 1の上面電極層 2 4 2、 抵抗層 2 4 3、 ト リ ミ ング溝 2 5 0、 保護層 2 4 4、 第 2 の上 面電極層 2 4 5を形成済みのシー ト状の基板 2 4 1の横方向の 分割溝 2 4 9に沿って分割し、 短冊基板 2 5 1 に分割する。 こ の時、 短冊基板 2 5 1 の長手方向の側面には、 先に形成した第 2の上面電極層 2 4 5が横方向の分割溝 2 4 9の深さまで形成 された状態になっている。
最後に、 第 4 6図 (d)に示すように、 露出している第 2の上面 電極層 2 4 5にめつきを施すための準備工程と して、 短冊基板 2 5 1の縦方向の分割溝 2 4 8に沿って分割し、 個片基板 2 5 2 に分割をする。 そ して、 露出している第 2 の上面電極層 2 4 5 のはんだ付け時の電極食われの防止およびはんだ付け時の信頼 性の確保のため、 電気めつ きによ って、 ニッ ケルめっ き層 （図 示せず） を中間層と し、 はんだめつ き層 （図示せず） を最外層 と して形成して、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 1 2の実施例にお ける抵抗器を実装基板にはんだ付けをした場合の効果について は、 前述の第 1 0の実施例と同 じであるため、 説明を省略す る o
また、 本発明の第 1 2の実施例において、 第 1の上面電極層 2 4 2、 保護層 2 4 4および第 2の上面電極層 2 4 5を （第 1 2表） に示す組み合わせと した時には、 他の特性 （第 1 2表 に記載） を向上させることができる。
(第 1 2表）
組 第 1の 第 2の
み合 向上する特性 わ
せ 2 4 2 2 4 5 2 4 4
銀系 銀系 保顧 2 4 4の讓
12 導電粉末 導電粉末 樹脂系 が低い ¾ί職値の工程変 + ガラ ス +樹脂 化が無く製品の讓直パ 鎮論 (200蘭 (200Wt) ラツキが小さくなる。 銀系 ニッケル系 ±13沮み合わせ 1 2の特
13 導電粉末 導電粉末 樹脂系 徴を持ち、更に第 2の上 + ガラ ス +樹脂 面 ¾ ^の材質を卑鍋 鎮論 ( 蘭 h) (200 化） とし安価に！^できる。 金系 銀系 ィ才ンマイグレーショ ン
14 導電粉末 導電粉末 ガラ ス系 カ少ないので負荷寿命特 + ガラ ス + ガラ ス 性が向上する。
鎮細 霍聽 (600職）
金系 銀系 JJ己組み合わせ 1 2と
15 導電粉末 導電粉末 樹脂系 1 4の撤を併せ持つ。
+ガラ ス +樹脂
(850TWD (200蘭 ϋ (200職）
金系 ニッケル系 ±1 且み合わせ 1 3と
16 導電粉末 導電粉末 樹脂系 1 4の mを併せ持つ。
+ ガラ ス +樹脂
(850TC細 (200丽 (200蘭匕）
金系 銀系 上言己組み合わせ 1 4の特
17 有機金属 導電粉末 ガラ ス系 徴を持ち、更に金の使用 化合物 + ガラ ス 量が減らせるので安価で 霞論 蒙論 (600職） あ 。
金系 銀系 ±1己組み合わせ 1 2と
18 有機金属 導電粉末 樹脂系 1 7の特徴を併せ持つ。
化合物 +樹脂
蒙 (200丽 b) (200而 b)
金系 ニッケル系 ±1己組み合わせ 1 3と
19 有機金属 導電粉末 樹脂系 1 7の :を併せ持つ。
化合物 +樹脂
(8501WD (200職） (200爾 k) (第 1 3の実施例）
以下、 本発明の第 1 3の実施例における抵抗器およびその製 造方法について、 図面を参照しながら説明する。
第 4 7図は本発明の第 1 3の実施例における抵抗器の断面図 である。
第 4 7図において、 2 6 1 は 9 6 %アルミ ナを含有してなる 基板である。 2 6 2は基板 2 6 1の主面の側部に設けられた銀 系の導電粉体にガ ラ スを含有してなる第 1 の上面電極層であ る。 2 6 3は第 1の上面電極層 2 6 2に電気的に接続する酸化 ルテニウムを主成分とする抵抗層である。 2 6 4は抵抗層 2 6 3 の上面に設けられたガラスを主成分とする保護層である。 2 6 5 は第 1 の上面電極層 2 6 2の上面および側面の一部に設けられ た金系のスパ ッ タ を用いて形成される第 2の上面電極層であ り、 基板 2 6 1の側面上の第 2の上面電極層 2 6 5の面積は、 基板 2 6 1の側面の面積の半分以下である。 この第 2の上面電 極層 2 6 5の稜線は丸みを有している。 2 6 6， 2 6 7は必要 に応じてはんだ付け時の信頼性等の確保のために設け られた ニッ ケルめっ き層、 はんだめつき層である。
以上のよう に構成された本発明の第 1 3の実施例における抵 抗器について、 以下にその製造方法を図面を参照しながら説明 する。
第 4 8図、 第 4 9図は本発明の第 1 3の実施例における抵抗 器の製造方法を示す工程図である。
まず、 第 4 8図 (a)に示すように、 表面に後工程で短冊伏およ び個片状に分割するために設けた複数の縦方向および横方向の 分割溝 2 6 8 ， 2 6 9 を有する耐熱性および絶縁性に優れた 9 6 %アルミ ナを含有してなるシー ト状の基板 2 6 1の横方向 の分割溝 2 6 9を跨ぐことなく 、 銀系の導電粉体とガラ スを含 有してなる電極ペース トを印刷し第 1 の上面電極層 2 6 2を形 成する。
次に、 第 4 8図 (bUこ示すように、 第 1の上面電極層 2 6 2 と 電気的に接続するように、 酸化ルテニウムを主成分とする抵抗 ペー ス ト を印刷し抵抗層 2 6 3 を形成する。 次にこ の抵抗層 2 6 3を安定な膜とするために約 8 5 0 °Cの温度で焼成を行 う。
次に第 4 8図 (c)に示すように、 抵抗層 2 6 3の抵抗値を所定 の値に修正するために、 Y A G レーザーで.ト リ ミ ング溝 2 7 0 を施して ト リ ミ ングを行う。 この時、 抵抗値測定用の ト リ ミ ン グプローブは、 第 1の上面電極層 2 6 2上にセッ ト して ト リ ミ ン グを行う。
次に、 第 4 9図 (a)に示すよ う に、 抵抗値修正済みの抵抗層 2 6 3を保護するためにガラスを主成分とするペース トを印刷 し、 保護層 2 6 4を形成する。 この際、 横方向に並ぶ複数の抵 抗層 2 6 3を縦方向の分割溝 2 6 8を跨ぎ連続して覆う ように 保護層 2 6 4の印刷パター ンを形成してもよい。 次にこの保護 層 2 6 4を安定な膜とするために約 6 0 0 °Cの温度で焼成を行 ラ o
次に、 第 4 9図 (b)に示すように、 基板 2 6 1 の上面全体に樹 脂からなる レ ジス ト材料を塗布し、 更にフ ォ ト リ ソ工法により レ ジス ト材料に所望の第 2の上面電極層 2 6 5の成膜パター ン の穴を形成する。 更に、 基板 2 6 1 の上面全体にスパ ッ タエ法 によ り金を着膜し、 所望の第 2 の上面電極層 2 6 5 の成膜パ ター ンを除く部分のレ ジス ト材料を取り除く 。 この工程により 第 2 の上面電極層 2 6 5を形成する。 この時、 第 2の上面電極 層 2 6 5は横方向の分割溝 2 6 9に入り込み分割溝の奥まで第 2の上面電極層 2 6 5を形成できる。
この分割溝 2 6 8 , 2 6 9 の基板 2 6 1 の厚みに対する深さ は、 製造工程での取り扱い時に割れないよ うに、 一般的に基板 2 6 1 の厚みの半分以下になるよう形成されている。
次に、 第 4 9図 (c)に示すように、 第 1 の上面電極層 2 6 2、 抵抗層 2 6 3、 ト リ ミ ング溝 2 7 0、 保護層 2 6 4、 第 2 の上 面電極層 2 6 5を形成済みのシー ト状の基板 2 6 1の横方向の 分割溝 2 6 9に沿って分割し、 短冊基板 2 7 1 に分割する。 こ の時、 短冊基板 2 7 1の長手方向の側面には、 先に形成した第 2の上面電極層 2 6 5が横方向の分割溝 2 6 9の深さまで形成 された状態になっている。
最後に、 第 4 9図 (d)に示すように、 露出している上面電極層 2 6 5にめつ きを施すための準備工程と して、 短冊基板 2 7 1 の縦方向の分割溝 2 6 8に沿って分割し、 個片基板 2 7 2に分 割する。 そして、 露出している第 2の上面電極層 2 6 5のはん だ付け時の電極食われの防止およびはんだ付け時の信頼性の確 保のため、 電気めつ きによ って、 ニ ッ ケルめっ き層 （図示せ ず） を中間層と し、 はんだめつ き層 （図示せず） を最外層と し て形成して、 抵抗器を製造する ものである。
以上のように構成、 製造された本発明の第 1 3の実施例にお ける抵抗器を実装基板にはんだ付けをした場合の効果について は、 前述の第 1 0 の実施例と同 じであるため、 説明を省略す o
また、 本発明の第 1 3の実施例において、 第 1 の上面電極層 2 6 2、 保護層 2 6 4および第 2の上面電極層 2 6 5を （第 1 3 表） に示す組み合わせと した時には、 他の特性 （第 1 3表に記 載） を向上させる ことができる。
(第 1 3表）
組 第 1の 第 2の
み合 向上する特性 わ
せ 2 6 2 2 6 5 2 6 4
銀系 保 OT2 6 4の麵鍵
20 導電粉末 スパッ タ 樹脂系 カ 、 値のェ酸 +ガラ ス 賺 化が無く製品の赚値バ 霍脑 mm) (200蘭 ラツキ力 さくなる。 銀系 ニッケル系 第 2の上面 の材質を
21 導電粉末 スパッ 夕 ガラ ス系 卑^とし安価に で +ガラ ス さる。
(850TWD (200蘭 霍脑
金系 3[έ糸 イオンマイグレーション
22 導電粉末 スパッ タ ガラ ス系 カ^な L、ので負荷^ +ガラ ス (2oor 性が向上する。
雜細 讓理） (6蒙脑
金系 ±1己祖み合わせ 2 0と
23 導電粉末 スハ'ッ 夕 樹脂系 と 22の i [を併せ持 +ガラ ス (200で つ 0
(850で脑 (200丽匕）
糸 ニッケル系 ±1己祖み合わせ 21と
24 導電粉末 スパッ タ ガラ ス系 22の赚を併せ
+ ガラ ス (200TC
鎮脑 mm) (200蘭 h)
金系 ニッケル系 ±1己組み合わせ 2 1,
25 導電粉末 スノヽ'ッ タ 樹脂系 2 2, 2 0の を併 + ガラ ス (2oor せ持つ。
雜願 (200丽 k)
糸 ±1己組み合わせ 22と、
26 有機金属 スパッ タ ガラ ス系 金の 量削減の為安価 化合物 赚 に織可能
(850Τ)脑 mm 籠論
遍且み合わせ 2 3と、
27 有機金属 スパッ タ 樹脂系 金の 量削減の為 ^iffi 化合物 (2001； に!^可能
霍論 讓 S) (200蘭 b)
3ε.糸 ニッケル系 ±15且み合わせ 2 4と、
28 有機金属 スパッ タ ガラス系 金の使用量肖臟の為 ^iffi 化合物 (200TC に 可能
(8501C漏 m&S) (200丽 )
ニッケル系 ±15且み合わせ 2 5と、
29 有機金属 スパッ タ 樹脂系 金の使用量削減の為安価 化合物 (200TC に 可能
籠願 mm) (200蘭 産業上の利用可能性
以上のよう に本発明の抵抗器は、 基板と、 前記基板の上面の 側部および側面の一部にかけて設けられた一対の第 1の上面電 極層と、 前記第 1 の上面電極層に電気的に接铳するように設け られた一対の第 2の上面電極層と、 前記第 2の上面電極層に電 気的に接続するように設けられた抵抗層と、 少なく と も前記抵 抗層の上面を覆うように設けられた保護層とを備えたもので、 この構成によれば、 基板の上面の側部および側面の一部にかけ て一対の第 1の上面電極層を設けているため、 この抵抗器の側 面電極は面積の小さなものとなり、 そ してこの抵抗器を実装基 板上にはんだ付けする場合、 前記面積の小さな側面電極ではん だ付けされるため、 はんだ付けのフ ィ レ ツ トを形成するための 面積を小さ く することができ、 その結果、 実装基板上のはんだ 付け部を含む実装面積を低減する こ とができ る ものである。

Claims

請 求 の 範 囲 . 基板と、 前記基板の上面の側部および側面の一部にかけて 設けられた一対の第 1の上面電極層と、 前記第 1 の上面電 極層に電気的に接铳するように設けられた一対の第 2の上 面電極層と、 前記第 2の上面電極層に電気的に接铳するよ うに設けられた抵抗層と、 少なく とも前記抵抗層の上面を 覆うように設けられた保護層とを備えた抵抗器。
. 請求の範囲第 1項において、 基板の側面の一部に位置する 第 1 の上面電極層は、 前記基板の高さ方向の前記抵抗層側 に設けた抵抗器。
3 . 請求の範囲第 2項において、 基板の側面の一部に位置する 第 1 の上面電極層の面積は、 基板の側面の面積の半分以下 である抵抗器。
4 . 請求の範囲第 1項において、 第 1の上面電極層および第 2 の上面電極層をめつ き層で覆う と と もに、 前記めつき層と 保護層とは面一または前記めつき層が高く なるようにした 抵抗 §5。
5 . 請求の範囲第 1項において、 第 1 の上面電極層は、 金系の 有機金属化合物を焼成して構成するか、 あるいは金系のス パッ タにより設けた抵抗器。
6 . 請求の範囲第 5項において、 第 2の上面電極層は、 銀また は金系の導電粉体にガラスを含有してなる抵抗器。
7 . 請求の範囲第 6項において、 保護層は樹脂系またはガラ ス 系のいずれかからなる抵抗器。
8 . 請求の範囲第 1項において、 第 1 の上面電極層は、 ニッケ ル系のスパッ タにより設けた抵抗器。
9 . 請求の範囲第 8項において、 第 2の上面電極層、 抵抗層お よび保護層を樹脂系で構成した抵抗器。
10. 請求の範囲第 1項において、 第 1 の上面電極層および第 2 の上面電極層は基板の長手方向の辺と接しないようにした 抵抗器。
11. 分割溝を有するシー ト基板の分割溝の上面を跨ぐと と もに 前記分割溝に電極ペース トを流し込んで第 1 の上面電極層 を設け、 前記第 1 の上面電極層と電気的に接続するように 第 2の上面電極層を設け、 前記第 2 の上面電極層間を電 m 的に接続するように抵抗層を設け、 少なく と も抵抗層の上 面を覆う ように保護層を設け、 前記第 1 の上面電極層を形 成してなる前記シー ト基板の分割溝で前記シー ト基板を短 冊伏基板に分割し、 前記短冊伏基板を個片に分割してなる 抵抗器の製造方法。
12. 分割溝を有する シー ト基板の分割溝の上面を跨ぐと と もに 前記分割溝内にスパッ タにより第 1の上面電極層を設け、 前記第 1 の上面電極層と電気的に接続するよ う に第 2 の上 面電極層を設け、 前記第 2 の上面電極層間を電気的に接続 するように抵抗層を設け、 少なく と も抵抗層の上面を覆う ように保護層を設け、 前記第 1 の上面電極層を形成してな る前記シー ト基板の分割溝で前記シー ト基板を短冊伏基板 に分割し、 前記短冊状基板を個片に分割してなる抵抗器の 製造方法。
13. 基板と、 前記基板の上面の側部および側面の一部にかけて 設けられた一対の第 1の上面電極層と、 前記第 1の上面電 極層に電気的に接続するように設けられた一対の第 2の上 面電極層と、 前記第 2の上面電極層に電気的に接続するよ うに設けられた抵抗層と、 少なく と も前記第 2の上面電極 層の上面の一部に設けられた第 3の上面電極層と、 少なく と も前記抵抗層の上面を覆うように設けられた保護層とを 備えた抵抗器。
14. 基板と、 前記基板の上面に設けられた一対の第 1 の上面電 極層と、 前記第 1の上面電極層に電気的に接铳するように 設けられた抵抗層と、 少なく と も前記第 1の上面電極層の 上面および前記基板の側面の一部に設けられた第 2の上面 電極層と、 少なく と も前記抵抗層を覆うように設けられた 保護層と、 少なく と も前記第 1の上面電極層の一部に重な る第 3の上面電極層とを備えた抵抗器。
15. 分割溝を有するシー ト基板の上面の側部および分割溝の上 面を跨ぐと と もに前記分割溝内に電極ペース トを流し込ん で第 1の上面電極層を設け、 前記第 1 の上面電極層と電気 的に接続するように第 2の上面電極層を設け、 前記第 2の 上面電極層間を電気的に接続するように抵抗層を設け、 少 なく と も前記抵抗層の上面を覆うように保護層を設け、 少 なく と も前記第 2の上面電極層の上面の一部に重なる第 3 の上面電極層を設け、 前記第 3の上面電極層を形成してな る前記シー ト基板の分割溝で前記シー ト基板を短冊状基板 に分割し、 前記短冊伏基板を個片に分割してなる抵抗器の 製造方法。
16. 分割溝を有する シー ト基板の上面の側部および分割溝の上 面を跨ぐと と もに前記分割溝内にスパ ッ タにより第 1 の上 面電極層を設け、 前記第 1の上面電極層と電気的に接続す るように第 2の上面電極層を設け、 前記第 2の上面電極層 間を電気的に接続するように抵抗層を設け、 少なく と も前 記抵抗層の上面を覆う ように保護層を設け、 少なく と も前 記第 2の上面電極層の上面の一部に重なる第 3の上面電極 層を設け、 前記第 3 の上面電極層を形成してなる前記シー ト基板の分割溝で前記シー ト基板を短冊状基板に分割し、 前記短冊状基板を個片に分割してなる抵抗器の製造方法。
17. 分割溝を有する シ— ト基板の上面の側部に分割溝の上面を 跨ぐことなく 第 1 の上面電極層を設け、 前記第 1の上面電 極層間を電気的に接铳するように抵抗層を設け、 少なく と も前記抵抗層の上面を覆うよ うに保護層を設け、 少な く と も前記第 1の上面電極層と電気的に接続しシー ト基板の分 割溝の上面を跨ぐと と もに前記分割溝内にスパッ タにより 第 2 の上面電極層を設け、 少なく と も前記第 1 の上面電極 層の上面の一部に重なるように第 3の上面電極層を設け、 前記第 3の上面電極層を形成してなる前記シー ト基板の分 割溝で前記シー ト基板を短冊状基板に分割し、 前記短冊状 基板を個片に分割してなる抵抗器の製造方法。
18. 基板と、 前記基板の上面の側部に設けられた一対の上面電 極層と、 前記上面電極層に電気的に接铳するように設けら れた抵抗層と、 少なく と も前記抵抗層を覆う ように設けら れた保護層と、 前記上面電極層と電気的に接続するように 前記基板の側面の一部に設けられた側面電極層とを備えた ¾ ί几 lb。
19. 基板と、 前記基板の上面の側部に設けられた一対の第 1の 上面電極層と、 前記第 1 の上面電極層に電気的に接続する ように設けられた抵抗層と、 少なく と も前記第 1の上面電 極層の上面に設けられた第 2の上面電極層と、 少なく と も 前記抵抗層の上面を覆うように設けられた保護層と、 前記 第 1 の上面電極層または前記第 2 の上面電極層と電気的に 接铳するように前記基板の側面の一部に設けられた側面電 極層とを備えた抵抗器。
20. 分割溝を有する シー ト基板の上面に分割溝を跨ぐことなく 一対の上面電極層を設ける工程と、 前記上面電極層間を電 気的に接続するように抵抗層を設ける工程と、 少なく と も 抵抗層の上面を覆うように保護層を設ける工程と、 隣り合 う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と 電気的に接铳するよ う に一対の側面電極層を設ける工程 と、 前記上面電極層を形成してなる前記シー ト基板の分割 溝で前記シー ト基板を短冊伏基板に分割する工程と、 前記 短冊伏基板を個片に分割する工程とを備えた抵抗器の製造 方法。
21. 分割溝を有するシー ト基板の上面に分割溝を跨ぐことなく 一対の第 1の上面電極層を設ける工程と、 前記上面電極層 間を電気的に接铳するように抵抗層を設ける工程と、 少な く と も抵抗層の上面を覆うように保護層を設ける工程と、 少な く と も前記第 1 の上面電極層の上面を覆うよ う に第 2 の上面電極層を設ける工程と、 隣り合う前記第 1 の上面電 極層間または第 2の上面電極層間の分割溝を跨ぎかつ前記 第 1 の上面電極層または第 2 の上面電極層と電気的に接続 するように一対の側面電極層を設ける工程と、 前記上面電 極層を形成してなる前記シー ト基板の分割溝で前記シー ト 基板を短冊状基板に分割する工程と、 前記短冊状基板を個 片に分割する工程とを備えた抵抗器の製造方法。
22. 基板と、 前記基板の主面の側部および側面の一部に設けら れた一対の上面電極層と、 前記上面電極層に電気的に接続 するように設けられた抵抗層と、 少な く と も前記抵抗層の 上面を覆う ように設けられた保護層とを備えた抵抗器。
23. 分割溝を有するシー ト基板の分割溝の上面を跨ぐと と もに 前記分割溝に電極ペース トを流し込んで上面電極層を設け る工程と、 前記上面電極層間を電気的に接続するように抵 抗層を設ける工程と、 少なく と も前記上面電極層と抵抗層 との上面を覆うように保護層を設ける工程と、 前記上面電 極層を形成してなる前記シー ト基板の分割溝で前記シー ト 基板を短冊状基板に分割する工程と、 前記短冊伏基板を個 片に分割する工程とを備えた抵抗器の製造方法。
24. 分割溝を有する シー ト基板の分割溝の上面を跨ぐと と もに 前記分割溝内にスパ ッ タ によ り上面電極層を設ける工程 と、 前記上面電極層間を電気的に接铳するよ う に抵抗層を 設ける工程と、 少な く と も前記上面電極層と抵抗層との上 面を覆う ように保護層を設ける工程と、 前記上面電極層を 形成してなる前記シー ト基板の分割溝で前記シー ト基板を 短冊伏基板に分割する工程と、 前記短冊状基板を個片に分 割する工程とを備えた抵抗器の製造方法。
25. 基板と、 前記基板の上面の側部および側面の一部に設けら れた一対の第 1の上面電極層と、 前記第 1の上面電極層に 電気的に接続するように設けられた抵抗層と、 少なく と も 前記第 1の上面電極層の上面に設けられた第 2の上面電極 層と、 少なく と も前記抵抗層の上面を覆うように設けられ た保護層とを備えた抵抗器。
26. 基板と、 前記基板の上面に設けられた一対の第 1の上面電 極層と、 前記第 1 の上面電極層に電気的に接続するように 設けられた抵抗層と、 少なく と も前記第 1の上面電極層の 上面および前記基板の側面の一部に設けられた第 2の上面 電極層と、 少なく と も前記抵抗層を覆うよ う に設けられた 保護層とを備えた抵抗器。
27. 分割溝を有するシー ト基板の上面の側部および分割溝の上 面を跨ぐとと もに前記分割溝内に電極ペース トを流し込ん で第 1 の上面電極層を設ける工程と、 前記第 1 の上面電極 層間を電気的に接铳するように抵抗層を設ける工程と、 少 なく と も前記第 1の上面電極層と抵抗層との上面を覆うよ うに保護層を設ける工程と、 少なく と も前記第 1 の上面電 極層と電気的に接続する第 2 の上面電極層を設ける工程 と、 前記第 2 の上面電極層を形成してなる前記シー ト基板 の分割溝で前記シー ト基板を短冊伏基板に分割する工程 と、 前記短冊状基板を個片に分割する工程とを備えた抵抗 器の製造方法。
28. 分割溝を有するシ— ト基板の上面の側部および分割溝の上 面を跨ぐと と もに前記分割溝内にスパッ タにより第 1 の上 面電極層を設ける工程と、 前記第 1 の上面電極層間を電気 的に接続するように抵抗層を設ける工程と、 少なく と も前 記第 1の上面電極層と抵抗層との上面を覆う よ う に保護層 を設ける工程と、 少なく と も前記第 1 の上面電極層と電気 的に接铳する第 2 の上面電極層を設ける工程と、 前記第 2 の上面電極層を形成してなる前記シー ト基板の分割溝で前 記シー ト基板を短冊状基板に分割する工程と、 前記短冊状 基板を個片に分割する工程とを備えた抵抗器の製造方法。
29. 分割溝を有するシー ト基板の上面の側部に分割溝の上面を 跨ぐことなく第 1 の上面電極層を設ける工程と、 前記第 1 の上面電極層間を電気的に接続するように抵抗層を設ける 工程と、 少なく と も前記第 1の上面電極層と抵抗層との上 面を覆うよ うに保護層を設ける工程と、 少なく と も前記第 1の上面電極層と電気的に接続し、 シー ト基板の分割溝の 上面を跨ぐと と もに前記分割溝内に電極ペース トを流し込 んで第 2 の上面電極層を設ける工程と、 前記第 2 の上面電 極層を形成してなる前記シー ト基板の分割溝で前記シー ト 基板を短冊状基板に分割する工程と、 前記短冊状基板を個 片に分割する工程とを備えた抵抗器の製造方法。
30. 分割溝を有するシー ト基板の上面の側部に分割溝の上面を 跨ぐことな く第 1 の上面電極層を設ける工程と、 前記第 1 の上面電極層間を電気的に接続するように抵抗層を設ける 工程と、 少なく と も前記第 1の上面電極層と抵抗層との上 面を覆うように保護層を設ける工程と、 少なく と も前記第
1の上面電極層と電気的に接铳し、 シー ト基板の分割溝の 上面を跨ぐと と もに前記分割溝内にスパッ タにより第 2の 上面電極層を設ける工程と、 前記第 2の上面電極曆を形成 してなる前記シー ト基板の分割溝で前記シー ト基板を短冊 状基板に分割する工程と、 前記短冊状基板を個片に分割す る工程とを備えた抵抗器の製造方法。
PCT/JP1998/002989 1997-07-03 1998-07-02 Resistance et procede de fabrication WO1999001876A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/462,221 US6636143B1 (en) 1997-07-03 1998-07-02 Resistor and method of manufacturing the same
EP98929809A EP1018750A4 (en) 1997-07-03 1998-07-02 RESISTANCE AND ITS MANUFACTURING PROCESS

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9/177956 1997-07-03
JP9177956A JPH1126203A (ja) 1997-07-03 1997-07-03 抵抗器およびその製造方法
JP9183370A JPH1126205A (ja) 1997-07-09 1997-07-09 抵抗器およびその製造方法
JP9/183370 1997-07-09

Publications (1)

Publication Number Publication Date
WO1999001876A1 true WO1999001876A1 (fr) 1999-01-14

Family

ID=26498304

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/002989 WO1999001876A1 (fr) 1997-07-03 1998-07-02 Resistance et procede de fabrication

Country Status (5)

Country Link
US (1) US6636143B1 (ja)
EP (1) EP1018750A4 (ja)
KR (1) KR100333298B1 (ja)
CN (1) CN1160742C (ja)
WO (1) WO1999001876A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859783B2 (en) * 1995-12-29 2005-02-22 Worldcom, Inc. Integrated interface for web based customer care and trouble management
US8935772B2 (en) 1997-09-26 2015-01-13 Verizon Patent And Licensing Inc. Secure server architecture for web based data management

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468373B1 (ko) * 2000-01-17 2005-01-27 마쯔시다덴기산교 가부시키가이샤 저항기 및 그 제조 방법
TW517251B (en) * 2000-08-30 2003-01-11 Matsushita Electric Ind Co Ltd Resistor and method of manufacturing resistor
JP2002260901A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 抵抗器
EP1460649A4 (en) * 2001-11-28 2008-10-01 Rohm Co Ltd RESISITF PAVE AND METHOD OF MANUFACTURING THE SAME
WO2004023498A1 (en) 2002-09-03 2004-03-18 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
JP3967272B2 (ja) * 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器
US6828898B2 (en) * 2003-04-03 2004-12-07 Cts Corporation Fuel tank resistor card having improved corrosion resistance
KR100908345B1 (ko) * 2005-03-02 2009-07-20 로무 가부시키가이샤 칩 저항기와 그 제조 방법
DE602006011607D1 (de) * 2005-04-13 2010-02-25 Consejo Superior Investigacion In-vitro-verfahren zur identifizierung von verbindungen zur krebstherapie
JP2007073693A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd チップ抵抗器とのその製造方法
JP4889525B2 (ja) * 2007-03-02 2012-03-07 ローム株式会社 チップ抵抗器、およびその製造方法
JP2009302494A (ja) * 2008-05-14 2009-12-24 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2010161135A (ja) * 2009-01-07 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
JP5543146B2 (ja) * 2009-07-27 2014-07-09 ローム株式会社 チップ抵抗器およびチップ抵抗器の製造方法
US8441335B2 (en) 2010-10-21 2013-05-14 Analog Devices, Inc. Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors
WO2012114673A1 (ja) * 2011-02-24 2012-08-30 パナソニック株式会社 チップ抵抗器およびその製造方法
US8723637B2 (en) 2012-04-10 2014-05-13 Analog Devices, Inc. Method for altering electrical and thermal properties of resistive materials
TW201409493A (zh) * 2012-08-24 2014-03-01 Ralec Electronic Corp 晶片式排列電阻器及其製造方法
JP2014072242A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品およびその製造方法
US9963777B2 (en) 2012-10-08 2018-05-08 Analog Devices, Inc. Methods of forming a thin film resistor
CN104376938B (zh) * 2013-08-13 2018-03-13 乾坤科技股份有限公司 电阻装置
JP6326192B2 (ja) * 2014-03-19 2018-05-16 Koa株式会社 チップ抵抗器およびその製造法
DE102016101246A1 (de) 2015-11-02 2017-05-04 Epcos Ag Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
US10312317B2 (en) * 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
CN109841366A (zh) * 2019-02-25 2019-06-04 广东风华高新科技股份有限公司 一种电阻器端电极薄膜化的制备方法
TWI707366B (zh) * 2020-03-25 2020-10-11 光頡科技股份有限公司 電阻元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969406A (ja) * 1995-08-31 1997-03-11 Matsushita Electric Ind Co Ltd 角形薄膜チップ抵抗器の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2934736A (en) * 1957-10-08 1960-04-26 Corning Glass Works Electrical resistor
US4176445A (en) * 1977-06-03 1979-12-04 Angstrohm Precision, Inc. Metal foil resistor
JPS59185801U (ja) * 1983-05-26 1984-12-10 アルプス電気株式会社 チツプ抵抗
JPS6176377A (ja) * 1984-09-25 1986-04-18 Alps Electric Co Ltd サ−マルヘツド
NL8500433A (nl) * 1985-02-15 1986-09-01 Philips Nv Chipweerstand en werkwijze voor de vervaardiging ervan.
JPS61210601A (ja) * 1985-03-14 1986-09-18 進工業株式会社 チツプ抵抗器
US4792781A (en) * 1986-02-21 1988-12-20 Tdk Corporation Chip-type resistor
JPS63283001A (ja) * 1987-05-14 1988-11-18 Matsushita Electric Ind Co Ltd チップ電子部品
US4829553A (en) * 1988-01-19 1989-05-09 Matsushita Electric Industrial Co., Ltd. Chip type component
DE3921651A1 (de) * 1989-06-30 1991-01-10 Siemens Ag Mindestens sechsflaechiges elektronikbauteil fuer gedruckte schaltungen
US5077564A (en) * 1990-01-26 1991-12-31 Dynamics Research Corporation Arcuate edge thermal print head
JPH0430502A (ja) * 1990-05-28 1992-02-03 Matsushita Electric Ind Co Ltd 角形チップ部品
JP2836303B2 (ja) * 1990-08-13 1998-12-14 松下電器産業株式会社 角形チップ抵抗器およびその製造方法
JP2535441B2 (ja) * 1990-08-21 1996-09-18 ローム株式会社 チップ型抵抗器の製造方法
US5294910A (en) * 1991-07-01 1994-03-15 Murata Manufacturing Co., Ltd. Platinum temperature sensor
JPH0629102A (ja) * 1992-07-10 1994-02-04 Alps Electric Co Ltd チップ抵抗器およびその製造方法
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
JPH07230905A (ja) * 1994-02-17 1995-08-29 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JPH08306503A (ja) * 1995-05-11 1996-11-22 Rohm Co Ltd チップ状電子部品
DE19620446A1 (de) * 1995-05-25 1996-11-28 Matsushita Electric Ind Co Ltd Elektronik-Chip-Bauteil und Verfahren zu dessen Herstellung
JP3637124B2 (ja) * 1996-01-10 2005-04-13 ローム株式会社 チップ型抵抗器の構造及びその製造方法
JPH09246001A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 抵抗組成物およびこれを用いた抵抗器
EP0810614B1 (en) * 1996-05-29 2002-09-04 Matsushita Electric Industrial Co., Ltd. A surface mountable resistor
JPH1126204A (ja) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969406A (ja) * 1995-08-31 1997-03-11 Matsushita Electric Ind Co Ltd 角形薄膜チップ抵抗器の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859783B2 (en) * 1995-12-29 2005-02-22 Worldcom, Inc. Integrated interface for web based customer care and trouble management
US8935772B2 (en) 1997-09-26 2015-01-13 Verizon Patent And Licensing Inc. Secure server architecture for web based data management

Also Published As

Publication number Publication date
KR20010014217A (ko) 2001-02-26
EP1018750A4 (en) 2008-02-27
CN1160742C (zh) 2004-08-04
EP1018750A1 (en) 2000-07-12
US6636143B1 (en) 2003-10-21
KR100333298B1 (ko) 2002-04-25
CN1261977A (zh) 2000-08-02

Similar Documents

Publication Publication Date Title
WO1999001876A1 (fr) Resistance et procede de fabrication
JP2007088161A (ja) チップ抵抗器
US6856234B2 (en) Chip resistor
JP2016213352A (ja) チップ抵抗器
WO2017002566A1 (ja) 配線基板およびサーマルヘッド
JPH11222664A (ja) メタルマスク、このメタルマスクを用いた抵抗体の形成方法およびこのメタルマスクを用いた抵抗器の製造方法
JPH11204304A (ja) 抵抗器およびその製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2009246147A (ja) チップ抵抗器の製造方法
JPH01109702A (ja) チップ抵抗器とその製造方法
WO2023218710A1 (ja) チップ抵抗器
JP3740374B2 (ja) 多数個取り配線基板
JP2007095926A (ja) チップ抵抗器
JP2000138102A (ja) 抵抗器およびその製造方法
JP2839262B2 (ja) チップ抵抗器とその製造方法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2001126901A (ja) チップ部品
JPH10321404A (ja) 抵抗器およびその製造方法
JP3172673B2 (ja) チップ抵抗器の製造方法
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JP2008244211A (ja) 薄膜チップ抵抗器の製造方法
JP3159963B2 (ja) チップ抵抗器
JP2000340413A5 (ja)
JPH11204303A (ja) 抵抗器およびその製造方法
JP2545602Y2 (ja) ジャンパチップ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98806789.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019997012302

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1998929809

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09462221

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998929809

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997012302

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997012302

Country of ref document: KR