TWI703849B - 智能相位切換方法及智能相位切換系統 - Google Patents
智能相位切換方法及智能相位切換系統 Download PDFInfo
- Publication number
- TWI703849B TWI703849B TW108127906A TW108127906A TWI703849B TW I703849 B TWI703849 B TW I703849B TW 108127906 A TW108127906 A TW 108127906A TW 108127906 A TW108127906 A TW 108127906A TW I703849 B TWI703849 B TW I703849B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- threshold
- phase switching
- received signal
- convergence
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0036—Correction of carrier offset using a recovered symbol clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
Abstract
智能相位切換方法包含設定第一相位切換門檻、收斂上限值及收斂下限值;對接收訊號連續取樣,以在每一個週期取得接收訊號之相位偏移累計值;若在第一預定時間區間內,接收訊號之複數個相位偏移累計值均落入收斂上限值及收斂下限值之中,更新第一相位切換門檻,以產生第二相位切換上限門檻及第二相位切換下限門檻;及在第二相位切換上限門檻及第二相位切換下限門檻產生後,繼續對接收訊號取樣,以依據收訊號的相位偏移累計值決定是否將相位切換至相對的操作點。
Description
本發明描述一種智能相位切換方法及智能相位切換系統,尤指一種應用於時序回復且能降低系統負擔的智能相位切換方法及智能相位切換系統。
隨著科技日新月異,有線或無線的通訊系統已經被應用於日常生活中。由於纜線長度或材料的差異性或是無線通道(Wireless Channel)的變化,傳送端以及接收端的時序會發生不同步的問題。在傳統的時序回復(Timing Recovery)機制中,接收端會搭配時序誤差偵測器(Timing Error Detector)偵測所接收到的相位差異。接著,接收端會累積相位差異,在利用迴路濾波器(Loop Filter)補償各種相位差異。
在相位差異補償的機制中,相位切換頻率是一個重要的效能指標。當傳送端依據累積相位差異將相位切換至相對的操作點時,接收端之等效無線通道或是有線通道的環境就會改變。因此,當相位切換頻率太大,將會導致系統無法穩定,進而導致通訊效率不佳甚至某些元件失常。
例如,在有線通訊中,當纜線的長度改變時,其通道響應(Channel Response)的分佈也會改變。然而,以目前的標準或是設計中,相位切換的標準為預先定義的常數,與纜線長度無關。因此,在沒有考慮以有線通道或是無線
通道的變化來調整相位切換的標準之下,系統的效能將無法進一步提升,且會發生某些元件失常的風險。
本發明一實施例提出一種智能相位切換方法。智能相位切換方法包含設定第一相位切換門檻、收斂上限值及收斂下限值,對接收訊號連續取樣,以在每一個週期取得接收訊號之相位偏移累計值,若在第一預定時間區間內,接收訊號之複數個相位偏移累計值均落入收斂上限值及收斂下限值之中,更新第一相位切換門檻,以產生第二相位切換上限門檻及第二相位切換下限門檻,及在第二相位切換上限門檻及第二相位切換下限門檻產生後,繼續對接收訊號取樣,以依據接收訊號的相位偏移累計值決定是否將相位切換至相對的操作點。收斂上限值及收斂下限值為兩絕對值相同的常數。第一相位切換門檻及第二相位切換上限門檻為依據該些相位偏移累計值所推導而得。第一相位切換門檻及第二相位切換上限門檻的兩絕對值相同。
本發明另一實施例提出一種智能相位切換系統。智能相位切換系統包含傳送端及接收端。傳送端用以產生傳送訊號。接收端用以透過連結接收傳送訊號,以產生接收訊號。接收端包含相位偵測器、記憶體、相位切換電路及處理器。相位偵測器用以偵測接收訊號的相位。記憶體用以儲存資料。相位切換電路用以選擇性地切換接收訊號的相位至相對的操作點。處理器耦接於相位偵測器、記憶體及相位切換電路,用以執行接收訊號的時序回復程序。處理器設定第一相位切換門檻、收斂上限值及收斂下限值。相位偵測器對接收訊號連續取樣,以在每一個週期取得接收訊號之相位偏移累計值,並緩存於記憶體中。若在第一預定時間區間內,接收訊號之複數個相位偏移累計值均落入收斂上限值及收斂下限值之中,處理器更新第一相位切換門檻,以產生第二相位切換上
限門檻及第二相位切換下限門檻。在第二相位切換上限門檻及第二相位切換下限門檻產生後,相位偵測器繼續對接收訊號取樣。相位切換電路依據接收訊號的相位偏移累計值決定是否將相位切換至相對的操作點。收斂上限值及收斂下限值為兩絕對值相同的常數。第一相位切換門檻及第二相位切換上限門檻為依據該些相位偏移累計值所推導而得。第一相位切換門檻及第二相位切換上限門檻的兩絕對值相同。
100:智能相位切換系統
10:傳送端
11:接收端
11a:相位偵測器
11b:記憶體
11c:相位切換電路
11d:處理器
L:連結
A、B及C:路徑
CUB:收斂上限
CLB:收斂下限
PSW1:第一相位切換門檻
PSWUB2:第二相位切換上限門檻
PSWLB2:第二相位切換下限門檻
PSWUB3:第三相位切換上限門檻
PSWLB3:第三相位切換下限門檻
P1:觀察時間區間
T1:第一預定時間區間
T2:第二預定時間區間
T3:第三預定時間區間
S401至S406、S501至S510及S601至S604:步驟
第1圖係為本發明之智能相位切換系統之實施例的方塊圖。
第2圖係為第1圖之智能相位切換系統中,決定接收訊號之相位變化是否收斂的示意圖。
第3圖係為第1圖之智能相位切換系統中,動態調整相位切換門檻的示意圖。
第4圖係為第1圖之智能相位切換系統中,依據相位偏移累計值切換相位之操作點的流程圖。
第5圖係為第1圖之智能相位切換系統中,以量化方式切換相位之操作點的流程圖。
第6圖係為第1圖之智能相位切換系統執行智能相位切換方法的流程圖。
第1圖係為本發明之智能相位切換系統100之實施例的方塊圖。智能相位切換系統100包含傳送端10以及接收端11。傳送端10用以產生傳送訊號。接收端11用以透過連結L接收傳送訊號以產生接收訊號。連結L可為有線連結或是無線連結。接收端11可包含相位偵測器(Phase Detector)11a、記憶體11b、相位切
換電路11c以及處理器11d。相位偵測器11a用以偵測接收訊號的相位。記憶體11b用以儲存資料。相位切換電路11c用以選擇性地切換接收訊號的相位至相對的操作點。處理器11d耦接於相位偵測器11a、記憶體11b及相位切換電路11c,用以執行接收訊號的時序回復(Timing Recovery)程序。在智能相位切換系統100中,處理器11d可設定第一相位切換門檻、收斂上限值及收斂下限值。相位偵測器11a可對接收訊號連續取樣,以在每一個週期取得接收訊號之相位偏移累計值,並緩存於記憶體11b中。智能相位切換系統100中具有動態設定相位切換門檻的功能,例如,若在第一預定時間區間內,接收訊號之複數個相位偏移累計值均落入收斂上限值及收斂下限值之中,處理器11d可更新第一相位切換門檻,以產生第二相位切換上限門檻及第二相位切換下限門檻。並且,在第二相位切換上限門檻及第二相位切換下限門檻產生後,相位偵測器11a可繼續對接收訊號取樣。相位切換電路11c可依據接收訊號的相位偏移累計值決定是否將相位切換至相對的操作點。收斂上限值及收斂下限值可為兩絕對值相同的常數。第一相位切換門檻及第二相位切換上限門檻可為依據該些相位偏移累計值所推導而得。並且,第二相位切換上限門檻及第二相位切換下限門檻的兩絕對值相同,或稱為正負號相反的兩數值。由於智能相位切換系統100具有動態設定相位切換門檻的能力,故執行接收訊號的時序回復程序時,接收訊號的相位不會頻繁地在兩個相對的操作點之間進行切換。智能相位切換系統100只有在環境真的有需求之下才會切換相位,故可以大幅度地降低系統整體負擔。智能相位切換系統100執行智能相位切換方法的細節將於後文詳述。
第2圖係為智能相位切換系統100中,決定接收訊號之相位變化是否收斂的示意圖。在第2圖中,X軸為時間軸。Y軸為相位偏移累計值,其單位為次數。因此,Y軸的尺度可為整數。然而,本發明不限於使用整數或是浮點數以判斷收斂程度。收斂上限CUB以及收斂下限CLB可為兩預定的相反整數。例如,
收斂上限CUB可為”+2”。收斂下限CLB可為”-2”。相位偵測器11a可連續地偵測接收訊號的相位並產生相位偏移累計值。若相位偏移累計值在下一個取樣時間為增加,則接收訊號的相位偏移可視為往正向的次數多一次,表示為”+1”。若相位偏移累計值在下一個取樣時間為減少,則接收訊號的相位偏移可視為往負向的次數多一次,表示為”-1”。換句話說,在相位偵測器11a連續地隨時間對接收訊號進行多次取樣後,相位偏移累計值的變化可以用路徑的方式表示。舉例而言,當相位偵測器11a偵測接收訊號的相位偏移連續三次正向時,相位偏移累計值的變化為「+1」、「+1+1=+2」、「+1+1+1=+3」,可表示為路徑A。當相位偵測器11a偵測接收訊號的相位偏移連續三次負向時,相位偏移累計值的變化為「-1」、「-1-1=-2」、「-1-1-1=-3」,可表示為路徑C。當相位偵測器11a偵測接收訊號的相位偏移兩次正向一次負向時,相位偏移累計值的變化為「+1」、「+1+1=+2」、「+1+1-1=+1」,可表示為路徑B。依據收斂上限CUB以及收斂下限CLB,接收訊號為「收斂」的定義為:相位偵測器11a偵測接收訊號的相位偏移累計值的變化維持在收斂上限CUB以及收斂下限CLB之間。例如,接收訊號的相位偏移累計值的變化若對應路徑B,則接收訊號視為收斂狀態。並且,依據收斂上限CUB以及收斂下限CLB,接收訊號為「非收斂」的定義為:相位偵測器11a偵測接收訊號的相位偏移累計值的變化在收斂上限CUB以及收斂下限CLB之外。例如,接收訊號的相位偏移累計值的變化若對應路徑A或路徑C,則接收訊號視為非收斂狀態。然而,本發明的收斂上限CUB以及收斂下限CLB並不侷限於特定數值,相位偏移累計值的整數權重也非侷限於「+1」或「-1」。在第2圖中任何合理的技術修改都屬於本發明所揭露的範疇。
第3圖係為第1圖之智能相位切換系統100中,動態調整相位切換門檻的示意圖。首先,處理器11d可於觀察時間區間P1偵測接收訊號的訊號雜訊比(Signal-to-Noise Ratio,SNR),且依據觀察時間區間內P1的訊號雜訊比,判斷訊
號雜訊比是否滿足需求值。並且,處理器11d可預先設定收斂上限CUB、收斂下限CLB以及第一相位切換門檻PSW1。若在觀察時間區間P1內,接收訊號為收斂穩定,且其訊號雜訊比大於門檻值,則接收端11可開啟智能時序回復(Smart Timing Recovery,Smart TR)的功能,以執行智能相位切換。接著,在觀察時間區間P1之後,於第一預定時間區間T1內,處理器11d可以透過相位偵測器11a,在每一個取樣週期內記錄相位偏移累計值。第一相位切換門檻PSW1在第一預定時間區間T1內可設定為零。換句話說,在第一預定時間區間T1內,若相位偏移累計值大於零,則相位切換電路11c可將相位切換至相對的操作點(下拉)。若相位偏移累計值小於零,則相位切換電路11c可將相位切換至相對的操作點(上拉)。相位偵測器11a在每一個取樣週期內記錄相位偏移累計值的數據,可以緩存於記憶體11b中。並且,若是在第一預定時間區間T1內,某一個相位偏移累計值在收斂上限CUB以及收斂下限CLB之範圍外(如差距在正負2之範圍外),表示接收訊號不是穩定收斂,則相位偏移累計值會被清除。處理器11d可等待一段時間長度,再重新進入第一預定時間區間T1的程序而產生接收訊號之相位偏移累計值。若是在第一預定時間區間T1內,相位偵測器11a在多個取樣週期內記錄之多個相位偏移累計值(例如8次)均落入收斂上限CUB以及收斂下限CLB之範圍(如差距在正負2之範圍),表示接收訊號收斂。處理器11d可取得第一預定時間區間T1內,接收訊號之複數個相位偏移累計絕對值的平均值,並將平均值乘上權重,以產生第二相位切換上限門檻,並依據第二相位切換上限門檻,產生對應的第二相位切換下限門檻。第二相位切換上限門檻PSWUB2可表示為下:
其中N為預先設定之取樣週期次數,例如N=8。abs(θ n )表示相位偏移累計絕對值。α為權重。權重α可為任何大於1的自訂數值,例如1.75。由於第一
相位切換門檻PSW1為零,故第二相位切換上限門檻PSWUB2會大於第一相位切換門檻PSW1。並且,第二相位切換上限門檻PSWUB2與第二相位切換下限門檻PSWLB2的正負號相反(Opposite Sign)。因此第二相位切換下限門檻PSWLB2可表示為:PSWLB2=-PSWUB2
並且,第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2可為兩浮點數,或是量化為兩整數。
在第二相位切換上限門檻PSWUB2與第二相位切換下限門檻PSWLB2設定完成後,智能相位切換系統100可進入第二預定時間區間T2的程序。類似地,若相位偏移累計值大於第二相位切換上限門檻PSWUB2或小於第二相位切換下限門檻PSWLB2,相位切換電路11c將相位切換至相對的操作點。若相位偏移累計值落於第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2之中,處理器11d繼續累計接收訊號的相位偏移。換句話說,在第二預定時間區間T2中,第二相位切換上限門檻PSWUB2與第二相位切換下限門檻PSWLB2可視為相位切換電路11c判斷是否將相位切換的邊界值(Boundaries)。並且,若在第二預定時間區間T2內,接收訊號之某一個相位偏移累計值在收斂上限值CUB及收斂下限值CLB之範圍外,則處理器11d可清除記憶體11b內存之相位偏移累計值,並保留第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2。之後,處理器11d可透過相位偵測器11a重新偵測接收訊號之複數個相位偏移累計值,以重新依據收斂上限值CUB及收斂下限值CLB判斷接收訊號的相位是否收斂,且重新依據第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2決定是否將相位切換至相對的操作點。並且,在相位偏移累計值被清除後,處理器11d可以等待一個時間長度(如8192T×8,但不限於此,等待時間可以自定義),且在等待時間長度後,處理器11d可重新產生接收訊號之該些
相位偏移累計值,以蒐集第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2的更新統計資訊(下一次相位切換門檻的統計資訊)。
類似前述的相位切換模式,若在第二預定時間區間T2內,接收訊號之複數個相位偏移累計值均落入收斂上限值CUB及收斂下限值CLB之中(例如8次都落在收斂範圍內),且多個相位偏移累計值均在第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2的範圍之外,則處理器11d可更新第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2,以產生第三相位切換上限門檻PSWUB3及第三相位切換下限門檻PSWUB3。否則,處理器11d可維持第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2的數值。第三相位切換上限門檻PSWUB3的產生公式也類似於前述之統計公式,如。並且,第三相位切換上限門檻PSWUB3及第三相位切換下限門檻PSWUB3可為兩正負號相反的數值,即PSWLB3=-PSWUB3。在第三相位切換上限門檻PSWUB3與第三相位切換下限門檻PSWLB3設定完成後,智能相位切換系統100可進入第三預定時間區間T3的程序,依此類推。
由第3圖及上述說明可理解,智能相位切換系統100在第一預定時間區間T1、第二預定時間區間T2以及第三預定時間區間T3所用的相位切換門檻均不同。簡言之,某個時間區間(次數,例如8次)對相位偏移累計值所做的統計特性,會用來當成產生下一個相位切換門檻的依據。換句話說,智能相位切換系統100可以動態地調整相位切換門檻。因此,由於相位切換門檻可被動態地調整,故可以降低無謂的相位切換頻率,緩和後續通訊元件的負擔。
第4圖係為智能相位切換系統100中,依據相位偏移累計值切換相位之操作點的流程圖。切換相位之操作點的流程可包含步驟S401至步驟S406。任何合理的步驟變更都屬於本發明所揭露的範疇。步驟S401至步驟S406描述於下:步驟S401:計算相位偏移累計值;
步驟S402:取樣時間是否超過預定時間區間?若是,執行步驟S403及步驟S405;若否,返回步驟S401;步驟S403:判斷相位偏移累計值是否小於等於相位切換下限門檻?若是,執行步驟S404;若否,返回步驟S401;步驟S404:將相位的操作點向上拉;步驟S405:判斷相位偏移累計值是否大於等於相位切換上限門檻?若是,執行步驟S406;若否,返回步驟S401;步驟S406:將相位的操作點向下拉。
智能相位切換系統100切換相位之操作點的細節已於前文中詳述,故於此將不再贅述。簡而言之,智能相位切換系統100可依據相位切換上限門檻以及相位切換下限門檻,判斷接收訊號在進行時序回復(Timing Recovery)程序時是否要進行相位切換(跳動)。並且,如上述提及,因本發明之智能相位切換系統100可以動態地調整相位切換門檻,故可以降低無謂的相位切換頻率,緩和後續通訊元件的負擔。
第5圖係為智能相位切換系統100中,以量化方式切換相位之操作點的流程圖。為了進一步降低系統的運算複雜度,智能相位切換系統100可將浮點數量化為整數,以降低系統的運算複雜度。以量化方式切換相位之操作點的流程包含步驟S501至S510。任何合理的步驟變更都屬於本發明所揭露的範疇。步驟S501至步驟S510描述於下:步驟S501:計算相位偏移累計值;步驟S502:判斷相位增量是否小於-1?若是,執行步驟S504;若否,返回步驟S501;步驟S503:判斷相位增量是否大於-1?若是,執行步驟S505;若否,返回步驟S501;
步驟S504:將相位偏移累計值(次數)減1,以更新相位偏移累計值;步驟S505:將相位偏移累計值(次數)加1,以更新相位偏移累計值;步驟S506:取樣時間是否超過預定時間區間?若是,執行步驟S507及步驟S509;若否,返回步驟S501;步驟S507:判斷相位偏移累計值是否小於等於相位切換下限門檻?若是,執行步驟S508;若否,返回步驟S501;步驟S508:將相位的操作點向上拉;步驟S509:判斷相位偏移累計值是否大於等於相位切換上限門檻?若是,執行步驟S510;若否,返回步驟S501;步驟S510:將相位的操作點向下拉。
第5圖所述之切換相位之操作點的方法與第4圖所述之相位之操作點的方法類似,差別之處在於相位偏移累計值的增加量、相位往正向或是往負向偏移的次數、相位切換下限門檻以及相位切換上限門檻均被量化為整數。第5圖之量化的方式可為,處理器11d將每一個週期之接收訊號的相位偏移累計值量化為整數,可視為累積相位位移的次數。若接收訊號之相位偏移大於量化值(如>1),處理器11d可相位偏移累計值加上量化值(步驟S505),表示相位往正向偏移的次數多1。若接收訊號之相位偏移小於量化值(如<-1),處理器11d可將相位偏移累計值扣除量化值(步驟S504),表示相位往負向偏移的次數多1。基於量化的演算法之下,切換相位之操作點的判斷方式為,在固定時間內,當累積相位之變動量大於1或是小於1時,就會記數一次。並且,當累積的次數(或稱為量化過的相位偏移累計值)大於相位切換上限門檻(也為整數),或是小於相位切換下限門檻(也為整數),相位切換電路11c就會將相位的操作點,往相反的方向切換。因此,由於智能相位切換系統100可以將相位偏移累計值的增加量、相位往正向或是往負向偏移的次數、相位切換下限門檻以及相位切換上限門檻均量化為整
數,故可以減低如相位累積電路或是比較電路等等的負擔。然而,因為將浮點數量化為整數可能會存在量化誤差(Quantization Error),故第5圖的流程可能會降低相位變化的敏感度。
第6圖係為智能相位切換系統100執行智能相位切換方法的流程圖。智能相位切換方法的流程包含步驟S601至步驟S604。任何合理的步驟變更都屬於本發明所揭露的範疇。
步驟S601:設定第一相位切換門檻PSW1、收斂上限值CUB及收斂下限值CLB;步驟S602:對接收訊號連續取樣,以在每一個週期取得接收訊號之相位偏移累計值;步驟S603:若在第一預定時間區間T1內,接收訊號之複數個相位偏移累計值均落入收斂上限值CUB及收斂下限值CLB之中,更新第一相位切換門檻PSW1,以產生第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2;步驟S604:在第二相位切換上限門檻PSWUB2及第二相位切換下限門檻PSWLB2產生後,繼續對接收訊號取樣,以依據接收訊號的相位偏移累計值決定是否將相位切換至相對的操作點。
步驟S601至步驟S604的細節已經於前文中描述,故於此將不再贅述。在智能相位切換系統100中,相位切換門檻非為固定的常數,而是可以動態調整的數值。因此,由於智能相位切換系統100的相位切換門檻可被動態地調整,故可以降低無謂的相位切換頻率,進一步緩和後續通訊元件的負擔。
綜上所述,本發明描述了一種智能相位切換系統及智能相位切換方法,可應用於接收訊號的時序回復程序,並降低後續通訊元件的負擔。智能相位切換系統會記錄每一個週期的相位偏移累計值的變化,並依據多個相位偏移
累計值的統計特性更新目前所用的相位切換門檻。因此,相位切換門檻的更新依據將有關於接收訊號在一段時間內的統計特性。因此,智能相位切換系統可適用於各種無線或有線的通道,以及各種的接收訊號。並且,由於智能相位切換系統可以動態地調整相位切換門檻,因此可以降低無謂的相位切換頻率,進一步緩和後續通訊元件的負擔。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:智能相位切換系統
10:傳送端
11:接收端
11a:相位偵測器
11b:記憶體
11c:相位切換電路
11d:處理器
L:連結
Claims (9)
- 一種智能相位切換方法,包含:設定一第一相位切換門檻、一收斂上限值及一收斂下限值;對一接收訊號連續取樣,以在每一個週期取得該接收訊號之一相位偏移累計值;若在一第一預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收斂上限值及該收斂下限值之中,取得該第一預定時間區間內,該接收訊號之複數個相位偏移累計絕對值的一平均值;將該平均值乘上一權重而更新該第一相位切換門檻,以產生一第二相位切換上限門檻;依據該第二相位切換上限門檻,產生對應的一第二相位切換下限門檻;及在該第二相位切換上限門檻及該第二相位切換下限門檻產生後,繼續對該接收訊號取樣,以依據該接收訊號的一相位偏移累計值決定是否將相位切換至相對的操作點;其中該收斂上限值及該收斂下限值為兩絕對值相同的常數,該第一相位切換門檻及該第二相位切換上限門檻為依據該些相位偏移累計值所推導而得,且該第二相位切換上限門檻及該第二相位切換下限門檻的兩絕對值相同;及其中該第一相位切換門檻為零,該權重係為大於一的數值,且該第二相位切換上限門檻與該第二相位切換下限門檻的正負號相反(Opposite Sign)。
- 如請求項1所述之方法,另包含:於一觀察時間區間偵測該接收訊號的一訊號雜訊比(Signal-to-Noise Ratio);及依據該觀察時間區間內的該訊號雜訊比,判斷該訊號雜訊比是否滿足一需求值。
- 一種智能相位切換方法,包含: 設定一第一相位切換門檻、一收斂上限值及一收斂下限值;對一接收訊號連續取樣,以在每一個週期取得該接收訊號之一相位偏移累計值;若在一第一預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收斂上限值及該收斂下限值之中,更新該第一相位切換門檻,以產生一第二相位切換上限門檻及一第二相位切換下限門檻;在該第一預定時間區間之後,若該相位偏移累計值大於該第二相位切換上限門檻或小於該第二相位切換下限門檻,將該相位切換至相對的操作點;及在該第一預定時間區間之後,若該相位偏移累計值落於該第二相位切換上限門檻及該第二相位切換下限門檻之中,繼續累計該接收訊號的該相位偏移;其中該收斂上限值及該收斂下限值為兩絕對值相同的常數,該第一相位切換門檻及該第二相位切換上限門檻為依據該些相位偏移累計值所推導而得,且該第二相位切換上限門檻及該第二相位切換下限門檻的兩絕對值相同。
- 一種智能相位切換方法,包含:設定一第一相位切換門檻、一收斂上限值及一收斂下限值;對一接收訊號連續取樣,以在每一個週期取得該接收訊號之一相位偏移累計值;若在一第一預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收斂上限值及該收斂下限值之中,更新該第一相位切換門檻,以產生一第二相位切換上限門檻及一第二相位切換下限門檻;及在該第二相位切換上限門檻及該第二相位切換下限門檻產生後,繼續對該接收訊號取樣,以依據該接收訊號的一相位偏移累計值決定是否將相位切換至相對的操作點;若在一第二預定時間區間內,該接收訊號之該些相位偏移累計值之一相位偏移累計值在該收斂上限值及該收斂下限值之一範圍外,清除該相位偏移累計 值並保留該第二相位切換上限門檻及該第二相位切換下限門檻;及重新偵測該接收訊號之複數個相位偏移累計值,以重新依據該收斂上限值及該收斂下限值判斷該接收訊號的相位是否收斂,且重新依據該第二相位切換上限門檻及該第二相位切換下限門檻決定是否將相位切換至相對的操作點;其中該收斂上限值及該收斂下限值為兩絕對值相同的常數,該第一相位切換門檻及該第二相位切換上限門檻為依據該些相位偏移累計值所推導而得,且該第二相位切換上限門檻及該第二相位切換下限門檻的兩絕對值相同。
- 如請求項4所述之方法,另包含:在該相位偏移累計值被清除後,等待一時間長度;及在等待該時間長度後,重新產生該接收訊號之該些相位偏移累計值以蒐集該第二相位切換上限門檻及該第二相位切換下限門檻的更新統計資訊。
- 一種智能相位切換方法,包含:設定一第一相位切換門檻、一收斂上限值及一收斂下限值;對一接收訊號連續取樣,以在每一個週期取得該接收訊號之一相位偏移累計值;若在一第一預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收斂上限值及該收斂下限值之中,更新該第一相位切換門檻,以產生一第二相位切換上限門檻及一第二相位切換下限門檻;在該第二相位切換上限門檻及該第二相位切換下限門檻產生後,繼續對該接收訊號取樣,以依據該接收訊號的一相位偏移累計值決定是否將相位切換至相對的操作點;及若在一第二預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收 斂上限值及該收斂下限值之中,更新該第二相位切換上限門檻及該第二相位切換下限門檻,以產生一第三相位切換上限門檻及一第三相位切換下限門檻;其中該第二預定時間區間在該第一預定時間區間之後,該收斂上限值及該收斂下限值為兩絕對值相同的常數,該第一相位切換門檻及該第二相位切換上限門檻為依據該些相位偏移累計值所推導而得,且該第二相位切換上限門檻及該第二相位切換下限門檻的兩絕對值相同。
- 一種智能相位切換方法,包含:設定一第一相位切換門檻、一收斂上限值及一收斂下限值;對一接收訊號連續取樣,以在每一個週期取得該接收訊號之一相位偏移累計值;若在一第一預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收斂上限值及該收斂下限值之中,更新該第一相位切換門檻,以產生一第二相位切換上限門檻及一第二相位切換下限門檻;及在該第二相位切換上限門檻及該第二相位切換下限門檻產生後,繼續對該接收訊號取樣,以依據該接收訊號的一相位偏移累計值決定是否將相位切換至相對的操作點;其中該收斂上限值及該收斂下限值為兩絕對值相同的常數,該第一相位切換門檻及該第二相位切換上限門檻為依據該些相位偏移累計值所推導而得,該第二相位切換上限門檻及該第二相位切換下限門檻的兩絕對值相同,該第一相位切換門檻為零,該收斂上限值及該收斂下限值為兩正整數,且該第二相位切換上限門檻及該第二相位切換下限門檻為兩整數或兩浮點數。
- 如請求項7所述之方法,另包含: 將該每一個週期之該接收訊號的該相位偏移累計值量化為一正整數;其中若該接收訊號之一相位偏移大於一量化值,將該相位偏移累計值加上該量化值,且若該接收訊號之一相位偏移小於該量化值,將該相位偏移累計值扣除該量化值。
- 一種智能相位切換系統,包含:一傳送端,用以產生一傳送訊號;及一接收端,用以透過一連結接收該傳送訊號以產生接收訊號,該接收端包含:一相位偵測器,用以偵測該接收訊號的相位;一記憶體,用以儲存資料;一相位切換電路,用以選擇性地切換該接收訊號的相位至相對的操作點;及一處理器,耦接於該相位偵測器、該記憶體及該相位切換電路,用以執行該接收訊號的一時序回復(Timing Recovery)程序;其中該處理器設定一第一相位切換門檻、一收斂上限值及一收斂下限值,該相位偵測器對該接收訊號連續取樣,以在每一個週期取得該接收訊號之一相位偏移累計值,並緩存於該記憶體中,若在一第一預定時間區間內,該接收訊號之複數個相位偏移累計值均落入該收斂上限值及該收斂下限值之中,該處理器取得該第一預定時間區間內,該接收訊號之複數個相位偏移累計絕對值的一平均值,將該平均值乘上一權重而更新該第一相位切換門檻,以產生一第二相位切換上限門檻,依據該第二相位切換上限門檻,產生對應的一第二相位切換下限門檻,在該第二相位切換上限門檻及該第二相位切換下限門檻產生後,該相位偵測器繼續對該接收訊號取樣,該相位切換電路依據該接收訊號的一相位偏移累計值決定是否將相位切換至相對 的操作點,該收斂上限值及該收斂下限值為兩絕對值相同的常數,該第一相位切換門檻及該第二相位切換上限門檻為依據該些相位偏移累計值所推導而得,且該第二相位切換上限門檻及該第二相位切換下限門檻的兩絕對值相同;及其中該第一相位切換門檻為零,該權重係為大於一的數值,且該第二相位切換上限門檻與該第二相位切換下限門檻的正負號相反(Opposite Sign)。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127906A TWI703849B (zh) | 2019-08-06 | 2019-08-06 | 智能相位切換方法及智能相位切換系統 |
US16/680,478 US10666418B1 (en) | 2019-08-06 | 2019-11-11 | Smart phase switching method and smart phase switching system for a timing recovery process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127906A TWI703849B (zh) | 2019-08-06 | 2019-08-06 | 智能相位切換方法及智能相位切換系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI703849B true TWI703849B (zh) | 2020-09-01 |
TW202107870A TW202107870A (zh) | 2021-02-16 |
Family
ID=70774876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108127906A TWI703849B (zh) | 2019-08-06 | 2019-08-06 | 智能相位切換方法及智能相位切換系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10666418B1 (zh) |
TW (1) | TWI703849B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI727843B (zh) | 2020-06-30 | 2021-05-11 | 瑞昱半導體股份有限公司 | 電子裝置之接收端及時脈回復操作之相位閥值的設定方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6266377B1 (en) * | 1998-05-12 | 2001-07-24 | Nortel Networks Limited | Method of timing recovery convergence monitoring in modems |
TWI241776B (en) * | 2004-10-11 | 2005-10-11 | Realtek Semiconductor Corp | Clock generator and data recovery circuit |
CN104052469A (zh) * | 2013-03-15 | 2014-09-17 | Lsi公司 | 用于时钟和数据恢复的偏置开关式相位检测器 |
TWI631826B (zh) * | 2017-03-22 | 2018-08-01 | 晨星半導體股份有限公司 | 頻寬調整方法與相關的頻寬調整單元及相位回復模組 |
TW201926939A (zh) * | 2017-11-23 | 2019-07-01 | 晨星半導體股份有限公司 | 相位回復裝置及相位回復方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121086A (en) * | 1991-04-09 | 1992-06-09 | Zenith Electronics Corporation | PLL including static phase error responsive oscillator control |
US5376894A (en) * | 1992-12-31 | 1994-12-27 | Pacific Communication Sciences, Inc. | Phase estimation and synchronization using a PSK demodulator |
US7031405B1 (en) * | 2000-11-15 | 2006-04-18 | Ati Research, Inc. | Carrier phase estimation based on single-axis constant modulus cost criterion and Bussgang criteria |
US7072431B2 (en) | 2002-10-30 | 2006-07-04 | Visteon Global Technologies, Inc. | Clock timing recovery using arbitrary sampling frequency |
US7308048B2 (en) * | 2004-03-09 | 2007-12-11 | Rambus Inc. | System and method for selecting optimal data transition types for clock and data recovery |
US7817767B2 (en) * | 2004-12-23 | 2010-10-19 | Rambus Inc. | Processor-controlled clock-data recovery |
DE102006022845B4 (de) * | 2005-05-23 | 2016-01-07 | Infineon Technologies Ag | Ansteuerschaltung für eine Schaltereinheit einer getakteten Leistungsversorgungsschaltung und Resonanzkonverter |
US9397674B2 (en) * | 2013-12-31 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Clock recovery using quantized phase error samples using jitter frequency-dependent quantization thresholds and loop gains |
US9306729B2 (en) * | 2014-01-14 | 2016-04-05 | International Business Machines Corporation | Phase interpolator calibration |
-
2019
- 2019-08-06 TW TW108127906A patent/TWI703849B/zh active
- 2019-11-11 US US16/680,478 patent/US10666418B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6266377B1 (en) * | 1998-05-12 | 2001-07-24 | Nortel Networks Limited | Method of timing recovery convergence monitoring in modems |
TWI241776B (en) * | 2004-10-11 | 2005-10-11 | Realtek Semiconductor Corp | Clock generator and data recovery circuit |
CN104052469A (zh) * | 2013-03-15 | 2014-09-17 | Lsi公司 | 用于时钟和数据恢复的偏置开关式相位检测器 |
TWI631826B (zh) * | 2017-03-22 | 2018-08-01 | 晨星半導體股份有限公司 | 頻寬調整方法與相關的頻寬調整單元及相位回復模組 |
TW201926939A (zh) * | 2017-11-23 | 2019-07-01 | 晨星半導體股份有限公司 | 相位回復裝置及相位回復方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202107870A (zh) | 2021-02-16 |
US10666418B1 (en) | 2020-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102340999B1 (ko) | 시간 지연 추정을 기반으로 하는 에코 제거 방법 및 장치 | |
Santini et al. | An adaptive strategy for quality-based data reduction in wireless sensor networks | |
US7558554B2 (en) | Method and system for antenna selection diversity with prediction | |
US9485039B1 (en) | Calibration and tracking of receiver | |
US7852882B2 (en) | Jitter buffer adaptation based on audio content | |
CN101283560A (zh) | 具有均衡控制的数据通信电路 | |
US11349689B2 (en) | Receiver for high speed communication channel | |
TWI703849B (zh) | 智能相位切換方法及智能相位切換系統 | |
US20070025485A1 (en) | Metric sampling method and system | |
US8588357B2 (en) | Phase selector capable of tolerating jitter and method thereof, and clock and data recovery circuit | |
CN110418060A (zh) | 一种高速相机的图像校正方法及系统 | |
CN101304265A (zh) | 数据接收器和数据提取方法 | |
US9614560B2 (en) | Receiver with improved noise variance estimation | |
CN104253606A (zh) | 接收电路 | |
CN101320982B (zh) | 时序回复参数产生电路以及信号接收电路 | |
US10523229B2 (en) | Phase adjustment for interleaved analog to digital converters | |
CA2174764C (en) | Device and method for efficient timing estimation in a digital receiver | |
KR20120091312A (ko) | 미모(mimo) 통신을 위한 시스템 및 방법 | |
US9992045B2 (en) | On-line signal event detection and identification method and apparatus | |
CN112398767B (zh) | 智能相位切换方法及智能相位切换系统 | |
US6542101B1 (en) | Method and apparatus for performing analog-to-digital conversion using previous signal sample(s) | |
CN112148655A (zh) | 多位数据跨时钟域的处理方法及装置 | |
JP2009296056A (ja) | 遅延補正システム、無線基地局装置、遅延補正回路、及び、遅延補正方法 | |
JP2004165929A (ja) | 受信装置 | |
CN113364738B (zh) | 基于低速时钟的高速ft3报文动态自适应接收方法及系统 |