TWI400665B - 後處理核心的動態鏈結與載入的方法與設備與機器可讀取媒體 - Google Patents
後處理核心的動態鏈結與載入的方法與設備與機器可讀取媒體 Download PDFInfo
- Publication number
- TWI400665B TWI400665B TW97118793A TW97118793A TWI400665B TW I400665 B TWI400665 B TW I400665B TW 97118793 A TW97118793 A TW 97118793A TW 97118793 A TW97118793 A TW 97118793A TW I400665 B TWI400665 B TW I400665B
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- processing core
- post
- video post
- code
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Image Processing (AREA)
- Storage Device Security (AREA)
Description
本發明關係於後處理核心的動態鏈結與載入。
一電腦系統大致包含處理裝置、記憶體裝置、介面裝置、及輸入-輸出(I/O)裝置。在處理視訊信號的同時,電腦系統可以執行後處理功能,例如影像模式檢測、解交錯、ProcAmp控制調整、視訊縮放、阿爾法混合、及色空間轉換。多數獨立核心可以被開發,使得其各個核心可以包含一或多數上述的後處理功能。各個核心可以佔用記憶體中之專用記憶位置,以讀出輸入資料及寫入結果。然而,經由記憶體之不同後處理功能間之通訊可能消耗更多之處理器週期。
本發明於此所述係為例示性質並不是將本案限定於附圖中。為了簡明顯示,在圖中所示之元件並不必然依規格繪出。例如,部份元件之尺寸可能為了清楚起見,而較其他元件誇大。再者,相同元件符號係用以表示所有圖中之相同元件。
以下說明描述用以動態鏈結及載入後處理核心的系統。在以下說明中,各種特定細節,例如邏輯實施法、資源分割、或共享、或複製實施法、系統元件的類型與關係、
及邏輯分割或整合選擇係被說明,以提供對本發明之更完整之了解。然而,可以為熟習於本技藝者所了解,本發明可以在沒有這些特定細節下加以實施。在其他例子中,並未詳細顯示控制結構、閘位準電路、及全軟體指令順序,以不會阻礙本發明。熟習於本技藝者在本案之說明後將能實施適當之功能,而不必實驗。
在說明書中所稱“一實施例”、“實施例”、“例示實施例”表示該所述實施例可能包含一特定特性、結構、或特徵,但並不是每一實施例都包含該特定特性、結構或特徵。再者,這些語句並不必然表示相同實施例。再者,當一特定特性、結構、或特徵係配合一實施例加以描述時,熟習於本技藝者也可知以其他可能未明述之實施例來作動此特性、結構或特徵。
本發明實施例可以以硬體、韌體、軟體或其組合方式加以實施。本發明之實施例也可以實施為儲存在機器可讀取媒體中之指令,該指令可以為一或多數處理器所讀取及執行。一機器可讀取媒體可以包含用以儲存或傳送資訊於機器(例如計算裝置)可讀取之格式的任意機制。
例如,一機器可讀取媒體可以包含唯讀記憶體(ROM);隨機存取記憶體(RAM);磁碟儲存媒體;光碟儲存媒體;快閃記憶體裝置;電、光、聲或其他形式之傳遞信號(例如載波、紅外線信號、及數位信號)。再者,韌體、軟體、常式及指令可以在此描述為執行某些動作。然而,應了解的是,此等說明只是為方便起見,事實上,可以由計
算裝置、處理器、控制器及其他裝置執行該韌體、軟體、常式、及指令完成該等動作。
電腦系統100之實施例係如圖1所示。電腦系統100可以包含一處理器110、一記憶體120、一晶片組130、一或更多I/O裝置160、視訊圖形陣列(VGA)介面170、及加速圖形埠(AGP)介面180。
處理器110可以管理在電腦系統100中之各種資源及處理並執行軟體指令。處理器110可以包含例如來自英特爾微處理器之Pentium、或Itanium系列的一或更多微處理器。處理器110可以與晶片組130作成介面,以由記憶體120取回資料並儲存資料至記憶體120。
記憶體120可以儲存資料及指令並可以包含一或更多不同類型之記憶體裝置,例如DRAM(動態隨機存取記憶體)裝置、SDRAM(同步DRAM)裝置、DDR(雙倍率)、或其他用於電腦中之揮發及非揮發記憶體裝置。
I/O裝置160可以包含例如鍵盤、滑鼠、網路介面裝置、及其他此等裝置的裝置。資料單元可以在匯流排上,被傳送於晶片組130與I/O裝置160之間,該等匯流排包含週邊元件互連(PCI)、串列先進技術附接(SATA)、低接腳計數(LPC)、整合裝置電子(IDE)、及此等其他互連技術。
晶片組130可以包含一或更多積體電路或晶片組,其耦接處理器110、記憶體120、I/O裝置160、VGA介面170、及AGP介面180。晶片組130可以為英特爾晶片組系列之一晶片組。在一實施例中,晶片組130可以包含一圖形
及記憶體控制器集線器(GMCH)140及I/O控制器集線器(ICH)150。ICH150可以在連接至ICH150之I/O裝置160及處理器110與記憶體120之間提供一介面。例如,ICH150可以支援例如硬碟機、軟碟機、光碟機、數據機、鍵盤、印表機、滑鼠、光點、乙太及SCSI裝置。MCH143可以提供介面於處理器110與記憶體120之間。
在一實施例中,GMCH140可以處理異動並傳遞對應資料於記憶體120、ICH150、處理器110、及耦接至VGA介面170及AGP介面180之裝置之間。在一實施例中,GMCH140可以支援後處理核心之動態鏈結及載入。在一實施例中,視訊後處理核心可以包含一順序排列的兩或更多後處理功能,例如影片模式檢測、解交錯、ProcAmp控制調整、視訊縮放、阿爾法混合、及色空間轉換。
例如,第一組合核心K1可以包含後處理功能,例如同一順序之影片模式檢測、解交錯、及阿爾法混合。第二組合核心K2可以包含後處理功能,例如同一順序之影片模式檢測、解交錯、視訊縮放、及色空間轉換。在一實施例中,組合核心K1及K2可以在核心將要被呼叫時之前構成。結果,可以避免需要專用空間,來儲存各個統計上構成之核心。在一實施例中,需要以形成組合核心之後處理功能可以在編譯時被識別及後處理功能可以動態地鏈結在一起,以在執行時間中,形成組合之核心。
支援後處理核心之動態鏈結及載入的GMCH140的實施例係如圖2所繪。在一實施例中,GMCH140可以包含應
用程式210、規劃介面220、碼修補產生器230、驅動程式250及圖形硬體280。在一實施例中,圖形硬體280可以與驅動程式250作成介面,以執行為驅動程式所表示之功能。在一實施例中,圖形硬體280可以包含英特爾整合圖形控制器系列之一。
在一實施例中,應用程式210可以包含多媒體應用程式,以該等程式電腦系統100的使用者可以互動。在一實施例中,規劃介面220可以包含一或更多可以為應用程式210所用之常式,以與在其中之作業系統所提供之低階服務作互動。
在一實施例中,規劃介面220可以提供一規劃介面於應用程式210與碼修補產生器230及驅動程式250之間。在一實施例中,規劃介面220可以根據自應用程式210接收之輸入值,提供一後處理功能要求給驅動程式250。在一實施例中,規劃介面220可以包含微軟DxVA(直接X視訊加速)規劃介面。
在一實施例中,碼修補產生器230可以以一輔助碼修補來統計地編譯各個元件核心為二進制,該輔助碼修補可以促進在執行時間中之動態鏈結。二進制碼與輔助碼修補可以在驅動程式250之設定時,被載入驅動程式250之核心合成器258。在一實施例中,碼修補產生器230可以指明第一元件核心可以使用以讀取及寫入資料的I/O區域。然而,碼修補產生器230可以不指明第一元件核心可以鏈結哪些其他元件核心,及此等元件核心之鏈結可能發生於執行
時間中。
驅動程式250可以與例如應用程式210之上層介接至圖形硬體280。在一實施例中,驅動程式250可以包含一碼管理器254及一核心合成器258。在一實施例中,驅動程式250可以包含英特爾圖形驅動程式系列之一。
在一實施例中,碼管理器254可以自規劃介面220接收一取回要求,以取回特定組合核心。碼管理器254可以決定是否該特定組合核心出現在為該碼管理器254所支援的資料庫中。如果特定核心出現在資料庫中,則碼管理器254可以送一信號至該規劃介面220,表示該特定組合核心存在。如果該特定組合核心不存在,則碼管理器254可以送出一要求至該核心合成器258,以合成器該特定核心。在一實施例中,碼管理器254也可以決定合成該特定組合核心所需之元件核心。
在一實施例中,碼管理器254也可以回應於接收分配空間給新合成特定組合核心之要求,分配空間以儲存新合成之特定組合核心。在一實施例中,碼管理器254也可以儲存該新合成特定組合核心並也可以回應於接收一信號,以分配一特有識別碼給該新合成特定組合核心,該信號表示合成了該特定組合核心。在一實施例中,碼管理器254也可以藉由刪除老化組合核心,來管理用以儲存該組合核心之空間。
在一實施例中,核心合成器258可以接收一信號,以合成特定組合核心。該核心合成器258也可以接收合成該
特定組合核心所需之元件核心。在一實施例中,核心合成器258也可以決定儲存該新合成特定組合核心所需之空間並可以送出要求以分配該空間。
在一實施例中,核心合成器258可以藉由決定各個元件核心所特定的I/O暫存器區域,來合成該組合核心。在一實施例中,該核心合成器258可能取回並拷貝該元件核心之二進制檔至該被分配空間。核心合成器258也可以施加相關碼修補,以修復該二進制檔,以自輸入暫存區域讀出輸入資料並將輸出寫至輸出暫存器區域。核心合成器258也可以送出一表示特定組合核心被合成的信號。
碼修補產生器230之操作實施例係如圖3所示。在方塊310中,碼修補產生器230可以編譯元件核心,以產生具有輔助碼修補之二進制碼,以促成在執行時間的鏈結。在一實施例中,碼修補產生器230可以包含Gen4組合語言,其可以使用“.declare”語法。在一實施例中,Gen4組合語言使用“.declare”語法以指明該由前一核心讀取資料的指令及寫入資料至下一核心的指令。在一實施例中,用於輸入及輸出區域的“.declare”語法可以等於:.declareINBase=r4,Elementsize=4,Type=d,Width(8),Height(4)PP_IN.declareOUTBase=r8,Elementsize=4,Type=d,Width(8),Height(4)PP_OUT
在一實施例中,PP_IN及PP_OUT表示“.declare”係用以存取為前一核心所產生之資料及將可以為下一核心所讀取之寫入輸出資料寫入至資料區域。PP_IN及PP_OUT內容可以被設定為預設值,直到執行時間。在執行時間所
決定之真實值可以用以組態PP_IN及PP_OUT的內容。在一實施例中,Gen4組合語言可以在產生輔助碼修補前,以PP_IN及PP_OUT追蹤’.declare’。
在方塊350中,碼修補產生器230可以將二進制碼及輔助碼修補載入至驅動程式250。
碼管理器254之操作例係如圖4所示。在方塊410中,碼管理器254可以接收第一要求,以取回組合核心K。在方塊420中,碼管理器254可以檢查是否組合核心K出現,並且,如果組合核心K出現,則控制傳送至方塊425,否則,則傳送方塊430。
在方塊425中,碼管理器254可以增加所有現存組合核心的年齡。此方法可以允許識別最近所用之組合核心。在一實施例中,具有較低年齡值的組合核心係被最近使用之組合核心。
在方塊430中,碼管理器254可以決定是否核心空間被回收及如果核心空間被回收則控制傳送至方塊435,否則,則傳送至方塊440。
在方塊435中,碼管理器254可以刪除較臨限年齡值為老的組合核心。在一實施例中,碼管理器254可以比較各個組合核心之年齡與一臨限年齡值,以決定是否該組合核心之年齡大於該臨限年齡值。
在方塊440中,碼管理器254可以決定需要產生組合核心K的選擇元件核心。在方塊450中,碼管理器254可以送出一第二要求,以合成該組合核心K與選擇的元件核
心。在一實施例中,碼管理器254可以以bool陣列形式,送出第二要求至該核心合成器258。例如,該bool陣列可以等於bool component_kernels[元件核心之列表]。如果元件核心布林值為真,則元件核心可以被選擇。
在方塊460中,碼管理器254可以回應於自核心合成器258接收第一信號,而分配空間以儲存組合核心K。在方塊470中,碼管理器254可以送出第二信號,以表示用以儲存組合核心K的空間被分配。
在方塊480中,碼管理器254可以檢查是否表示組合核心被合成的第三信號被接收,並且,如果組合核心K被合成,則控制進行至方塊490,否則,則至方塊480。
在方塊490中,碼管理器254可以以分配給該組合核心K的一特有識別碼快取或儲存於該組合核心K。
核心合成器258之操作實施例係如圖5所示。在方塊510中,核心合成器258可以接收第一要求,以產生組合核心K。在方塊520中,核心合成器258可以決定儲存組合核心K所需之空間。
在方塊530中,核心合成器258可以送出第一信號以分配用於組合核心K的空間。在方塊540中,在接收第二信號後,以表示被分配有儲存組合核心K所需之空間,核心合成器258可以決定選擇元件核心產生組合核心K之順序。
在方塊550中,核心合成器258可以決定為選擇元件核心所用之輸入及輸出暫存器區域。在方塊560中,核心合
成器258可以取回選擇元件核心之二進制碼。
在方塊570中,核心合成器258可以拷貝二進制碼至分配空間。在方塊580中,核心合成器258可以施加碼修補以修正二進制碼,以自輸入暫存器區域讀出輸入資料及寫入輸出資料至輸出暫存器區域。
在方塊590中,核心合成器258可以送出一第三信號,其表示合成有該組合核心K。此一信號可以被送至碼管理器254。
本發明之部份特性已經參考例示實施例加以描述。然而,該說明並不建構為限定方式。例示實施例與本發明其他實施例之各種修改可以為熟習於本技藝者在本發明之精神與範圍內加以完成。
100‧‧‧電腦系統
110‧‧‧處理器
120‧‧‧記憶體
130‧‧‧晶片組
143‧‧‧記憶體控制器集線器
145‧‧‧圖形及記憶體控制器集線器
150‧‧‧I/O控制器集線器
160‧‧‧I/O裝置
170‧‧‧VGA介面
180‧‧‧AGP介面
210‧‧‧應用程式
220‧‧‧規劃介面
230‧‧‧碼修補產生器
250‧‧‧驅動程式
254‧‧‧碼管理器
258‧‧‧核心合成器
280‧‧‧圖形硬體
圖1為電腦系統之實施例。
圖2為圖1之圖形記憶體控制集線器(GMCH)實施例。
圖3為圖2之碼修補產生器的操作實施例。
圖4為圖2之碼管理器的操作實施例。
圖5為圖2之核心合成器的操作實施例。
Claims (20)
- 一種用以動態鏈結及載入元件視訊後處理核心以建立組合視訊後處理核心的方法,該方法包含:接收對組合視訊後處理核心的要求,其中該組合視訊後處理核心識別多數元件視訊後處理核心及順序;決定是否有該組合視訊後處理核心可用;及如果該組合視訊後處理核心為不可用,則由該多數元件視訊後處理核心建立該組合視訊後處理核心。
- 如申請專利範圍第1項所述之方法,其中該建立該組合視訊後處理核心包括:分配空間給該組合視訊後處理核心;取回包括在該組合視訊後處理核心中之用於該元件視訊後處理核心的二進制碼與碼修補;拷貝該二進制碼至該分配空間;及施加該碼修補。
- 如申請專利範圍第2項所述之方法,其中該建立該組合視訊後處理核心更包括決定輸入暫存器區及輸出暫存器區用於包括在該組合視訊後處理核心之該元件視訊後處理核心及其中該施加該碼修補包括修正該二進制碼,以由該輸入暫存器區讀取輸入資料及寫入輸出資料至該輸出暫存器區。
- 如申請專利範圍第2項所述之方法,更包含:儲存該組合視訊後處理核心;及分配特有識別碼給該組合視訊後處理核心。
- 如申請專利範圍第2項所述之方法,其中該分配包 括:決定是否有足夠空間可用以該組合視訊後處理核心;及如果沒有足夠空間可用,則刪除其他的組合視訊後處理核心。
- 如申請專利範圍第5項所述之方法,其中該刪除包括刪除最近最少使用之其他組合視訊後處理核心。
- 如申請專利範圍第1項所述之方法,更包含儲存多數元件視訊後處理核心,其中該多數元件視訊後處理核心的至少一次組可以以一順序鏈結在一起,以界定該組合視訊後處理核心。
- 如申請專利範圍第7項所述之方法,更包含產生該多數元件視訊後處理核心,其中各個該元件視訊後處理核心包括二進制碼,其具有碼修補,以在執行時間自前一核心讀取資料及寫入資料至下一核心。
- 一種動態鏈結及載入元件視訊後處理核心以建立組合視訊後處理核心的設備,該設備包含:碼修補產生器,以產生多數元件視訊後處理核心;碼管理器,用以:接收對組合視訊後處理核心的要求,其中該組合視訊後處理核心識別多數元件視訊後處理核心及順序;及決定是否出現有該組合視訊後處理核心;及核心合成器,如果該碼管理器決定該組合視訊後處理核心未出現,則由該多數元件視訊後處理核心的適當元件視訊後處理核心建立該組合視訊後處理核心。
- 如申請專利範圍第9項所述之設備,其中該碼修補產生器產生具有碼修補的二進制碼給各個該多數視訊後處理核心,該等碼修補在執行時間由前一核心讀取資料並寫入資料至下一核心。
- 如申請專利範圍第9項所述之設備,其中該碼管理器更用以:決定是否有足夠空間為該組合視訊後處理核心可用;如果有足夠空間可用,則分配空間給該組合視訊後處理核心;如果沒有足夠空間可用,則刪除其他組合視訊後處理核心。
- 如申請專利範圍第11項所述之設備,其中該碼管理器係用以刪除最近最少使用之其他組合視訊後處理核心。
- 如申請專利範圍第9項所述之設備,其中該碼管理器更分配特有識別碼給該組合視訊後處理核心。
- 如申請專利範圍第9項所述之設備,其中該核心合成器用以:取回包括在該組合視訊後處理核心中之用於該元件視訊後處理核心的二進制碼與碼修補;拷貝該二進制碼至該分配空間;及施加該碼修補。
- 如申請專利範圍第14項所述之設備,其中該核心合成器更用以:決定輸入暫存器區及輸出暫存器區給包括在該組合視訊 後處理核心中之該元件視訊後處理核心;及施加該碼修補,以修正該二進制碼,以由該輸入暫存器區讀取輸入資料及寫入輸出資料至該輸出暫存器區。
- 一種包含多數指令以動態鏈結及載入元件視訊後處理核心以建立組合視訊後處理核心的機器可讀取媒體,其中當該等指令被執行時,它們使得計算裝置:接收對組合視訊後處理核心的要求,其中該組合視訊後處理核心識別多數元件視訊後處理核心與順序;決定是否有該組合視訊後處理核心可用;及如果沒有組合視訊後處理核心可用,則由多數元件視訊後處理核心,建立該組合視訊後處理核心。
- 如申請專利範圍第16項所述之機器可讀取媒體,其中該建立該組合視訊後處理核心包括:分配空間給該組合視訊後處理核心;取回二進制碼與碼修補給包括在該組合視訊後處理核心中之該元件視訊後處理核心;拷貝該等二進制碼至該分配空間;及施加該碼修補。
- 如申請專利範圍第16項所述之機器可讀取媒體,其中該建立該組合視訊後處理核心包括決定輸入暫存器區及輸出暫存器區給包括在該組合視訊後處理核心內的該元件視訊後處理核心及其中該施加該碼修補包括修正該等二進制碼,以由該輸入暫存器區讀取輸入資料及寫入輸出資料至該輸出暫存器區。
- 如申請專利範圍第16項所述之機器可讀取媒體,其中該分配包括:決定是否有足夠空間為該組合視訊後處理核心可用;及如果沒有足夠空間可用,則刪除其他的組合視訊後處理核心。
- 如申請專利範圍第16項所述之機器可讀取媒體,其中當該等指令被執行時,更造成該計算裝置產生多數元件視訊後處理核心,其中各個該元件視訊後處理核心包括具有碼修補的二進制碼,該碼修補在執行時間由前一核心讀取資料及寫入資料至下一核心。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/758,437 US8843913B2 (en) | 2007-06-05 | 2007-06-05 | Dynamic linking and loading of post-processing kernels |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200912796A TW200912796A (en) | 2009-03-16 |
TWI400665B true TWI400665B (zh) | 2013-07-01 |
Family
ID=39942318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97118793A TWI400665B (zh) | 2007-06-05 | 2008-05-21 | 後處理核心的動態鏈結與載入的方法與設備與機器可讀取媒體 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8843913B2 (zh) |
JP (1) | JP4984303B2 (zh) |
CN (1) | CN101320332B (zh) |
DE (1) | DE102008024521B4 (zh) |
TW (1) | TWI400665B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8843913B2 (en) * | 2007-06-05 | 2014-09-23 | Intel Corporation | Dynamic linking and loading of post-processing kernels |
CN105512022B (zh) * | 2014-09-25 | 2018-09-28 | 华为技术有限公司 | 一种数据处理方法和设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW480862B (en) * | 1999-06-30 | 2002-03-21 | Ibm | Dynamic connection to multiple origin servers in a transcoding proxy |
US6490721B1 (en) * | 1998-07-14 | 2002-12-03 | Oc Systems Incorporated | Software debugging method and apparatus |
US20050138611A1 (en) * | 2003-12-19 | 2005-06-23 | Inglis Derek B. | Compiler optimization |
TWI252978B (en) * | 2004-05-21 | 2006-04-11 | Intel Corp | Method, apparatus and system of dynamically modulating a link width |
US20070006201A1 (en) * | 2005-06-21 | 2007-01-04 | International Business Machines Corporation | Method and system for generating and applying patches to a computer program concurrently with its execution |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613243A (ja) * | 1984-06-18 | 1986-01-09 | Yamatake Honeywell Co Ltd | 演算状況変更方法 |
JPH02231604A (ja) | 1989-03-06 | 1990-09-13 | Toshiba Corp | プログラム作成装置 |
JPH05289858A (ja) | 1992-04-13 | 1993-11-05 | Toshiba Corp | ソフトウェア合成装置 |
JPH0844570A (ja) * | 1994-07-28 | 1996-02-16 | N T T Data Tsushin Kk | プログラム実行システム及び方法 |
US5966072A (en) * | 1996-07-02 | 1999-10-12 | Ab Initio Software Corporation | Executing computations expressed as graphs |
US6148117A (en) * | 1996-12-27 | 2000-11-14 | Hewlett-Packard Company | Image processing system with alterable local convolution kernel |
EP1771812B1 (en) | 2004-07-29 | 2011-09-14 | Microsoft Corporation | Image processing using linear light values and other image processing improvements |
CN100396065C (zh) * | 2005-01-14 | 2008-06-18 | 清华大学 | 一种iSCSI存储系统的实现方法 |
JP2006338507A (ja) | 2005-06-03 | 2006-12-14 | Fujifilm Holdings Corp | 処理装置及び処理方法 |
US8843913B2 (en) | 2007-06-05 | 2014-09-23 | Intel Corporation | Dynamic linking and loading of post-processing kernels |
-
2007
- 2007-06-05 US US11/758,437 patent/US8843913B2/en not_active Expired - Fee Related
-
2008
- 2008-05-21 DE DE200810024521 patent/DE102008024521B4/de not_active Expired - Fee Related
- 2008-05-21 TW TW97118793A patent/TWI400665B/zh not_active IP Right Cessation
- 2008-05-23 JP JP2008135731A patent/JP4984303B2/ja not_active Expired - Fee Related
- 2008-06-04 CN CN 200810110381 patent/CN101320332B/zh not_active Expired - Fee Related
-
2014
- 2014-09-03 US US14/476,285 patent/US9465629B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6490721B1 (en) * | 1998-07-14 | 2002-12-03 | Oc Systems Incorporated | Software debugging method and apparatus |
TW480862B (en) * | 1999-06-30 | 2002-03-21 | Ibm | Dynamic connection to multiple origin servers in a transcoding proxy |
US20050138611A1 (en) * | 2003-12-19 | 2005-06-23 | Inglis Derek B. | Compiler optimization |
TWI252978B (en) * | 2004-05-21 | 2006-04-11 | Intel Corp | Method, apparatus and system of dynamically modulating a link width |
US20070006201A1 (en) * | 2005-06-21 | 2007-01-04 | International Business Machines Corporation | Method and system for generating and applying patches to a computer program concurrently with its execution |
Also Published As
Publication number | Publication date |
---|---|
JP4984303B2 (ja) | 2012-07-25 |
DE102008024521A1 (de) | 2008-12-11 |
CN101320332A (zh) | 2008-12-10 |
US9465629B2 (en) | 2016-10-11 |
JP2008305398A (ja) | 2008-12-18 |
US8843913B2 (en) | 2014-09-23 |
US20080307404A1 (en) | 2008-12-11 |
TW200912796A (en) | 2009-03-16 |
DE102008024521B4 (de) | 2011-05-05 |
US20150143387A1 (en) | 2015-05-21 |
CN101320332B (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10599427B2 (en) | Software updating | |
US7233335B2 (en) | System and method for reserving and managing memory spaces in a memory resource | |
US7082509B2 (en) | Method and system for allocating memory during system boot to reduce operating system memory resource consumption at run-time | |
US8578370B2 (en) | Managing memory in multiple virtual machines | |
US9933968B2 (en) | Method, system, and device for modifying a secure enclave configuration without changing the enclave measurement | |
US6877158B1 (en) | Logical partitioning via hypervisor mediated address translation | |
JP5669531B2 (ja) | システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム | |
US9116628B2 (en) | Apparatus and method for providing a multicore programming platform | |
US6986016B2 (en) | Contiguous physical memory allocation | |
US8677095B2 (en) | System and method for optimal dynamic resource allocation in a storage system | |
WO2022134723A1 (zh) | 一种共享内存管理的方法和设备 | |
CA2503184A1 (en) | Transitional resolution in a just in time environment | |
CN112074820A (zh) | 用于多内核系统的存储器池分配 | |
TWI400665B (zh) | 後處理核心的動態鏈結與載入的方法與設備與機器可讀取媒體 | |
TW201832078A (zh) | 產生新版統一可延伸韌體介面軔體之方法 | |
CN113805971A (zh) | 一种应用程序运行方法、计算设备及存储介质 | |
US20050027940A1 (en) | Methods and apparatus for migrating a temporary memory location to a main memory location | |
US7287145B1 (en) | System, apparatus and method for reclaiming memory holes in memory composed of identically-sized memory devices | |
CN114879987A (zh) | 一种内核升级和使用方法、计算设备及存储介质 | |
AU2014268230A1 (en) | Cyclic allocation buffers | |
JP6103972B2 (ja) | プログラム生成方法、プログラム実行方法、プログラム実行装置およびプログラム実行プログラム | |
JPH06195270A (ja) | 記憶パッケージ動作検証方式 | |
JPH1115678A (ja) | 単一アドレス空間をもつ処理装置のプログラム制御方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |