TWI392404B - 線路板及其製作方法 - Google Patents

線路板及其製作方法 Download PDF

Info

Publication number
TWI392404B
TWI392404B TW098111066A TW98111066A TWI392404B TW I392404 B TWI392404 B TW I392404B TW 098111066 A TW098111066 A TW 098111066A TW 98111066 A TW98111066 A TW 98111066A TW I392404 B TWI392404 B TW I392404B
Authority
TW
Taiwan
Prior art keywords
blocking structure
laser blocking
dielectric layer
layer
laser
Prior art date
Application number
TW098111066A
Other languages
English (en)
Other versions
TW201038144A (en
Inventor
Chen Chuan Chang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098111066A priority Critical patent/TWI392404B/zh
Priority to JP2010081079A priority patent/JP5074549B2/ja
Priority to US12/752,376 priority patent/US8450616B2/en
Publication of TW201038144A publication Critical patent/TW201038144A/zh
Priority to US13/846,871 priority patent/US9084342B2/en
Application granted granted Critical
Publication of TWI392404B publication Critical patent/TWI392404B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

線路板及其製作方法
本發明是有關於一種線路板及其製作方法，且特別是有關於一種可有效控制雷射加工深度之線路板及其製作方法。
隨著市場對於電子產品具有輕薄短小且攜帶方便的需求，因此電子產品中的電子零件亦需隨之朝向小型化與薄型化的方向發展。為此，習知技術提出一種局部降低線路板厚度的方法。
圖1A~圖1C為習知的線路板的製程剖面圖。圖2為圖1A~圖1C中之線路基板的上視圖，其中圖1A~圖1C為習知的線路板製程沿圖2中的I-I’線段的剖面圖。
首先，請同時參照圖1A與圖2，提供一線路基板100，其具有一第一介電層110、一第二介電層120、一線路層130、一第三介電層140以及一第四介電層150。第二介電層120、第三介電層140以及第四介電層150依序堆疊於第一介電層110上，且線路層130配置於第二介電層120上並位於第二與第三介電層120、140之間。線路基板100具有一預移除區L。
接著，請參照圖1B，以雷射加工的方式移除第三介電層140以及第四介電層150之位於預移除區L周邊的部分。然後，請參照圖1C，移除第三介電層140以及第四介電層150之位於預移除區L內的部分，以形成一移除區L1，此時，已大致形成一線路板P。由於線路板P的移除區L1的厚度小於線路板P之其他區域的厚度，因此，在實際應用上，電子元件200可配置於移除區L1內，如此，可降低線路板P與配置於其上的電子元件200的總厚度。
然而，以雷射加工的方式移除第三介電層140以及第四介電層150時，不易控制雷射加工的深度。因此，容易過度燒蝕(over trench)第二介電層120甚至是第一介電層110。
本發明提出一種線路板，特別是具有可有效控制雷射加工深度的線路板結構。
本發明另提出一種線路板的製作方法，可有效控制雷射加工深度。
本發明提出一種線路板，其具有一移除區。線路板包括一第一介電層、一第一雷射阻擋結構、一第二介電層、一線路層、一第二雷射阻擋結構以及一第三介電層。第一雷射阻擋結構配置於第一介電層的一第一表面上，且位於移除區邊緣。第二介電層配置於第一介電層上，並覆蓋第一雷射阻擋結構。線路層配置於第二介電層的一第二表面上，且部分線路層由移除區外延伸進移除區內。第二雷射阻擋結構配置於第二表面上並位於移除區邊緣，且與線路層絕緣，第二雷射阻擋結構與線路層之間存在至少一間隙，間隙於第一表面上的垂直投影與第一雷射阻擋結構重疊。第三介電層配置於第二介電層上，並具有對應移除區的一開口，開口暴露出線路層之位於移除區內的部分以及第二雷射阻擋結構之位於移除區內的部分。
在本發明之一實施例中，第二雷射阻擋結構為一環狀結構，環狀結構具有至少一缺口，且線路層由缺口延伸進移除區內。
在本發明之一實施例中，當第二雷射阻擋結構與線路層之間存在多個間隙時，第一雷射阻擋結構包括多個彼此獨立的點狀結構。
在本發明之一實施例中，第一雷射阻擋結構包括一條狀結構。
在本發明之一實施例中，條狀結構與第二雷射阻擋結構於第一表面上的垂直投影重疊。
在本發明之一實施例中，第二介電層具有至少一凹槽(cavity)，且凹槽位於間隙下方。
在本發明之一實施例中，凹槽暴露出第一雷射阻擋結構。
在本發明之一實施例中，線路板更包括一第三雷射阻擋結構，第三雷射阻擋結構配置於第二表面上並位於預移除區邊緣，第三雷射阻擋結構與線路層之位於移除區邊緣的部分相連，並與第二雷射阻擋結構絕緣。
在本發明之一實施例中，線路板更包括一保護層，保護層覆蓋線路層之位於移除區內的部分。
本發明提出一種線路板的製作方法如下所述。首先，提供一基板，基板具有一預移除區。基板包括一第一介電層、一第一雷射阻擋結構、一第二介電層、一線路層、一第二雷射阻擋結構以及一第三介電層。第一雷射阻擋結構配置於第一介電層的一第一表面上，且位於預移除區邊緣。第二介電層配置於第一介電層上，並覆蓋第一雷射阻擋結構。線路層配置於第二介電層的一第二表面上，且部分線路層由預移除區外延伸進預移除區內。第二雷射阻擋結構配置於第二表面上並位於預移除區邊緣，且與線路層絕緣，第二雷射阻擋結構與線路層之間存在至少一間隙，且間隙於第一表面上的垂直投影與第一雷射阻擋結構重疊。第三介電層配置於第二介電層上，並覆蓋線路層與第二雷射阻擋結構。接著，進行一雷射加工製程，以蝕刻位於預移除區邊緣的第三介電層。然後，移除第三介電層之位於預移除區內的部分。
在本發明之一實施例中，雷射加工製程更包括蝕刻第二介電層之位於間隙下的部分。
在本發明之一實施例中，雷射加工製程不蝕刻第一介電層。
在本發明之一實施例中，移除第三介電層的方法包括剝除法。
在本發明之一實施例中，第二雷射阻擋結構為一環狀結構，環狀結構具有至少一缺口，且線路層由缺口延伸進預移除區內。
在本發明之一實施例中，當第二雷射阻擋結構與線路層之間存在多個間隙時，第一雷射阻擋結構包括多個彼此獨立的點狀結構。
在本發明之一實施例中，第一雷射阻擋結構包括一條狀結構。
在本發明之一實施例中，條狀結構與第二雷射阻擋結構於第一表面上的垂直投影重疊。
在本發明之一實施例中，基板更包括一第三雷射阻擋結構，第三雷射阻擋結構配置於第二表面上並位於預移除區邊緣，第三雷射阻擋結構與線路層之位於移除區邊緣的部分相連，並與第二雷射阻擋結構絕緣。
在本發明之一實施例中，基板更包括一保護層，保護層覆蓋線路層之位於預移除區內的部分。
綜上所述，由於本發明之線路板具有第一與第二雷射阻擋結構，故本發明可利用第二雷射阻擋結構來控制雷射加工的深度，並可利用第一雷射阻擋結構保護其下的第一介電層免於受到雷射加工的影響。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖3A～圖3C與圖4A～圖4C為本發明一實施例之線路板的製程剖面圖。圖5為圖3A～圖3C與圖4A～圖4C之基板的線路層與第二雷射阻擋結構的上視圖。圖6為圖3A～圖3C與圖4A～圖4C之基板的第一雷射阻擋結構的上視圖。
值得注意的是，圖5中1-1’線段的位置對應圖6中1-1’的位置，且圖3A～圖3C為本發明一實施例之線路板製程沿圖5與圖6中1-1’線段的剖面圖。圖5中Ⅱ-Ⅱ’線段的位置對應圖6中Ⅱ-Ⅱ’線段的位置，且圖4A～圖4C為本發明一實施例之線路板製程沿圖5與圖6中Ⅱ-Ⅱ’線段的剖面圖。
首先，請同時參照圖3A、圖4A、圖5與圖6，提供一基板S，基板S具有一預移除區L。基板S包括一第一介電層310、一第一雷射阻擋結構320、一第二介電層330、一線路層340、一第二雷射阻擋結構350以及一第三介電層360。
第一雷射阻擋結構320配置於第一介電層310的一第一表面312上，且位於預移除區L邊緣。第二介電層330配置於第一介電層310上，並覆蓋第一雷射阻擋結構320。線路層340配置於第二介電層330的一第二表面332上，且部分線路層340由預移除區L外延伸進預移除區L內。
第二雷射阻擋結構350配置於第二表面332上並位於預移除區L邊緣，且與線路層340絕緣，第二雷射阻擋結構350與線路層340之間存在多個間隙G，且間隙G於第一表面312上的垂直投影與第一雷射阻擋結構320重疊。
第三介電層360配置於第二介電層330上，並覆蓋線路層340與第二雷射阻擋結構350。在本實施例中，基板S還包括一配置於第三介電層360上的一第四介電層370。
接著，請同時參照圖3B、圖4B、圖5與圖6，進行一雷射加工製程，以蝕刻位於預移除區L邊緣的第三介電層360與第四介電層370。雷射加工製程在第三介電層360與第四介電層370上形成多個凹槽T，且這些凹槽T暴露出位於預移除區L邊緣的第二雷射阻擋層350與線路層340。
具體而言，雷射加工是作用在預移除區L的邊緣(即圖5與圖6中標示為L的虛線之處)。因此，當雷射穿過第三與第四介電層360、370後，會被第二雷射阻擋結構350阻擋。如此一來，本實施例可利用第二雷射阻擋結構350來控制雷射加工的深度，進而提升製程良率。
此外，為提升第二雷射阻擋結構350阻擋雷射加工的效果，本實施例之第二雷射阻擋結構350的寬度D大於雷射光束的徑度。因此，在較佳的情況下，凹槽T僅暴露出第二雷射阻擋結構350之位於預移除區L邊緣的部分。
值得注意的是，由於本實施例的基板S具有第一雷射阻擋結構320，故當雷射穿過間隙G下方的第二介電層330時，會被間隙G下方的第一雷射阻擋結構320阻擋。因此，第一雷射阻擋結構320可保護其下的第一介電層310免於受到雷射加工的影響，並有助於控制雷射加工的深度。此時，雷射加工製程例如是在間隙G下方的第二介電層330上形成凹槽334。
然後，請同時參照圖3C、圖4C、圖5與圖6，移除第三介電層360與第四介電層370之位於預移除區L內的部分，而形成一移除區L1，其中，移除第三與第四介電層360、370的方法包括剝除法(lift off)。在本實施例中，基板S還包括一保護層380，其覆蓋線路層340之位於移除區L1內的部分，以保護線路層340免於受到移除第三與第四介電層360、370的影響。
以下將就線路板300的結構部分作詳細地介紹。
請同時參照圖3C、圖4C、圖5與圖6，本實施例之線路板300具有一移除區L1，移除區L1為一凹陷區域。線路板300包括一第一介電層310、一第一雷射阻擋結構320、一第二介電層330、一線路層340、一第二雷射阻擋結構350以及一第三介電層360。
第一雷射阻擋結構320配置於第一介電層310的一第一表面312上，且位於移除區L1邊緣。第二介電層330配置於第一介電層310上，並覆蓋第一雷射阻擋結構320。線路層340配置於第二介電層330的一第二表面332上，且部分線路層340由移除區L1外延伸進移除區L1內。
在本實施例中，線路板300包括多個第三雷射阻擋結構390，第三雷射阻擋結構390配置於第二表面332上並位於移除區L1邊緣，第三雷射阻擋結構390與線路層340之位於移除區L1邊緣的部分相連，並與第二雷射阻擋結構350絕緣。
第二雷射阻擋結構350配置於第二表面332上並位於移除區L1邊緣，且第二雷射阻擋結構350與線路層340絕緣。第二雷射阻擋結構350與線路層340之間存在多個間隙G，間隙G於第一表面312上的垂直投影與第一雷射阻擋結構320重疊。
為提升第一雷射阻擋結構320阻擋雷射加工的效果，本實施例之第一雷射阻擋結構320的尺寸可大於間隙G在第一表面312上的垂直投影面積，以使間隙G在第一表面312上的垂直投影可完全落在第一雷射阻擋結構320上。另外，在本實施例中，第二介電層330可具有多個凹槽334，且凹槽334位於間隙G下方。凹槽334可暴露出第一雷射阻擋結構320。
具體而言，在本實施例中，第二雷射阻擋結構350為一環狀結構，環狀結構可具有多個缺口B，且部分線路層340由缺口B延伸進移除區L1內。此外，在本實施例中，第一雷射阻擋結構320可為多個彼此獨立的點狀結構。在其他實施例中，第一雷射阻擋結構320可為一條狀結構或一環狀結構，且條狀結構或環狀結構可與第二雷射阻擋結構350於第一表面312上的垂直投影重疊。
第三介電層360配置於第二介電層330上，並具有對應移除區L1的一開口O。在本實施例中，線路板300還包括一第四介電層370，且第四介電層370配置於第三介電層360上，並具有對應開口O的一開口O1。開口O、O1暴露出線路層340之位於移除區L1內的部分以及第二雷射阻擋結構350之位於移除區L1內的部分。此外，在本實施例中，可在移除區L1內配置一保護層380，其覆蓋線路層340之位於移除區L1內的部分，以保護開口O、O1所暴露之線路層340。
值得注意的是，本實施例是以一移除區L1為例，但並非用以限定本發明。舉例來說，在其他未繪示的實施例中，線路板亦可具有多個移除區，且這些移除區可選擇性地位於線路板的同一側或者是位於線路板的相對兩側。
綜上所述，由於本發明之線路板具有第一與第二雷射阻擋結構，故本發明可利用第二雷射阻擋結構來控制雷射加工的深度。並且，可利用第一雷射阻擋結構保護其下的第一介電層免於受到雷射加工的影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．線路基板
110、310．．．第一介電層
120、330．．．第二介電層
130、340．．．線路層
140、360．．．第三介電層
150、370．．．第四介電層
200．．．晶片
300．．．線路板
312．．．第一表面
320．．．第一雷射阻擋結構
332．．．第二表面
334、T．．．凹槽
350．．．第二雷射阻擋結構
380．．．保護層
390．．．第三雷射阻擋結構
B．．．缺口
D．．．寬度
G．．．間隙
L．．．預移除區
L1．．．移除區
O、O1．．．開口
P．．．線路板
S．．．基板
圖1A~圖1C為習知的線路板的製程剖面圖。
圖2為圖1A~圖1C之線路基板的上視圖。
圖3A~圖3C與圖4A~圖4C為本發明一實施例之線路板的製程剖面圖。
圖5為圖3A~圖3C與圖4A~圖4C之基板的線路層與第二雷射阻擋結構的上視圖。
圖6為圖3A~圖3C與圖4A~圖4C之基板的第一雷射阻擋結構的上視圖。
300．．．線路板
312．．．第一表面
310．．．第一介電層
320．．．第一雷射阻擋結構
330．．．第二介電層
340．．．線路層
332．．．第二表面
334．．．凹槽
350．．．第二雷射阻擋結構
360．．．第三介電層
370．．．第四介電層
390．．．第三雷射阻擋結構
G．．．間隙
L1．．．移除區
O、O1．．．開口
S．．．基板

Claims (15)

  1. 一種線路板，具有一移除區，包括：一第一介電層；一第一雷射阻擋結構，配置於該第一介電層的一第一表面上，且位於該移除區邊緣；一第二介電層，配置於該第一介電層上，並覆蓋該第一雷射阻擋結構；一線路層，配置於該第二介電層的一第二表面上，且部分該線路層由該移除區外延伸進該移除區內；一第二雷射阻擋結構，配置於該第二表面上並位於該移除區邊緣，且與該線路層絕緣，該第二雷射阻擋結構為一環狀結構，該環狀結構具有至少一缺口，且該線路層由該缺口延伸進該移除區內；一第三雷射阻擋結構，該第三雷射阻擋結構配置於該第二表面上並位於該預移除區邊緣，該第三雷射阻擋結構與該線路層之位於該移除區邊緣的部分相連，並與該第二雷射阻擋結構絕緣，該第二雷射阻擋結構與該第三雷射阻擋結構之間存在至少一間隙，該間隙於該第一表面上的垂直投影與該第一雷射阻擋結構重疊；以及一第三介電層，配置於該第二介電層上，並具有對應該移除區的一開口，該開口暴露出該線路層之位於該移除區內的部分以及該第二雷射阻擋結構之位於該移除區內的部分。
  2. 如申請專利範圍第1項所述之線路板，其中當該第 二雷射阻擋結構與該線路層之間存在多個間隙時，該第一雷射阻擋結構包括多個彼此獨立的點狀結構。
  3. 如申請專利範圍第1項所述之線路板，其中該第一雷射阻擋結構包括一條狀結構或一環狀結構。
  4. 如申請專利範圍第3項所述之線路板，其中該條狀結構或該環狀結構與該第二雷射阻擋結構於該第一表面上的垂直投影重疊。
  5. 如申請專利範圍第1項所述之線路板，其中該第二介電層具有至少一凹槽，且該凹槽位於該間隙下方。
  6. 如申請專利範圍第5項所述之線路板，其中該凹槽暴露出該第一雷射阻擋結構。
  7. 如申請專利範圍第1項所述之線路板，更包括一保護層，該保護層覆蓋該線路層之位於該移除區內的部分。
  8. 一種線路板的製作方法，包括：提供一基板，該基板具有一預移除區，該基板包括：一第一介電層；一第一雷射阻擋結構，配置於該第一介電層的一第一表面上，且位於該預移除區邊緣；一第二介電層，配置於該第一介電層上，並覆蓋該第一雷射阻擋結構；一線路層，配置於該第二介電層的一第二表面上，且該部分線路層由該預移除區外延伸進該預移除區內；一第二雷射阻擋結構，配置於該第二表面上並位 於該預移除區邊緣，且與該線路層絕緣，該第二雷射阻擋結構為一環狀結構，該環狀結構具有至少一缺口，且該線路層由該缺口延伸進該移除區內；一第三雷射阻擋結構，該第三雷射阻擋結構配置於該第二表面上並位於該預移除區邊緣，該第三雷射阻擋結構與該線路層之位於該移除區邊緣的部分相連，並與該第二雷射阻擋結構絕緣，該第二雷射阻擋結構與該第三雷射阻擋結構之間存在至少一間隙，且該間隙於該第一表面上的垂直投影與該第一雷射阻擋結構重疊；以及一第三介電層，配置於該第二介電層上，並覆蓋該線路層與該第二雷射阻擋結構；進行一雷射加工製程，以蝕刻位於該預移除區邊緣的該第三介電層；以及移除該第三介電層之位於該預移除區內的部分。
  9. 如申請專利範圍第8項所述之線路板的製作方法，其中該雷射加工製程更包括蝕刻該第二介電層之位於該間隙下的部分。
  10. 如申請專利範圍第9項所述之線路板的製作方法，其中該雷射加工製程不蝕刻該第一介電層。
  11. 如申請專利範圍第8項所述之線路板的製作方法，其中移除該第三介電層的方法包括剝除法。
  12. 如申請專利範圍第8項所述之線路板的製作方法，其中當該第二雷射阻擋結構與該線路層之間存在多個 間隙時，該第一雷射阻擋結構包括多個彼此獨立的點狀結構。
  13. 如申請專利範圍第8項所述之線路板的製作方法，其中該第一雷射阻擋結構包括一條狀結構或一環狀結構。
  14. 如申請專利範圍第13項所述之線路板的製作方法，其中該條狀結構或該環狀結構與該第二雷射阻擋結構於該第一表面上的垂直投影重疊。
  15. 如申請專利範圍第8項所述之線路板的製作方法，其中該基板更包括一保護層，該保護層覆蓋該線路層之位於該預移除區內的部分。
TW098111066A 2009-04-02 2009-04-02 線路板及其製作方法 TWI392404B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW098111066A TWI392404B (zh) 2009-04-02 2009-04-02 線路板及其製作方法
JP2010081079A JP5074549B2 (ja) 2009-04-02 2010-03-31 回路基板およびその製造方法
US12/752,376 US8450616B2 (en) 2009-04-02 2010-04-01 Circuit board and manufacturing method thereof
US13/846,871 US9084342B2 (en) 2009-04-02 2013-03-18 Manufacturing method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098111066A TWI392404B (zh) 2009-04-02 2009-04-02 線路板及其製作方法

Publications (2)

Publication Number Publication Date
TW201038144A TW201038144A (en) 2010-10-16
TWI392404B true TWI392404B (zh) 2013-04-01

Family

ID=42825247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098111066A TWI392404B (zh) 2009-04-02 2009-04-02 線路板及其製作方法

Country Status (3)

Country Link
US (2) US8450616B2 (zh)
JP (1) JP5074549B2 (zh)
TW (1) TWI392404B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927909B2 (en) * 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
WO2012053728A1 (en) 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130037312A1 (en) * 2011-08-10 2013-02-14 Invensas Corporation High density trace formation method by laser ablation
JP2013135203A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd 配線板及びその製造方法
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
JP2014130962A (ja) 2012-12-28 2014-07-10 Ibiden Co Ltd キャビティの形成方法、キャビティの形成装置、プログラム、配線板の製造方法、及び配線板
CN203072246U (zh) 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
CN104427790B (zh) * 2013-08-29 2017-06-09 北大方正集团有限公司 一种局部凹陷印刷电路板及其制作方法
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
DE102013226683A1 (de) * 2013-12-19 2015-06-25 Robert Bosch Gmbh Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
CN105792501B (zh) * 2014-12-23 2018-10-30 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI595812B (zh) 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
US9997442B1 (en) 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
JP2022162487A (ja) * 2021-04-12 2022-10-24 イビデン株式会社 配線基板及び配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336055A (ja) * 1994-06-06 1995-12-22 Hitachi Seiko Ltd レーザ加工方法及びその装置
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053956A (en) * 1985-06-17 1991-10-01 Coats Viyella Interactive system for retail transactions
JPH0743748B2 (ja) * 1986-02-17 1995-05-15 株式会社オークネット 競売情報伝送処理システムの情報伝送処理方法
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US4799156A (en) * 1986-10-01 1989-01-17 Strategic Processing Corporation Interactive market management system
JP2501115B2 (ja) * 1987-10-23 1996-05-29 オムロン株式会社 電子式キャッシュレジスタ
US4887207A (en) * 1987-12-29 1989-12-12 International Business Machines Corporation Automated system for evaluating the sensitivity of inventory costs due to fluctuations in customer demand
US4947028A (en) * 1988-07-19 1990-08-07 Arbor International, Inc. Automated order and payment system
US4992940A (en) * 1989-03-13 1991-02-12 H-Renee, Incorporated System and method for automated selection of equipment for purchase through input of user desired specifications
US5063506A (en) * 1989-10-23 1991-11-05 International Business Machines Corp. Cost optimization system for supplying parts
US5414838A (en) * 1991-06-11 1995-05-09 Logical Information Machine System for extracting historical market information with condition and attributed windows
GB9113553D0 (en) * 1991-06-21 1991-08-14 Univ London Neural network architecture
US5402336A (en) * 1993-01-15 1995-03-28 Ss&D Corporation System and method for allocating resources of a retailer among multiple wholesalers
US5794207A (en) * 1996-09-04 1998-08-11 Walker Asset Management Limited Partnership Method and apparatus for a cryptographically assisted commercial network system designed to facilitate buyer-driven conditional purchase offers
US5444630A (en) * 1993-12-29 1995-08-22 Pitney Bowes Inc. Method and apparatus for applying customized rating adjustments to transaction charges
US5592375A (en) * 1994-03-11 1997-01-07 Eagleview, Inc. Computer-assisted system for interactively brokering goods or services between buyers and sellers
US5623660A (en) * 1994-04-22 1997-04-22 Josephson; Jeffrey L. System for regulating access to data base for purposes of data base management
US5734890A (en) * 1994-09-12 1998-03-31 Gartner Group System and method for analyzing procurement decisions and customer satisfaction
US5717989A (en) * 1994-10-13 1998-02-10 Full Service Trade System Ltd. Full service trade system
US5732400A (en) * 1995-01-04 1998-03-24 Citibank N.A. System and method for a risk-based purchase of goods
US5822736A (en) * 1995-02-28 1998-10-13 United Hardware Distributing Company Variable margin pricing system
US5689652A (en) * 1995-04-27 1997-11-18 Optimark Technologies, Inc. Crossing network utilizing optimal mutual satisfaction density profile
US5615109A (en) * 1995-05-24 1997-03-25 Eder; Jeff Method of and system for generating feasible, profit maximizing requisition sets
US5664115A (en) * 1995-06-07 1997-09-02 Fraser; Richard Interactive computer system to match buyers and sellers of real estate, businesses and other property using the internet
US5826244A (en) * 1995-08-23 1998-10-20 Xerox Corporation Method and system for providing a document service over a computer network using an automated brokered auction
US5710887A (en) * 1995-08-29 1998-01-20 Broadvision Computer system and method for electronic commerce
US5835896A (en) * 1996-03-29 1998-11-10 Onsale, Inc. Method and system for processing and transmitting electronic auction information
US5797127A (en) * 1996-12-31 1998-08-18 Walker Asset Management Limited Partnership Method, apparatus, and program for pricing, selling, and exercising options to purchase airline tickets
JP3296274B2 (ja) * 1997-11-20 2002-06-24 イビデン株式会社 多層電子部品搭載用基板及びその製造方法
JP3609692B2 (ja) * 2000-05-24 2005-01-12 松下電器産業株式会社 高周波信号増幅装置およびその製造方法
JP3511982B2 (ja) * 2000-06-14 2004-03-29 株式会社村田製作所 多層配線基板の製造方法
JP2006128207A (ja) 2004-10-26 2006-05-18 Fujikura Ltd リジッドフレックス多層プリント配線板の製造方法
KR20060106891A (ko) 2005-04-04 2006-10-12 마츠시타 덴끼 산교 가부시키가이샤 광학 디바이스용 캐비티 구조체, 광학 디바이스 및 광학디바이스용 캐비티 구조체의 제조방법
JP4935139B2 (ja) * 2006-03-28 2012-05-23 大日本印刷株式会社 多層プリント配線板
US7738257B2 (en) * 2006-12-13 2010-06-15 Intel Corporation Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336055A (ja) * 1994-06-06 1995-12-22 Hitachi Seiko Ltd レーザ加工方法及びその装置
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
US9084342B2 (en) 2015-07-14
US20130212877A1 (en) 2013-08-22
US8450616B2 (en) 2013-05-28
JP2010245530A (ja) 2010-10-28
TW201038144A (en) 2010-10-16
US20100252303A1 (en) 2010-10-07
JP5074549B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
TWI392404B (zh) 線路板及其製作方法
US20210359262A1 (en) Organic light-emitting diode display panel and manufacturing method thereof
TWI573238B (zh) Semiconductor device
JP4704792B2 (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2010267933A (ja) ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2012164944A5 (zh)
WO2019076103A1 (zh) 显示基板母板及其制作方法、显示基板、显示装置
KR20070055729A (ko) 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법
TWI388043B (zh) 線路板及其製作方法
US8298961B2 (en) Patterns of semiconductor device and method of forming the same
JP2015198135A (ja) 半導体装置の製造方法
TWI549243B (zh) 半導體結構及其製造方法
JP5163330B2 (ja) 薄膜積層体の加工方法
KR20110103881A (ko) 반도체 소자 및 그 제조 방법
JP2011029430A (ja) 半導体装置およびその製造方法
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
JP2007005775A5 (zh)
JP2009111073A (ja) 半導体装置
US10642122B2 (en) Flexible laminated structure and display
WO2017179152A1 (ja) 半導体装置および半導体装置の製造方法
KR20050070861A (ko) 반도체 소자의 더미층 및 그 제조방법
JP5265939B2 (ja) 半導体装置の製造方法
US20130026641A1 (en) Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
KR200456997Y1 (ko) 제거가능 영역을 구비한 회로 기판
JP2009238801A (ja) 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造