TWI288435B - Semiconductor device and equipment for communication system - Google Patents

Semiconductor device and equipment for communication system Download PDF

Info

Publication number
TWI288435B
TWI288435B TW090128719A TW90128719A TWI288435B TW I288435 B TWI288435 B TW I288435B TW 090128719 A TW090128719 A TW 090128719A TW 90128719 A TW90128719 A TW 90128719A TW I288435 B TWI288435 B TW I288435B
Authority
TW
Taiwan
Prior art keywords
layer
active region
doped
semiconductor
region
Prior art date
Application number
TW090128719A
Other languages
English (en)
Inventor
Toshiya Yokogawa
Asamira Suzuki
Masahiro Deguchi
Shigeo Yoshii
Hiroyuki Furuya
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TWI288435B publication Critical patent/TWI288435B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

1288435 A7 B7 五、發明説明（i ) 【發明所屬之技術區域】 本發明和使用於高耐壓、高頻訊號、具有半導體電源裝置 功能之半導體裝置、以及利用此之通信系統用機器相關。 【先前技術】 近年來，以實現具有優良高頻特性、發光特性、及耐壓特 性等特定特性之半導體裝置為目的，積極進行新半導體材 料（含半絕緣性材料）之開發。半導體材料當中，例如，因為 銦燐(InP)系半導體之電子移動度及飽和電子速度都比具代表 性之半導體材料—矽（Si)大，是可以期待被應用於次世代之 高頻裝置及高溫動作裝置等上的材料。 一般而言，電源裝置為執行大電力變換及控制之裝置的 統稱，又被稱為電源二極管或電源電晶體。電源裝置之應用 上，例如配置於通信系統終端機及基地台等之電晶體。此外 ，電晶體有 HEMT (High Electron Mobility Transistor)及雙極電晶體 ，今後，電源裝置之應用分野應該會更為擴大。 一般，為了應用於上述用途上，會對應用途及目的，利用 配線實施内建電源裝置之複數個半導體晶片的連接，採取 將其收存於一個封裝内的模組化構成。例如，基板上會以構 成對應用途之電路的方式來形成配線，然後將各半導體晶 片裝設於基板上，利用半導體晶片及配線構成期望之電路。 配置半導體電源裝置之電路的傳統實例上，以使用肖特基 (schottky)二極管及MESFET之無線基地台送受信電路來實施說 明。 圖27為文獻（「開拓情報通信之新時代的高頻•光半導體 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
1288435 A7 ___B7 五、發明説明（2 ) 裝置p 124」、上田大助等、1999年12月lg、電子情報通信學 會發行）上記載《傳統基地台（移動體通信系統之基地台〉的 内部構成電路方塊圖。如謗圖所示，具有天線本體、天線部 、受信放大邵、送信放大部、無線送受信部、基礎頻帶訊號 處理部、界面部、交換控制部、控制部、以及電源部。受信 放大邵·^構成上’以各為2段之直列方式來配置濾波器及低 雜音放大器（LNA)。無線送受信部則配置著將局部放大器及 高頻發信器之輸出混合並生成高頻訊號的混合元件。送信 放=部則配置著驅動放大器、濾波器、中間放大器、以及配 置著4個主放大器之電源分配•分成電路。另外，還設置以 處理聲曰訊號為目的之基礎頰帶訊號處理部、界面部、以及 連接於交換網(NETWORK)之交換控制部。 傳統基地台之主放大器的構成上，配置輸入整合電路、使 用GaAs基板形成電界效果電晶體(MESFET^ HEMT)、以及在輸 入側及輸出侧之電容元件、感應元件、及電阻元件，藉以進 行界面整合。 另外’控制部、基礎頻帶訊號處理器、界面部、及交換控 制部上則配置著在矽基板上形成之MOSFET、二極管、電容 元件、及電阻元件等。尤其是需要大面積之電容元件及感應 元件等部品，以獨立晶片來形成。 圖28為使用傳統銦辨(InP)基板之HEMT構造的概略圖。如該 圖所示’在塗布高濃度鐵(Fe)、厚度約10〇 μιη之半絕緣性的InP 基板501上，依序實施無摻雜之厚度約2〇〇 nm的InAlAs層502、 無摻雜之厚度約15 nm的InGaAs層503、塗布矽（Si)之厚度約10 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1288435 A7 B7 五、發明説明（ nm的載子供給層一η - InAlAs層504、蚀刻阻止層之厚度約5 nm 的InP層505、塗布碎（Si)之厚度約3 nm的η - InAlAs層506、塗布η 型雜質-矽（Si)之厚度約200 nm的n+ - InAlAs層507、以及塗布η型 雜質-高濃度硬（Si)之厚度約15 nm的n+ - InGaAs層508的積層。具 有n+ - InGaAs層508上由互相分離設置之Ti/Au構成之歐姆源極 電極509a及歐姆汲極電極50%、由貫通η - InAlAs層506、n+ -InAlAs層507、及n+ - InGaAs層508之一部份而接觸InP層505的WSi 所構成之肖特基閘極電極510、以及以絕緣隔離肖特基閘極 電極510、歐姆源極電極509a、及歐姆汲極電極509b為目的之 SKVSiNi所構成的絕緣層511。 在此電晶體中，若對源極電極509a及汲極電極509b之間施 加電壓’源極_沒極間會有電流流過。在肖特基閘極電極51〇 及歐姆源極電極間，若施加使肖特基閘極電極51〇增高之電 壓（逆向電壓），則源極-汲極間之電流會對應施加於肖特基閘 極電極510之電壓而變頻，執行開關動作。 【聲明所欲解決之問題】 然而’前述傳統半導體裝置及利用此之通信系統用機器 卻分別具有下列問題。 前述之傳統電晶體時，源極-汲極間之夾斷時的耐壓性， 和具有載子供給層功能之n - InAlAs層504的塗布濃度有很大 的關係。例如，為了提高夾斷時之耐壓，必須將η —1^1^層 504之塗布濃度抑制於較低的程度。然而，若塗布濃度降低， n-InAlAs層504之電阻率會增大，電晶體011時之〇η電阻會變高 。結果，會增加消耗電力。換言之，因為存在此種折衷，很 -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 訂
4 五、發明説明（ 難同時實施電晶體之高耐壓化及低電阻化。此種問題在電 晶體為雙極電晶體時也同樣存在。 前述傳統基地台時，送受信電路等最重要部份之訊號放 大用元件，一般都以GaAs基板來形成，但因為無法克服高耐 壓化及低電阻化之折衷，電源會較小而需要較多的元件，不 易追求裝置之小型化。結果，為了維持基地台，需要冷卻能 力較大的冷卻裝置，也需要較大的運轉成本。另外，應用於 終端機時，電路的小型化也有其限度。 此外，送受信電路等之最重要部份的功率放大器，在需要 特別實訑大電力放大之部份會配置較多訊號放大用元件， 而隨著高頻訊號之頻率的提高，會重複受到來自訊號放大 用兀件之反射波的影響，而不易實施界面整合。結果，會發 生以界面調整為目的之整修會變得十分麻煩等各種問題。 本發明之目的就是提供同時實現前面所述之高耐壓化及 低電阻化的半導體裝置，尤其是優良高頻特性之半導體裝 置及利用此半導體裝置之通信系統用機器。 【課題之解決手段】 本發明之半導體裝置，具有設於基板上之、由第丨半導體 構成（至少一個的第1活性區域、以及和前述第丨活性區域相 接設置且為使和前述第丨活性區域間產生頻帶(band)*連續而 由和前述第1半導體具有不同頻帶間隙（band gap)之第2半導體 構成之至少一個的第2活性區域，前述第2活性區域之構成上 ，是由載子可能通過之至少丨個第丨半導體層、及含有比前述 第1半導體層更高濃度之載子用雜質且膜厚比前述第丨半導 1288435 A7 B7 五、發明説明（5 ) 體層更薄而載子可以利用量子效果滲入前述第1半導體層之 至少1個第2半導體層相接設置而成。 利用此方式，在第2活性區域内，第2半導體層内之載子會 擴大至第1半導體層，而處於載子分佈於整個第2活性區域之 狀態。所以，半導體裝置在動作時，第1半導體層之雜質濃 度會較低，第1半導體層之雜質離子散亂的情形也會較少。 因此，若將前述半導體裝置當做HEMT時，因為是為了追 求低電阻化，故可以獲得較大之載子傳送速度。所以，可以 獲得通過第1活性區域之載子的大電流。而且，第2活性區域 之平均雜質濃度相對較高，在OFF狀態時，整個第2活性區域 會呈現空乏化，因為第2活性區域不存在載子，故會由雜質 濃度較低之第1半導體層來決定其耐壓，而使整個第2活性區 域可以獲得較高之耐壓值。因此，從會緩和第2活性區域之 高耐壓化及低電阻化的折衷情形來看，利用此方式，可以增 加以半導體裝置本身之電壓及電流的積來表示之電源。另 外，勢作電壓之低電壓化時，因為可以獲得充份驅動力，故 可以當做低消耗電力型裝置使用。 因為前述第1及第2半導體層是分別實施複數個積層，故可 以實現更確實之高耐壓化及低電阻化。 前述基板是由InP所構成，前述第1及第2活性區域是從InP、 InGaAs、InAlAs、GaN、InGaP、及 InGaSb 當中選取之一種材料來 構成，故可以獲得適合處理微波電平之高頻訊號的半導體 裝置。 前述第2活性區域中的第1及第2半導體層最好是由相互共 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7
1288435
元件，獲得小型化之通信系統用機器 成本及運轉成本等。 因而降低設備之設置 可以在通信系統當中 前面所示之大電力的 前述主動元件因為配置於送信部， 最需要大電力之部份活用可以發揮如 主動元件。 前述主動元件也可配置於受信部。 可以將前述主動元件配置於攜帶式情報終端機之方式， 來活用小型且適合低消耗電力化之主動元件。 可以將蝻述主動元件配置於基地台，將主動元件當做高 頻用裝置及電源裝置來活用。 則述通k系統用機器以可裝卸於控制對象物之送受信模 組來構成時，可以在不變更㈣對象物之内容，新軟體 未執行控制對象物之控制。 【發明之實施形態】 —通信系統之基本構成— 圖1為本發明各實施形態之利用毫米波的通信系統（網路系 統）< 整體概念實例的斜視圖。如該圖所示，從基幹光纖線 CTrunk Line Ο-Fiber)分岐出來之光纖線前端分別設有基地台。 此外’從各基地台到各家庭（或辦公室），形成利用毫米波執 订通信之無線通信網。各家庭或辦公室之無線終端機（移動 台）則可以利用毫米波，針對基地台至各家庭或辦公室之機 裔貫施各種媒體供應、網路通信、以及移動台間之通信等。 換1之’因為毫米波具有接近光之波長而容易因物體而發 生波障礙’到基地台為止，藉由光纖網來執行光通信之資 本紙張尺度適财@ B家鱗(CNS) Μ規格㈣ X 297公釐） 1288435 A7 B7 五、發明説明（8 ) 料送受信，在基地台實施光訊號及電氣訊號之變換，家庭或 辦公室及基地台間則可以採用毫米波之無線存取的構成。 系統之一部份的構成上，直接連接於基幹光纖線之基地台、 及攜帶式情報終端機或企業内終端機間，可以採用藉由天 線的無線存取。 圖2為圖1所示之基地台及各家庭或辨公室内之無線終端 機間的通信系統構成之概略方塊圖。如該圖所示，本實施形 態之通信系統具有藉由光纖網（網路）100互相連接之多數基 地台101、及藉由各基地台101執行互相通信之無線終端機102 。各基地台ιοί具有執行電波之受信及送信的天線裝置m、 具有可以將利用天線裝置111受信之電波訊號進行放大等功 能之受信放大部112、將放大之高頻訊號傳送至天線裝置111 的送信放大部113、連接於受信放大部112或送信放大部113之 無線送受信部114、控制各裝置之動作的控制部115、以及以 連接基地台101及光纖網100間之訊號為目的的有線連接部116 。此外，無線終端機102則具有執行電波之受信及送信的天 線裝置12卜具有可以將利用天線裝置121受信之電波訊號進 行放大等功能之受信放大部122、將放大之高頻訊號傳送至 天線裝置121的送信放大部123、以及控制各裝置之動作的控 制部125。 圖3為更詳細之基地台101内部構成的電路方塊圖。如該圖 所示，天線裝置111是由天線本體111a、及切換天線本體111a 之送受信的天線開關111b所構成。受信放大部112之構成上， 以各為2段之直列方式來配置濾波器131及低雜音放大器（LNA) -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
1288435 A7 B7 五、發明説明（9 ) 132。無線送受信部114則配置著將局部放大器及高頻發信器 之輸出混合並生成高頻訊號的混合元件134。送信放大部113 則配置著驅動放大器135、濾波器136、中間放大器137、以及 主放大器138。另外，有線連接部116則是由以處理聲音訊號 為目的之基礎頻帶訊號處理部117、界面部118、以及連接於 光纖網（NETWORK) 100之交換控制部119所構成。另外，圖上 並未標示，但界面部118則配置可執行光訊號及電氣訊號之 變換的訊號變換裝置。 圖4為配置於圖3所示之送信放大部113的主放大器138構造 例之電氣電路圖。如該圖所示，主放大器138之構成上，配置 著從閘極接受輸入訊號P in、從汲極輸出輸出訊號P out之 HEMT〇另夕卜，會藉由電阻Rg對HEMT之閘極施加閘極偏壓Vg ，會藉由扼流圈感應元件對HEMT之汲極施加電源電壓Vd， HEMT之源極則接地。輸入側電路則設有藉由輸入側電路對 HEMT提供輸入訊號P in的輸入端子T in、藉由訊號源電阻Rs 對輸入端子T in提供電力之訊號源、以及構成輸入側阻抗整 合電路之電容元件Cl、C in、及微波傳輸帶線路。輸出側電 路則設有藉由輸出側電路對外部傳送輸出訊號的輸出端子T out、構成輸出側阻抗整合電路之電容元件C2、C out、及微波 傳輸帶線路、以及存在於輸出端子T out及接地間之負荷電阻 Rl。另外，以雙極電晶體取代HEMT時，雙極電晶體之射極及 接地間，有時會配置著以虛線表示之二極管。 移動體通信所使用之功率放大器要求高效率、低失真的 特性。一般而言，高頻用功率放大器之效率及失真和折衷有 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（1〇 ) 關。功率放大器如何在確保低失真之情形下提高效率是很 重要的。如該圖所示，輸入側阻抗整合電路中，從輸入端子 P in對HEMT側時，為儘可能有較小之反射係數，會調整並聯 電容元件C in之電容值、及微波傳輸帶線路長度L in之長度。 電容元件Cl、C2為電流阻止用電容元件，高頻區域時為極低 之阻抗。閘極偏壓供應用之電阻Rg，為了使高頻電力不外漏 ，而設定為比閘極輸入阻抗更高的值。汲極偏壓供應用之扼 流圈感應元件L的感應係數、電容元件C1及C2之電容值、以 及電阻Rg之電阻值，不會對高頻區域之阻抗造成影響。 圖5為家庭内寬頻無線通信系統之實例的概略圖。本系統 具有配置著可將光纖線傳送過來之光訊號變換成電氣訊號 以及將家庭傳送至光纖線之訊號從電氣訊號轉變為光訊號 之光•電氣轉換部及多重分離部等的ONU (Optical Network Unit) 、以及連接於ONU之伺服器。家庭内寬頻通信系統内，配置 著利用無線通信和伺服器相連之個人電腦、印表機、家庭内 攜帶式情報終端機(PDA)、TV、CD播放機、冰箱、空調、及電 磁爐等家電機器。伺服器及家電機器等上，具有可以裝卸之 寬頻毫米波積體電路（毫米波LSI)、以及擁有CPU及記憶體等 之送受信模組的通信卡。寬頻毫米波積體電路（毫米波LSI)配 置著處理寬頻毫米波訊號之複數裝置（電晶體、二極管、電 容元件、感應元件等），且附設受信用、送信用天線。此外， 送受信模組也可以預先組合於各機器内而不是通信卡之形 態。使用通信卡時，使用者可以選擇使用通信卡來控制家電 機器等、或使用附設於家電機器之按鈕或開關來控制家電 -13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（u ) 機器等。 圖6為說明使用通信卡之ONU ·伺服器-家電機器-家庭内攜 帶式情報終端機間之無線通信方法的方塊圖。如該圖所示， 將通信卡插入各機器後，會形成可以利用網路電腦來控制 各機器動作之狀態。此控制也可不藉由電腦，而利用網路之 軟體來執行。另外，更換通信卡時，也可利用新應用程式來 控制家電機器。同時，可以利用網路提供之軟體來構築家電 機器間之家庭内無線LAN。因為通信卡内之CPU及記憶體的 互相配合，可以減輕各自的負擔。 所以，利用此通信系統，使用具有攜帶性、小型化、大電 容化、及彈性化之特性的通信卡，可以執行家電機器等之控 制。同時，也可以使此系統發揮通知顧客及發生火災等家庭 安全系統及汽車之ITS (Intelligent Transport System)的功能。此時 ，只要將送受信模組（通信卡）裝配於汽車上、或預先組合於 汽車之控制裝置即可。 此外，此通信卡（送受信模組）上也配置著具有和圖2所示 基地台或攜帶式情報終端機相同之受信放大部、送信放大 部、及控制部相同功能的電路，基本上，其具體構成和圖3 及圖4所示相同。 配置於此種家庭内寬頻無線通信系統之通信卡（送受信模 組）中的寬頻毫米波積體電路，不一定要具備多重δ摻雜層。 例如，將配置著傳統GaAs-MESFET及GaAs-HEMT等之寬頻毫米 波積體電路組合於通信卡或送受信模組内，就可以利用通 信卡或送受信模組以無線通信方式來控制家電機器，發揮 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（12 ) 前所未有之便利性(攜帶性、小型化、彈性化）。 此外，也可以具有相同功能之記憶體部材來取代通信卡。 —半導體積體電路裝置之實例一 下面將針對本發明之特徵部份一配置於基地台、攜帶式情 報終端機（PDA)、送受信模組（配置於家電機器内者、通信卡 等）等通信系統用機器之電晶體及二極管等主動元件、以及 電容元件及感應元件等受動元件所集積而成的半導體積體 電路裝置，以實例來進行說明。此處以具有MMIC構成之半 導體積體電路裝置來進行說明，但本發明之半導體積體電 路裝置並不限於如MMIC之模組化者。 圖7為本發明實施形態時，在InP基板集積肖特基二極管、 HEMT、MESFET、電容元件、及感應元件之半導體積體電路 裝置（MMIC)的斷面圖。 在塗布高濃度鐵(Fe)、厚度約100 μπι之半絕緣性的InP基板10 上，設置無掺雜之厚度約200 nm的第1活性區域-InAlAs層15 (成 份比、如Ino.52Alo.48As)、厚度約70 nm之第2活性區域·多重δ掺雜 InGaAs層12 (成份比、如Ino.53Gao.47As)、無掺雜之厚度約10 nm的 InAlAs層16 (成份比、Iiig.52A1o.48As)、無摻雜之厚度約10 nm的 InGaAs層17 (成份比、Ino.53Gao.47As)、厚度約65 nm之多重δ掺雜交 InAlAs層13 (成份比、InG.52Ala48As)、及I虫刻阻止層之厚度約5 nm 的InP層18。 此時，如圖7下方之擴大圖所示，多重δ摻雜InGaAs層12是 由含有高濃度（例如、1 X 102G atoms · cm-3)之Si (碎）而厚度約為1 nm之InGaAs單結晶（成份比、如Ino.53Gao.47As)所構成之η型摻雜層 -15- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 1288435 A7 B7 五、發明説明（13 12a之5層、以及InGaAs單結晶（成份比、如InG 53Gaa47As)所構成而 厚度約為10 nm之無摻雜層12b之6層所積層而成。另一方面， 夕重δ換雜InAlAs層13疋由含有南丨辰度（例如、1 X i〇2〇at〇ms · cm-3) 之si而厚度約為1 nm之η型摻雜層13a之5層、以及無摻雜之 InAlAs單結晶（成份比、如In〇.52Al().48As)所構成而厚度約為1〇 nm 之無摻雜層13b之6層所積層而成。η型摻雜層12a及13a都是可 以利用量子效果而使載子滲入無掺雜層12b及13b的薄度。如 後面所述，η型摻雜層之雜質濃度狀態，對無摻雜層之底層 大致呈現δ函數形狀。所以，本說明書將η型掺雜層12a及13a 稱為δ摻雜層。另外，將具有由呈現高濃度斜率之複數高濃 度掺雜層（δ摻雜層）和低濃度摻雜層（無摻雜層）交互積層而成 之構造者，稱為多重δ摻雜層。 另外，InP基板10上之多重δ摻雜InGaAs層12外露之部份上， 設置肖特基二極管20 (整流元件）及MESFET 30 (功率放大器）， 存在於InP基板10之最上部的多重δ掺雜InAlAs層13上，則設有 HEMT 40 (功率放大器）、電容元件50 (電容元件）、及感應元件 60(謗導元件）。亦即，如圖4所示，配置著構成送信放大部113 之主放大器138的HEMT、二極管（虛線部）、電容元件、感應元 件、以及對頻率區域低於毫米波之高頻訊號（10 GHz以下）實 施放大之電路的MESFET會設置於丨個InP基板上。 另外，積體電路裝置内不必同時具有MESFET及HEMT，只 要其一即可。具有一般之MISFET (尤其是pMISFET及nMISFET) 亦可。 前述肖特基二極管2〇具有由和多重δ掺雜InGaAs層12為肖特 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 1288435 A7 B7 五、發明説明（14 ) 基接觸之TiPtAu所構成的肖特基電極21、對多重δ摻雜InGaAs 層12注入高濃度Si (例如、1 X 1018 atoms · cnT3)所形成之電極引 出層22、以及由和電極引出層22進行歐姆接觸之TiPtAu所構 成的歐姆電極23。 前述MESFET 30具有由和多重δ摻雜InGaAs層12之最上層的 無摻雜層12b進行肖特基接觸之TiPtAu膜所構成之肖特基閘極 電極32、以及設置於多重δ摻雜InGaAs層12當中之閘極電極32 兩側區域上和多重δ摻雜InGaAs層12進行歐姆接觸之源極電 極34及沒極電極35。但，對多重δ掺雜InGaAs層12當中接觸源 極電極34及汲極電極35之區域導入高濃度Si。 前述HEMT 40具有由和InP層18進行肖特基接觸之TiPtAu膜所 構成的肖特基閘極電極42、以及由和位於InP層18之閘極電極 42兩側區域歐姆接觸之TiPtAu膜所構成之源極電極44及汲極 電極45。 前述電容元件50則具有由設於InP層18上之SiN膜所構成之 底層絕緣膜51、由設於該底層絕緣膜51上之白金(Pt)膜所構成 的底部電極52、由設於底部電極52上之BST等高謗電體膜所 構成之電容絕緣膜53、以及隔著電容絕緣膜53和底部電極52 相對之白金(Pt)膜所構成的頂部電極54。 前述感應元件60具有由設於InP層18上之SiN膜所構成的謗 電體膜61、以及由在該謗電體膜61上形成之螺旋狀⑶膜所構 成的導體膜62。導體膜62之宽度約為9 μπι、厚度約為4 μηι，導 體膜62的間隔約為4 μπι。但，因為InP基板10具有較大之耐熱 性及較高之熱傳導率，可能會因為電流量而使導體膜62發生 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1288435 A7 B7 五、發明説明（15 ) 微細化，故也可以為如寬度1〜2 μπι、間隙為1〜2 μπι形狀的微 -細形態。 此外，基板上會形成由矽氧化膜所構成之層間絕緣膜70, 層間絕緣膜70上則設有由鋁合金膜及Cu合金膜等所構成之配 線（圖上未標示）。所以，前述各元件20、30、40、50、及60之導 體部藉由埋置著層間絕緣膜70上形成之接觸孔的鋁合金膜 等所構成的接點71，和配線連接，而構成圖3所示之基地台 中的各電路。但是，1個InP基板上沒有必要設置圖3所示之全 部電路，可以將其中某些元件設置於其他基板（碎基板）上。 例如，送信放大部及受信放大部等因為需要電源元件，故設 於InP基板上，不需要電源元件之基礎頻帶處理部則可以設 於石夕基板上。 如圖7所示，本實施形態中之基地台、攜帶式情報終端機 、及送受信模組等之通信系統用機器中，主要裝置配備於1 個InP基板内，必要電路獲得小型化。所以，本實施形態之通 信系統用機器（例如、含圖2所示之電路整體的機器）可以獲得 小型化，且整體之厚度只有InP基板之厚度加上積層膜及層 間絕緣膜之厚度，基地台、攜帶式情報終端機、及送受信用 模組等通信系統用機器整體為極薄之構造。換言之，可以獲 得基地台、攜帶式情報終端機、及送受信用模組等通信系統 用機器本體尺寸的小型化。尤其是如圖7所示時，肖特基二 極管採橫向構造，因為可以在1個InP基板上設置HEMT、 MESFET、以及肖特基二極管等，積體化變得更為容易。另外 ，因為可以將感應元件及電容元件等受動元件配備於共用 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（16 )
InP基板上，故可追求更進一步的小型化。 尤其是，若將InP基板上形成之InGaAs層當做電子移動區域 使用時，已知可獲得極高之電子移動度。所以，利用此特性 ，可以獲得處理毫米波區域(30 GHz〜60 GHz)程度區域之高頻 訊號的HEMT。因此，可以形成配置著可以在30 GHz〜60 GHz 頻率區域實施訊號放大之功率放大器的MMIC。 此外，因為電路可以大幅小型化，可以確保基地台、攜帶 式情報終端機（移動台）、及送受信用模組等之各部材的高配 置自由度。 因此，可以提供具有大電；及高耐壓特性且適合通信系 統中之基地台、攜帶式情報終端機（移動台）、送受信用模組 等的半導體裝置。此外，因為電路小型化，將此半導體裝置 配置於基地台及家電機器時，沒有必要設置冷卻能力特別 大之冷卻裝置，因而降低冷卻用設備之設置成本及電力等 運轉成本。 另外，基地台、攜帶式情報終端機（移動台）、及送受信用 模組中之許多元件的InP基板上積體化，可以省略部品組立 之步騾，故可降低半導體裝置之製造成本。而且，具有實施 δ摻雜層及無摻雜層之多重δ摻雜層的元件，因為可以提高 裝置之信賴性，也可預估將會改善廢料率，並因廢料率的改 善而獲得降低成本的效果。 尤其是將半導體裝置應用於處理GHz命令之高頻訊號的機 器上時，前述感應元件60之謗電體膜61最好是由BCB膜（苯並 環丁婦膜）所構成。BCB膜是將BCB-DVS單體溶於溶劑進行塗 , -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（17 ) 布後進行烘乾，而在得到構造中含有BCB的膜。BCB膜的特 徵為，比謗電率只有較小的2.7左右，且具有1次塗布即可很 容易形成30 μπι厚度的膜。此外，BCB膜之tan δ在60 GHz時為 〇·〇〇6左右，比Si〇2小了 1位數，故以BCB膜做為構成感應元件 及微波傳輸帶線路之謗電體膜可以發揮優良的特性。 一多重δ捧雜層一 本實施形態之半導體裝置如上面所述，具有由5摻雜層之η 型摻雜層12a及13a、以及無掺雜層12b及13b交互積層而成之多 重δ摻雜層（活性區域）。此種由高濃度摻雜層（δ摻雜層）及低 濃度摻雜層（無摻雜）交互積層而成的構造，可以應用後面之 專利申請2〇00_58964號及專利申請2000-06210號之說明書及圖 面所示的結晶成長裝置及結晶成長方法來獲得。具體而言， 同時提供使用脈衝閥之摻雜劑氣體（稱為脈衝摻雜）及原料氣 體，採用in-situ掺雜之外延成長法。此處’將說明本發明之多 重δ摻雜層。 圖8(a)及(b)為本實施形態之多重δ摻雜層（多重δ摻雜InG^s 層12及多重δ摻雜InAlAs層13)的深度方向η型雜質〜氮的濃户 曲線及載子分布關係的模式圖、以及沿著多重δ摻雜層之= 度方向傳導帶端形狀的部份頻帶圖。 如圖8(a)及⑻所示，因為η型掺雜層1Μ及13a之厚度只有極 薄的10 nm，η型掺雜層12a及13a上會發生量子效果導致的旦 準位，而局部存在於11型掺雜層12a及13a内之電子的波動；、 會有某種程度的寬度。結果，如圖中虛線所示，不 1一 η型接 τ < >辰度
雜層12a及13a上，連無掺雜12b及13b上，都會呈現載子、 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（18 ) 高於原來濃度的分布狀態。此多重δ摻雜層之電位會升高， 在載子移動狀態時，因為不斷有電子供應給η型摻雜層12a及 13a、及無摻雜層12b及13b，η型掺雜層12a及13a、及無摻雜層 12b及13b上會隨時呈現存在較高濃度的分布狀態。此狀態時 ，電子會在η型摻雜層12a及13a、及無摻雜層12b及13b上移動， 故會降低多重δ摻雜層之電阻層。此時，無摻雜12b及13b上的 雜質離子散亂會較少，無摻雜12b及13b上可以得到特別高的 電子移動度。 另一方面，多重δ摻雜層之整體呈現空乏化時，無摻雜12b 及13b及η型摻雜層12a及13a上就不會有載子存在，故耐壓性 是由雜質濃度較低無摻雜12b及13b來決定，多重δ摻雜層（多 重δ摻雜InGaAs層12及多重δ摻雜InAlAs層13)整體可以得到較 高之耐壓值。 另外，不但載子移動區域内存在複數個δ摻雜層時可以發 揮前述基本效果，即使只存在單一 δ掺雜層時也可發揮相同 效果。亦即，施加裝置會執行動作之電壓時，空乏層之載子 移動區域只要有一個δ摻雜層存在，載子會從δ摻雜層滲至 鄰接之無摻雜層（低濃度摻雜層），載子會在無摻雜層中有載 子滲入之區域移動，而可利用前述作用獲得低電阻性。另一 方面’裝置為off時，因為δ摻雜層也會空乏化，而得到高耐 壓性。所以，施加裝置會執行動作之電壓（設定οη電壓）時， 只要載子移動區域存在一個δ摻雜層，即可同時發揮低電阻 性及南耐壓性。 前述之各作用在以孔取代電子做為載子時，也可以得到 • 21 - 本紙張尺度適用中國國家標準(CNS) Α4规格(210X297公釐） 1288435 A7 B7 五、發明説明（19 ) 相同的作用。 另外，如圖8⑻所示，多重δ掺雜層整體之傳導帶端為圖中 虛線所示之η型摻雜層（δ掺雜層）12a及13a之傳導帶端及無摻 雜12b及13b之傳導帶端相連的形狀。而且，η型摻雜層12a及 13a之雜質濃度方面，該傳導帶端一般在費米準位以下時愈 往下會愈濃，但不一定需要那麼濃。 又，具有p型掺雜層之多重δ掺雜層時，費米準位及δ掺雜 層之價電子帶端的關係，在圖8(b)中，以價電子帶端置換傳 導帶端，且為上下反轉的形狀。 所以，採用此具有此構造之多重δ摻雜層（本實施形態之多 重δ掺雜InGaAs層12或多重δ摻雜InAlAs層13)做為載子移動區 域，則會如後面各實施形態所示，可以獲得高性能的裝置。 針對多重δ摻雜層之δ摻雜層及無摻雜層發揮載子移動區域 之功能，以下列各實施形態進行說明。 此外，在本實施形態中，無掺雜層上雖然會形成δ摻雜層 ，也可以開啟脈衝閥來形成之低濃度的η型或ρ型摻雜層來取 代無掺雜層。 另外，在本實施形態中，將使用謗導加熱之CVC方法視為 基材上之薄膜成長方法來進行說明，然而，若是利用氣體使 薄膜在基材上成長，則以等離子CVD法、光照射CVD法、及 電子照射CVD法之其中任一作用使薄膜在前述基材上成長時 ，本發明之薄膜成長方法也當然有效。 同時，本發明不但適用於CVD法，同時也適用於以濺射法 、蒸鍍法、及ΜΒΕ法等其他方法來實施低濃度摻雜層（含無摻 -22- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐） 1288435 A7 B7 五、發明説明（2〇 ) 雜層）、以及厚度比前述較薄且利用量子效果使載子滲入低 濃度掺雜層之厚度較薄的高濃度摻雜層之積層者。 —實驗資料— 下面，是本發明者在PCT申請(PCT/JP00/01855)時針對SiC層中 之多重δ摻雜層的實驗例，說明多重δ掺雜層之構造、厚度、 及作用效果的關係等。 圖9為SiC層中之多重δ掺雜層深度方向的雜質濃度分布圖 ，如前面所述，形成η型掺雜層時之脈衝閥的開啟期間（脈衝 寬）為102 、關閉期間（脈衝及脈衝之間隔）為4 ms。該圖之濃 度曲線是利用二次離子質量分析裝置（SIMS)測量所得的結果 。該圖中，橫軸為從基板最上面開始之深度（μιη)，縱軸為雜 質一氮之濃度（atoms · cm_3)。如該圖所示，利用此方法形成之 各η型摻雜層上的氮(N)濃度大致為均一（約為lX1018atoms*cm_3) ，且從無摻雜層遷移至η型摻雜層的區域、從η型摻雜層遷移 至無摻雜層的區域之任一，都呈現激烈的雜質濃度變化。在 本實施形態中，以提供含有Si雜質之含雜質氣體，可以很容 易形成具有圖8所示之雜質曲線的多重δ摻雜層。 另外，圖9為η型摻雜層的資料，含有鋁等雜質之ρ型摻雜 層也可得到相同之雜質濃度曲線。如圖8所示，可以發現高 濃度掺雜層之雜質濃度曲線和無摻雜層之底層的關係大致 呈現δ函數形狀。 圖10⑻及(b)是模擬具有由厚度10 nm δ摻雜層及厚度50 nm無 摻雜層交互各積層5層之積層部的樣本A上傳導帶端之頻帶 構造圖、以及模擬載子濃度分布的結果圖。圖11⑻及(b)是模 -23 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（21 ) 擬具有由厚度20 nm δ掺雜層及厚度50 nm無掺雜層交互各積 層5層之積層部的樣本B上傳導帶端之頻帶構造圖、以及模擬 載子濃度分布的結果圖。如圖10⑻及圖11⑻所示，在和δ摻雜 層垂直相交之斷面上，電子會被封閉於執行正充電之施體 層所爽之V型庫倫電位（量子井）内，而在此量子井内形成量 子狀態。電子之實效質量為1.1，6H-SiC層之比誘電率為9.66。 無摻雜層所使用之6H-SiC層的背景（background)之載子濃度為1 X 1015 cnT3，η型δ掺雜層之載子濃度則為1 X 1018 cm-3。 如圖10(b)所示，厚度10 nm之δ掺雜層（樣本A)上，2次元電子 會廣泛地分布到2個δ摻雜層所夾的無摻雜層，電子濃度為2 X 1016 cm-3以上的區域為界面至25 nm之範圍。換言之，和圖8(a) 之模式化載子分布狀態一致，可知載子會從δ摻雜層滲透至 無摻雜層。 另一方面，如圖11⑻所示，厚度20 nm之δ掺雜層（樣本Β)上 ，由電子波動函數決定之載子存在機率較高的區域、及具有 離子化散亂中心之δ掺雜層會有很多重疊，電子濃度為2 X 1016 cm·3以上的區域為界面至11 nm之範圍。換言之，可知只有 較少之載子會從δ摻雜層滲透至無掺雜層。但是，即使在此 時，若δ掺雜層間區域之載子濃度極小值比無摻雜層原有之 載子濃度為大，則可以發揮本發明之多重δ摻雜層的基本效 果。所以，此種載子之滲透效果的強弱，可以利用δ摻雜層 及無掺雜層之各自雜質濃度及膜厚來進行適當調整。 在本實施形態中，因為InP基板1〇上設有具備圖7下方所示 構造之多重δ摻雜InGaAs層12及多重δ摻雜InAlAs層13，故各元 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 __B7 五、發明説明) 件可以發揮下面所示之顯著效果。 —肖特基二極管—— 肖特基二極管20上，η型摻雜層12a内之載子會因為量子效 果而滲透分布至無掺雜層12b。此狀態下，若對、肖特基二極 管20施加正偏壓，會提高多重δ摻雜inGaAs層12之電位，並不 斷對η型摻雜層12a及無摻雜層12b提供電子，電流很容易通過 多重δ摻雜InGaAs層Π之η型摻雜層12a及無摻雜層12b之雙方而 流至肖特基電極21。換言之，多重δ摻雜InGaAs層12之η型摻雜 層12a及無摻雜層i2b都能發揮載子移動區域之功能。此時， 因為無摻雜層12b之雜質濃度較低，而降低無摻雜層12b之雜 質散亂。所以，可以維持較小之電阻值，並實現低消耗電力 及大電流。另一方面，若對肖特基二極管20施加逆偏壓，空 乏層會從多重δ摻雜InGaAs層12之無摻雜層12b擴大至η型摻雜 層12a，因為多重δ摻雜InGaAs層12整體很容易空乏化，而可以 得到較大的耐壓值。因此，可以實現較小on電阻、大電力、 以及高耐壓之電源二極管。 以下是將本實施形態之橫型肖特基二極管和傳統縱型肖 特基二極管進行比較，並進行其作用之詳細說明。 圖12(al)〜(C3)是本實施形態之肖特基二極管及傳統之肖特 基二極管之偏壓變化導致傳導帶端之形狀變化的能量頻帶 圖。圖12(al)、（bl)、及(cl)為本實施形態之肖特基二極管無摻 雜層12b的傳導帶端，圖I2(a2)、（b2)、及(C2)為本實施形態之肖 特基二極管η型摻雜層12a的傳導帶端，圖I2(a3)、（b3)、及(c3) 則為傳統肖特基二極管之InGaAs層的傳導帶端。然而，傳統 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（23 ) 肖特基二極管之構造上，為塗布均一濃度之氮的均一摻雜 層及肖特基電極會相接觸，且歐姆電極會和均一摻雜層之 某一個部位實施歐姆接觸的縱型構造。圖12(al)〜(a3)為未對 肖特基電極及歐姆電極間施加電壓（0偏壓）時、圖12(bl)〜(b3) 為對肖特基電極及歐姆電極間施加使肖特基電極具有較高 電壓之電壓（正偏壓）時、圖12(cl)〜(c3)為對肖特基電極及歐姆 電極間施加使歐姆電極具有較高電壓之電壓（逆偏壓）時的傳 導帶端形狀。此外，歐姆電極及多重δ掺雜InGaAs層12之接觸 狀態，因為不會因為偏壓之變化而產生本質上之變化，故省 略其圖示。另外，本實施形態是針對被當做載子用而設置電 子可移動之η型半導體層時來進行說明，故圖上省略價電子 帶端之形狀。 如圖12(al)〜(a3)所示，本實施形態及傳統肖特基二極管在〇 偏壓狀態時，活性區域之無掺雜層或n型摻雜層等和肖特基 電極間、以及均一摻雜層及肖特基電極間分別會形成肖特 基障礙（約1〜2eV)。 如圖12(bl)及(b2)所示，若對本實施形態之肖特基二極管施 加正偏壓’多重δ捧雜InGaAs層12之電位會升高，亦即多重5 摻雜InGaAs層12之無掺雜層12b及η型摻雜層12a的傳導帶端的 能f電平會上昇。此時’因為無掺雜層也會發生如圖 8⑷所示之載子分布’電流會通過多重5摻雜111(^八8層12之11型 摻雜層12a及無摻雜層12b雙方而很容易流至肖特基電極21。 換了之，多重δ摻雜InGaAs層12之η型摻雜層12a及無摻雜層12b 都可以發揮載子移動區域功能。此時，無掺雜層12b雖然會 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（24 ) 發生如圖8(a)所示之載子分布，但因雜質濃度較低，可以降 低無摻雜層12b之雜質散亂。所以，可以使多重δ摻雜InGaAs 層12整體之電阻值可以維持在較小，並實現低消耗電力及大 電流。 另一方面，如圖12(b3)所示，若對傳統肖特基二極管施加 正偏壓，則電流會從均一摻雜層流向肖特基電極。 如圖12(cl)及（c2)所示，若對本實施形態之肖特基二極管施 加逆偏壓，多重δ摻雜InGaAs層12之無摻雜層12b及η型摻雜層 12a的傳導帶端的整體能量電平會降低。如上面所述，耐壓 值會由施加於逆偏壓時之空乏層的電界來決定。此時，雜質 濃度愈低時，傳導帶端之傾斜也會愈緩和，故雜質濃度愈低 時，空乏層的範圍當然會愈廣。因此，如圖12(cl)所示，無摻 雜層12b可以獲得較大的耐壓值。另一方面，若只是高濃度 摻雜層及肖特基電極相接觸時，逆偏壓時之高濃度摻雜層 的傳導帶端會如圖12(c2)虛線所示，高濃度掺雜層之空乏層 寬度會極為狹窄。然而，在本實施形態中，因為η型掺雜層 12a的厚度為極薄的10 ran，故如圖12(c2)之實線所示，無摻雜 層12b之空乏層會擴大至η型掺雜層12a。 因此，整體多重δ摻雜InGaAs層12空乏化時，無摻雜層12b不 會發生載子分布，故整體多重δ摻雜InGaAs層12會呈現高電阻 化。而空乏化不完全時，即使電流想要從肖特基電極21流向 引出用掺雜層22，因為η型摻雜層12a之厚度為極薄的10 nm， 且η型摻雜層12a承受較大的電阻，故事實上幾乎沒有電流流 過。亦即，η型摻雜層12a及肖特基電極21間不會發生實質的 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（25 ) 歐姆接觸，而保持肖特基接觸。而且，以調整無摻雜層12b及 η型掺雜層12a之厚度及雜質濃度等，可以利用厚度較大之無 摻雜層12b及肖特基電極21間的空乏層寬度來決定耐壓值。 故可以獲得較高之耐壓值。 另一方面，如圖12(c3)所示，傳統肖特基二極管時，因為均 一摻雜層之空乏層宽度會對應均一摻雜層的雜質濃度而變 化，故可以調整均一摻雜層之雜質濃度來控制電阻值及耐 壓值。然而，因為電阻值下降而使均一摻雜層之雜質濃度上 升時，空乏層寬度會變狹窄並使耐壓值降低，另一方面，因 為存在均一掺雜層雜質濃度降低及電阻值增大之折衷現象 ，傳統肖特基二極管要同時實現電源裝置期望之低電阻性 (低消耗電力）及高耐壓性是有其實質上的困難。相對的，若 傳統肖特基二極管採用橫型構造，因無法確保大電流且無 法獲得較大耐壓性，故只有縱型構造才能實現電源裝置用。 相對於此，本實施形態之肖特基裝置時，正偏壓狀態下， 載子會從η型摻雜層12a (高濃度摻雜層）分布至無摻雜層12b (低濃度摻雜層），而且，無摻雜層12b之雜質散亂也會減少， 載子（電子）可以容易地從引出用摻雜層22移向肖特基電極21 。另一方面，逆偏壓狀態下，因為空乏化而使無摻雜層12b上 並不存在載子，活性區域整體會高電阻化，幾乎沒有電子從 肖特基電極21流至引出用摻雜層22。亦即，本實施形態之 MESFET，因為著眼於正偏壓狀態及逆偏壓狀態之載子分布 狀態不同，而可以消除傳統肖特基二極管上存在之低電阻 性及高耐壓性等折衷。 -28 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1288435 A7 B7 五、發明説明（26 ) 此電源二極管採用橫型構造，可以容易將電源二極管和 電源MOSFET等同時集積於共用InP基板上。亦即，以往之横 型構造的肖特基二極管，因為不易持續確保大電流及高耐 壓性，大電力用肖特基二極管不得不採用縱型構造。相對於 此，本實施形態之肖特基二極管，可消除低電阻性及高耐壓 性之折衷，確保大電流量且當做電源裝置使用。利用此方式 ，將本實施形態之肖特基二極管和HEMT或MESFET等共同集 積於共用InP基板上來構成積體電路裝置，則此積體電路裝 置可以利用於通信系統機器上。此時，若為處理高頻訊號之 通信系統用機器時，和分離型之縱型肖特基二極管相比，阻 抗之整合較為容易，而且可以明顯發揮提高動作頻率之效 果。 另外，縱型肖特基二極管時，因為具有電容元件構造，會 因為寄生電容而產生動作頻率降低的問題。相對於此，如本 實施形態所示之橫型肖特基二極管因不具有電容元件構造 ，故具有可以提高動作頻率之優點。 另外，傳統基地台等之通信系統用機器時，矽基板上設有 二極管。此時，因為石夕之特性，一般會形成pin二極管及pn二 極管而非肖特基二極管。然而，如本實施形態所示，使用InP 基板時，就可以很容易形成肖特基二極管。而且，肖特基二 極管具有載子復原時間比pin二極管及pn二極管短的特性，故 可以獲得適合更高速動作之構造。 —MESFET— MESFET 30時，和肖特基二極管20時相同，η型掺雜層12a内 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（27 之載子會因為量子效果而滲透分布至無摻雜層12b。此狀態 下，若對MESFET 30施加正偏壓，會提高多重δ摻雜InGaAs層 12之電位，會不斷對η型摻雜層12a及無摻雜層12b供應電子。 所以，電流很容易通過多重δ摻雜111(}认3層12之11型摻雜層12a 及無摻雜層12b之雙方而流至源極電極_汲極電極間。此時， 因為無摻雜層12b之雜贺濃度較低，而降低無摻雜層12b之雜 質散亂。所以，可以維持較小之電阻值，並實現低消耗電力 及大電流。 另一方面，MESFET之off狀態時，空乏層會從多重δ摻雜 InGaAs層12之無掺雜層12b擴大至㈣摻雜層12a，因為多重5掺 雜InGaAs層12整體很容易空乏化，而可以得到較大的耐壓值 。因此，可以實現較小on電阻、大電力、以及高耐壓之功率 放大器用裝置。 本實施形態之MESFET性能的評估結果、以及本實施形態 之MESFET及傳統MESFET的性能比較方面，依據本發明者在 PCT申請(PCT/JP00/01855)所發表之SiC層相關事項來進行說明。 首先’針對閘極一源極間之耐壓性進行兩者之比較。在sic 層中具有由無摻雜Sic層及η型摻雜Sic層以各5層交互積層形 成之活性S域、且被當做通道層使用之多重δ捧雜層的MESFET 時，絕緣耐壓為120V，其耐壓值為傳統MESFET的4倍。 其次，對具有多重δ摻雜層之SiC-MESFET ,針對沒極電流 及汲極電壓之關係—閘極電壓依存性(I-V特性）進行調查。在 源極電極及汲極電極之間施加一定電壓，並對閣極電極施 加遠歷’源極-沒極間之電流會對應施加於閘極電極之電壓 -30 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 _____Β7 五、發明説明7 ' 而變頻’因而執行開關動作。此時，即使汲極電壓在14〇ν以 上，也不會發生故障而有安定之汲極電流。 圖13為對具有多重δ摻雜層之mesfet針對汲極電流及汲極 電壓之關係〜閘極電壓依存性(Ι-ν特性）進行測量所得的結果 圖。該圖中，橫軸為汲極間電壓vds 、縱軸為汲極電流Ids (A)、而閘極電壓Vg則為參數。 其次’針對具有多重δ摻雜層之mesfet、以及傳統之 MESFET’測量臨限值電壓附近之相互電導。由結果可知，使 用前述之多重δ掺雜層做為通道層的mesFET之相互電導，大 約比使用均一摻雜層做為通道層之傳統MESFET高出將近2倍 。這也是為何具有多重δ摻雜層之MESFET的電子移動度會如 前面所述那麼高的原因。 基於以上結果，因為其原理和本實施形態在ΙηΡ基板上設 置多重δ摻雜InGaAs層12之MESFET相同，故本實施形態之 MESFET可以發揮低消耗電力、高耐壓、及高增益等效果。 對應前面所述之本實施形態MESFET及傳統MESFET的功能 差異，將本實施形態之功率放大器及傳統之功率放大器進 行比較，可以發現下列差異。 如圖27所示，傳統之基地台時，需要大電力放大之送信放 大部配置著4個具有MESFET之主放大器。然而，MESFET之數 量愈多時，各MESFET間之阻抗就愈難整合，其困難度也因 隨著高頻訊號之頻率的提高而增大。 相對於此，在本實施形態中，送信放大電路只配置著1個 具有MESFET之主放大器138即可獲得期望之電力。所以，利 -31- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
k 1288435 A7 B7 五、發明説明（29 ) 用此種MESFET數之減少，即使為處理高頻區域之高頻訊號 的電路，也可比傳統基地台之電路更容易達到阻抗整合.電 路構成之簡樸化。況且，如上面所述，肖特基二極管也和 MESFET共同被集積於同一 InP基板上，以便減少其數量，故 阻抗整合電路之構成也大致比較容易。所以，例如可以將配 置本實施形態之MESFET的半導體積體電路裝置組合於處理 GHz命令之高頻的通信系統上。 圖29為被制定為攜帶式情報終端機之規格的功率放大器 特性圖。該圖所示之特性為以GaAs-MESFET為對象之輸入電 力-輸出電力特性、效率特性、以及變形特性。如該圖所示， 輸出電力可以分成效率雖然較低但可維持線性之線形區域 R1、效率較高之類似線形區域R2、以及輸出電力大致呈現飽 和之飽和區域R3。功率放大器在帶域較狹之PCD方式時，也 使用於效率較高之類似線形區域R2。另外，帶域較廣之W-CDMA方式時，則使用於效率較低之線形區域R1。一般而言 ，送信之電波的平均電力及尖峰電力的差異很大。所以，為 了減少變形，必須擴大線形區域R1。 如圖13所示，具有多重δ摻雜層之SiC-MESFET時，汲極電流 I ds之飽和值較高，汲極電壓Vd之故障值也會較大。而電力P 是將汲極電流I ds及汲極電壓Vd之積除以8所求取的值，因為 圖13所示之SiC-MESFETi汲極電流的飽和值及故障電壓較大 ，故線形區域R1會較廣，線形性可以保持至輸出電力1W。所 以，PDC方式時，可以維持高效率而使用線形性區域。另外 ，圖29所示之效率降低區域及變形較大區域會移至高輸出電 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
1288435 A7 B7 五、發明説明（30 ) 力側。本實施形態之MESFET時，因具有多重δ摻雜層而獲得 的功能和SiC-MESFET完全一樣，故可以期待其具有和siC-MESFET相同的效果。 —HEMT— HEMT40時，如圖18所示，第2活性區域之Ina52Al〇.48As的頻帶 間隙會大於第1活性區域之InojGaawAs，多重δ摻雜inAlAs層13 及InGaAs層17間之傳導帶端會發生不連續，形成異質障礙。 所以，對肖特基閘極電極42施加電壓Vg時，頻帶會彎曲成圖 中虛線所示，而在和InGaAs層17内之多重δ捧雜InAlAs層13之 界面附近區域，形成封閉2次元電子氣體之凹部。電子可以 在此凹部快速移動。尤其是本實施形態時，因為InGaAs層17 之下側設有InAlAs層16 (成份比、Ina52Alo.48As)，在InGaAs層17及 InAlAs層16之間也會形成傳導帶端之不連續（異質障礙）。所以 ，可以將電子更確實地封閉於InGaAs層17。其中，卻不一定 需要下方之InAlAs層16。 HEMT 40時，電流從汲極電極45流過InP層18及多重δ摻雜 InAlAs層13後，會流至和InGaAs層17内之多重δ摻雜InAlAs層13 的界面附近區域（通道區域）。其後，電流會再經過多重δ摻雜 InAlAs層13及InP層18流至源極電極44。 本實施形態時，多重δ掺雜InAlAs層13内，η型掺雜層13a内 之載子會因為量子效果而滲透分布至無摻雜層13b。此狀態 下，若對HEMT 40施加偏壓，因為會經由多重δ摻雜InAlAs層13 之η型摻雜層13a及無摻雜層13b之雙方對InGaAs層17内之通道 層提供載子（電子），通道區域會有較大的電流流過。此時， -33 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1288435 A7 B7 五、發明説明（31 ) 因為無摻雜層13b之雜質濃度較低，而降低無摻雜層13b之雜 -質散亂。所以，可以使從多重δ摻雜InAlAs層13對通道區域供 應載子時之電阻值維持較小，並提高載子供應效率。所以， 實現HEMT之低消耗電力及大電流。 另一方面，HEMT 40之off狀態時，空乏層會從多重δ摻雜 InAlAs層13之無摻雜層13b擴大至η型摻雜層13a，因為多重δ摻 雜InAlAs層13整體很容易空乏化，而可以得到較大的耐壓值。 所以，可以提高I-V特性（汲極電流Id-汲極電壓Vd特性）之汲 極電流I d及汲極電壓別的限界值（發生故障之點的電流值及 電壓值）。然而，因為HEMT之電源P可以公式P=I vX Vd/8來表 示，故尤其可以獲得大電力之HEMT。亦即，可以獲得較小㈤ 電阻、大電力、以及高耐壓之功率放大器用裝置。 將配置本實施形態HEMT之功率放大器和傳統功率放大器 進行比較，具有下列所示差異。如圖27所示，傳統之基地台 時’需要大電力放大之送信放大部配置著4個具有HEMT或 MESFET之主放大器。然而，HEMT或MESFET之數量愈多時’ 各HEMT間或MESFET間之阻抗就愈難整合，其困難度也因隨 著高頻訊號之頻率的提高而增大。 相對於此，在本實施形態中，送信放大電路只配置著1個 具有HEMT之主放大器138即可獲得期望之電力。所以，利用 此種HEM丁數之減少，即使為處理高頻區域之高頻訊號的電 路，也可比傳統基地台之電路更容易達到阻抗整合電路構 成之簡樸化。 另外，具備HEMT 40及MESFET 3〇時，可以對應頻率區域來 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
訂
▲ 1288435 A7 B7 五 發明説明（32 ) 選擇使用那一個裝置。亦即，實施毫米波電平（3〇 GHz以上)之 頻率區域的高頻訊號放大時使用HEMT，而實施較低頻率區 域的高頻訊號放大時則使用MESFET，可以有選擇的機會。 電容元件50若為5 mm四方之面積即可形成BST膜，BST膜之 比誘電率約為1〇〇〇，因為厚度可以達到10 nm左右之薄膜化， 可獲得大約22 pF之電容。亦即，可以在較小面積上开j成電容 元件。 感應元件60若採用在5 ixuii四方程度之面積以4 μπι間隔设置 線寬9 μηι的螺旋狀導體膜，則轉數約為16〇次，則感應係數為 780 μΗ。亦即，可以小面積設置滿足期望格式之感應元件。 前述肖特基二極管、MESFET、及ΗΕΜΤ之積層部可以只有1 層高濃度摻雜層及1層低濃度摻雜層。高濃度摻雜層及低濃 度掺雜層之任何一方先形成都可以。也可在丨層高濃度摻雜 層之上下分配配置丨層低濃度掺雜層（無摻雜層）。亦即，高濃 度摻雜層及低濃度摻雜層的數量可以不同。 其次’以圖14(a)〜圖16⑻來說明本實施形態之半導體裝置 的製造步驟。圖14⑷〜(c)為本實施形態半導體裝置之製造步 驟中’從形成多重δ摻雜InGaAs層及多重δ摻雜InAlAs層等至 形成元件分離區域為止之步騾的斷面圖。圖15⑷及⑼為本實 施形態半導體裝置之製造步騾中，從形成各元件電極至形 成導體膜為止之步騾的斷面圖。圖及⑼為本實施形態半 導體裝置之製造步驟中，從形成電容元件之上部電極至形 成對各元件導體部之接觸孔為止之步騾的斷面圖。 首先’在圖14⑷所示步驟中，準備塗布高濃度鐵(Fe)、厚度 -35- 本紙張尺度適用中國國家襟準(CNS) A4規格(21〇X297公釐) 1288435 A7 B7 五、發明説明（33 約100 μηι之半絕緣性的InP基板10。實施InP基板10表面清理後 ，將InP基板10裝設於MBE裝置（分子線定向附晶成長裝置）之 高溫槽内。其次，對高溫槽内提供形成InAlAs層之原料光束In 、Ah As，形成厚度約2〇〇 nm之無掺雜的InAlAs層15 (成份比、 如 Ino.52Alo.48As) 〇 然後，供應以形成InGaAs層為目的之原料光束，以雜質供 應部之閥門開關來控制Si之供應，並依下列步騾形成厚度約 70 nm之多重 δ掺雜 InGaAs層 12 (Ino.53Gao.47As層）。 首先，對高溫槽内供應原料光束並停止雜質供應，亦即在 閥門完全關閉狀態下，對InP基板10上供應原料光束，在InP基 板10之主面上讓由無摻雜之InGaAs單結晶構成之厚度約1〇 nm 之無摻雜層12b (低濃度摻雜層）進行定向附晶成長。 然後，對高溫槽内供應原料光束並提供n型雜質Si ,在無摻 雜層12b上，讓由厚度約1 nm之inGaAs單結晶所購成之n型摻雜 層12a (高濃度摻雜層）進行定向附晶成長。 然後’若η型摻雜層12a之定向附晶成長結束，則停止雜質 供應，亦即在閥門完全關閉狀態下，對InP基板1〇上供應原料 光束，在InP基板1〇之主面上讓由無摻雜層之InGaAs單結晶所 講成之厚度約10 nm之無摻雜層12b (低濃度摻雜層）進行定向 附晶成長。 如上面所述，供應原料光束同時開關閥門導入雜質來形 成η型掺雜層12a、以及關閉閥門狀態下不供應雜質而只供應 原料光束來形成無摻雜層12b的步驟各重複5次。然後，在最 上層再度形成無摻雜層12b，其厚度則比其他無摻雜層1以厚5 -36- 本紙張尺度適财關家檩準(CNS) A4規格(2ί〇Χ297公董) 1288435 A7 B7 五、發明説明（34 ) nm。利用以上處理，形成由η型摻雜層12a及無摻雜層12b交互 積層而成之多重δ捧雜InGaAs層12。 多重δ捧雜InGaAs層12上’在最上層形成由厚度約1〇 ηπι之 InGaAs層所構成的無摻雜層12b後，以其上之厚度約5 nm的InP 層做為蝕刻阻止層並進行定向附晶成長亦可。 然後，切換原料光束，在多重δ摻雜InGaAs層12上形成厚度 約10 nm之無摻雜的InAlAs層Ιό (成份比、Ina52Ala48As)。其後， 切換原料光束，在InAlAs層17上形成厚度約1〇 nm之無摻雜的 InGaAs層 17 (成份比、InG.53GaG.47As)。 然後，和形成前述多重δ摻雜InGaAs層12之步騾相同，利用 以形成InAlAs層為目的之原料光束供應、閥門開關控制，實 施5層厚度約1 nm之n型摻雜層i3a (高濃度摻雜層）、及6層厚度 約10 nm之無掺雜層13b的積層，形成厚度約65 nm之多重δ摻雜 InAlAs層13。此時，最上層及最下層應形成無摻雜層13b。 之後’切換原料光束，在多重δ掺雜InAlAs層13上，實施# 刻阻止層—由厚度約5 nm之InP單結晶構成之InP層18的定向附 晶成長。 在圖14(b)所示之步驟中，利用選擇性蝕刻，將InP層18、多 重δ摻雜InAlAs層13、InGaAs層17、及InAlAs層16當中想要形成 肖特基二極管20及MESFET 30之區域去除，想要形成肖特基 二極管20及MESFET 30之區域會露出多重δ掺雜InGaAs層12。 在圖14(c)所示之步騾中，基板上會形成以形成元件分離區 域為目的之溝槽，在溝槽内埋置矽氧化膜，形成元件分離區 域Η。 -37- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 1288435 A7 B7 五、發明説明（35 ) 圖15⑻所示之步驟中，利用注入η型雜質（如矽離子Si+)，形 成肖特基二極管20之電極引出層22。此時，會覆蓋注入η型雜 質區域以外之區域，由使注入η型雜質離子區域形成開口之 矽氧化膜等所構成之注入遮罩，從注入遮罩之上方執行矽 離子（Si+)等之離子注入。並以雜質之活性化為目的，實施800 °C、10分鐘之退火，形成η型雜質濃度約為1 X 1018 atoms · cm-3 之電極引出層22。此時，以注入能量互相不同一例如分成6次 離子注入步騾將矽離子（Si+)注入基板内。例如，第1次離子注 入條件為加速電壓180 keV、劑量為1.5 X 1014 atoms · cm·2、第2次 離子注入條件為加速電壓130 keV、劑量為1 X 1014atoms · cnT2、 第3次離子注入條件為加速電壓110 keV、劑量為5X 1013 atoms · cm_2、第4次離子注入條件為加速電壓100 keV、劑量為8X 1013 atoms · cm-2、第5次離子注入條件為加速電壓60 keV、劑量為6 X 1013 atoms · cm·2、第6次離子注入條件為加速電壓30 keV、劑 量為5 X 1013 atoms · cnf2。離子注入方向皆為對InP基板10之法線 呈7°之傾斜方向，注入深度約為0.3 μηι。 在除去注入遮罩後，在基板上以等離子CVD法形成厚度約 0·4 μιη之SiN膜，然後使SiN膜圖案化，並在多重δ摻雜InAlAs層 13中想要形成電容元件50及感應元件60之區域上，形成底層 絕緣膜51及誘電體膜61。 然後在圖15(b)所示之步驟，在多重δ摻雜InGaAs層12上之肖 特基二極管形成區域、MESFET形成區域、及InP層18上之 HEMT形成區域上蒸鍍TiPtAu膜後，實施300°C、3分鐘之退火 ，形成由TiPtAu膜構成之肖特基電極21、由TiPtAu膜構成之閘 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1288435 A7 B7 五、發明説明（36 ) 極長度約1 μπι的肖特基閘極電極32及42。接著，在MESFET形 成區域及ΗΕΜΤ形成區域上以真空蒸鍍法實施TiPtAu膜之蒸鍍 ，形成源極電極34及44、以及汲極電極35及45。並且在肖特基 二極管20之電極引出層22上也以真空蒸鍍法實施TiPtAu膜之 蒸鍍，形成由TiPtAu膜構成之歐姆電極23。此外，在電容元件 50之底層絕緣膜51上實施白金(Pt)之蒸鍍，形成由白金構成之 下部電極52。 然後，在想要形成感應元件60之區域形成具有螺旋狀開口 之電阻膜後，在其上堆積厚度約4 μπι之Cu膜，實施剝落，使 謗電體膜61上殘留螺旋狀導體膜62。另外，也可以鋁合金膜 取代Cu膜來構成導體膜。此時，在堆積鋁合金膜後，利用以 Cl2氣體及BCb氣體實施RIE乾蝕刻，使鋁合金膜圖案化，形成 螺旋狀導體膜62。 其次，如圖16⑷所示之步驟中，以賤射法於電容元件50之 下部電極上形成BST膜後，以蒸鍍法於BST膜上形成白金(PT) 膜。接著，對白金膜及BST膜進行預定之圖案化，形成上部 電極54及電容絕緣膜53。 其次，如圖16(b)所示之步驟，在基板上堆積由矽氧化膜構 成之層間絕緣膜70，在層間絕緣膜70上，形成可分別到達肖 特基二極管20之肖特基電極21及歐姆電極23、MESFET 30之肖 特基閘極電極32、源極電極34、及汲極電極35、HEMT 40之閘 極電極42、源極電極44、及汲極電極45、電容元件50之上部電 極54及下部電極52、以及感應元件60之導體膜62螺施中心部 及外緣側端部的電導孔74。 -39- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1288435 A7 B7 五、發明説明（37 ) 其後，在各電導孔74内及層間絕緣膜70上形成鋁合金膜後 ，對其實施圖案化，而獲得圖7所示之半導體裝置的構造。 在上述製造步驟說明中，係以MBE法使InGaAs層及InAlAs層 發生定向附晶成長，但也可以MOCVD法使InGaAs層及InAlAs 層發生定向附晶成長。 如上面所述，利用本實施形態之製造方法，可以很容易在 1個InP基板上設置肖特基二極管、MESFET、HEMT、電阻元件 、及感應元件等。尤其是如前面所述，肖特基二極管採橫型 構造時，因為可以在共用InP基板内設置HEMT、MESFET、及 肖特基二極管，使積體化更為容易。另外，因為感應元件等 受動元件也可配置於共用InP基板上，故可更進一步追求小 型化。 雖然本實施形態中使用的是InP基板，不但設置於InP基板 上之半導體裝置可以使用，設於如GaAs、GaN、AlGaAs、 AlGaN、SiGe、SiGeC等之基板上的半導體裝置全體都可使用 本實施形態。此時，因為具有由δ摻雜層及低濃度摻雜層（含 無摻雜層）積層而成之積層部，可以減少雜質離子散亂，並 利用off狀態之通道區域整體的空乏化，改善通道移動度及 耐壓性。 —HEMT之具體構造的第1實施例— 圖Π為本發明實施形態之HEMT具體構造第1實施例的概略 斷面圖。如該圖所示，在塗布高濃度鐵(Fe)、厚度約1〇〇 μπι之 半絕緣性的InP基板201上，依序實施無掺雜之厚度約200 nm的 InAlAs層202 (成份比、如ina52Ala48As)、無摻雜之厚度約15 nm的 -40- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1288435 A7 B7 五、發明説明（38 )
InGaAs層203 (成份比、如Ino.53Gao.47As)、由5層厚度約1 nm之η型 摻雜層204a (雜質為Si)及6層厚度約10 nm之無摻雜層204b交互 積層（最上層及最下層為無掺雜層）而成之厚度約65 nm的載子 供給層一多重δ掺雜InAlAs層204 (成份比、如In〇.52Al〇.48As)、姓刻 阻止層之厚度約5 nm的InP層205、塗布矽（Si)之厚度約3 nm的 η - InAlAs層206 (成份比、如In〇.52Al〇.48As)、塗布η型雜質高濃度 石夕（Si)之厚度約 200 nm的 n+ - InAlAs層 207 (成份比、如 Ino.52Alo.48As) 、以及塗布η型雜質-高濃度碎（Si)之厚度約15 nm的n· - InGaAs 層208 (成份比、如Ina53Gaa47As)的積層。具有n+ - InGaAs層208上 由互相分離設置之Ti/Pt/Au構成的歐姆源極電極209a及歐姆汲 極電極 209b、由貫通 η - InAlAs 層 206、n+ - InAlAs層 207、及 n+ -InGaAs層208之一部份而接觸InP層205的WSin膜210a及其上 Ti/Pt/Au膜210b所構成的肖特基閘門電極210、以及以絕緣隔離 肖特基閘極電極210、歐姆源極電極209a、及歐姆汲極電極 209b為目的之SiCVSiNi所構成的絕緣層211。 在此HEMT中，若對源極電極209a及汲極電極209b之間施加 電壓’源極·汲極間會有電流流過。在肖特基閘極電極21〇及 歐姆源極電極209a間’若施加使肖特基閘極電極21〇增高之電 壓（逆向電壓），則源極·汲極間之電流會對應施加於肖特基閘 極電極210之電壓而變頻，執行開關動作。 圖18⑻及⑻分別依序為本實施例HEMT中對異質接合部未 施加偏壓時及施加偏壓時之頻帶狀態的概略能量頻帶圖。 如圖18⑻所示，未施加偏壓時，InG 52A1() 48As的頻帶間隙會大 於In〇.53Ga〇.47As，多重δ摻雜inAlAs層204及InGaAs層203間之傳導 -41 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
1288435 A7 _______ B7___ 五、發明説明（39 ) 帶端會發生不連續，形成異質障礙。所以，對肖特基閘極電 極210施加電壓Vg時（施加偏壓時），則如圖18(b)所示，頻帶會 彎曲，而在和InGaAs層203内之多重δ摻雜InAlAs層204之界面附 近區域，形成封閉2次元電子氣體之凹部。電子可以在此凹 部快速移動。尤其是本實施形態時，因為InGaAs層203之下侧 設有 InAlAs層 202 (成份比、Ina52AlG.48As)，在 InAlAs層 202及 InGaAs 層203之間也會形成傳導帶端之不連續（異質障礙）。所以，可 以將電子更確實地封閉於InGaAs層203。其中，卻不一定需要 下方之InAlAs層202。 HEMT時，電流會從汲極電極209b依序通過各層208、207、 206、205、及多重δ摻雜InAlAs層204後，會流至和InGaAs層203 内之多重δ摻雜InAlAs層204的界面附近區域（通道區域）。其後 ，電流會依序再經過多重δ摻雜InAlAs層204及各層205、206、 2〇7、2〇8而流至源極電極209a(參照圖17之虛線）。 本實施形態時，多重δ摻雜InAlAs層204内，η型掺雜層204a 内之載子會因為量子效果而滲透分布至無摻雜層204b。此狀 態下’若對HEMT施加偏壓，因為會經由多重δ掺雜InGaAs層 204之η型摻雜層204a及無摻雜層204b之雙方對InGaAs層203内之 通道層提供載子（電子），通道區域會有較大的電流流過。此 時’因為無摻雜層204b之雜質濃度較低，而降低無摻雜層 204b之雜質散亂。所以，可以使從多重δ摻雜層204對通道區 域供應載子時之電阻值維持較小，並提高載子供應效率。所 以，實現HEMT之低消耗電力及大電流。 另一方面，HEMT之off狀態時，空乏層會從多重δ摻雜 -42- 本紙珉尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
▲ 1288435 A7 B7
五、發明説明
InGaAs層204之無摻雜層鳩擴大至蝤摻雜層2〇4a，因為多重δ 掺雜InGa域204整體很容易空乏化，而可以得到較大的耐壓 值。
所以，可以提高Ι-V特性（沒極電流职及*電壓vd特性)之沒 極電流酬飽和肢汲極電壓v_p艮界值（發生故障之點的 電壓值）。然而，因為HEMT之電源p可以公式p=IvX Vd/8來表 示，故尤其可以獲得大電力之HEMT。亦即，可以獲得較小〇n 電阻、大電力、以及高耐壓之功率放大器用裝置。 裝 尤其是本構造例中，因為可以用閘極長度極短之τ型構造 來降低閘極電容，故為適合毫米波等之高頻率區域的高頻 訊號HEMT。另外，圖17所示之HEMT也可以採用圖7所示之 HEMT40的構造。
此外’圖7及圖17所示之HEMT構造中，多重δ掺雜inAlAs層 内之5層η型掺雜層13a (204a)的雜質濃度可以為指數函數方式 從下向上持續降低濃度之曲線等，可以對應應用頻率區域、 放大率等來進行適當地調整。 —HEMT之具體構造的第2實施例— 圖19為本發明實施形態之HEMT具體構造第2實施例的概略 斷面圖。如該圖所示，在塗布高濃度鐵(pe)、厚度約1〇〇阿之 半絕緣性的InP基板201上，依序實施無摻雜之厚度約200 nm的 InAlAs層202 (成份比、如In〇.52Al〇,48As)、由5層厚度約1 nm之η型 摻雜層204a (雜質為Si)及6層厚度約10 nm之無掺雜層204b交互 積層（最上層及最下層為無摻雜層）而成之厚度約65 nm的載子 供給層一多重δ掺雜InAlAs層204”(成份比、如In〇.52Al〇,48As)、無 -43 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（41 摻雜之厚度約15 nm的InGaAs層203’(成份比、如Ina53Ga〇.47As)、由 5層厚度約1 nm之η型摻雜層204a (雜質為Si)及6層厚度約10 nm 之無摻雜層204b交互積層（最上層及最下層為無摻雜層）而成 之厚度約65 nm的載子供給層一多重δ摻雜InAlAs層204，(成份比 、如InanAli^As)、無摻雜之厚度約15 nm的InGaAs層203 (成份比 、如Ina53Ga〇.47As)、由5層厚度約1 nm之η型摻雜層204a (雜質為Si) 及6層厚度約10 nm之無摻雜層204b交互積層（最上層及最下層 為無摻雜層）而成之厚度約65 nm的載子供給層一多重δ摻雜 InAlAs層204 (成份比、如In〇.52Ala48As)、蚀刻阻止層之厚度約5 nm的InP層205、塗布矽（Si)之厚度約3 nm的η - InAlAs層206 (成份 比、如InG.52Ala48As)、塗布η型雜質-高濃度矽（Si)之厚度約200 nm 的n+ - InAlAs層207(成份比、如In().52Ala48As)、以及塗布η型雜質-咼濃度碎（Si)之厚度約15 nm的η+ - InGaAs層208 (成份比、如 InowGaawAs)的積層。換言之，為在第1實施例之構造上再增設 2個多重δ摻雜層的構造。 本實施例之ΗΕΜΤ的其他部份構造，和第1實施例相同。在 此ΗΕΜΤ中，若對源極電極2〇9a及汲極電極20%之間施加電壓 ’源極-汲極間會有電流流過。在肖特基閘極電極21〇及歐姆 源極電極209a間，若施加使肖特基閘極電極210增高之電壓 (逆向電壓），則源極-汲極間之電流會對應施加於肖特基閘極 電極210之電壓而變頻，執行開關動作。 圖20⑻及(b)分別依序為第2實施例HEMT中對異質接合部未 施加偏壓時及施加偏壓時之頻帶狀態的概略能量頻帶圖。 如圖20⑻所示，未施加偏壓時，Ina52A1() 48As的頻帶間隙會大 -44- 本紙張尺度適用中國國家標準((：1<[8) A4規格(21〇χ 297公釐)
裝 訂
1288435 A7 B7 五、發明説明（42 ) 於 Ino.53Gao.47As，多重 δ摻雜 InAlAs層 204及 InGaAs層 203 間、InGaAs 層203及多重δ摻雜InAlAs層204’間、多重δ摻雜InAlAs層204’及 InGaAs層203’間 '以及InGaAs層203’及多重δ摻雜InAlAs層204”間 之傳導帶端會分別發生不連績，形成異質障礙。 所以，對肖特基閘極電極210施加電壓Vg時（施加偏壓時）， 則如圖20(b)所示，頻帶會彎曲，而在和InGaAs層203内之多重δ 摻雜InAlAs層204之界面附近區域、在和InGaAs層203内之多重δ 摻雜InAlAs層204’、在和InGaAs層203’内之多重δ摻雜InAlAs層 204’之界面附近區域、以及在和InGaAs層203,内之多重δ摻雜 InAlAs層204”之界面附近區域，會分別形成封閉2次元電子氣 體之凹部。亦即，在InGaAs層203之上面附近區域及下面附近 區域、以及InGaAs層203,之上面附近區域及下面附近區域合 計會形成4個凹部。此凹部具有電子可以快速移動之通道區 域功能。亦即，如圖19所示之本實例HEMT，會形成第1至第4 通道區域R chi至R Ch4共4個通道區域，本實施例之HEMT可以 為多通道型HEMT。 本實施例之多通道型HEMT合計會形成4個通道區域，而第 1實施例則只有i個通道區域，故2次電子氣體濃度會更高（例 如，將近4倍）。 多通道型HEMT時，電流會從汲極電極209b通過InP層205及 多重δ摻雜InA1As層2〇4後，部份電流會流至和InGaAs層2〇3内之 多重δ摻雜^^丨〜層2〇4及多重δ摻雜InA1As層2〇4,的界面附近之 2個區域（第1通道區域R chi及第2通道區域R ch2)。其後，電流 會再經過多重δ摻雜InAlAs層204及InP層205而流至源極電極 -45- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
1288435 A7 B7 五、發明説明（43 209a。殘餘的電流在通過多重δ摻雜InAlAs層204’後，會流至和 InGaAs層203’内之多重δ摻雜InAlAs層204,及多重δ摻雜InAlAs層 204”的界面附近之2個區域（第3通道區域R ch3及第4通道區域R ch4)。其後，電流會再經過多重δ摻雜InAlAs層204’、InGaAs層 203、多重δ摻雜InAlAs層204、及InP層205而流至源極電極209a。 此時，本實施例中，多重δ摻雜InAlAs層204、204’、及204”内 ，各η型掺雜層204a、204a’、及204a”内之載子會因為量子效果 而滲透分布至各無摻雜層204b、204b，、及204b”。此狀態下， 若對HEMT施加偏壓時，從第1通道區域R chi中之多重δ摻雜 InAlAs層204、從第2通道區域R Ch2中之多重δ摻雜InAlAs層204’ 、從第3通道區域R ch3中之多重δ摻雜InAlAs層204’、及從第4 通道區域Rch4中之多重δ摻雜InAlAs層204”會分別提供載子（電 子），故各通道區域會有較大的電流流過。亦即各通道區域 係透過多重δ摻雜InAlAs層之η型摻雜層及無掺雜層中之任一 者而供給有載子（電子），故各通道區域中之電流流動大。此 時，如第1實施例之說明，因為各無摻雜層之雜質濃度較低 ，而降低無掺雜層之雜質散亂。所以，可以使從某一多重δ 摻雜InAlAs層對各通道區域供應載子時之電阻值維持較小， 並提高載子供應效率。所以，實現HEMT之低消耗電力及大 電流。 尤其是本實施例之多通道型HEMT合計會形成4個通道區域 ，而第1實施例則只有1個通道區域，故可更進一步降低 HEMT之消耗電力及獲得更大電流(例如，將近4倍）。 另一方面，HEMT之off狀態時，空乏層會從多重δ掺雜 -46 - 本紙張尺度適用中國國家檩準(CNS) Α4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（44
InGaAs 層 204、204、及 204”之各無摻雜層 2〇4b、2〇4b，、及 2〇4b” 擴大至各η型摻雜層204a、204a’、及204a，，，因為多重δ摻雜 InGaAs層204、204’、及204”整體很容易空乏化，而可以得到較 大的耐壓值。 所以，可以提咼ι-ν特性（汲極電流Id_汲極電壓vd特性）之汲 極電流Id的飽和值及汲極電壓％的限界值（發生故障之點的 電壓值）。然而，如前面說明所示，因為HEMT之電源p可以公 式P=Iv X Vd/8來表示，故尤其可以獲得大電力之多通道型 HEMT。亦即’可以獲得比第1實施例之ρ^Μτ更小之〇n電阻及 取大之電力、以及和第1實施例相等之高耐壓功率放大器用 裝置。 文獻（HOS based algorithm for autofocusing of spotlight SAR images F. berizzi，G. Corsini and Gini “ELECTRONICS LETTERS 27th March 1997 Vol. 33 NO· 7”)就揭示著在本質半導體層之上下各設置高耐壓摻雜 層，在本質半導體之上部及下部形成2個通道區域，亦即雙 通道型HEMT之構造。此雙通道型HEMT的構造是由各高耐壓 摻雜層對各通道區域分別供應載子。但是，此傳統雙通道型 HEMT若提高高耐壓摻雜層之雜質濃度，雖然可以增大通道 區域之電流量，相對的，卻會降低耐壓。另一方面，若因為 必須提高耐壓而降低雜質濃度，則通道區域之電流量會變 小。換言之，不易充份確保以公式P=IVX Vd/8來表示之電力p 。相對於此，本實施例之多通道型HEMT因為可以同時增大 電流量及提高耐壓，也可有較大的電力。 尤其是此構造例中，因為可以用閘極長度極短之構$ -47- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（ 45 來降低閘極電容，故其構造適合毫米波等之高頻率區域的 高頻訊號HEMT。另外，圖19所示之HEMT也可以採用圖7所示 之HEMT40的構造。 圖19所示之HEMT中，各通道區域r chl、R ch2、R ch3、及R ch4之電流量不一定要均一。各通道區域R cM、R ch2、R ch3、 及R ch4之電流量比率會因為各多重δ摻雜InGaAs層204、204’、 及2〇4”之各無摻雜層204b、204b，、及204b”及各η型摻雜層204a、 2(Ha’、及2〇如”之雜質濃度、膜厚、或積層數、InGaAs層203、 2〇3’之雜質濃度及膜厚、以及InP層2〇5之雜質濃度及膜厚等調 整而有各種變化’故可對應使用此HEMT之半導體裝置的種 類來適當地選取各通道區域之電流量比率。 而傳統雙通道型HEMT時，在圖29所示之輸入電力-輸出電 力特性中，各通道區域之電流量比率會因為輸入電力提高 而變化’故不易確保較寬之線形區域。相對於此，本實施例 之多通道型HEMT，因為多重δ摻雜層之on時電阻較小，提高 輸入電力時，流過各通道區域之電流量的比率會大致維持 於一定值’而可獲得較宽之線形區域。亦即，可以實現變形 較小且高電源之HEMT。 此外’圖19所示之HEMT構造中，多重δ摻雜inAlAs層内之5 層η型摻雜層的雜質濃度可以為指數函數方式從下向上持續 降低濃度之曲線等，可以對應用頻率區域、放大率等來進行 適當地調整。 此外，圖19所示之第2實施例的HEMT中，設置了 4個通道區 域’然而’其構造也可以是2個或3個通道區域、或是5個以上 -48 - 本紙張尺度適财s s家標準(CNS) A视格(21G χ 297公羡)
裝 訂
1288435 A7 B7 五、發明説明（46 ) 之通道區域。例如，若省略本實施例之HEMT中的多重δ摻雜 InAlAs層204”及InGaAs層203,，即可獲得只有InGaAs層203内之第 1及第2通道區域R chi、R ch2的2個通道區域之構造。若省略本 實施例之HEMT中的多重δ摻雜InAlAs層204”，即可獲得只有 InGaAs層203内之第1及第2通道區域R chi及R ch2、以及InGaAs 層203,内之第3通道區域R ch3的3個通道區域之構造。若在本 實施例之HEMT中的多重δ摻雜InAlAs層204”下方設置具有和 InGaAs層203及203’大致相同構造之InGaAs層，即可形成5個通 道區域，而若在本實施例之HEMT中的多重δ掺雜InAlAs層204” 下方設置具有和InGaAs層203及203’大致相同構造之InGaAs層、 以及具有和多重δ摻雜InAlAs層204、204’、及204”相同基本構 造之多重δ摻雜InAlAs層，則可形成6個通道區域。換言之， 每次交互增加一個InGaAs層或多重δ摻雜InAlAs層即可增加1 個通道區域的數量。 一通信系統之各部構成一 圖21為圖2所示通信系統中之無線終端機（移動台）102之實 例的概略圖。此處採用PDC方式。圖21所示高頻無線部包含 圖2所示之受信放大部122及送信放大部123。圖2所示之移動 台一無線終端機102的控制部包含圖21所示之CPU、密碼 TDMA-CCT、SP-CODEC、ROM/RAM、TERM_ADP、DPSK-MOD、 HiSpeedSYNTH、IF-IC、以及 CPSK-DEMOD (EQL)。 圖21所示高頻無線部内之線性pa (功率放大器），可由配置 著前述圖19所示HEMT之電路所構成。此時，控制部用之各 電路中的HEMT可以以圖19所示之HEMT來構成。 -49· 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
1288435 A7 B7 五、發明説明（47 圖22為圖3所示之混合元件134或圖21所示之混合元件電路 -構成例的電氣電路圖。此處為附區域放大器之混合元件的 實例。亦即，配置著區域訊號放大用HEMT 1及混合元件訊號 放大用HEMT 2，HEMT 1會由閘極接受區域訊號S 1〇，並將放 大後之訊號S outl從汲極輸出，而HEMT2則會由閘極接受2個 訊號Smixl及Smix2，並將混合且放大後之訊號Sout2從汲極輸 出。此電路中之HEMT、二極管、及電容元件，可以如圖7所 示，可以在1個InP基板上形成，並構成1個MMIC。另外，圖7 上雖然未標示，因為電阻元件會被視為感應元件之導體膜 的一部份，可以很容易在InP基板上形成電阻元件。 圖23為含有圖21所示SPDT開關之高輸出開關電路、或圖3 所示配置於天線開關之高輸出開關電路實例的電氣電路圖 。其例中，係接受輸入訊號S ini及S in2，將輸入訊號S ini及S in2之一進行放大後所得的訊號S out輸出。此時，可以在1個 InP基板上形成輸出訊號HEMT 1-HEMT 4、電容元件C1-C6、二 極管D1-D2、以及電阻元件R1_R6，並構成MMIC。 一變形例一 圖24為前述實施形態之圖4所示主放大器的另一構成例（第 1變形例）。在此變形例中，含有2段放大用電晶體之前段 HEMT及後段HEMT。前段HEMT之輸入側，設置含有電容元件 C1、電阻元件ri、及感應元件II之阻抗調整電路。前段hemt 及後段HEMT間則設置含有電容元件C2及C3、電阻元件R2、 及感應元件12之中間阻抗調整電路。後段HEMT之輸出側則 設置含有電容元件C4及感應元件13之輸出側阻抗調整電路。 -50- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
1288435 A7 B7 五、發明説明（48 ) 此第1變形例之各元件可以圖7所示之HEMT 40、電容元件 50、及感應元件60來構成。所以，可以獲得在1個InP基板上設 置圖24所示電路之MMIC。 圖25為前述實施形態之圖4所示主放大器的另一構成例（第 2變形例）。在此變形例中，含有4個並聯之、構成差動放大器 的HEMTA-D。各HEMTA-D之輸入側，設置含有電容元件及電 阻元件（圖上未標示）等之輸入側預先匹配元件，各HEMTA-D 之輸出側，則設置含有電容元件及電阻元件（圖上未標示）等 之輸出側預先匹配元件。 此第2變形例之各元件可以圖7所示之HEMT 40、電容元件 50、及感應元件60來構成。所以，可以獲得在1個InP基板上設 置圖25所示電路之MMIC。 圖26是將2個主放大器38並聯之第3變形例中，基地台101a 之概略構成的方塊電路圖。此時，2個主放大器可以圖4所示 電路來構成。 將圖4、圖25、及圖26進行比較，為了獲得最大放大率，最 好設置圖25或圖26所示之放大器。相反地，HEMT之數量愈多 ，則阻抗整合電路的構成會愈複雜，尤其是處理GHz命令之 高頻區域訊號時，HEMT的數量愈多，阻抗整合的處理（整修 等）會複雜化。所以，可以配合用途及規模選擇基地台之構 成。 一其他形態一 在前述實施形態中，以使用本發明通信系統用機器之毫 米波通信系統的基地台、終端機（移動台）、及家庭内機器等 -51 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1288435 A7 B7 五、發明説明（49 ) 實例來實施說明，但本發明並不限於前述實施形態而已。以 通信系統為例，如行動電話系統、汽車電話系統、PHS、及 PDA等，在配置於這些系統上之機器設置圖7所示之HEMT、 二極管、MESFET、電容元件、及感應元件等，可以發揮和前 述實施形態相同的效果。 另外，使用InP基板以外之半絕緣性基板一如GaAs基板、 GaN基板、Si基板（Si/SiGe (或SiGeC)異質構造）等設置圖Π所示 HEMT，也可以發揮大電流特性及高耐壓性。 本發明之第1及第2活性區域可從InP、InGaAs、InAlAs、GaN 、InGaP、及InGaSb當中選取一種材料來構成。尤其是，設置 InGaSb層取代InGaAs層（17、203、203，)時，可以確保和多重δ摻 雜InAlAs層（13、204、204’、204”)之頻帶偏移量AVg大於前述實 施形態，提高載子之封閉效率，更進一步提高電流驅動力。 另外，在如異質接合雙極電晶體、半導體雷射等HEMT以 外之裝置上，設置圖7所示η型掺雜層（高濃度摻雜層）及無掺 雜層（低ί辰度捧雜層）交互積層而成之多重δ換雜層，也可以 發揮大電流特性及高耐壓性。此時，異質接合雙極電晶體時 ，一般會以比射極層及集電極層之頻帶間隙更小的材料來 構成基極層，而可獲得較大耐壓之雙極電晶體。 在圖7中之InP層18上依序積層閘極絕緣膜及閘門電極，和 PCT申請（PCT/JP00/08156)記載之SiC_MISFET相同，可得到具有 多重δ摻雜層之MISFET。此MISFET和前述PCT申請之SiC_MISFET 相同，可以發揮高通道移動度及高耐壓性。因為提高通道移 動量及提高耐壓之效果，可以在高耐壓下實現低〇n電阻、大 -52- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（50 ) 電流容量、及高相互電導，形成具有低消耗電力及高增益之 -特徵的MISFET。此外，因為通道移動度之提升當然可以期待 高頻特性也會相對提升。 在前述實施形態中，多重δ摻雜層之多重δ摻雜層（高濃度 摻雜層）及無摻雜層（低濃度摻雜層）雖然由相同材料 (Ino.52Alo.48As或Ino.53Gao.47As)所構成，但δ捧雜層及無捧雜層使用 不同材料而形成兩者間為異質接合部亦可。 此外，利用InAlAs層或InGaAs層時，其組成比沒有必要一定 為 In〇.52Al〇.48As或 Ino.53Gao.47As。 【發明之效果】 依據本發明之半導體裝置，設置第1活性區域、及和第1活 性區域間有異質障礙之第2活性區域，且第2活性區域之構成 是由低濃度之第1半導體層、及含有利用量子效果使載子分 散之高濃度雜質的第2半導體層交互積層而成，透過第2活性 區域之高耐壓化及低電阻化等折衷的緩和，可以增加以半 導體裝置之電壓及電流的積來表示之電源。 本發明之通信系統用機器，因為是在處理高頻訊號之通 信系統配置含有本發明之半導體裝置的主動元件，可以獲 得使用主動元件來緩和高耐壓化及低電阻化之折衷而小型 化的通信系統用機器，同時可以降低設備之設置成本及運 轉成本等。 【圖式之簡要說明】 圖1為本發明各實施形態之利用毫米波的通信系統之整體 概念實例的斜視圖。 -53 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（51 ) 圖2為本發明實施形態之通信系統構成的概略方塊圖。 圖3為本發明實施形態之通信系統中基地台内部構成的詳 細電路方塊圖。 圖4為配置於圖2所示之送受信放大部的主放大器構造例 之電氣電路圖。 圖5為家庭内寬頻無線通信系統之實例的概略圖。 圖6為說明使用通信卡之ONU ·伺服器-家電機器-家庭内攜 帶式情報終端機間之無線通信方法的方塊圖。 圖7為本發明實施形態時，在InP基板集積肖特基二極管、 HEMT、MESFET、電容元件、及感應元件之半導體積體電路 裝置的斷面圖。 圖8(a)及(b)為本實施形態之多重δ摻雜InGaAs層的深度方向 氮濃度曲線及載子分布關係之模式圖、以及傳導帶端形狀 的部份頻帶圖。 圖9為SiC層中之多重δ摻雜層深度方向的雜質濃度分布圖 圖10⑻及(b)是模擬具有δ摻雜層及無摻雜層之積層部的樣 本Α上之傳導帶端的頻帶構造圖、以及模擬載子濃度分布的 結果圖。 圖11⑻及(b)是模擬δ摻雜層及無摻雜層之積層部的樣本B上 之傳導帶端的頻帶構造圖、以及模擬載子濃度分布的結果 圖。 圖12(al)〜(c3)是本實施形態之肖特基二極管及傳統之肖特 基二極管之偏壓變化導致傳導帶端之形狀變化的能量頻帶 圖。 -54- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1288435 A7 B7 五、發明説明（52 ) 圖13為對具有多重δ掺雜層之MESFET針對汲極電流及汲極 •電壓之關係一閘極電壓依存性(I-V特性）進行測量所得的結果 圖。 圖14⑻〜(c)為本實施形態半導體裝置之製造步騾中，從形 成多重δ摻雜InGaAs層及多重δ摻雜InAlAs層等至形成元件分 離區域為止之步驟的斷面圖。 圖15⑻及⑻為本實施形態半導體裝置之製造步騾中，從形 成各元件電極至形成導體膜為止之步驟的斷面圖。 圖16⑻及(b)為本實施形態半導體裝置之製造步騾中，從形 成電容元件之上部電極至形成對各元件導體部之接觸孔為 止之步騾的斷面圖。 圖17為本發明實施形態之第1實施例HEMT的斷面圖。 圖18⑻及⑻分別依序為本實施例HEMT中對異質接合部未 施加偏壓時及施加偏壓時之頻帶狀態的概略能量頻帶圖。 圖19為本發明實施形態之第2實施例HEMT的斷面圖。 圖20⑻及(b)分別依序為第2實施例HEMT中對異質接合部未 施加偏壓時及施加偏壓時之頻帶狀態的概略能量頻帶圖。 圖21為圖2所示通信系統中之無線終端機（移動台）實例的 概略圖。 圖22為圖3或圖21所示之混合元件電路構成例的電氣電路 圖。 圖23為含有圖21所示SPDT開關之高輸出開關電路、或圖3 所示配置於天線開關之高輸出開關電路實例的電氣電路圖。 圖24為前述實施形態之圖4所示主放大器的另一構成例（第 -55- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
1288435 A7 B7 五、發明説明（53 ) 1變形例）。 •圖25為前述實施形態之圖4所示主放大器的另一構成例（第 2變形例）。 圖26是將2個主放大器並聯之第3變形例中，基地台之概略 構成的方塊電路圖。 圖27為傳統基地台（通信系統之基地台）的内部構成電路方 塊圖。 圖28為使用傳統InP基板之HEMT構造的概略圖。 圖29為被制定為攜帶式情報終端機之規格的功率放大器 特性圖。 【元件符號之說明】 10 InP基板 11 元件分離區域 12 多重δ摻雜InGaAs層 12a η型掺雜層 12b 無掺雜層 13 多重δ掺雜InAlAs層 13a η型掺雜層 13b 無掺雜層 15 InAlAs 層 16 InAlAs 層 17 InGaAs 層 18 InP層 20 肖特基二極管 -56- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明（54 21 肖特基電極 22 電極引出層 23 歐姆電極 30 pMOSFET 32 閘極電極 33a 源極區域 33b 〉及極區域 34 源極電極 35 汲極電極 40 HEMT 42 閘門電極 43a 源極區域 43b 沒極區域 44 源極電極 45 汲極電極 50 電容元件 51 底層絕緣膜 52 下部電極 53 容量絕緣膜 54 上部電極 60 感應元件 61 謗電體膜 62 導體膜 70 層間絕緣膜 -57- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1288435 A7 B7 五、發明説明 (55 ) 71 電導 74 電導孔 75 PAD 100 光纖網（網路） 101 基地台 102 攜帶式情報終端機 111 天線 112 受信放大部 113 送信放大部 114 無線送受信部 115 控制部 116 有線連接部 117 基礎頻帶訊號處理部 118 界面部 119 交換控制部 120 電源部 121 天線 122 受信放大部 123 送信放大部 125 控制部 131 滤波器 132 低雜音放大器（LNA) 134 混合元件 135 驅動放大器 -58- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公嫠) 1288435 A7 B7 五、發明説明（56 136 濾波器 137 中間放大器 138 主放大器 201 InP基板 202 InAlAs 層 203 InGaAs 層 204 多重δ摻雜InAlAs層 204a η型掺雜層 204b 無掺雜層 205 InP層 206 η - InAlAs層 207 n+ - InAlAs層 208 n_ - InGaAs層 209a 源極電極 20% 汲極電極 210 肖特基電極 210a WSiN 膜 210b Ti/Pt/Au 膜 -59- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

Claims (1)

  1. I 2^0128719號專利申請案 中文申請專利範圍替換本(95年5月) 六、申請專利範圍 1. 一種半導體裝置，其包含： 至少一個活性區域積層體，其包含：設於基板上，至 少一部分係具有通道區域之功能之第1活性區域；及設於 前述第1活性區域上，為使和前述第1活性區域間產生頻 帶不連續，而由與前述第1活性區域具有不同頻帶間隙之 材料所構成之第2活性區域； 閘極電極，其係設於前述至少一個活性區域積層體中 之最上方的第2活性區域上；及 一對高濃度雜質擴散區域，其係設於前述至少一個活 性區域積層體中之最上方的第2活性區域上，夾住前述 閘極電極而相互相對者； 其中： 前述第2活性區域係為由以下組成所袞互積層而構成 之多重δ摻雜層： 載子可通過之至少1個第1半導體層；及 含有比前述第1半導體層更AJI度之載子用雜質，膜厚 比前述第1半導體層更/薄之複數個第2半導體層； 前述第1半導體層與前述第2半導體層係具有相同之組 成； 前述至少一個活性區域積層體中之最上方的第2活性 區域上，沒有通道區域。 2. 如申請專利範圍第1項之半導體裝置，其中 前述基板是由InP所構成， 前述第1及第2活性區域係由選自InP、InGaAs、InAlAs、 75087-950529.doc - 1 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）. 1288435 Aft A8 B8 C8 D8 六、申請專利範圍 GaN、InGaP、及InGaSb中之一種材料所構成。 3. 如申請專利範圍第1項之半導體裝置，其中 其係由前述第2半導體之頻帶間隙大於前述第1半導體 之材料所構成， 前述第1活性區域内與前述第2活性區域的界面附近為 通道層， 前述第2活性區域具有載子供給層之功能，且 該半導體裝置具有HEMT之功能。 4. 如申請專利範圍第1項之半導體裝置，其中 前述至少一個活性區域積層體係於前述基板上被積疊 複數個。 5. 如申請專利範圍第4項之半導體裝置，其中 更包含設於前述至少一個活性區域積層體中最下方之 第1活性區域正下方之另一個第2活性區域； 前述另一個第2活性區域係為由以下組成所交互積層 而構成之多重δ摻雜層： 載子可通過之複數個第1半導體層；及 含有比前述第1半導體層更高濃度之載子用雜質，膜厚 比前述第1半導體層更薄之複數個第2半導體層； 前述第1半導體層與前述第2半導體層係具有相同之組 成。 6. —種通信系統用機器，其係配置於處理高頻訊號之通信 系統，且具有利用半導體形成之主動元件，其中 前述主動元件具備： 75087-950529.doc - 2 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐）. 申請專利範圍 至少一個活性區域積層體，其包含：設於基板上，至 少一邵分係具有通道區域之功能之第丨活性區域，·以及設 於前述第1活性區域上，為使和前述第丨活性區域間產生 頻帶不連續，而由與前述第丨活性區域具有不同頻 隙 之材料所構成之第2活性區域； Μ 閘極電極，其係設於前述至少一個活性區域積層體中 之最上方的第2活性區域上；及 一對局濃度雜質擴散區域，其係設於前述至少一個活 性區域積層體中之最上方的第2活性區域上，夾住前述 閘極電極而相互相對者； 前述第2活性區域係為由以下組成所交互積層而構成 之多重δ摻雜層： 載子可通過之至少1個第1半導體層；及 含有比前述第1半導體層更高濃度之載子用雜質，膜厚 比則述第1半導體層更薄之複數個第2半導體層； w述第1半導體層與前述第2半導體層係具有相同之組 成； 心述至V —個活性區域積層體中之最上方的第2活性 區域上，沒有通道區域。 7·如申請專利範圍第6項之通信系統用機器，其中 前述至少一個活性區域積層體係於前述基板上被積疊 複數個。 •如申叫專利範圍第6或7項之通信系統用機器，其中 前逑基板是由InP所構成， 75087-950529.doc 六 、申請專利範 圍 前述第1及第2活性區域係由選自Inp、InGaAs、InAiAs \ GaN、AlGaN、InGaP、及InGaSb中之一種材料所構成。 9.如申請專利範圍第6或7項之通信系統用機器，其中 前述主動元件之 前述第1活性區域内的前述第2活性區域之界面附近為 通遒區域， 前述第2活性區域具有載子供給層的功能，且 該主動元件具有HEMT之功能。 1〇·如申請專利範圍第7項之通信系統用機器，其中 更包含設於前述至少一個活性區域積層體中最下方之 第1活性區域正下方之另一個第2活性區域； 前述另一個第2活性區域係為由以下组成所交互積層 而構成之多重δ摻雜層： 載子可通過之複數個第1半導體層；及 含有比前述第1半導體層更高濃度之載子用雜質，膜厚 比前述第1半導體層更薄之複數個第2半導體層； 、月i述第1半導體層與前述第2半導體層係具有相同之組 成。 I如申請專利範圍第6項之通信系統用機器，其中 前述主動元件係配置於送信部。 .如申请專利範圍第6項之通信系統用機器，其中 前述主動元件係配置於受信部。 •如申凊專利範圍第6項之通信系統用機器，其中 前述主動元件配置於攜帶式情報終端機。 -4- 75087-950529.doc 本紙張尺度適用中@國家標準(CNs) ^規格(⑽χ 297公笼) 543 8 8 2 8 8 8 8 ABCD 六、申請專利範圍 14. 如申請專利範圍第6項之通信系統用機器，其中 前述主動元件係配置於基地台。 15. 如申請專利範圍第6項之通信系統用機器，其中 前述通信系統用機器係構成為可裝卸於控制對象物之 送受信模組。 75087-950529.doc - 5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）·
TW090128719A 2000-11-21 2001-11-20 Semiconductor device and equipment for communication system TWI288435B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354038 2000-11-21

Publications (1)

Publication Number Publication Date
TWI288435B true TWI288435B (en) 2007-10-11

Family

ID=18826699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128719A TWI288435B (en) 2000-11-21 2001-11-20 Semiconductor device and equipment for communication system

Country Status (6)

Country Link
US (1) US6903383B2 (zh)
EP (1) EP1344256A2 (zh)
CN (1) CN1259727C (zh)
AU (1) AU2002224069A1 (zh)
TW (1) TWI288435B (zh)
WO (1) WO2002043156A2 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1646078A4 (en) * 2003-07-15 2009-09-02 Nippon Mining Co EPITAXIAL GROWTH PROCESS
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP2005175262A (ja) * 2003-12-12 2005-06-30 Renesas Technology Corp 半導体装置およびその製造方法
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7253015B2 (en) * 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
JP2006093617A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体抵抗素子およびその製造方法
WO2006050403A2 (en) * 2004-10-28 2006-05-11 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
US7391282B2 (en) * 2004-11-17 2008-06-24 Matsushita Electric Industrial Co., Ltd. Radio-frequency switch circuit and semiconductor device
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7339208B2 (en) * 2005-05-13 2008-03-04 Coldwatt, Inc. Semiconductor device having multiple lateral channels and method of forming the same
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
JP2006339606A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
US20070128563A1 (en) * 2005-12-07 2007-06-07 Kanakasabapathi Subramanian Ignition device for a gas appliance and method of operation
JP5200323B2 (ja) * 2005-12-22 2013-06-05 三菱電機株式会社 高周波半導体装置
DE112007000667T5 (de) * 2006-03-20 2009-01-29 International Rectifier Corp., El Segundo Vereinigter Gate-Kaskoden-Transistor
US7700975B2 (en) * 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
US20070235877A1 (en) * 2006-03-31 2007-10-11 Miriam Reshotko Integration scheme for semiconductor photodetectors on an integrated circuit chip
US8415737B2 (en) * 2006-06-21 2013-04-09 Flextronics International Usa, Inc. Semiconductor device with a pillar region and method of forming the same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US7667242B1 (en) * 2006-10-23 2010-02-23 Northrop Grumman Systems Corporation Systems and methods for maximizing breakdown voltage in semiconductor devices
US7830695B1 (en) * 2006-10-30 2010-11-09 Hrl Laboratories Capacitive arrangement for qubit operations
CN100570887C (zh) * 2007-01-10 2009-12-16 中国科学院微电子研究所 高速砷化镓基复合沟道应变高电子迁移率晶体管材料
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
US20080258242A1 (en) * 2007-04-19 2008-10-23 Northrop Grumman Space And Mission Systems Corp. Low contact resistance ohmic contact for a high electron mobility transistor and fabrication method thereof
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
US7573080B1 (en) * 2008-06-20 2009-08-11 Visual Photonics Epitaxy Co., Ltd. Transient suppression semiconductor device
GB0912512D0 (en) * 2009-07-17 2009-08-26 Univ Leeds Generating and detecting radiation
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
JP2013074069A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR101919422B1 (ko) * 2012-09-28 2019-02-08 삼성전자주식회사 질화물 반도체 기반의 파워 변환 장치
US8946894B2 (en) * 2013-02-18 2015-02-03 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
JP6222220B2 (ja) * 2013-03-18 2017-11-01 富士通株式会社 半導体装置
US9236444B2 (en) * 2013-05-03 2016-01-12 Samsung Electronics Co., Ltd. Methods of fabricating quantum well field effect transistors having multiple delta doped layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9166035B2 (en) * 2013-09-12 2015-10-20 Taiwan Semiconductor Manufacturing Company Limited Delta doping layer in MOSFET source/drain region
JP2017059743A (ja) * 2015-09-18 2017-03-23 株式会社東芝 半導体装置
JP6817559B2 (ja) * 2015-10-27 2021-01-20 パナソニックＩｐマネジメント株式会社 半導体装置
US10665577B2 (en) 2015-12-21 2020-05-26 Intel Corporation Co-integrated III-N voltage regulator and RF power amplifier for envelope tracking systems
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US9741840B1 (en) * 2016-06-14 2017-08-22 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT and an insulated gate electrode
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10026731B1 (en) * 2017-04-14 2018-07-17 Qualcomm Incorporated Compound semiconductor transistor integration with high density capacitor
DE102017011643B4 (de) * 2017-12-15 2020-05-14 Azur Space Solar Power Gmbh Optische Spannungsquelle
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) * 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
CN109346407A (zh) * 2018-09-21 2019-02-15 张海涛 氮化镓hemt的制造方法
US11799035B2 (en) * 2019-04-12 2023-10-24 The Research Foundation For The State University Of New York Gate all-around field effect transistors including quantum-based features
JP7280206B2 (ja) 2020-01-09 2023-05-23 株式会社東芝 半導体装置
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN111540712B (zh) * 2020-04-26 2024-04-16 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626328A (en) * 1969-04-01 1971-12-07 Ibm Semiconductor bulk oscillator
US4882609A (en) 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61174775A (ja) 1985-01-30 1986-08-06 Fujitsu Ltd 半導体装置
JPS6235678A (ja) * 1985-08-09 1987-02-16 Fujitsu Ltd ダブル・ヘテロ型電界効果トランジスタ
US4780748A (en) * 1986-06-06 1988-10-25 American Telephone & Telegraph Company, At&T Bell Laboratories Field-effect transistor having a delta-doped ohmic contact
JPS631046A (ja) 1986-06-20 1988-01-06 Matsushita Electric Ind Co Ltd 半導体装置
JPH0513446A (ja) 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
JPH05226374A (ja) 1992-02-14 1993-09-03 Sumitomo Electric Ind Ltd 半導体装置
US5488237A (en) * 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
JP2550859B2 (ja) * 1993-06-01 1996-11-06 日本電気株式会社 電界効果トランジスタ
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP3301888B2 (ja) * 1995-05-18 2002-07-15 三洋電機株式会社 電界効果型半導体装置
JP2718406B2 (ja) 1995-12-19 1998-02-25 日本電気株式会社 電界効果トランジスタ
EP0841704A1 (en) * 1996-11-07 1998-05-13 Paul-Drude-Institut für Festkörperelektronik Semiconductor transistor device and method of manufacturing the same
JP3458349B2 (ja) * 1996-11-19 2003-10-20 株式会社デンソー 半導体装置
US6194747B1 (en) * 1997-09-29 2001-02-27 Nec Corporation Field effect transistor
JP2000006210A (ja) 1998-06-23 2000-01-11 Toshiba Mach Co Ltd プラスチック射出成形機用耐摩耗部品
JP4162165B2 (ja) 1998-08-13 2008-10-08 シャープ株式会社 量子井戸構造光半導体素子
JP3429700B2 (ja) * 1999-03-19 2003-07-22 富士通カンタムデバイス株式会社 高電子移動度トランジスタ
JP3820054B2 (ja) 1999-03-29 2006-09-13 三菱電機株式会社 パケット送信装置
EP1252654B1 (en) * 2000-01-28 2007-08-08 Interuniversitair Micro-Elektronica Centrum Vzw A method for transferring and stacking of semiconductor devices
US6674131B2 (en) * 2000-06-27 2004-01-06 Matsushita Electric Industrial Co., Ltd. Semiconductor power device for high-temperature applications

Also Published As

Publication number Publication date
US20030141518A1 (en) 2003-07-31
WO2002043156A3 (en) 2002-08-29
CN1476638A (zh) 2004-02-18
AU2002224069A1 (en) 2002-06-03
CN1259727C (zh) 2006-06-14
WO2002043156A2 (en) 2002-05-30
US6903383B2 (en) 2005-06-07
EP1344256A2 (en) 2003-09-17

Similar Documents

Publication Publication Date Title
TWI288435B (en) Semiconductor device and equipment for communication system
EP2080228B1 (en) Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same
US6940127B2 (en) Equipment for communication system and semiconductor integrated circuit device
US7348612B2 (en) Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US8264002B2 (en) Field-effect transistor
US8169008B2 (en) Semiconductor device
US9362268B2 (en) Semiconductor integrated circuit device with transistor and non-transistor regions
JPH027532A (ja) 積層チャネル電界効果トランジスタ
US20220375925A1 (en) Semiconductor device and manufacturing method thereof
JP2014239201A (ja) 半導体装置、アンテナスイッチ回路、および無線通信装置
JP3481225B2 (ja) 半導体装置及び通信システム用機器
US8742453B2 (en) High linearity hybrid transistor device
Kuzuhara et al. High‐voltage rf operation of AlGaN/GaN heterojunction FETs
Leuther et al. Metamorphic 50 nm InAs-channel HEMT
JP2002237576A (ja) 通信システム用機器及び半導体集積回路装置
JP2000100829A (ja) 接合型電界効果トランジスタおよびその製造方法
Rodwell et al. Transistors for 100-300GHz Wireless
JP6369605B2 (ja) 半導体装置、アンテナスイッチ回路、および無線通信装置
JP2003289082A (ja) 通信機器用半導体装置及び通信システム用機器
Ren et al. High performance pseudomorphic InGaPInGaAs power HEMTs
US10256334B2 (en) Gateless switch with capacitively-coupled contacts
CN117316998A (zh) 一种半导体器件
JPH0883808A (ja) 半導体装置
Zolper et al. GaAs-BASED JFET AND PHEMT TECHNOLOGIES FOR ULTRA-LOW-POWER MICROWAVE CIRCUITS OPERATING AT FREQUENCIES UP TO 2.4 GHz AG Baca*, VM Hietala*, D. Greenway
Yuan et al. Production Ready Ultra High Breakdown 6” pHEMT Technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees