TWI240864B - Memory device - Google Patents
Memory device Download PDFInfo
- Publication number
- TWI240864B TWI240864B TW091112554A TW91112554A TWI240864B TW I240864 B TWI240864 B TW I240864B TW 091112554 A TW091112554 A TW 091112554A TW 91112554 A TW91112554 A TW 91112554A TW I240864 B TWI240864 B TW I240864B
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- data
- memory
- aforementioned
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
1240864 Α7 Β7 五、發明説明(,) 【發明所屬之記憶領域】 (請先閲讀背面之注意事項再填寫本頁) 本發明是關於使用揮發性記憶體以及非揮發性記憶體 之記憶體裝置,爲關於高速而且便宜的記憶體系統之構築 【習知技術】 在使用揮發性記憶體以及非揮發性記憶體之記憶體系 統中,如日本專利特開2 0 0 1 — 5 7 2 3號所記載般地 ,有在電源投入時,將非揮發性記憶體之內容複製於揮發 性記憶體,由主機存取揮發性記憶體而使用之方法。在該 情形,於電源關閉時,將揮發性記憶體之內容複製於非揮 發性記憶體,利用專用線路將關於該處理結果通知主機, 藉此,安全地關閉電源,在電源關閉後也能保持資料。 【發明所欲解決之課題】 經濟部智慧財產局員工消費合作社印製 在上述習知技術中,揮發性記憶體(D R A Μ )與非 揮發性記憶體(快閃記憶體)間之資料傳送,只能在電源 投入時或者電源關閉時進行之故,並未考慮在電源投入後 ,於正在使用該記憶體系統當中,進行該資料傳送。另外 ,該資料傳送以全部之非揮發性記憶體整體爲對象之故, 對於大容量之記憶體,在傳送上需要時間,在能夠當成記 憶體系統使用之準備上,花相當多之時間。另外,在電源 關閉後,爲了要將複製處理結束一事通知主機而使用專用 線路之故,無法只以既存之揮發性記憶體介面進行控制。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -4- 1240864 A 7 B7 ____ 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) 進而,並未考慮由主機存取非揮發性記憶體。另外,並未 考慮揮發性記憶體之資料傳送速度與非揮發性記憶體之資 料傳送速度之不同。 本發明之目的在於提供··可以由主機控制揮發性記憶 體與非揮發性記憶體之資料傳送,提升由來自主機的控制 性之記憶體裝置。 或者,本發明之目的在於提供··可以由主機存取非揮 發性記憶體,提升來自主機的控制性之記憶體裝置。 【用以解決課題之手段】 本發明爲控制電路接收、解釋由主機來之指令,因應 被解釋之指令,開始揮發性記憶體與非揮發性記憶體之間 的資料傳送。 或者,本發明爲控制電路因應由主機對揮發性記憶體 上之預先決定的位址之存取指令(包含資料讀取、資料寫 入),開始揮發性記憶體與非揮發性記憶體之間的資料傳 送。 經濟部智慧財產局員工消費合作社印製 或者,本發明爲位於主機與前述控制電路之間的第1 介面是對揮發性記憶體輸入輸出讀寫之資料之第1介面, 位於主機與控制電路之間的第2介面對非揮發性記憶體輸 入輸出讀寫之資料。 或者,本發明爲位於主機與控制電路之間的介面對揮 發性記憶體輸入輸出讀寫之資料,而且,對非揮發性記憶 體輸入輸出讀寫之資料。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 1240864 A7 B7 五、發明説明(3) 或者,本發明爲保持電路保持揮發性記憶體與非揮發 性記憶體之間的傳送資料。 (請先閲讀背面之注意事項再填寫本頁) 【發明之實施形態】 第2 4圖所示之記憶體裝置4 0 0 0例如爲可以構裝 在行動電話、P D A (Personal Digital Assistants :個人數 位助理)、音樂再生裝置、數位照相機、數位錄影機、網 路機上盒(set-top box)、個人電腦、汽車導航系統等之資 訊終端之記憶體裝置4 0 0 0。 記憶體裝置4 0 0 0爲一種具有:在由主機4 0 4 0 所指定之位址寫入由主機4 0 4 0所指定之資料的機能、 經濟部智慧財產局員工消費合作社印製 及在有供給電源之情形,至少將寫入之資料保持在一定期 間以上之機能、及將保持在由主機4 0 4 0所指定之位址 的資料輸出於主機4 0 4 0之機能的記憶體裝置4 0 0 0 ,具有即使停止電源供給,也可以保持被寫入之資料的一 部份或者全部之非揮發性,具有記憶體裝置4 0 0 〇之主 機4 0 4 0藉由至少與SDRAM (同步動態隨機存取記 憶體)有電氣互換性之介面4 0 0 1可以進行對記憶體裝 置4 0 0 0之位址的指定、及對記憶體裝置4 0 0 0之資 料的寫入、及由記憶體裝置4 0 0 0之資料的讀出之機能 的記憶體裝置4 0 0 0。 此處所謂之主機4 0 4 0例如爲被內藏在資訊終端之 C P U和A S I C等之資訊處理裝置。在記憶體裝置 4 0 〇 0例如可以儲存主機4 0 4 0實行各種資訊處理用 本紙張尺^適用中國國家標準(€奶)八4規格(210父297公釐) " ' ~ -6- 1240864 Α7 Β7
五、發明説明(J 4 1 之動作程式。 動作程式例如爲S 0 (作業系統)、驅動器(d r i v e r ) JAVA虛擬機、JAVA applet等之各種應用等。另 外,此處所謂之資訊處理例如爲構成資訊終端之各硬體的 動作控制,資料演算、動畫或者聲音之記錄以及再生等之 處理。主機4 0 4 0將記憶體裝置4 0 0 0當成主記憶體 使用,可以依據被儲存在記憶體裝置4 0 0 0之動作程式 而動作。另外,可以在記憶體裝置4 0 0 0儲存例如以動 作程式進行處理用之各種資料。此處所謂資料例如爲文字 '晝像、聲音、動畫等之各種資料、程式之動作參數和設 定檔案等。也可以儲存其它之資料。 記憶體裝置4 0 0 0具備:揮發性記憶體之可以隨機 存取之S D R A Μ 4 0 1 0、及非揮發性記憶體之快閃記 憶體4 0 2 0、及主機4 0 4 0可以存取記憶體裝置 4000用之SDRAM互換介面4001。記憶體裝置 4 0 0 0藉由SDRAM互換介面4 0 0 1而連接主機 4 ◦ 4 0。記憶體裝置4 0 0 0當成S D R A Μ互換記憶 體而動作之故,主機4040可以利用SDRAM介面控 制記憶體裝置4 0 0 0。記憶體裝置4 0 0 0可以將 5 D R A Μ 4 0 1 0之資料的一部份或者全部儲存在快閃 記憶體4 0 2 0。記憶體裝置4 0 0 0可以將快閃記憶體 4 0 2 0之資料的一部份或者全部讀出於 5 D R A Μ 4 0 1 0。例如,在停止對記憶體裝置 4〇0 〇之電源供給之前,如將S D R A Μ 4 0 1 0之資 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
1240864 A7 ________ B7 五、發明説明(5) (請先閱讀背面之注意事項再填寫本頁) 料儲存在快閃記憶體4 0 2 0,可以防止由於電源供給停 止所致之S D R A Μ 4 〇 ]_ 〇之資料消失。另外,例如, 在對記憶體裝置4 0 0 0開始電源供給後,在主機 4 0 4 0存取記憶體裝置4 0 0 0之前,如將快閃記憶體 402 ◦之資料讀出於SDRAM40 10,主機 4 0 4 0可以將記憶體裝置4 0 0 0當成具有非揮發性之 5 D R A Μ互換記憶體使用。記憶體裝置4 0 〇 〇具有主 機4 0 4 0可以任意指定S D R A Μ 4 0 1 0與快閃記憶 體4 0 2 0之間的資料傳送之機能。記憶體裝置4 0 ◦〇 具有由主機4 0 4 0接受記憶體裝置4 0 0 0之動作指示 之指不接受機能、及將記憶體裝置4 0 0 0之狀態通知主 機4 0 4 0之狀態通知機能。 經濟部智慧財產局員工消費合作社印製 指示接受機能與狀態通知機能可以藉由主機4 0 4 0 、對於記憶體裝置4 0 0 0之預定的位址讀寫預定的書寫形 式之資料而進行。因此,不用在S D R A Μ介面新追加對 記憶體裝置4 0 0 0進行指示用之專用銷,主機4 0 4 0 可以利用指示接收機能與狀態通知機能之故,主機 4 0 4 0可以容易置換既存之SDRAM4 0 1 0與記憶 體裝置4000。記憶體裝置4000之主機4040藉 由指示接受機能,可以隨時指示··對於記憶體裝置 4 0 0 0,將S D R A Μ 4 0 1 0之資料傳送快閃記憶體 4 0 2 0、以及將快閃記憶體4 0 2 0之資料傳送 SDRAM4010。 此處,記憶體裝置4 0 0 0具備具有非揮發性之資料 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -8- 1240864 Α7 Β7 五、發明説明(
D (請先閱讀背面之注意事項再填寫本頁) 儲存區域之故,方便性高。另外,具有與通常之 SDRAM4 0 1 0同等之傳送速度之故,與直接存取快 閃記憶體之情形相比,可以縮短傳送時間。另外,記憶體 裝置4000具有SDRAM互換介面4001之故,具 備S D R A Μ介面之主機4 0 4 0不須進行硬體之新設計 或者追加,可以利用記憶體裝置4 0 0 〇。 接著,說明記憶體裝置4 0 0 0所具有之機能之例子 〇 記憶體裝置4 0 0 0具有使s D R A Μ互換介面 4 0 0 1信號之SDRAM互換介面4 0 0 1信號通過 SDRAM4 0 1 0之SDRAM互換介面4 0 0 1信號 之機能。藉由SDRAM互換介面4001信號之通過機 能,主機·4 0 4 0可以將記憶體裝置4 0 0 〇當成 5 D R A Μ互換之記憶體裝置4 0 0 0使用。例如,主機 4 0 4 0對於記憶體裝置4 0 0 0,以與 5 D R A Μ 4 0 1 0相同之順序,發行讀取指令和寫入指 令和更新指令等。記憶體裝置4 0 0 0具有將被保持在 經濟部智慧財產局員工消費合作社印製 S D R A Μ 4 0 1 0之預定區域之資料傳送於快閃記憶體 4 0 2 0之預定區域之機能。藉由儲存機能,被傳送於快 閃記憶體4 0 2 0之資料,即使由於對記憶體裝置 4 0 0 0之電源供給之停止而由SDRAM4 0 1 〇上消 失,也可以保持在快閃記憶體4 0 2 0上。 儲存機能是在記憶體裝置4 0 0 0之動作狀態滿足預 定的儲存實行條件下實行。儲存實行條件之一爲:例如, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ~ ^ -- -9- 1240864 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明説明(7) 電源供給被停止。儲存實行條件之一爲:例如,主機 4 0 4 0發行儲存實行指示。儲存實行條件之一爲:例如 ,記憶體裝置4 0 0 0之預定的暫存器取的預定之範圍之 値。所謂預定之暫存器例如爲計算由主機4 0 4 0存取記 憶體裝置4000之次數之計數暫存器。 記憶體裝置4 0 0 0具有規定儲存實行條件之儲存實 行條件資訊。記憶體裝置4 0 0 0具有變更儲存實行條件 資訊之機能。記憶體裝置4 0 0 0具有主機4 0 4 0可以 指定儲存實行條件資訊之變更的機能。記憶體裝置 4 0 0 0具有將儲存實行條件資訊保存在快閃記憶體 4〇2 0之機能。記憶體裝置4 0 0 〇具有由快閃記憶體 4 0 2 0讀入儲存實行條件資訊之機能。記憶體裝置 4 0 0 0具有將被保存在快閃記憶體4 0 2 0之預定區域 之資料傳送於SDRAM4 0 1 0之預定區域之載入機能 〇 載入機能在記憶體裝置4 0 0 〇之動作狀態滿足預定 之載入實行條件下實行。載入實行條件之一爲:例如,開 始電源供給。載入實行條件之一爲:例如主機4 0 4 0發 行載入實行指示。載入實行條件之一爲:例如,記憶體裝 置4 0 0 0之預定的暫存器取得預定的範圍之値。 記憶體裝置4 0 0 0具有規定載入實行條件之載入實 行條件資訊。記憶體裝置4 0 0 0具有變更載入實行條件 資訊之今人記憶體裝置4 0 0 0具有主機4 0 4 0可以指 定載入實行條件資訊之變更之機能。記憶體裝置4 0 〇 〇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -10- 1240864 A7 B7 五、發明説明(8) (請先閱讀背面之注意事項再填寫本頁) 具有將載入實行條件資訊保存在快閃記憶體4 0 2 0之機 能。記憶體裝置4 0 0 0具有由快閃記憶體4 0 2 0讀入 載入實行條件資訊之機能。記憶體裝置4 0 0 0具有依據 預定之順序,使S D R A Μ 4 0 1 0之位址與快閃記憶體 4 0 2 0之位址相對應之機能。 儲存機能以及載入機能之資料傳送在藉由位址對應機 能而被賦予對應之位址彼此間進行。位址對應機能是依據 位址對應資訊而進行。另外,在快閃記憶體4 0 2 0存在 無法正常讀寫資料之不良區域。因此,快閃記憶體 4 0 2 0之記憶體區域需要不使用存在於快閃記憶體 4 0 2 0上之不良區域。因此,位址對應資訊對於不良區 域,不使發生資料存取而使SDRAM4 0 1 0之位址與 快閃記憶體4 0 2 0之位址相對應。 經濟部智慧財產局員工消費合作社印製 記憶體裝置4 0 0 0具有儲存位址對應資訊用之位址 對應資訊暫存器。記憶體裝置4 0 0 0具有變更被儲存在 位址對應資訊儲存暫存器之位址對應資訊之機能。記憶體 裝置4 0 0 0具有主機4 0 4 0可以指定位址對應資訊之 變更之機能。記憶體裝置4 0 0 〇具有將位址對應資訊保 存在快閃記憶體4 0 2 0之機能。記憶體裝置4 0 0 0具 有由快閃記憶體4 0 2 0讀入位址對應資訊之機能。記憶 體裝置4 0 0 0具有監視對記憶體裝置4 0 0 0之電源供 給狀態之機能。 接著,更詳細說明記憶體裝置4 0 0 0之構成。 記憶體裝置4000至少具備:SDRAM互換介面 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 ~~ -11 - 1240864 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(9) 4 〇 〇 1、及S D R A Μ 4 0 1 0、及快閃記憶體 4〇2〇、及控制裝置4030。SDRAM4〇10與 控制裝置4 0 3 0以SDRAM介面4 〇 〇 2連接。 控制裝置4 0 3 0與快閃記憶體4 〇 2 0以快閃記憶 體介面4 0 0 3連接。在控制裝置4 0 3 0連接連接記憶 體裝置4 0 4 0與主機4 0 4 0用之SDRAM互換介面 4 0 0 1° 記憶體裝置4 0 0 0例如在個別不同之矽晶片上構成 5 D R A Μ 4 0 1 0、及快閃記憶體4 0 2 0、及控制裝 置4 0 3 0,例如以銲線等連接各矽晶片之端子間,可以 作成密封在1個封裝內之多晶片封裝。此處,所謂封裝例 如指 T S 〇 P ( Thin Small Outline Package :纖薄小外型封 裝)和B G A ( Ball Grid Array :球格陣列)等之L S I封 裝形態。 SDRAM互換介面4 0 0 1例如爲對晶片輸入輸出 電氣信號之端子群與端子群之功能,該電氣特性與 S D R A Μ之端子群具有互換性之介面。例如,記憶體裝 置4 0 0 0與S D R A Μ在各信號之設定時間和保持時間 和C A S等待時間等之特性上具有互換性。 連接主機4 0 4 0與控制裝置4 0 3 0之SDRAM 互換介面4 0 0 1不單與J E I DA規格之SDRAM有 端子群之電氣特性之互換性,也期望在記憶體裝置 4 0 0 0之封裝大小和被配置在記憶體裝置4 0 0 0之封 裝之例如銷和焊球等之端子群的大小以及端子群之配置等 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " ~ -12- (請先閱讀背面之注意事項再填寫本頁) 訂 着· LT. 1240864 Α7 Β7 五、發明説明(d 也具有互換性。 藉由作成一種裝置,具備SDRAM互換介面 (請先閱讀背面之注意事項再填寫本頁) 4 0 〇 1之主機4 0 4 0可以容易置換SDRAM與記憶 體裝置4000而使用。 S D R A Μ互換介面4 0 0 1例如爲只將對於 5 D R A Μ介面4 0 0 2可以指定位址之記憶體區域擴充 控制用暫存器份之介面。SDRAM401 0爲具有:在 由主機4 0 4 0所指定之位址寫入由主機4 0 4 0所指定 之資料的機能、及在供給電源之情形,至少將被寫入之資 料保存在一定期間以上之機能、及讀出被儲存在主機 4 0 4 0所指定之位址的資料,輸出於主機4 0 4 0之機 能的記憶體裝置4 0 0 0。藉由使信號之輸入輸出與時脈 同步實行,與不使同步之DRAM相比,可以提升資料之 傳送速度之記憶體裝置4000。SDRAM40 1 0具 有SDRAM介面4002。SDRAM介面4〇〇2爲 利用SDRAM4 0 1 0之外部裝置(未圖示出)對於 5 D R A Μ 4 0 1 0指定位址和資料之端子群。 經濟部智慧財產局員工消費合作社印製 快閃記憶體4 0 2 0爲具有:在主機4 0 4 0所指定 之位址寫入由主機4 0 4 0所指定之資料之機能、及即使 電源供給被停止,至少將被寫入之資料保存在一定期間以 上之非揮發性、及讀出被儲存在主機4 0 4 0所指定之位 址之資料,輸出於主機4 0 4 0之機能的記憶體裝置 4〇0 0。快閃記憶體4 0 2 0具有快閃記憶體介面 4 0 0 3。快閃記憶體介面4 0 0 3爲利用快閃記憶體 本紙張尺度適用中周國家標準(CNS ) Α4規格(210X 297公釐) -13- 1240864 A7 B7 五、發明説明(Μ) 4 0 2 0之外部裝置(未圖示出)對於快問記憶體 4 0 2 0指定位址和資料之端子群。 (請先閱讀背面之注意事項再填寫本頁) 控制裝置4 0 3 0爲具有統括控制記憶體裝置 4 0 0 0之各部的動作之機能的控制裝置4 0 3 0。控制 裝置4 0 3 0具有統括控制記憶體裝置4 0 〇 0之各部的 動作,實線記憶體裝置4 0 0 0之各機能之機能。控制裝 置4 0 3 0具有連接SDRAM互換介面4 0 0 1與 SDRAM介面4002,中繼主機4040與 5 D R A Μ 4 0 1 0之間的資料傳送之機能。控制裝置 4 0 3 0具有將被保存在SDRAM4 0 1 〇之預定區域 之資料傳送於快閃記憶體4 0 2 0之預定區域之儲存機能 。控制裝置4 0 3 0具有將被保存在快閃記憶體4 0 2 0 之預定區域之資料傳送於SDRAM4 0 1 0之預定區域 之載入機能。控制裝置4 0 3 0具有依據預定之順序,使 5 D R A Μ 4 0 1 0之位址與快閃記憶體4 0 2 0之位址 相對應之位址對應機能。控制裝置4 0 3 0具有控制用暫 存器4031。控制用暫存器4031爲儲存控制裝置 經濟部智慧財產局員工消費合作社印製 4 0 3 0在動作之際所必要之各種資訊的暫存器。 控制用暫存器4 0 3 1之一部份或者全部可由主機 4 0 4 0重寫。控制用暫存器4 0 3 1之一部份或者全部 可由主機4 0 4 0讀出。 在主機4 0 4 0重寫控制用暫存器4 0 3 1之情形, 主機4040藉由SDRAM互換介面4001,在控制 用暫存器4 0 3 1之預定的位址寫入預定之書寫形式之資 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -14- 1240864 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(12> 料而進行。在主機4040由控制用暫存器4031讀出 之情形,主機4040藉由SDRAM互換介面4001 ,由控制用暫存器4 0 3 1之預定的位址讀出預定的資料 而進行。 控制裝置4 0 3 0可以存取任意之控制用暫存器 40 3 1。或者將預定之暫存器設爲重寫禁止、讀出禁止 〇 控制用暫存器4 0 3 1之位址的指定可以以與 S D R A Μ之位址指定相同之順序進行。控制用暫存器 4 0 3 1例如具有主機4 0 4 0勿\記憶體裝置4 0 0 0 發行各種動作指示用之區域。控制用暫存器4 0 3 1例如 具有主機4 0 4 0儲存知道記憶體裝置4 0 0 0之動作狀 態用之資訊的區域。控制用暫存器4 0 3 1例如具有儲存 儲存實行條件用之區域。控制用暫存器4 0 3 1例如具有 儲存載入實行條件資訊用之區域。3 SDRAM互換介面 4 0 0 1例如具有儲存位址對應條件資訊用之區域。 控制裝置4 0 3 0具有電壓檢測裝置4 0 3 2。電壓 檢測裝置4 0 3 2爲監視由外部裝置所供應給記憶體裝置 4 0 0 0之電源電壓之裝置。電壓檢測裝置4 0 3 2具有 檢測對記憶體裝置4 0 0 0之供應電壓爲預定的範圍之値 、或者供應電壓在預定之範圍之機能。例如,對記憶體裝 置4 0 0 0之電源投入時,檢測電源電壓比預定之値還大 。所謂預定之値,例如爲控制裝置4 0 3 0可以正常動作 之電壓値,或者SDRAM4 0 1 0可以正常動作之電壓 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --— -15- (請先閱讀背面之注意事項再填寫本頁)
1240864 A7 B7 五、發明説明 (請先閱讀背面之注意事項再填寫本頁) 値、或者快閃記憶體4 Ο 2 0可以正常動作之電壓値等。 另外,例如檢測記憶體裝置4 0 0 0之電源電壓比預定之 値還小。所謂預定之値,例如爲控制裝置4 0 3 0可以正 常動作之電壓値、或者快閃記憶體4 0 2 0可以正常動作 之電壓値等。 控制裝置4 0 3 0可以進行:藉由使用電壓檢測裝置 4 0 3 2,例如在電源成爲預定之値以上時,將快閃記憶 體4 0 2 0之預定的區域的資料載入SDRAM4 Ο 1〇 之預定的區域,電源在預定之値以下時,將 5 D R A Μ 4 Ο 1 0之預定的區域之資料儲存在 SDRAM4010之預定的區域之處理。 接著,說明記憶體裝置4 0 0 0之記憶體區域之構成 例。 記憶體裝置4 0 0 0在S D R A Μ 4 Ο 1 0之記憶體 區域內至少構成1個以上之非揮發性區域4 Ο 1 1。 所謂非揮發區域4 Ο 1 1是進行利用快閃記憶體 4020之鏡射4063之區域。 經濟部智慧財產局員工消費合作社印製 SDRAM4 0 1 0之記憶體區域之中,設不當成非 揮發區域4 0 1 1之區域爲揮發區域4 0 1 2。 此處,把使被儲存在快閃記憶體4 0 2 0之之鏡射區 域4 0 2 1之資料與被儲存在S D R A Μ 4 0 1 0之非揮 發區域4 0 1 1之資料一致,或者將被儲存在SDRΑΜ40 10 之非揮發區域4 0 1 1的資料的複製儲存在快閃記憶體 4 0 2 0之鏡射區域4 0 2 1稱爲鏡射4 0 6 3。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 1240864 A7 B7 經濟部智慧財產局S工消費合作社印製 五、發明説明(^ 但是,快閃記憶體4 0 2 0之鏡射區域4 0 2 1以去除快 閃記憶體4 0 2 0之不良區域之邏輯位址進行管理。 記憶體裝置4 0 0 0設爲在快閃記憶體4 0 2 0之記 憶體區域內至少具有:進行S D R A Μ 4 0 1 0之鏡射 4〇63用之鏡射區域4021、與儲存控制用暫存器 4 0 3 1用之控制用暫存器儲存區域4 0 2 2之構成。鏡 射區域4 0 2 1設爲至少具有可以只儲存被儲存在 SDRAM4 0 1 0之非揮發區域4 0 1 1之全部的資料 之記憶體區域的構成。 S D R A Μ 4 0 1 0爲揮發性之記憶體之故,如停止 對記憶體裝置4 0 0 0之電源供應,被寫入 5 D R A Μ 4 0 1 0之資料便會消失。但是,被儲存在非 揮發區域4 0 1 1之資料可以鏡射於快閃記憶體4 0 2 0 之鏡射區域4 0 2 1故,在電源關閉後,也可以加以保持 。被儲存在揮發區域4 0 1 2之資料因電源關閉而消失。 主機4 0 4 0藉由利用SDRAM互換介面4 0 0 1以指 定預定之位址,可以存取SDRAM4 0 1 0之非揮發區 域 4011、SDRAM4010 之揮發區域 4012、 控制用暫存器4031。 '接著,說明記憶體裝置4 0 0 0之資料的傳達路徑之 例。 資料存取4 0 5 1爲主機4 0 4 0對於 SDRAM40 10,利用 SDRAM互換介面 400 1 進行存取之路徑。此時,主機4 0 4 0可以自由存取非揮 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17- 1240864 Α7 Β7 五、發明説明(1g) 發區域4 0 1 1以及揮發區域4 0 1 2之雙方.。 (請先閱讀背面之注意事項再填寫本頁) 暫存器讀出4 0 5 2爲主機4 0 4 0利用S DRAM 互換介面4 0 0 1,讀出被儲存在控制用暫存器4 0 3 1 之各種資訊之路徑。暫存器寫入4 0 5 3爲主機4 0 4 0 利用S D R A Μ互換介面4 0 0 1,將各種資訊寫入控制 用暫存器4 0 3 1之路徑。電源供應開始4 0 6 1爲對記 憶體裝置4 0‘ 0 0之電源供應一被開始之情形,由鏡射區 域4 0 2 1對非揮發區域4 0 1 0載入資料之路徑。載入 4 0 6 2爲在由主機4 0 4 0對記憶體裝置4 0 0 0發行 載入實行指示之情形等,由鏡射區域4 0 2 1對非揮發區 域4 0 1 0載入資料之路徑。儲存4 0 6 2爲由主機 4 0 4 0對記憶體裝置4 0 0 0發行儲存實行指示之情形 等,由非揮發區域4 0 1 0對鏡射區域4 0 2 1儲存資料 之路徑。電源供應停止4 0 6 1爲對記憶體裝置4 0 0 0 之電源供應被停止之情形,由非揮發區域4 0 1 0對鏡射 區域4 0 2 1儲存資料之路徑。 接著,說明如以上構成之記憶體裝置4 0 0 0的動作 經濟部智慧財產局員工消費合作社印製 例。 第2 5圖是顯示由電源供應開始至電源供應停止爲止 之記憶體裝置4 0 0 0的動作之一例的流程圖。首先,主 機4 0 4 0對gH憶體裝置4 0 0 0開始電源供應( 4 1 0 1 )。記憶體裝置4 0 0 0 —開始被供應電源,將 快閃記憶體4 0 2 0之鏡射區域4 0 2 1的資料載入 SDRAM4 ◦ 1 0之非揮發區域40 1 1。 本紙張尺度適用中國國家標準(CNS ) A4規格(2ΐ〇χ297公羞)~一 "" -18- 1240864 A7 B7 五、發明説明(d (請先閲讀背面之注意事項再填寫本頁) 接著,說明載入處理之流程之一例。記憶體裝置 4 0 0 0在供應電壓上升至電壓檢測裝置4 0 3 2可以動 作之値爲止,在控制用暫存器4 0 3 1設定忙碌(busy )信 號(4 1 0 2 )。忙碌信號以預定之書寫形式被儲存在控 制用暫存器4 0 3 1之預定的位址。主機4 0 4 0藉由查 詢控制用暫存器4 0 3 1之位址的資料,可以知道記憶體 裝置4 0 0 0之內部狀態。載入處理實行中,SDRAM 互換介面4 0 0 1與SDRAM介面4 0 0 2爲電氣地分 離著。 藉由上述處理,可以並行實行:由使用SDRAM互 換介面4 0 0 1之主機4 0 4 0對控制用暫存器4 0 3 1 之存取、及由使用S D R A Μ介面4 0 0 2之快閃記憶體 4020對SDRAM4010之載入處理。記憶體裝置 4 0 0 0藉由電壓檢測裝置4 0 3 2,監視電源供應之狀 態,等待供應電壓成爲預定之値爲止(4 1 0 3 )。此處 ,所謂預定之値,例如爲S D R A Μ 4 0 1 0以及快閃記 憶體4 0 2 0皆可以正常動作之電壓値。 經濟部智慧財產局員工消費合作社印製 接著,由快閃記憶體4 0 2 0之控制用暫存器儲存區 域4 0 2 2讀出各種控制用資訊,儲存在控制用暫存器 4 0 3 Γ ( 4 1 0 4 )。此處,將快閃記憶體4 0 2 0之 鏡射區域4 0 2 1儲存區域的內容之一部份或者全部讀出 於控制裝置4 0 3 0之控制用暫存器4 0 3 1稱爲暫存器 復原。 接著,依據讀出之控制用暫存器4 0 3 1內的位址對 i紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ' -- -19- 1240864 Α7 Β7 五、發明説明(17) 應資訊,將快閃記憶體4 0 2 0之鏡射區域4 0 2 1的資 料載入SDRAM40 1 0之非揮發區域40 1 1 ( (請先閱讀背面之注意事項再填寫本頁) 4 1 0 5 )。載入一結束,解除控制用暫存器4 0 3 1之 忙碌信號(4 1 0 6 )。 載入處理一結束,在此以後,記憶體裝置4 0 〇 〇在 由主機4 0 4 0接受關機指示(4 1 0 7 )爲止,當成 5 D R A Μ互換記憶體而動作(4 1 0 8 )。所謂關機指 示爲由主機4 0 4 0對記憶體裝置4 0 0 0通知停止電源 供應用之指示,藉由主機4040在控制用暫存器 4 0 3 1之預定的位址寫入預定的書寫形式之資料而實現 。記憶體裝置4 0 0 0 —由主機4 0 4 0接受關機指示, 將S D R A Μ 4 0 1 0之非揮發區域4 0 1 1的資料鏡射 於快閃記憶體4 0 2 0之鏡射區域4 0 2 1。 經濟部智慧財產局員工消費合作社印製 接著,說明儲存處理之流程之一例。記憶體裝置 4 0 0 0 —由主機4 0 4 0接受關機指示,在控制用暫存 器4 0 3 1設定忙碌信號(4 1 0 9 )。忙碌信號以預定 之書寫形式儲存在控制用暫存器4 0 3 1之預定的位址。 主機4 0 4 0藉由查詢控制用暫存器4 0 3 1之位址的資 料,可以知道記憶體裝置4 0 0 0之內部狀態。儲存處理 實行中,SDRAM互換介面4001與SDRAM介面 4 0 0 2爲電氣地分離著。藉由上述處理,可以並行實行 :由使用SDRAM互換介面4001之主機4040對 控制用暫存器40 3 1之存取、及由使用SDRAM介面 4〇0 2之S D R A Μ 4 0 1 〇對快閃記憶體4〇2 0之 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇父297公釐) -20- 1240864 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(18) 儲存處理。 接著,依.據讀出之控制用暫存器4 0 3 1內之位址對 應資訊,將S D R A Μ 4 0 1 0之非揮發區域4 0 1 1的 資料儲存在快閃記憶體4 0 2 0之鏡射區域4 0 2 1 ( 4 110)。 接著,將被儲存在控制用暫存器4 0 3 1之各種控制 用信號寫入快閃記憶體4 0 2 0之控制用暫存器儲存區域 4〇2 2 ( 4 1 1 1 )。此處,將控制裝置4 0 3 0之控 制用暫存器4 0 3 1的內容之一部份或者全部寫入快閃記 憶體4 0 2 0之控制甩暫存器4 0 3 1儲存區域稱爲暫存 器疏散4 0 7 1。暫存器疏散一結束,解除控制用暫存器 4 0 3 1之忙碌信號(4 1 1 2 )。主機藉由控制用暫存 器4 0 3 1之查詢,一檢測出忙碌被解除,停止對記憶體 裝置4 0 0 0之電源供應。 在實行以上所述之順序的情形,因對記憶體裝置 4 0 0 0之電源供應的停止,被保存在記憶體裝置 4000內之SDRAM4010的資料雖然消失,但是 其之一部份或者全部之資料的複製可以保存在快閃記憶體 4 0 2 0上,在下次對記憶體裝置4 0 0 0開始供應電源 之情形,可以利用保持在快閃記憶體4 0 2 0上之資料。 接著,更詳細說明記憶體裝置4 0 0 0當成 5 D R A Μ互換記憶體使用時(4 1 0 8 )之動作。 第2 6圖是顯示記憶體裝置4 0 0 0當成SDRAM 互換記憶體動作時之處理流程的一例圖。記憶體裝置 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 - 1240864 A7 B7 五、發明説明(1g) 4 0 0 〇由主機4 〇 4 0透過SDRAM互換介面 4 0 〇 1接受讀取、寫入、更新等之各種s d R A Μ動作 指示(4 2 0 1 )。 者,依據接受之動作指示,岔開處理。接受之動作 指不在爲讀取或者寫入之情形,判定由主機4 〇 4 〇所指 疋之記憶體位址(4 2 0 2 )。接受之動作指示在爲讀取 或者寫入以外之情形,或者被指定之記憶體位址爲指定 5 D R A Μ之記憶體區域之情形,使s D R A Μ互換介面 4001 信號通過 SDRAM介面 4002 (4203 ) 。藉由本處理,記憶體裝置4〇〇〇可以作爲8〇11八^1 互換記憶體動作。 接受之動作指示爲讀取或者寫入,而且,所指定之記 憶體位址在指定控制用暫存器4 0 3 1之情形,依據爲讀 取指示、或者寫入指示,岔開處理(4 2 〇 4 )。接受之 動作指示在爲寫入之情形,在控制用暫存器4 0 3 1之被 指定位址,寫入被指定之資料(4 2 0 5 )。接受之動作 ί曰不在爲5買取之情形,以預疋之書寫形式將被儲存在控制 用暫存器4 0 3 1之被指定的位址之資料透過SDRAM 互換介面4〇01輸出給主機404〇(4207)。藉 由本處理,記憶體裝置4 0 0 0不用對S DRAM介面追 加信號銷,可以接受由主機4 0 4 0來之動作指示、及將 記憶體裝置4 0 0 0之動作狀態等之各種資訊通知主機 4 0 4 〇。 接著,藉由對控制用暫存器4 0 3 1之存取,由主機 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 - 22- 1240864 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(20» 4 0 4 0發行動作指示之情形,開始被指定之動作( 4 2 0 6 )。此處之動作例如爲載入處理、儲存處理、位 址對應處理等。動作之實行中,爲了防止對快閃記憶體 4020之存取之競爭,例如,禁止主機4040之 5 D R A Μ存取,或者忽視存取。或者,例如作成具有複 數個快閃記憶體4 0 2 0之構成,或者例如作成使快閃記 憶體4 0 2 0爲複數訊息庫(b a n k )而可以獨立存取 之構成,以成爲可以並行實行複數之處理的構成。例如, 4201〜4203或者4201〜4206之處理,如 第41圖之4107、4108所示般地,可以重複至主 機發行關機指示爲止。即主機4 0 4 0可以將記憶體裝置 4 0 0 0當成SDRAM互換記憶體使用。 又,此處雖說明在記憶體裝置4 0 0 0內部使用 5 D R A Μ之例,但是也可以作成使用其它之記憶體,例 如DDR— SDRAM (倍數據率SDRAM)等之構成 。另外,此處連接記憶體裝置4 0 0 0與主機4 0 4 0之 介面雖說明使用SDRAM互換介面4001之例,但是 也可以作成使用其它之介面,例如DDR-SDRAM介 面之構成。令嬡,此處非揮發記憶體雖說明使用快問記憶 體4 0 2 0之例,但是也可以使用其它之非揮發性記憶體 〇 接著,說明適用本發明之記憶體裝置4 0 0 0之更詳 細的實施形態。 第1圖是顯示適用本發明之記憶體裝置1〇1之實施 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' ' -23- (請先閱讀背面之注意事項再填寫本頁) 1240864 A7 B7 ____ 五、發明説明(21> (請先閱讀背面之注意事項再填寫本頁) 形態的內部構成之一例。記憶體裝置1 0 1由:非揮發性 記憶體之快閃記憶體1 0 2、揮發性記憶體之S D R A Μ (同步D R A Μ +) 1 0 3、以及控制這些記憶體之記憶體 控制部1 〇 4所構成。記憶體控制部1 〇 4因應由主機 1 1 1來之要求,控制主機1 1 1與記憶體裝置1 0 1、 以及快閃記憶體1 〇 2與S D R Α Μ 1 0 3間之資料傳送 等。主機111通常透過SDRAM介面112直接存取 SDRAM10 3,但是藉由進行對特定位址之寫入,可 以指示快閃記憶體1 0 2與S D R Α Μ 1 0 3間之資料傳 送,和快閃記憶體1 0 2之格式等、記憶體裝置1 〇 1之 內部處理。所謂主機1 1 1例如是相當於行動電話、攜帶 資訊終端(P D A )、個人電腦、音樂再生(以及錄音) 裝置、照相機、錄影機、網路機上盒終端等。 經濟部智慧財產局員工消費合作社印製 記憶體控制部1 0 4由資料傳送控制部1 0 5、快閃 記憶體介面控制部1 0 6、S D R A Μ介面控制電路 1 0 7、以及資料緩衝器1 0 8所構成。主機1 1 1在直 接存取S D R Α Μ 1 0 3之情形,資料傳送控制部1 〇 δ 以及S D R A Μ介面控制電路1 0 7被通過。快閃記憶體 1 0 2與S D R Α Μ 1 0 3間之資料傳送吸收兩裝置間之 傳送速度差之故,透過資料緩衝器1 0 8進行。在由快_ 記憶體1 0 2對資料緩衝器1 0 8之資料的傳送(由快閃 記憶體1 0 2來之讀出)之際,快閃記憶體介面控制部 1 0 6內之E C C控制電路1 0 9檢查在由快閃記憶體 1 0 2被讀出之資料是否沒有錯誤,在有錯誤之情形,$ 本纸張尺度適^中國國家標準(〇阳)八4規格(210/297公釐) ~ ~ -24 - 1240864 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(y 行資料之訂正。在此之際,讀出對象之區段(sector )爲不 良區段之情形,代替區段控制電路1 1 〇檢測對不良區段 之代替區段,資料由被檢測之代替區塊被讀出。在由資料 緩衝器1 0 8對快閃記憶體1 〇 2之資料的傳送(對快閃 記憶體1 0 2之寫入)之際,被讀出之增要由資料緩衝器 1 0 8透過資料傳送控制部1 〇 5被傳送於快閃記憶體介 面控制部1 0 6。快閃記憶體介面控制部1 0 6產生對於 傳送資料之E C C。所產生之E C C配合傳送資料被寫入 快閃記憶體1 0 2。在此之際,寫入對象之區段爲不良區 段之情形,以代替區段控制電路1 1 0檢測對於不良區段 之代替區段,資料被寫入被檢測出之代替區段。 第2圖是顯示S D R Α Μ 1 〇 3以及快閃記憶體 1 0 2之位址空間以及使用方法之一例圖。 S D R Α Μ 1 〇 3之位址空間是由:系統用工作區域 2 0 1、指令/狀態保持區域2 0 2、揮發區域2 0 3、 非揮發區域2 0 4所構成。在系統用工作區域2 0 1儲存 1 1管理系統所必要之資訊(但是,也可以儲存在後述之 揮發區域2 0 3 )。指令/狀態保持區域2 0 2是設置爲 對於記憶體裝置1 0 1指示內部處理用之區域。揮發區域 2 0 3爲儲存主機1 1 1在處理應用上所必要之資訊用之 區域。揮發區域2 0 3之內容在記憶體裝置1 0 1之電源 被關閉之際而消失。在非揮發區域2 0 4儲存電源關閉後 也需要保持之資訊。S D R Α Μ 1 〇 3爲揮發性記憶體之 故,被儲存在SDRAM1 〇 3上之非揮發區域2 0 4之 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -25- 1240864 A7 B7 五、發明説明( 資訊在電源關閉前,被複製於快閃記憶體1 〇 2,在快Γ4 記憶體1 0 2上加以保持。 利用上述之S D R Α Μ 1 〇 3上的位址空間,可以進 行如下述之處理。在電源投入後,將快閃記憶體1 〇 2上 之程式資料複製於快閃記憶體1 〇 2之揮發區域2 〇 3, 主機1 1 1藉由存取SDRAM1 〇 3上之揮發區域 2 0 3,可以利用程式。在此情形,在電源關閉時,被儲 存在揮發區域2 0 3之程式資料雖被廢棄,但是程式資_斗 被保持在快閃記憶體1 0 2上之故,不會有問題。另外, 在電源投入後,將快閃記憶體1 0 2上之使用者資料複製 於SDRAM103之非揮發區域204,主機1 1 1藉 由存取快閃記憶體1 0 2上之非揮發區域2 0 4,可以利 用使用者資料。使用者資料在被變更或者追加之情形,在 電源關閉前,使用者資料被複製於快閃記憶體1 0 2,被 保持在快閃記憶體1 0 2上。 第3圖是顯示主機1 1 1對於記憶體裝置1 0 1所指 示之處理內容,即指令之一例。指令之位址被映射於指令 /狀態保持區域2 0 2,被配置在由指令/狀態保持區域 2 0 2之前端位址A 2 0 9加上偏置位址3 0 1之位址。 位址0爲指定揮發區域2 0 3之前端位址( ADRs dB 2 1 0),位址1爲指定揮發區域2 0 3之 大小(y )。位址2爲指定非揮發區域2 0 4之前端位址 (A D R s d C 2 1 1 ),位址3爲指定非揮發區域 204之大小(z)。藉由此,可以在SDRAM103 本紙張尺度適用中國國^標準(CNS ) A4規格(210>< 297公慶1 i* l#i (請先閱讀背面之注意事項蒋填寫本頁)
1T 經濟部智慧財產局員工消費合作社印製 -26- 1240864 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(2j 上之任意的位址空間映射揮發區域2 0 3以及非揮發區域 2 0 4。又,在本例中,指令/狀態保持區域2 0 2雖是 預先決定之固定値,但是藉由施以與上述相同之規定,也 可以映射於任意之空間。在此情形,將主機最初存取之指 令/狀態保持區域2 0 2的前端位址( ADR s dA2 0 9 )預先儲存在該記憶體裝置1 〇 1內 部之暫存器或快閃記憶體1 0 2。位址4指示快閃記憶體 1 0 2之格式。位址5指定對於快閃記憶體1 〇 2之資料 傳送或者抹除時之開始區段位址(D t X 2 1 3 )。位址 6指定對於S D R Α Μ 1 0 3之資料傳送開始位址( C t X 2 1 2 )。位址7指定快閃記憶體1 〇 2與 S D R Α Μ 1 〇 3間之資料傳送大小,或者快閃記憶體 1 0 2之資料抹除大小。位址8起動快閃記憶體1 0 2與 S D R Α Μ 1 〇 3間之資料傳送。位址9指定省電模式。 在對應位址9之指令被發行之情形,對快閃記憶體1 〇 2 以及控制記憶體1 0 2用之電路之電源被關閉。 記憶體裝置1 0 1爲了將主機1 1 1發行之指令的處 理狀態通知主機1 1 1,在位址η + 1儲存狀態/錯誤資 訊3 1 4。主機1 1 1在發行某指令後,藉由存取由位址 η + 1所示之記憶區域,可以知道發行指令之處理結果。 第4圖是顯示狀態以及錯誤之內容之一例。B i t 0 是顯示指令處理中(4 Ο 1 ) 。B i t 1是顯示處理正常 結束(4 0 2 ) 。B i t 2顯示進行前述之E C C訂正, 可以進行訂正(4 0 3 ) 。B i t 3是顯示雖然進行 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -27- 1240864 A7 B7 五、發明説明(d E C C訂正,但是無法訂正(4 0 4 ) 。B i t 4顯示無 法實行指令之處理(4 0 5 )。 第5圖是顯示上述之指令發行時的系統之處理順序之 流程圖。主機1 1 1藉由對於上述之位址,進行資料寫A ,位於§3憶體裝置1 〇 1發行指令(5 0 1 )。接受指令 之記憶體裝置1 0 1解碼指令(5 0 8 ),依據解碼結果 ,實行對於發行指令之內部處理(5 0 9 )。處理結束後 ,記憶體裝置1 0 1將結果寫入儲存狀態/錯誤資訊之位 址η + 1 ( 5 1 0 )。主機1 1 1讀取位址(5 0 2 ), 判定指令所指示之處理是否正常結束(5 0 3 )。在沒有 正常結束之情形(5 0 5 ),重試指定所指示之處理,或 者異常結束(5 0 7 )。 在本發明中,在第1圖所示之記憶體控制部1 〇 4施 以實行上述之處理用之機能。以下,詳細說明記憶體控制 部1 0 4之核心的資料傳送控制部1 0 5。 第6圖是顯示資料傳送控制部1 0 5之內部構成圖。 資料傳送控制部1 0 5由:指令解碼器6 0 1、序列發生 器6 0 2、位址映射表6 0 3、快閃位址(A D R f 1 ) 產生電路6 Ο 4、區段計數器6 Ο 5、快閃緩衝器傳送電 路6 0 6、S D R A Μ —緩衝器傳送電路6 0 7、 SDRAM位址(ADRs d)產生電路 6 08、MUX /DEMUXO (609)、緩衝器位址(ADRbu) 產生電路 6 1 0、以及MUX/DEMUX1 (6 1 1 ) 構成。指令解碼器6 0 1解釋主機1 1 1發行之指令的內 本紙張尺度適用中國國家標準(CNS ) A4規格(BOX297公釐) _ 一* -28- (請先閱讀背面之注意事項再填寫本頁} 、一叮 經濟部智慧財產局員工消費合作社印製 1240864 Α7 Β7 五、發明説明(d 容。序列發生器6 0 2管理資料傳送控制部1 0 5整體之 處理。 (請先閱讀背面之注意事項再填寫本頁) 第7圖是顯示序列發生器6 0 2之狀態轉變之一例圖 。在對記憶體裝置1 0 1投入電源後,序列發生器6 0 2 移往SDRAM模式702,記憶體裝置101當成 5 D R Α Μ 1 0 3動作。之後,依據主機1 1 1發行之指 令,序列發生器6 0 2之狀態轉變。起動快閃記憶體 1 0 2之資料傳送的指令CMD t χ7 0 3 (第3圖所示 之位址8 )在由主機1 1 1被發行之情形,序列發生器 經濟部智慧財產局員工消費合作社印製 6 0 2轉變爲快閃傳送模式7 0 3。資料傳送之處理結束 ,寫入該狀態資訊之S T t X 7 0 7 (對第3圖之位址η + 1之寫入)之寫入時,序列發生器6 0 2再度轉變爲 S D R A Μ模式7 0 2。另外,格式化快閃記憶體1 0 2 之指令C M D f m 7 0 8 (第3圖之位址4 )被發行之情 形,序列發生器6 0 2轉變爲快閃格式模式7 0 4,處理 結束後,在狀態之寫入S T f m 7 0 9實行後,轉變爲 S D R A Μ模式7 0 2。在抹除快閃記憶體1 0 2上之資 料的指令C M D e r 7 1 0 (第3圖之位址1 0 )被發行 之情形,序列發生器6 0 2轉變爲快閃資料抹除模式 7 0 5,處理結束後,在狀態之寫入S T e r 7 1 1實行 後,轉變爲S D R A Μ模式7 0 2。 返回第6圖,繼續說明。位址映射表6 0 3爲將 S D R Α Μ 1 〇 3之位址空間上的非揮發區域2 〇 4分配 於快閃記憶體1 0 2之邏輯區段位址2 0 5者。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -29 - 1240864 A7 B7 五、發明説明( A D R f 1產生電路6 0 4產生快閃記憶體1 〇 2上之邏 輯區段位址。區段計數器6 0 5依據由主機1 1 1所指示 之傳送大小,管理快閃記憶體1 0 2之資料傳送區段數。 快閃緩衝器傳送電路6 0 6實行快閃記憶體1 〇 2與資料 緩衝器1 0 8間之資料傳送。同樣地,s D R A Μ -緩衝 器傳送電路6 0 7實行S D R Α Μ 1 〇 3與資料緩衝器 1 0 8間之資料傳送。ADR s d產生電路6 0 8產生存 取SDRAM103用之位址。MUX/DEMUXO( 609)在寫入時,選擇與主機111連接之SDRAM 介面1 1 2匯流排與在資料傳送控制部1 〇 5中產生之 SDRAM介面匯流排112之其一,傳送給SDRAM 介面控制電路1 07。另外,在讀出時,將由SDRAM 介面控制電路1 0 7送來之SDRAM1 0 3的資料發送 與主機1 1 1連接之S D R A Μ介面1 1 2之資料匯流排 或者SDRAM -緩衝器傳送電路6 0 7。ADRb u產 生電路6 1 0產生資料緩衝器1 〇 8之位址。M U X / D E M U X 1 ( 6 1 1 )在對資料緩衝器1 〇 8之寫入時 ,將快閃緩衝器傳送電路6 0 6或者S D R A Μ -緩衝器 傳送電路6 0 7之輸出資料匯流排傳送資料緩衝器1 〇 8 。另外,在由資料緩衝器1 〇 8讀出資料之情形,對快閃 緩衝器傳送電路6 〇 6或者S D R A Μ -緩衝器傳送電路 6 0 7傳送該資料。 以下,舉由快閃記憶體1 〇 2對S D R Α Μ 1 0 3之 資料傳送處理爲例,說明各電路之動作。 本尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -30- 1240864 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(j 主機1 1 1在啓動資料傳送之前,指定快閃記憶體 1 0 2測知傳送開始邏輯區段位址(D t X 2 1 3 )(第 3圖之位址5 )。位址之指定方法,在指定D t X 2 1 3 之外,也有指定SDRAM1 〇 3上之位址( C t X 2 1 2 )之方法。在該情形,依據位址映射表_ 6〇3, Ctx212被轉換爲Dtx213。 D t X 2 1 3以S D R f 1產生電路6 0 4加以保持,被 傳送給快閃記憶體介面控制部1 0 6。主機1 1 1利用設 定資料傳送大小之指令(第3圖之位址7 ),設定傳送大 小。所設定之傳送大小以區段計數器6 0 5加以保持。此 處,傳送大小之指定如爲位元組(byte)單位,傳送大小之 資訊由計數器6 0 5被轉換爲區段單位,被傳送給快閃記 憶體介面控制部1 0 6。進而,主機1 1 1發行設定 SDRAM1 〇 3之傳送開始位址C t x2 1 2之指令( 第3圖之位址6) °Ctx212以ADRsd產生電路 6 0 8加以保持。 起動資料傳送之指令CMD t X 7 0 6 —被發行,在 指令解碼器6 0 1解釋該指令內容。序列發生器6 0 2狀 態轉變爲快閃傳送模式7 0 3,透過M U X/ DEMUXO (609)指示將ADRsd產生電路 6 0 8以及SDRAM -緩衝器傳送電路6 0 7之輸出發 送給S D R A Μ介面控制電路1 〇 7。另外,對於快閃記 憶體介面控制部1 0 6指示由快閃記憶體1 〇 2讀出由邏 輯區段位址D t X 2 1 3所指定之傳送區段數之資料。被 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~~ -31 - (請先閱讀背面之注意事項再填寫本頁) 1240864 A7 B7 五、發明説明(j (請先閲讀背面之注意事項再填寫本頁) 讀出之區段資料(S C Τ η )透過快閃緩衝器傳送電路 6 0 6以及M U X / D E M U X 1 ( 6 1 1 )被傳送給資 料緩衝器1 0 8。之後,資料由資料緩衝器1 〇 8透過 SDRAM -緩衝器傳送電路6 〇 7以及MUX/ D Ε Μ ϋ X 0 ( 6 0 9 ),被傳送給S D R A Μ介面控制 電路107,被寫入SDRAM103。 第8圖是顯示資料傳送之定時(timing )圖。一個之區 段(S C T 〇 ( 8 0 2 )) —由快閃記憶體1 〇 2被傳送 給資料緩衝器1 0 8,由資料緩衝器1 〇 8對 S D R Α Μ 1 〇 3之資料傳送被開始(8 0 4 ),同時, 由快閃記憶體1 0 2往資料緩衝器1 〇 8之資料傳送被繼 續著(S C Τ 1之傳送)。又,由S d R Α Μ 1 〇 3往快 閃記憶體1 0 2之資料傳送以與上述之傳送路徑不同之路 徑進行。 如以上說明般地,藉由因應由主機1 1 1來之指令, 經濟部智慧財產局員工消費合作社印製 預先實施由快閃記憶體1 〇 2往S D R Α Μ 1 0 3之資料 傳送,主機1 1 1可以高速存取SDRAM1 0 3上之資 料。另外,藉由將S D R Α Μ 1 〇 3上之資料傳送給快閃 記憶體1 0 2,即使電源關閉後,也可以保持資料。 第9圖是適用本發明之記憶體裝置9 0 1之第二實施 形態。記憶體裝置9 0 1在作爲與主機9 0 6之連接介面 方面,除了第1圖所示之SDRAM介面112之外,具 有 Multi Media Card ( Multi Media Card 爲 Infineon Technologies AG之登錄商標。在以下,略記爲「Μ M C」 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) -32- 1240864 A7 B7 五、發明説明(d )介面9 0 7。Μ M C爲將快閃記憶體1 0 2當成記憶媒 體之記憶體卡,主機9 0 6藉由發行Μ M C指令,進行快 閃記憶體1 〇 2之資料讀出以及寫入。即記憶體裝置 9 0 1在前述之記憶體間傳送等之機能之外,也具有作爲 MMC之機能。因此,記憶體裝置901之MMC介面 9 0 7爲依據Μ M C規格者。 MMC介面907如第10圖所不般地,由·晶片選 擇端子(CS) 1〇〇1、指令端子(CMD) 1〇〇2 、2條之接地端子(G N D 1 ) 1 0 0 3、1 0 0 6、由 主機9 0 6來之電源供應端子(V C C 1 ) 1 0 0 4、時 脈端子(CLK1) 1005、以及資料(DAT) 1〇07之7各端子所構成。CS1001爲在MMC之 S P I模式之動作中被使用之輸入端子,以低準位成爲有 源(active ) °CMD1002 爲主機 906 將依據 MMC 規格之記憶體卡指令發送給記憶體裝置9 0 1、由記憶體 裝置9 0 1接收依據相同規格之記憶體卡回應所使用之輸 入輸出端子。D A T 1 0 0 7爲主機9 0 6將依據記憶體 介面規格之形式的輸入資料發送給記憶體裝置9 0 1、由 記憶體裝置9 0 1接收依據相同規格之形式的輸出資料所 使用之輸入輸出端子。C L K 1 ( 1 0 0 5 )爲輸入由主 機9 0 6所供應之時脈信號之端子。主機9 〇 6通過 C M D 1 〇 〇 2發送、接收記憶體卡指令、記憶體卡回應 ,通過D A Τ 1 0 0 7發送、接收主機資料時,時脈信號 被輸入CLK1 (1005)。又,MMC介面907之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ -33- (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局Μ工消費合作社印製 1240864 A7 B7 五、發明説明( (請先閱讀背面之注意事項再填寫本頁) 傳送速度在系統上成爲瓶頸之情形,也可以變更Μ M C介 面9 07之規格,提高CLK1 ( 1 005 )之時脈頻率 ,使用複數條之D A Τ 1 0 0 7,並聯傳送資料。 記憶體裝置9 0 1之內部構成與第1圖所示之記憶體 裝置101之內部構成相比,不同處爲追加了MMC介面 控制部9 0 3,Μ M C介面控制部9 0 3被連接在資料傳 送控制部9 0 5。此處,在前述之實施形態中,雖舉由主 機1 1 1來之指令發行透過SDRAM介面1 1 2而被實 行之例,但是,在本實施形態之構成中,也可以透過 MMC介面9 0 7而實行。即將第3圖所示之指令當成 Μ M C之指令,可以由主機9 0 6對記憶體裝置9 0 1發 行。被發行之指令在Μ M C介面控制部9 0 3中,指令控 制電路9 0 4解釋其內容。此是與前述之第6圖所示之指 令解碼器6 0 1爲相同之機能。 經濟部智慧財產局員工消費合作社印製 另外,實現與上述相同之機能的形態,也可以採用第 1 3圖所不之內部構成。此是由:具有貫現作爲MMC之 機能所必要的機能之Μ M C控制部1 3 0 2以及快閃記憶 體1 0 2、記憶體統括控制部1 3 0 4、以及 S D R Α Μ 1 〇 3所構成。記憶體統括控制部1 3 0 4由 具有轉變MMC介面9 0 7與SDRAM介面1 1 2之機 能的介面轉變控制電路1 3 0 5以及S D R A Μ介面控制 電路1 0 7所構成?此構成之情形,藉由原樣使用Μ M C 用之控制L S I,對於不具有MMC介面9 0 7之主機 1 3 0 6 (透過SDRAM介面1 1 2),也可以提供與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -34- 1240864 Α7 Β7 五、發明説明(3 第二實施形態相同之機能。 (請先閱讀背面之注意事項再填寫本頁) 又,本發明不限定於上述MMC介面9 0 7,也可以 適用各種介面。第11圖以及第12圖爲顯示將本發明適 用於S D卡(寬2 4 m m、長3 2 m m、厚度2 · 1 m m ,具有9個外部端子,搭載快閃記憶體之小型記憶體卡) 與記憶貼(memory stick爲S〇N Y株式會社之登錄商標) 之介面之記憶體裝置1 1 0 1、1 2 0 1之內部構成之槪 略圖。 S D卡外部端子由9個端子形成,彼等之位置是以由 端部起Da t a2端子1 104、Da t a 3端子 1 1 0 5、c 0 m 端子 1 1 0 6、V s s 端子 1 1 0 7、 Vdd 端子 1108 、Cl 〇ck 端子 1109 、Vs s 端子 1 1 1 0、· D a t a ◦端子 1 1 1 1、D a t a 1 端 子1 1 1 2之順序排列。v d d端子1 1 〇 8爲電源供應 端子、V s s端子1 1 0 7爲接地端子、D a t a 0端子 1111與Datal端子1112與Data2端子 1 1 0 4與D a t a 3端子1 1 0 5爲資料輸入輸出端子 經濟部智慧財產局員工消費合作社印製 、C 〇 m端子1 1 0 6爲指令輸入輸出端子、C 1 〇 c k 端子1 1 0 9爲時脈輸入輸出端子。在此情形,在與連接 外部之SD卡對應主機1114之介面規格上,雖然有與 Μ M C不同者,但是具有與Μ M C外部端子非常類似之外 部端子,具有與MMC相同,藉由由外部發行指令而動作 之特徵之故,可以適用本發明。 另一方面,記憶貼外部端子由1 〇個端子形成,彼等 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297&ΐ"ϊ ^ -35- 1240864 Α7 Β7 五、發明説明(d 之位置以由端部起G n d端子1 2 0 4、B S端子 1205、Vcc端子1206、越過1個預約端子 Rsv 之 DI ◦端子 120 7、INS 端子 1208、越 過1個預約端子R s v之S C K端子1 2 0 9、V c c端 子1 2 1〇、G n d端子1 2 1 1之順序排列。V c c端 子1 2 0 6爲電源供應端子、G n d端子1 2 0 4爲接地 端子、D I〇端子1 2 0 7爲指令以及資料輸入輸出端子 、S C K端子1 2 0 9爲時脈輸入端子。記憶貼在與連接 外部之SD卡對應主機1114之介面規格上,雖然有與 Μ M C不同者,但是具有與Μ M C外部端子非常類似之外 部端子,具有與Μ M C相同,藉由由外部發行指令而動作 之特徵之故,可以適用本發明。 如以上說明般地,具有Μ M C介面9 0 7以及 S D R A Μ介面1 1 2之主機9 0 6不單將記憶體裝置 9 0 1當成高速之揮發以及非揮發記憶體使用,也可以當 成Μ M C使用。 經濟部智慧財產局員工消費合作社印製 第1 4圖是顯示適用本發明之記憶體裝置1 4 0 1之 第三實施形態之圖。記憶體裝置1 4 0 1作爲與主機 1408之介面,具有MMC介面1407。又,本實施 形態之記憶體裝置1 4 0 1雖爲卡形狀,但是關於形狀, 不單爲卡之形狀,與前述之實施形態相同,也可以當成記 憶體裝置處理。第1 4圖之記憶體裝置1 4 0 1之內部構 成與第9圖所示之記憶體裝置9 0 1的內部構成相比,不 同處爲在Μ M C介面控制部1 4 0 3中追加了指令解開電 本^張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)'"" -36- 1240864 A7 ____ B7 五、發明説明(j (請先閱讀背面之注意事項再填寫本頁) 路1 4 0 5,其之輸出被連接在資料傳送控制部1 4 0 6 。另外,在與主機1408之連接上,不同處爲沒有 SDRAM介面1 12,只有MMC介面1407。其它 之構成與第9圖相同。 經濟部智慧財產局員工消費合作社印製 在前述之實施形態中,由主機1 1 1、9 0 6對 SDRAM1 〇 3之存取雖顯示透過SDRAM介面 1 1 2而進行之例,但是在本實施形態之構成中,對 SDRAM1 〇 3之存取也可以透過MMC介面1 4 0 7 進行。即記憶體裝置1 4 0 1在作爲Μ M C之機能外,也 可以透過Μ M C介面1 4 0 7,發行指示快閃記憶體 1 0 2與S D R Α Μ 1 〇 3間之資料傳送之指令,由 MMC介面1 4 0 7進行對SDRAM1 〇 3之存取。實 現上述之存取之一例,例如可以考慮利用新定義之Μ M C 指令,在指令之資料區域封包化對S D R A Μ 1 0 3之資 料寫入或者讀出命令,發行給Μ M C 1 4 0 1。在此情形 ,在Μ M C介面控制部1 4 0 3之指令控制電路1 4 0 4 中,檢測對S D R Α Μ 1 〇 3之存取要求之指令,在指令 解開電路1 4 0 5中,取出存取要求資訊,發送給資料傳 送控制部1 4 0 6之指令解碼器6 0 1 (參考第6圖), 與前述之實施形態相同,可以由記憶體控制部1 4 0 2對 SDRAM1 〇 3進行存取。 如以上說明般地,只利用Μ M C介面1 4 0 7,不單 作爲Μ M C之機能,也可以當成高速之揮發以及非揮發記 憶體使用。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -37 - 1240864 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(d 又,在本發明所示之記憶體裝置1 〇 1、9 0 1、 1 3 0 1、或者1 4 0 1也可以適用在任何之形狀。例如 ,也可以作成將各記憶體晶片與控制用晶片收容在1個之 封裝之L S I,也可以將全部之機能收容在丨個之半導體 晶片上。進而,也可以收容在上述之Μ M C等記憶體卡之 形狀。進而,關於本發明中所示之非揮發性記憶體以及揮 發性記憶體之種類,並不限定於各快閃記憶體1 〇 2、 S D R Α Μ 1 〇 3,例如,就非揮發性記憶體而言,強電 介質記憶體和M R A Μ (磁性記憶體)等也可以進行同樣 之處理。 接著,敘述本發明之SDRAM103上的非揮發區 域管理方法之詳細。第1 5圖顯示S D R Α Μ 1 〇 3之非 揮發區域之構成、以及S D R Α Μ 1 〇 3之非揮發區域與 快閃記憶體1 0 2之記憶區域之對應關係。 SDRAM1 〇 3之非揮發區域如圖所示般地,以用 途別,分爲區域SA1501、區域SB1502、區域 SC1503、區域SD1504、以及區域 S Ε 1 5 0 5而做管理。各區域被對應於快閃記憶體 102上之區域FA1510、區域FB1511、區域 FC1512、區域FD1513、區域FE1( 1514)、以及區域 FE2 (1515)。 S D R Α Μ 1 0 3上之區域與快閃記憶體1 0 2上之區域 的對應也可以不是一對一,使區域S Ε 1 5 0 5與區域 F Ε 1 ( 1 5 1 4 )以及區域F Ε 2 ( 1 5 1 5 )相對應 本纸張尺度適用中國國家標準(CNS ) Α4規格(210><297公釐) (請先閱讀背面之注意事項再填寫本頁) -38- 1240864 Α7 Β7 五、發明説明(d 也沒有關係。又,也可以分割爲更多之區域而加以管理。 區域之管理爲在位址映射表6 0 3內準備區域管理表 1 6 0 1,依據其資訊,由資料傳送控制部1 0 5管理。 又,區域管理表1 6 0 1也可以準備在其它之記錄裝置上 。第1 6圖顯示區域管理表1 6 0 1之具體例。區域管理 表1 6 0 1管理由快閃記憶體1 0 2之前端依序分配區域 時之各區域的屬性資訊。例如,S D R A Μ之非揮發區域 在如第1 5圖所示之區域構成之情形,如第1 6圖所示般 地,各區域之屬性被分配於區域管理表1 6 0 1。藉由在 各區域設定屬性,因應主機1 1 1之使用條件,可以設定 存取方式等之特性。 在第1 6圖中,OFFSET ADDRESS之値Ρ被設定爲可 以分配之區域數的最大値。區域管理表1 6 0 1之區域資 訊未被保存之各區域作爲預備區域1 6 0 7,使用在下次 區域分配時之故,由資料傳送控制部1 0 5所管理。 第1 7圖是以第1 6圖說明之區域屬性資訊之一例。 SDRAM區域之前端位址1 7 0 2指定SDRAM 區域之開始位址。快閃區域之前端位址1 7 0 3指定對應 S D R A Μ區域之前端位址1 7 0 2之快閃記憶體區域之 開始位址。S D R A Μ區域大小1 7 0 4指定S D R A Μ 區域之大小。更新次數1 7 0 5記錄在由快閃記憶體 1 0 2對s D R Α Μ 1 0 3傳送資料後, S D R Α Μ 1 〇 3上之資料幾次被主機1 1 1更新。資料 由S D R Α Μ 1 0 3被寫入快閃記憶體1 〇 2時,被淸除 本紙張尺度適用中國國家標準(CNS ) Α4規格( 210X297公釐) ~ ' -39- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1240864 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3) 爲0。更新次數臨界値1 7 0 6在0 —被指定,在 S D R A Μ區域一被更新時,資料被寫入快閃記憶體 1 0 2。一被指定1以上之値,至S D R A Μ區域被更新 至指定次數爲止,資料不被寫入快閃記憶體1 〇 2。預先 抹除1 707在0被指定時,即使SDRAM1 0 3被更 新,對應之快閃記憶體區域上之資料也不被削除。如1被 指定,對應之快閃記憶體區域上之資料被削除。資料複數 數1 70 8在0被指定時,SDRAM10 3上之資料不 被複製。1以上被指定時,S D R Α Μ 1 〇 3上之資料複 製指定次數,資料被寫入快閃記憶體1 〇 2。寫入位置調 整(wear leveling )數 1 7 09 爲控制由 SDRAM1 〇 3 對快閃記憶體1 0 2寫入資料時,使寫入位置變化之寫入 位置調整之處理的參數。0如被指定,在由 S D R Α Μ 1 〇 3對快閃記憶體1 0 2寫入資料之際,不 進行寫入位置調整。1以上之値如被指定,在由 S D R Α Μ 1 〇 3對快閃記憶體1 0 2寫入資料之際,進 行指定數之寫入位置調整。例如,在1被指定之情形,如 第15圖之區域SE以及區域FE1(1514)、 FE2 (1515)般地,SDRAM區域之2倍的區域 被準備於快閃記憶體1 〇 2,在由S D R A Μ區域 S Ε 1 5 0 5對快閃記憶體1 0 2寫入資料之際,在區域 FE1 (1514)與區域FE2(1515)交互寫入 資料。寫入位置調整値1 7 1 0在寫入位置調整有效時, 爲計算接著應寫入之位置所必要之寫入位置調整値。値一 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁}
-40- 1240864 A7 ________B7___ 五、發明説明(^ (請先閱讀背面之注意事項再填寫本頁) 與寫入位置調整數1 7 0 9相等,被淸除爲〇。使用者定 義屬性1 7 1 1爲主機1 1 1可以設定之各區域的使用者 定義屬性値。 第1 8圖是顯示記憶體裝置1 0 1起動時之區域設定 資料設定處理與初期化處理之順序的流程圖。記憶體裝置 1 0 1 —起動,記憶體控制部1 0 4、S D R Α Μ 1 0 3 、以及快閃記憶體1 0 2被初期化(1 8 0 1 )。初期化 一結束,記憶體控制部1 0 4對快閃記憶體1 0 2發行區 域設定資料讀取只是(1 8 0 2 )。快閃記憶體1 0 2將 區域設定資料發送給記憶體控制部1 0 4 ( 1 8 0 4 )。 記憶體控制部1 0 4將區域設定資料保存於資料緩衝器 1〇8 ( 1 8 0 3 )。接著,記憶體控制部1 0 4依據區 域設定資訊,指示將初期資料由快閃記憶體1 0 2傳送給 SDRAM103,進行資料之傳送(1805)。關於 資料讀取處理之詳細,之後敘述。解碼記憶體裝置1 0 1 重複資料讀取處理制必要的資料全部被讀入爲止( 經濟部智慧財產局員工消費合作社印製 1 8 0 6 )。資料之傳送一結束,記憶體裝置1 0 1將裝 置本身之初期化結束報告主機1 1 1 ( 1 8 0 7 )。之後 ,主機1 1 1以及記憶體裝置1 0 1開始通常動作( 1 8 0 8 )° 第1 9圖是顯示主機1 1 1更新區域資料時之順序的 流程圖。主機1 1 1將區域設定資料寫入記憶體裝置 1 0 1 ( 1 9 0 1 )。記憶體控制部1 0 4將此資料寫入 資料緩衝器1 0 8,進行資料之更新(1 9 0 2 )。之後 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ 297公釐) ~ -41 - 1240864 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(d ,記憶體控制部1 0 4將區域設定資料寫入快閃記憶體 1 0 2之區域設定資料記錄區域(1 9 0 3、1 9 0 4 ) 〇 第2 0圖是顯示主機1 1 1將資料寫入記憶體裝置 1〇1時之處理的順序之流程圖。 主機1 1 1將資料寫入記憶體裝置1 0 1 ( 2 0 0 1 )。此時,記憶體控制部1 0 4檢測主機1 1 1之存取位 址(2002)。主機111寫入之資料被記錄在 S D R Α Μ 1〇3 ( 2 0〇3 )。記憶體控制部1 〇 4由 檢測出之存取位址調查主機1 1 1之存取區域,參考區域 管理表1 6 0 1上之區域屬性(2 0 0 4 )。之後,記憶 體控制部1 0 4在區域屬性之更新次數値1 7 0 5加上1 (2 0 0 5 )。更新次數値1 7 0 5 —成爲更新次數臨界 値1 7 0 6以上,記憶體控制部1 0 4指示由 S D R Α Μ 1 0 3對快閃記憶體1 0 2之資料寫入處理( 2007)之實行,之後,淸除更新次數値1705 ( 2 0 0 8 )。更新次數1 7 0 5如未滿更新次數臨界値 1 7 0 6,記憶體控制部1 〇 4進行預先抹除1 7 0 7之 有效判定(2 0 0 9 )。預先抹除1 7 0 7如有效,記憶 體控制部1 0 4將應抹除區域指示給快閃記憶體1 〇 2 ( 2 0 1 0 )。快閃記憶體1 〇 2進行指定區域之抹除( 2 0 1 1 )。預先抹除1 7 〇 7如無效,記憶體控制部 1 〇 4結束處理。 第2 1圖是顯示資料寫入處理2 0 0 7之詳細處理的 本紙張尺度適用中國國家標準(cns ) Α4規格(210Χ297公釐) ' '~— -42- (請先閱讀背面之注意事項再填寫本頁)
1240864 Α7 Β7 五、發明説明(y 流程圖。 記憶體控制部1 0 4判定磨耗調整是否有效( 2 1 0 1 )。如有效,記憶體控制部1 〇 4在磨耗調整値 加上1 ( 2 1 0 2 )。磨耗調整値1 7 1 〇如在磨耗調整 値1 7 0 9以上,憶體控制部1 〇 4淸除磨耗調整値 1 7 1 0 ( 2 1 0 3、2 1〇4 )。接著,記憶體控制部 1 0 4指示由S D R Α Μ 1 0 3對快閃記憶體1 〇 2將資 料傳送於以磨耗調整値値所示之區域(2 1 〇 5 ),結束 貪料傳送結束後處理(2 1 1 0 ).。磨耗調整値如無效, 記憶體控制部1 0 4進行資料複製數判定(2 1 0 6 )。 複製數如在1以上,記憶體控制部1 〇 4由 S D R Α Μ 1 〇 3對快閃記憶體1 〇 2指示指定數之複製 資料傳送(2 1 0 8 ),S D R Α Μ 1 〇 3以及快閃記憶 體1 0 2進行由S D R Α Μ 1 〇 3對快閃記憶體1 〇 2之 資料傳送(2 1 0 7 )。接著,記憶體控制部1 〇 4指示 對S D R Α Μ 1 〇 3以及快閃記憶體1 0 2進行資料寫入 (2 1〇9 ),S D R Α Μ 1 0 3以及快閃記憶體1 〇 2 進行通常之資料寫入(2 1 1 0 )。 第.2 2圖是顯示結束記憶體裝置1 〇 1之動作時的處 理之流程圖。 主機1 1 1發行記憶體動作停止指示(2 2 0 1 )。 記憶體裝置1 0 1在SDRAM1 〇 3上之未保存資料之 中,將應保存之資料全部寫入快閃記憶體1 0 2 ( 2 0 0 7 ) 。S D R Α Μ 1· 0 3上之應保存的全部區域的 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇>< 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 .4---Κ— · - 43- 1240864 Α7 Β7 五、發明説明(j (請先閱讀背面之注意事項再填寫本頁) 對快閃記憶體1 0 2之寫入如結束(2 2 0 2 ),記憶體 裝置1 0 1對主機1 1 1發行資料保存完了報告2 2 0 3 。之後,主機1 1 1進行記憶體停止處理(2 2 0 4 )。 第2 3圖是顯示由快閃記憶體1 〇 2對 S D R Α Μ 1 0 3之資料傳送時的詳細處理之流程圖。 記憶體控制部1 0 4進行實行資料讀取之區域的磨耗 調整有效判定(2 3 0 0 )。磨耗調整如有效,記憶體控 制部1 0 4指示由以磨耗調整値1 7 1 0所示之快閃記憶 體區域對S D R Α Μ 1 0 3進行資料傳送,進行資料的傳 送(2 3 0 1、2 3 0 3 )。磨耗調整如無效,記憶體控 制部1 0 4指示通常之資料讀取的實行,進行通常之資料 讀取(2 3 0 2、2 3 0 3 )。又,在資料傳送時, E C C控制電路1 0 9也可以自動地進行讀取資料之 E C C錯誤訂正。這些處理結束後,記憶體控制部1 〇 4 進行被讀出於S D R Α Μ 1 〇 3上之資料的錯誤判定( 2 3 0 4 ),如沒有發生錯誤,結束處理。如發生錯誤, 記憶體控制部1 0 4判定資料複製區域是否有效( 經濟部智慧財產局員工消費合作社印製 2 3 0 5 )。如有效,記憶體控制部1 〇 4對 S D R Α Μ 1 〇 3以及快閃記憶體1 〇 2指示由複製區域 之資料讀取(2 3 0 6、2 3 0 8 )。之後,記憶體控制 部1 0 4再度進行錯誤判定(2 3 0 4 ),如沒有發生錯 誤,結束處理。如發生錯誤,再度判定複製資料是否存在 (2 3 0 5 )。記憶體控制部1 〇 4實行此處理至沒有複 製資料爲止,即使已經沒有複製資料,而還有錯誤之情形 本紙张尺度適用中國ΐ家標準(CNS ) Α4規格(210Χ 297公董) -44 - 1240864 Α7 Β7 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) ,實行錯誤處理(2 3 0 7 )。錯誤處理之例可以爲將該 區域當成不良區段,代替區段電路1 1 0進行處理,準備 代替區段,將發生錯誤一事通知主機1 1 1等。 【發明之效果】 如依據本發明,在由揮發性記憶體與非揮發性記憶體 所構成之記憶體裝置中,可以配合主機自由構築高速而且 非揮發性之記憶體系統。即在主機可以存取之揮發區域自 由映射非揮發之區域。另外,對於任意之位址範圍,可以 以任意之時序實行揮發記憶體與非揮發記憶體間之資料傳 送。進而,只以與MMC等之卡介面之倂用和卡介面,便 可以對揮發性記憶體、非揮發性記憶體進行存取之故,可 以提升使用便利性。 【圖面之簡單說明】 第1圖是顯示適用本發明之記憶體裝置的內部構成圖 〇 經濟部智慧財產局員工消費合作社印製 第2圖是顯示適用本發明之S D R A Μ以及快閃記憶 體之位址空間圖。 第3圖是顯示適用本發明之指令群的一例圖。 第4圖是顯示適用本發明之狀態/錯誤資訊之一例圖 〇 第5圖是顯w適用本發明之主機以及記憶體裝置之處 理流程圖。 本紙張尺度it用中國國家標準(CNS ) Α4規格(210X297公釐) " " -45- 1240864 Α7 Β7 五、發明説明( 第6圖是顯示適用本發明之資料傳送控制部之內部構 成圖。 (請先閱讀背面之注意事項再填寫本頁) 第7圖是顯示適用本發明之序列發生器之狀態轉變圖 〇 第8圖是顯示適用本發明之資料傳送的時序圖。 第9圖是顯示適用本發明之其它的記憶體裝置的內部 構成圖。 第10圖是顯示適用本發明之MMC介面的端子構成 圖。 第1 1圖是顯示適用本發明之S D卡介面之端子構成 圖。 第1 2圖是顯示適用本發明之記憶貼介面之端子構成 圖。 第1 3圖是顯示適用本發明之進而其它的記憶體裝置 的內部構成圖。 第1 4圖是顯示適用本發明之進而其它的記憶體裝置 的內部構成圖。 經濟部智慧財產局員工消費合作社印製 第1 5圖是顯示適用本發明之S D R A Μ以及快閃記 憶體之位址空間圖。 第1 6圖是顯示適用本發明之S D R A Μ以及快閃記 憶體之位址空間管理表。 第1 7圖是顯示適用本發明之位址空間管理表之詳細 圖。 第1 8圖是顯示適用本發明之主機以及記憶體裝置的 本紙張尺度適用中國國家標準(CNS ) Μ規格(21〇>< 297公釐) ~ ^ - 46- 1240864 Α7 Β7 五、發明説明(d 起動時的處理流程圖。 (請先閱讀背面之注意事項再填寫本頁) 第1 9圖是顯示適用本發明之主機以及記憶體裝置的 位址空間管理表更新時之處理流程圖。 第2 0圖是顯示適用本發明之主機以及記憶體裝置之 主機資料寫入時之處理流程圖。 第2 1圖是顯示適用本發明之記憶體裝置的快閃記憶 體資料寫入時之處理流程圖。 第2 2圖是顯示適用本發明之主機以及記憶體裝置之 動作結束時的處理流程圖。 第2 3圖是顯示適用本發明之記憶體裝置的快閃資料 讀取時之處理流程圖。 第2 4圖是顯示適用本發明之記憶體裝置的構成例圖 〇 第2 5圖是顯示適用本發明之記憶體裝置的由電源供 應開始時至電源供應停止時爲止之處理流程之一例圖。 第2 6圖是顯示適用本發明之記憶體裝置的 S D R A Μ互換記憶體動作之處理流程之一例圖。 經濟部智慧財產局員工消費合作社印製 主要元件對照表 0 1 複合 型 記 憶 體 裝置 0 2 快閃 記 憶 體 0 4 記憶 體 控 制 部 0 5 資料 傳 送 控 制 部 0 6 快閃 記 憶 a* 體 I / F控制部 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -47-
Claims (1)
- A8 B8 C8 D8 12福碎 倏 六、申請專利範圍 1 第91112554號專利申請案 中文申請專利範圍修正本 民國93年9月23日修正 1·一種記憶體裝置,是針對具備:儲存由主機來之 資料的揮發性記憶體、及可以儲存被儲存在前述揮發性記 憶體之前述資料,而且可以電氣地抹除前述資料之非揮發 性記憶體 '及控制前述揮發性記憶體與前述非揮發性記憶 體之間的前述資料的傳送之控制電路的記憶體裝置,其特 徵爲: 前述揮發性記憶體的前述資料的儲存區域之容量比前 述非揮發性記憶體的前述資料的儲存區域的容量還大,前 述控制電路在由前述主機來之電源供應被開始之情形,將 被儲存在前述揮發性記憶體之前述資料傳送於前述揮發性 記憶體,在由前述主機來之電源供應被停止之情形,將被 儲存在前述揮發性記憶體之前述資料傳送於前述非揮發性 記憶體。 2 . —種記憶體裝置,是針對具備··儲存由主機來之 資料的揮發性記憶體、及可以儲存被儲存在前述揮發性記 憶體之前述資料,而且可以電氣地抹除前述資料之非揮發 性記憶體、及控制前述揮發性記憶體與前述非揮發性記億 體之間的前述資料的傳送之控制電路的記憶體裝置,其特 徵爲: 前述揮發性記憶體的前述資料的儲存區域之容量比前 述非揮發性記憶體的前述資料的儲存區域的容量還大,進 本紙張尺度適用中國國家摞準(CNS)A4規格(210X297公釐) _ ’ _ (請先閲讀背面之注意事項再填寫本頁) -«—^^1 ϋϋ al mml m—ϋ —ϋ · 、言· 經濟部智慧財產局員工消費合作社印製 1240864 A8 B8 C8 D8 六、申請專利範圍 2 而具備:儲存前述控制電路使用之控制資訊的控制用暫存 器, 前述非揮發性記憶體具有儲存被設定在前述控制用暫 存器之前述控制資訊用的控制用暫存器儲存區域。 3 . —種記憶體裝置,是針對具備:儲存由主機來之 資料的揮發性記憶體、及可以儲存被儲存在前述揮發性記 憶體之前述資料,而且可以電氣地抹除前述資料之非揮發 性記憶體、及控制前述揮發性記憶體與前述非揮發性記憶 體之間的前述資料的傳送之控制電路的記憶體裝置,其特 徵爲: 前述揮發性記憶體的前述資料的儲存區域之容量比前 述非揮發性記憶、體的前述資料的儲存區域的容量還大,進 而具備:使前述揮發性記憶體之位址與前述不揮發性記憶 體之位址相對應用之位址對應資訊, 前述控制電路變更前述位址對應資訊內之前述揮發性 記憶體的位址與前述不揮發性記憶體的位址之對應。 4 ·如申請專利範圍第3項所述之記憶體裝置,其中 前述控制電路因應前述非揮發性記憶體的前述資料的抹除 次數或者前述資料的儲存區域之不良化,變更前述位址對 應資訊內之前述揮發性記憶體的位址與前述不揮發性記憶 體的位址之對應。 5 · —種記憶體裝置,是針對具備:揮發性記憶體、 及非揮發性記憶體、及控制前述揮發性記憶體與前述非揮 發性記憶體之間的資料傳送之控制電路的記憶體裝置,其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ ^^-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1240864 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 3 特徵爲: 前述控制電路接收、解釋由主機來之指令,因應被解 釋之前述指令,開始前述資料傳送。 6 . —種記憶體裝置,是針對具備:揮發性記憶體、 及非揮發性記憶體、及控制前述揮發性記憶體與前述非揮 發性記憶體之間的資料傳送之控制電路的記憶體裝置,其 特徵爲: 前述控制電路因應由主機來之對前述揮發性記憶體上 的預先決定的位址之存取指令,開始前述資料傳送。 7 · —種記憶體裝置,是針對具備:揮發性記憶體、 .及非揮發性記憶體、及控制對前述揮發性記憶體與前述非 揮發性記憶體之資料的讀寫之控制電路、及位於主機與前 述控制電路之間,輸入輸出對前述揮發性記憶體之讀寫的 資料之第1介面的記憶體裝置,其特徵爲: 具備: 位於前述主機與前述控制電路之間,輸入輸出對前述 非揮發性記憶體之讀寫的資料之第2介面。 8 ·如申請專利範圍第7項所述之記憶體裝置,其中 前述控制電路因應透過前述第2介面而被輸入之指令,開 始前述揮發性記憶體與前述非揮發性記憶體之間的資料傳 送。 9 · 一種記憶體裝置,是針對具備:揮發性記憶體' 及非揮發性記憶體、及控制對前述揮發性記憶體與前述非 揮發性記憶體之資料的讀寫之控制電路、及位於主機與前 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:297公釐) (請先閱讀背面之注意事項再填寫本頁)ABCD 1240864 六、申請專利範圍 4 述控制電路之間’輸入輸出對前述揮發性記憶體之讀寫白勺 資料之介面的記憶體裝置,其特徵爲: (請先閱讀背面之注意事項再填寫本頁) 前述介面是輸入輸出對前述非揮發性記憶體之讀寫的 資料。 1 〇 .如申請專利範圍第9項所述之記憶體裝置,其 中前述介面是包含依據記憶體卡之規格的介面。 1 1 . 一種記憶體裝置,是針對具備:揮發性記億體 、及快閃記憶體之記憶體裝置’其特徵爲: 具備·· 控制前述揮發性記憶體與前述快閃記憶體之間的資料 傳送之控制電路、及保持前述D R A Μ與前述快閃記憶體 之間的傳送資料之保持電路。 1 2 . —種記憶體裝置,是針對具備: 可以以特定之單位存取資訊之包含不良區域的記錄部_ 、及 控制前述記錄部之記錄部控制電路、及 暫時記錄與前述記錄部所發送接收之資料的緩衝記憶 經濟部智慧財產局員工消費合作社印製 M XL 、及 保存管理前述記錄部內之不良區域用的資訊的揮發性 記憶體、及 處理由主機來之存取,具有對前述記錄部控制電路與 前述不良管理電路送出動作指示之手段的介面控制電路之 記憶體裝置,其特徵爲: 具備: 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1240864 Α8 Β8 C8 D8 六、申請專利範圍 5 將前述記錄部分割爲複數的區域,而個別加以管理之 手段、及 (請先閲讀背面之注意事項再填寫本頁) 確保、管理置換在每一分割單位中於該區域內所包含 之不良區域、及今後有可能發生之不良區域用的代替區域 之手段、及 前述主機在存取前述不良區域時,爲了使之存取前述 代替區域,轉變存取目的地之手段。 1 3 .如申請專利範圍第1 2項所述之記憶體裝置, 其中具有:前述記錄部具有複數種類的不良特性,以因應 個別之不良特性之電路依序進行代替處理之手段。 1 4 .如申請專利範圍第1 3項所述之記憶體裝置, 其中前述不良管理電路是以可程式序列發生器與記錄程序 之ROM構成,藉由更替ROM,可以變更前述程序碼( sequence code ) 0 1 5 .如申請專利範圍第1 3項所述之記憶體裝置, 經濟部智慧財產局員工消費合作社印製 其中前述不良管理電路是以可程式序列發生器與保持程序 之R A Μ構成,在起動時,由記錄部讀出程序碼,保存在 程序R A Μ,藉由序列發生器實行此程序碼,可以變更前 述程序碼。 本紙張尺度適用中國國家樣準(CNS ) Α4規格(210Χ297公釐) 1240864 第91112554號專利申請案 中文圖式修正頁 民國93年4月6日修正 i 4 £;1240864I20T §$Ι^αοοsrH〜1_體 3\( S so派1240864 頁日I类厶一 --.'ΓνΛ f rc:i-E.,.r.1240864 奐汐I 年修更13 -:4 Z0I> sal . pw^as$8I 卜OIZ 寸0I> ssm^Ι0ΤΖ WONt 60IZ 1240864 v-.u,-*-·-辦 J 与一修香一 0 niinjpsl^SI$PW^QS 寸s^-1 霸一Isi® s ^)(0^ 卜^2201 ^ It6 m M 燦: 一遍 m Ι^ΣΠ m 1SPY®$ zozzs^2 , Lr . _!liTia 1240864 4 JI.年一 ^reii- ¾一 頁Q wwas$SI函 elf iKi 寸 璧 $lalriirljg1240864 修 年今f?㈡一 第25.圖 f mm) 由主機開始供應電源 4101 4102 在控制用暫存器設定忙碌信號 否 所IlSIf電壓4103 丨是 4104 由快閃記憶體之控制用暫存器儲 ·‘存區域讀出控希ί用暫存器 4105 依據讀出之控制用暫存器之資訊,將快閃記憶體之 鏡射區域的資料載入SDRAM之非揮發區域 控制用暫存器之忙碌信號解除 fJ 4107由主機接受關機指示 是 /4106 ’否 /X/4108 記憶體裝置通常動作 /4109 對控制用暫存器發行忙碌信號設定λ/ .依據控制用暫存器之資訊,將SDRAM之非揮發區 ^域的資料儲存存怏閃記憶體之鏡射區域_ 4110 :將控制用暫存器寫入控制用暫存器儲存區域 4111 控鈿¥暫^器之忙碌信號 4112 I 由主機停止電源供應 4113 結束 1240864 秦1丨 1240864 第26圖
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177924 | 2001-06-13 | ||
JP2001213639 | 2001-07-13 | ||
JP2001213640 | 2001-07-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI240864B true TWI240864B (en) | 2005-10-01 |
Family
ID=27346920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091112554A TWI240864B (en) | 2001-06-13 | 2002-06-10 | Memory device |
Country Status (3)
Country | Link |
---|---|
US (1) | US7062618B2 (zh) |
KR (1) | KR100483643B1 (zh) |
TW (1) | TWI240864B (zh) |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040039871A1 (en) * | 2002-08-26 | 2004-02-26 | Colin Stobbs | Replacement memory device |
JP2004086991A (ja) * | 2002-08-27 | 2004-03-18 | Renesas Technology Corp | 不揮発性記憶装置 |
JP4499982B2 (ja) * | 2002-09-11 | 2010-07-14 | 株式会社日立製作所 | メモリシステム |
JP3773902B2 (ja) * | 2003-01-08 | 2006-05-10 | パイオニア株式会社 | ナビゲーション装置、ナビゲーション用地図データの取得方法、並びに、ナビゲーション用地図データの取得プログラムおよびそれを記録した記録媒体 |
US20040268046A1 (en) * | 2003-06-27 | 2004-12-30 | Spencer Andrew M | Nonvolatile buffered memory interface |
US7752380B2 (en) * | 2003-07-31 | 2010-07-06 | Sandisk Il Ltd | SDRAM memory device with an embedded NAND flash controller |
US20050132128A1 (en) | 2003-12-15 | 2005-06-16 | Jin-Yub Lee | Flash memory device and flash memory system including buffer memory |
US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
KR100606242B1 (ko) * | 2004-01-30 | 2006-07-31 | 삼성전자주식회사 | 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치 |
US20050210166A1 (en) * | 2004-03-17 | 2005-09-22 | Raymond Chow | Dual function busy pin |
JP4544901B2 (ja) * | 2004-04-19 | 2010-09-15 | 株式会社日立製作所 | 記憶制御システム及びブート制御システム |
JP4406339B2 (ja) * | 2004-09-21 | 2010-01-27 | 株式会社東芝 | コントローラ、メモリカード及びその制御方法 |
US7472222B2 (en) * | 2004-10-12 | 2008-12-30 | Hitachi Global Storage Technologies Netherlands B.V. | HDD having both DRAM and flash memory |
US20060282610A1 (en) * | 2005-06-08 | 2006-12-14 | M-Systems Flash Disk Pioneers Ltd. | Flash memory with programmable endurance |
JP4933861B2 (ja) * | 2005-09-22 | 2012-05-16 | 株式会社日立製作所 | ストレージ制御装置、データ管理システムおよびデータ管理方法 |
US7568075B2 (en) * | 2005-09-22 | 2009-07-28 | Hitachi, Ltd. | Apparatus, system and method for making endurance of storage media |
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
US7451263B2 (en) * | 2006-02-08 | 2008-11-11 | Infineon Technologies Ag | Shared interface for components in an embedded system |
JP2007316870A (ja) * | 2006-05-24 | 2007-12-06 | Felica Networks Inc | データ記憶装置、メモリ管理方法、及びプログラム |
US7716411B2 (en) * | 2006-06-07 | 2010-05-11 | Microsoft Corporation | Hybrid memory device with single interface |
US20080010419A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | System and Method for Issuing Commands |
US7441070B2 (en) * | 2006-07-06 | 2008-10-21 | Qimonda North America Corp. | Method for accessing a non-volatile memory via a volatile memory interface |
US20080007569A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Control protocol and signaling in a new memory architecture |
US20080010420A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Method for Accessing Control Registers via a Memory Device |
KR20080036838A (ko) * | 2006-10-24 | 2008-04-29 | 삼성전자주식회사 | 광정보저장매체 재생/기록 장치의 에러 정정 방법 |
US20080109612A1 (en) * | 2006-11-02 | 2008-05-08 | Jones Kevin M | Dynamic Code Relocation for Low Endurance Memories |
JP2008130202A (ja) * | 2006-11-24 | 2008-06-05 | Toshiba Corp | 再生位置制御回路及び再生システム |
KR100823166B1 (ko) * | 2006-12-04 | 2008-04-18 | 삼성전자주식회사 | 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템 |
KR100784866B1 (ko) | 2006-12-13 | 2007-12-14 | 삼성전자주식회사 | 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드 |
US7515500B2 (en) * | 2006-12-20 | 2009-04-07 | Nokia Corporation | Memory device performance enhancement through pre-erase mechanism |
KR100877609B1 (ko) * | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
US8301833B1 (en) | 2007-06-01 | 2012-10-30 | Netlist, Inc. | Non-volatile memory module |
US8904098B2 (en) | 2007-06-01 | 2014-12-02 | Netlist, Inc. | Redundant backup using non-volatile memory |
US8874831B2 (en) | 2007-06-01 | 2014-10-28 | Netlist, Inc. | Flash-DRAM hybrid memory module |
JP4922860B2 (ja) * | 2007-08-01 | 2012-04-25 | 株式会社日立製作所 | 半導体装置 |
TWI448902B (zh) | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
US7876124B2 (en) * | 2008-02-12 | 2011-01-25 | Spectra Linear, Inc. | Download sequencing techniques for circuit configuration data |
US8370519B2 (en) * | 2008-02-12 | 2013-02-05 | Microsoft Corporation | Copying data onto an expandable memory in a wireless device using a desktop interface |
JP5293062B2 (ja) * | 2008-10-03 | 2013-09-18 | 富士通株式会社 | コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム |
JP5367357B2 (ja) * | 2008-12-24 | 2013-12-11 | 株式会社メガチップス | メモリシステムおよびコンピュータシステム |
US10360143B2 (en) * | 2010-07-01 | 2019-07-23 | Qualcomm Incorporated | Parallel use of integrated non-volatile memory and main volatile memory within a mobile device |
TWI417727B (zh) * | 2010-11-22 | 2013-12-01 | Phison Electronics Corp | 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法 |
US8321649B2 (en) * | 2011-03-18 | 2012-11-27 | Freescale Semiconductor, Inc. | Memory controller address and data pin multiplexing |
US10380022B2 (en) | 2011-07-28 | 2019-08-13 | Netlist, Inc. | Hybrid memory module and system and method of operating the same |
US10198350B2 (en) | 2011-07-28 | 2019-02-05 | Netlist, Inc. | Memory module having volatile and non-volatile memory subsystems and method of operation |
US10838646B2 (en) | 2011-07-28 | 2020-11-17 | Netlist, Inc. | Method and apparatus for presearching stored data |
WO2013177316A2 (en) | 2012-05-22 | 2013-11-28 | Xockets IP, LLC | Efficient packet handling, redirection, and inspection using offload processors |
US9558351B2 (en) | 2012-05-22 | 2017-01-31 | Xockets, Inc. | Processing structured and unstructured data using offload processors |
CN103631737A (zh) * | 2012-08-27 | 2014-03-12 | 鸿富锦精密工业(深圳)有限公司 | 存储器数据处理系统及方法 |
US20140201416A1 (en) | 2013-01-17 | 2014-07-17 | Xockets IP, LLC | Offload processor modules for connection to system memory, and corresponding methods and systems |
US9378161B1 (en) | 2013-01-17 | 2016-06-28 | Xockets, Inc. | Full bandwidth packet handling with server systems including offload processors |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US10642505B1 (en) | 2013-01-28 | 2020-05-05 | Radian Memory Systems, Inc. | Techniques for data migration based on per-data metrics and memory degradation |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
US8812744B1 (en) | 2013-03-14 | 2014-08-19 | Microsoft Corporation | Assigning priorities to data for hybrid drives |
US10089224B2 (en) * | 2013-03-15 | 2018-10-02 | The Boeing Company | Write caching using volatile shadow memory |
US10372551B2 (en) | 2013-03-15 | 2019-08-06 | Netlist, Inc. | Hybrid memory system with configurable error thresholds and failure analysis capability |
US9702305B2 (en) * | 2013-04-17 | 2017-07-11 | Micron Technology, Inc. | Multiple engine sequencer |
US9626126B2 (en) | 2013-04-24 | 2017-04-18 | Microsoft Technology Licensing, Llc | Power saving mode hybrid drive access management |
US9946495B2 (en) | 2013-04-25 | 2018-04-17 | Microsoft Technology Licensing, Llc | Dirty data management for hybrid drives |
US9436600B2 (en) | 2013-06-11 | 2016-09-06 | Svic No. 28 New Technology Business Investment L.L.P. | Non-volatile memory storage for multi-channel memory system |
US9921980B2 (en) | 2013-08-12 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for configuring I/Os of memory for hybrid memory modules |
US10248328B2 (en) | 2013-11-07 | 2019-04-02 | Netlist, Inc. | Direct data move between DRAM and storage on a memory module |
US11182284B2 (en) | 2013-11-07 | 2021-11-23 | Netlist, Inc. | Memory module having volatile and non-volatile memory subsystems and method of operation |
EP3066570A4 (en) | 2013-11-07 | 2017-08-02 | Netlist, Inc. | Hybrid memory module and system and method of operating the same |
WO2015122924A1 (en) * | 2014-02-14 | 2015-08-20 | Hewlett-Packard Development Company, L.P. | Object based persistent main memory |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
US10552085B1 (en) | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
US10552058B1 (en) * | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
CN105426223B (zh) * | 2015-12-25 | 2019-01-04 | 百度在线网络技术(北京)有限公司 | 应用加载方法和装置 |
US10592114B2 (en) | 2016-03-03 | 2020-03-17 | Samsung Electronics Co., Ltd. | Coordinated in-module RAS features for synchronous DDR compatible memory |
US10621119B2 (en) | 2016-03-03 | 2020-04-14 | Samsung Electronics Co., Ltd. | Asynchronous communication protocol compatible with synchronous DDR protocol |
US10824363B2 (en) | 2017-07-07 | 2020-11-03 | Dell Products, L.P. | System and method of characterization of a system having persistent memory |
US10198353B2 (en) * | 2017-07-07 | 2019-02-05 | Dell Products, Lp | Device and method for implementing save operation of persistent memory |
US10768847B2 (en) | 2017-07-07 | 2020-09-08 | Dell Products, L.P. | Persistent memory module and method thereof |
US11175984B1 (en) | 2019-12-09 | 2021-11-16 | Radian Memory Systems, Inc. | Erasure coding techniques for flash memory |
US11500555B2 (en) | 2020-09-04 | 2022-11-15 | Micron Technology, Inc. | Volatile memory to non-volatile memory interface for power management |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175842A (en) * | 1988-05-31 | 1992-12-29 | Kabushiki Kaisha Toshiba | Data storage control system capable of reading data immediately after powered on |
DE69033438T2 (de) | 1989-04-13 | 2000-07-06 | Sandisk Corp | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
GB2251323B (en) | 1990-12-31 | 1994-10-12 | Intel Corp | Disk emulation for a non-volatile semiconductor memory |
US5359569A (en) * | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
TW261687B (zh) * | 1991-11-26 | 1995-11-01 | Hitachi Seisakusyo Kk | |
US6347051B2 (en) * | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
US5581723A (en) * | 1993-02-19 | 1996-12-03 | Intel Corporation | Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array |
GB2317722B (en) * | 1996-09-30 | 2001-07-18 | Nokia Mobile Phones Ltd | Memory device |
JPH117505A (ja) * | 1997-06-17 | 1999-01-12 | Fujitsu Ltd | カード型記憶媒体 |
KR19990019377A (ko) * | 1997-08-29 | 1999-03-15 | 윤종용 | 플래시 메모리 이용 보조기억장치 및 그 방법 |
JPH1185609A (ja) | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置及びそのデータ管理方法 |
JP2001005723A (ja) | 1999-06-21 | 2001-01-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いたメモリシステム |
US20020147882A1 (en) * | 2001-04-10 | 2002-10-10 | Pua Khein Seng | Universal serial bus flash memory storage device |
-
2002
- 2002-06-10 TW TW091112554A patent/TWI240864B/zh not_active IP Right Cessation
- 2002-06-12 KR KR10-2002-0032879A patent/KR100483643B1/ko not_active IP Right Cessation
- 2002-06-13 US US10/172,096 patent/US7062618B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030028733A1 (en) | 2003-02-06 |
KR100483643B1 (ko) | 2005-04-18 |
US7062618B2 (en) | 2006-06-13 |
KR20020094921A (ko) | 2002-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI240864B (en) | Memory device | |
JP4059002B2 (ja) | メモリ装置 | |
JP4015835B2 (ja) | 半導体記憶装置 | |
TWI735529B (zh) | 多階層記憶體之管理的技術 | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
JPWO2005103903A1 (ja) | 不揮発性記憶システム | |
JP2004139503A (ja) | 記憶装置及びその制御方法 | |
TWI498899B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
JPWO2010134300A1 (ja) | メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム、データ書き込み方法、および、プログラム | |
US20080244188A1 (en) | Information recording apparatus and control method thereof | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
KR20010082617A (ko) | 메모리 액세스 회로 및 메모리 액세스 제어 회로 | |
JP2021501941A (ja) | メモリブロックリクレーム方法およびメモリブロックリクレーム装置 | |
US20240078045A1 (en) | Hardware queue handling system, method, solid state drive controller, and solid-state drive | |
JP2006195565A (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
TW201327185A (zh) | 記憶體儲存裝置及其記憶體控制器與資料寫入方法 | |
TW200302966A (en) | Memory device, data processing method and data processing program | |
JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
US7447853B2 (en) | Data copy device | |
JP4841069B2 (ja) | 記憶装置 | |
US20110022774A1 (en) | Cache memory control method, and information storage device comprising cache memory | |
JP2007233838A (ja) | メモリシステムの制御方法 | |
JPH0546490A (ja) | メモリカード装置 | |
US20070250661A1 (en) | Data recording apparatus and method of controlling the same | |
JPH0546461A (ja) | メモリカード装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |