TW536704B - Non-volatile semiconductor memory - Google Patents
Non-volatile semiconductor memory Download PDFInfo
- Publication number
- TW536704B TW536704B TW089106295A TW89106295A TW536704B TW 536704 B TW536704 B TW 536704B TW 089106295 A TW089106295 A TW 089106295A TW 89106295 A TW89106295 A TW 89106295A TW 536704 B TW536704 B TW 536704B
- Authority
- TW
- Taiwan
- Prior art keywords
- password
- semiconductor memory
- data
- output control
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
536704 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 t明背景 1 ·發明之技術領域 本發明是有關於一種半導體記憶體及特別 有一安全功能之一種非依電性半導體記憶體。 2 ·相關技術之描述 個具有一安全功能之傳統非依電性半導 體具有一 OTP(—時間規劃或保護)區域,其中一 ID數字、及相關的被儲#,且規劃的資料不 永久地重寫。因此一個非法重寫被防止,例如 先前在OTP區域中所規劃的資料由一非法使用 自其他裝置的資訊所重寫。 然而,在存取此區域上,只有重寫是不可 且對於所有使用者’該讀出操作是有可能的。 因為固定在該區域的資料能由-非法使用者讀 以相對於該安全性而言具有一嚴重問題存在。 因此,似乎最有效的β ^ L 丁取又的疋,藉由未授權使用 止在以上OTP區域中的資料之讀出,因此防止 非法複製。然而,使用-密碼之方法通常被建 個禁止該資料的讀出之方法。在此方法中,當 者在他所希望存取的資料前輸入一密碼時,該 該裝置中判定該密碼是否正確。接[若判定 碼不正確,該存取被禁止。另一方面若判定 碼是正確的,該存取被准許。 然而,在以上使用一密碼的方法中之一問 關於具 體記憶 密碼、 能被半,藉此 者以來 能的, 因此, 出,所 題是該 -----------·裝-----r---訂---------線· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297^J" 536704 B7 五、發明說明(2 ) 密碼容易被破壞。即,例如若 用,就有256種可能組 疋的密碼被使 況中,-非法使用者能藉Π吏:輪^ III — —--I « ^ · I I (請先閱讀背面之注咅?事項再填寫本頁) 而容易地破壞該密碼。 概輪入所有的組合 因此,若我們試著使 之密碼’需要具有極大電路;寸的:=的-更複雜 =上所見,當傳統的安全方法被應:記憶體。 時’在密碼的複雜度及電路尺 導體記憶體 發明之概垂:而互有折衷。 本發明之—般目的是提供-新的及使用 性半導體記憶體,其中上述問題被除去。用的非依電 本發明之一更特別目的是提供一具有更右 全功能之非依電性半M f 彳效的安 本發明之以上目的是由一非依電性 所達成,其係包括-儲存合格資料之入格己憶體 分· 妙六 ^ ^ 〇格身料儲存部 :,-儲存1碼之密碼儲存部分…判定電 判定出包括在一位址信號内的密、 碼儲存部分的密碼相同;及 出、儲存在該密 ,^ ^ ^ , 輸出控制部分,其根據 經濟部智慧財產局員工消費合作社印製 八疋電的一判定而控制來自該合格資料儲存部 为的合格資料之讀出。 根據本發明,該非依雷批坐道触^ 并依冤改+導體記憶體能達到改 。的安全功能’不需增加該電路等級。 本發明之其他目的及進一步特性將從以下與附圖 結合讀出時之詳細描述而變為顯而易見的。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 536704 A7
五 經濟部智慧財產局員工消費合作社印製 、發明說明( 圖示之簡要說明 第1圖是一圖示,其根據本發明的一實施例而顯示 該非依電性半導體記憶體之構形; 第2A-2D圖為用於在0Tp模式中的操作之一說明的 時序流程圖; 第3圖是一圖示,其顯示出在第丨圖顯示的非依電 性半導體記憶體中之多數γ閘、一密碼區域及一 〇Τρ區 域的電路構形; 第4圖是顯示第丨圖中所顯示的判定電路之一構形 的一圖示; 第5圖是顯示第丨圖中所顯示的輸出控制電路之一 構形的一圖示。 較佳實施例之描沭 此後,根據本發明之一實施例,其具有一正常操 作模式及作為一合格模式的0TP模式之一非依電性半 導體記憶體將參考該等圖示被描述。應注音的是,在 該等圖示中的相同符號指示出其一相同或同等部分。 第1圖是一圖示’其根據本發明的—實施例而顯示 該非依電性半導體記憶體之構形。如第1圖所示,該非 依電性半導體記憶體包括一判定電路1、一 X解碼器3、 一解碼器10、一 Y解碼器4、Y閘5、6、一主記憶@體區 域7、一OTP區域9、一密碼區域11、_輸出控制電路12 及一任意資料產生電路2 0。 一個X位址A0〜An + m及一個Y位址被分別輸入至該 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------·裝----l·---訂--------- (請先閱讀背面之注意事項再填寫本頁) )367〇4 ___ B7 五、發明說明(4) ^解碼器3及該Y解碼器4内。一 〇τρ控制信號被輸入至 該解碼器10内。該等γ閘5、6被連接到該γ解碼器4, 且該主記憶體區域7被連接到該χ解碼器3及該¥閘6。 並且,連接至該X解碼器3且與該主記憶體區域7接合 之4 0ΤΡ區域9儲存著諸如一密碼及一 ID數字之〇Τρ資 料。連接到該解碼器丨〇且與該γ閘5接合之該密碼區域 1 1儲存著一密碼。連接到該判定電路1且與該Υ閘6接 。之该輸出控制電路12被供應有一 〇Τρ控制信號。該 任意資料產生電路20產生任意資料且將該任意資料供 應至該輸出控制電路〗2。 應注意的是,在儲存的0ΤΡ資料上的重寫於該〇τρ 區域9中是被禁止的。 以上顯示出第1圖中的非依電性半導體之操作要點 接著將參考第2A-2D圖的時序流程圖被描述。 如在第2Α圖中所視,當該0ΤΡ控制信號被設定在 低(L)準位時,該裝置於正常操作模式中操作。在該正 常操作模式中,該裝置能根據一 X位址Α〇〜An + m及一 γ 位址而將欲得的資料讀出及寫入至該主記憶體區域7之 記憶體晶胞(未顯示於圖中)内。 其次,如第2A圖所示,當該〇τρ控制信號由被供 應的一外部命令及相似的所設定在高(Η)準位時,該非 依電性半導體記憶體存取該〇 Τ ρ模式。在該〇 Τ ρ模式 中,所證明的是,由一使用者所輸入的密碼與先前儲 存的密碼相等。同時,如在第2Β及2C圖中所視,一具 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Μ, i — (請先閱讀背面之注意事項再填寫本頁) 丄:0 _ ;線· 經濟部智慧財產局員工消費合作社印製 536704
經濟部智慧財產局員工消費合作社印製 五、發明說明() 有一 X位址A0〜An的OTP位址及一具有一 X位址 An+1〜An + m之密碼被同步輸入。 於此,如第1圖所示,該X位址A〇〜An及該γ位址被 分別供應至該X解碼器3及該Y解碼器4。此外,一具有 一 X位址An+1〜An + m之密碼被供應至該判定電路1。 應注思的疋’該X位址An+1〜An + m被用來指定在該 主記憶體區域7中的一記憶體方塊及在該正常操作模式 中的列位址,然而,因為該OTP區域9的儲存容量相較 於該主έ己憶體區域7為極度小,所以該X位址 Αη+1〜An + m未被使用於存取該ΟΤΡ區域9的一通路中。 在此,於根據此實施例的非依電性半導體記憶體中, 未被使用於存取該OTP區域9的一通路中之該X位址 Αη+1〜An + m被用來自外部輸入一密碼。 該X位址A0〜An及該Y位址被使用作為一列位址及 一行位址,分別用以在該正常操作模式的主記憶體區 域7中提出一記憶體晶胞,且用來在該〇 τ p模式的〇 τ p 區域9中提出一記憶體晶胞。此外,以上的γ位址亦被 使用作為一個用以提出該資料之行位址,以在該OTP 模式自該密碼區域1 1中讀出。
該判定電路1將輸入作為一自外部的密碼之一 X位 址Αη+1〜An + m與一自該Y閘5所讀出的密碼作比較,且 在判定出自該外部輸入的密碼是正確時供應一高準位 控制信號至該輸出控制電路1 2。同時,如第2D圖所示, 該輸出控制電路12輸出一自該OTP區域9中讀出之OTP 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------·裝----l·---訂---------線· (請先閱讀背面之注意事項再填寫本頁) 536704 五、發明說明( 資料。 供1另一方面’當一不正確的密碼自外部輸入時,一 制雪:輸出控制信號由該判定電路1所供應給該輸出控 路12:12。接著,如在第2D圖中所視,該輸出控制電 路1 2將由該任意資料產生 电峪20所產生之任意資料輸 出作為假資料。 第3圖是一圖示’其顯示出在第旧所示的非依電 性+導體記憶體中之該等頂5、6、該密碼區域"及 該OTP區域9之電路構形。應注意的是,為了方便該 主記憶體區域7在第3圖中被刪去。 如第3圖所不,各γ閘5、6包括m組被配置成一列 之n+1電晶體Tr,在該列的該等閘上,一個具有^+丨位 疋之行位址(Υ位址)yd〇〜ydn被供應。即,當資料在該 饴碼區域1 1及該OTP區域9上被讀出及寫入時,該行位 址被共有。 經濟部智慧財產局員工消費合作社印製 再者’因為該裝置具有以上的構造,所以一具有m 位元之密碼Q〇〜Qmq自該γ閘5被輸出至該判定電路 1 ’且一具有m位元之資料D0〜Dm-Ι自該γ閘6被輸出至 該輸出控制電路1 2。 違选碼區域1 1具有一個與該〇 T P區域9相同的構造 之記憶體晶胞陣列。為了更精確,該密碼區域丨丨包括 分別在該Y閘5及一接地節點中的一電晶體丁 Γ間連接之 非依電性記憶體晶胞MC,且其該等閘極被連接至字元 線WL-PASS。接著包括在該密碼區域1 1中的各位元線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 536704 A7 B7__ 五、發明說明(7) 經由該Y閘5而被連接到該判定電路。 (請先閱讀背面之注意事項再填寫本頁) 該OTP區域9包括分別在該γ閘6及一接地節點中的 一電晶體Tr間連接之非依電性記憶體晶胞MC,且其該 等閘極被分別連接至該等字元線WL —ΟΤΡΟ〜ΟΤΡχ之任 一個。接著包括在該密碼區域11中的各位元線BLP經 由該Υ解碼器5而被連接到該判定電路。因此,如第3 圖所示,該等非依電性記憶體晶胞MC被連接之各位元 線B L經由該Υ閘6而被連接到該輸出控制電路1 2。 第4圖是顯示第1圖中所示的判定電路之一構形的 一圖示。如第4圖所示,該判定電路1包括反或(N〇R) 電路13〜15及一(及)AND電路16。各反或電路13〜15被 供應一具有該X位址An+1〜An + m的一預定位元之信 號,及一具有自該Y閘5中輸出的密碼Q0〜Qm_i的一預 定位元之信號。該AND電路16被供應有自該等反或電 路13〜15所輸出之信號及〇ΤΡ控制信號,且將該輸出控 制信號輸出。 經濟部智慧財產局員工消費合作社印製 第5圖是顯示第1圖中所示的輸出控制電路12之一 構形的一圖示。如第5圖所示,該輸出控制電路12包括 一反或電路1 7、一輸出節點Nout、開關元件SW 1、SW2 及一反相器INV。該反或電路1 7自該判定電路1及該οτρ 控制信號中被供應有輸出控制信號。該開關元件SW1 被連接於該輸出節點及該Y閘6間,且根據來自該反或 電路1 7的信號被控制。該反相器in V將自該反或電路1 7 所供應之一信號反相。該開關元件SW2被連接於該任 -10 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) "' 536704 Α7 Β7 五、發明說明(8) (請先閱讀背面之注意事項再填寫本頁) 意資料產生電路2 0及該輸出節點N 〇 u t間,且根據來自 該反相器INV的信號被控制。應注意的是,藉由供應 一高準位信號而使以上兩開關元件SW1、s\V2均為 、、開β ,且藉由供應一低準位信號而使以上兩開關元 件SW1、SW2均為、、關"。 此後,以上根據本發明的一實施例之非依電性半 導體5己憶體的操作將被詳細描述。 在正常操作模式中,如上述,該裝置根據一 X位址 A0〜An + m及一 γ位址而在希望的資料中被讀出及寫至 该s己憶體晶胞(未在圖中顯示)内。 接著,因為該OTP控制信號在該正常操作模式中被 設定在低準位,所以自第4圖所示的該and電路16輸出 之輸出控制信號亦被設定在低準位。因此,因為第5圖 所示的該反或電路17之輸出信號於正常操作模式中被 設定在高(H)準位,所以該開關元件sw丨總是處於開啟 狀態。接著,在該Y閘6中選出的資料训〜!^]自該輸 • *節點N〇ut輸出。應注意的1,該開關元件SW2此時 處於不變的關閉狀態。 ,經濟部智慧財產局員工消費合作社印製 其次,因為該OTP控制信號如在第4圖所視被供應 給該AND電路16 ,所以在該〇τρ控制信號自該低準位 被設定在高準位的0ΤΡ模式中,該判定電路!具有一啟 動狀心同時,包括在該密碼區域11中之該字元線 WL一PASS被升兩至該準位,藉此資料的讀出是有可能 的。在該裝置存取此模式後,具有一χ位址A〇〜An及一 -11 - 本紙張尺度適用中國國家標準(CNS)A4規>各(210 X 297公--- 經濟部智慧財產局員工消費合作社印製 536704 B7 _ 五、發明說明(9) Y位址的OTP位址、及具有一 X位址An+1〜An + m之一密 碼被同步輸入該裝置内。接著,該X位址A〇〜An及該Y 位址被分別供應至該X解碼器3及該Y解碼器4。此外, 具有該X位址An+1〜An + m之密碼被供應至該判定電路 1 ° 上述中,當以如第3圖中所視為例,在該〇Τρ區域9 中的ό玄專e己憶體b曰胞M C 1根據一 1¾準位信號y d 1被選出 時’該等配置在該密碼區域1 1的相同行中之記憶體晶 胞MCI亦被同步選出。理由是,上述的Y位址亦被用 來作為該行位址,用以選擇資料而自該OTP模式中的 密碼區域1 1中讀出。在此方法中,一具有m位元的資 料D0〜Dm -1被作為來自該OTP區域9的OTP資料輸出至 該輸出控制電路12 ’且一具有!^位元的密碼Q〇〜Qm-1 自該密碼區域1 1被讀出至該判定電路1。 應注意的是,因為包括在該密碼區域1 1中的非依 電性記憶體晶胞MC儲存著一個對應於來自外部所供應 的各行位址之密碼,所以許多密碼能不增加晶片面積 被儲存。 接著,第4圖所示的該判定電路i將被輸入作為一來 自外部的密碼之一 X位址An+1〜An + m與具有自該密碼 區域11中讀出的m位元之一密碼q〇〜Qm-Ι做比較。 為了更精確,該等反或電路1 3〜15判定出該密碼 Q0〜Qm-1是否等於每個具有該X位址An + 1〜An + m之對應 位元。於是,只在該等反或電路13〜15判定該密碼 -12- 1m氏張尺度適用中國國家標準(CNS)Ai規格(210 X 297公爱) " -----------裝-----r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 536704
發明說明( .經濟部智慧財產局員工消費合作社印製
Q0〜Qm-1於所有具有誃 相等時,—位址An+1〜An+m之對應位元上 ^ /立輸出控制信號由該AND電路16供應 至該輸出控制電路12。 古唯為认田^輪出控制電路1 2是由該判定電路1供應該 同準位輸出控制作缺 J L現時’該開關元件SW1根據第5圖所 示的該反或電路17夕 a a ^ 、、,, 17之一向準位來輸出信號且切換至 〇11所以該輸出控制電路12將自該〇ΤΡ區域9中讀 出的資料DO〜Dm]輸出。 該反或電路17在一不正確的密碼自外部 輸寺藉由該判定電路1供應一低準位輸出控制信 號於疋因為第5圖所示的該反或電路17之一輸出信 號被設^在低準位,所以該開關元件SW1切換至、、off: 且該開關元件SW2切換至、、on"。因此,如在第20圖 所視°亥輸出控制電路1 2將一個由該任意資料產生電 路20所產生的任意資料輸出作為假資料,不同於自該 0TP區域9所讀出的合適資料训〜!^」。 上述中’另外的構造能被提出來防止一未授權存取 該系統’其具有上述的非依電性半導體記憶體。 即’該非依電性半導體記憶體儲存著第一及第二密 碼’用於分別保護阻止在該密碼區域1 1及該〇丁P區域9 中的未授權存取。在此種系統中,如第一步驟,一使 用者必須輸入與儲存在該裝置的密碼區域丨丨中之密碼 相等之一密碼。接著,當由使用者所輸入的密碼與儲 存在該密碼區域1 1中的密碼相等時,儲存在該〇TP區 13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再填寫本頁) 536704 A7 五、發明說明() 域9中的第二密碼自該非依電性半導體記憶體中被輸出 至該系統的内部。 並且,使用者必須將與上述第二密碼相等之一密碼 輪入至该系統内’因此存取上述的系統能被允許。 如上述,根據作為本發明的一實施例之非依電性半 導體記憶體,該安全功能不需藉由利用一位址信號的 一部分來加強該電路尺寸而被改善用於一密碼的輸 入’該位址信號未使用在該〇TP模式中。並且,因為 假資料於自外部輸入的密碼為不正確時被輸出,所以 ~非法使用者不能辨別出該輸出資料是否適當。於是, 根據本發明實施例的非依電性半導體記憶體令使用者 更難於判定出由使用者所輸入的密碼是否正確,該裝 置亦能改善在此方法中的安全功能。 本發明不限於特殊揭露的實施例,且變化及改變可 不遠離本發明的範圍達成。 本發明申請是依據曰本優先權申請案第丨1-264429 號,於1999年9月17日申請,其全部内容於此併入參考。 -----------裝-----:—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 14- 536704 A7 五、發明說明(12>
.經濟部智慧財產局員工消費合作社印製
元件號對照表 1 判定電路 3 X解碼器 4 Y解碼器 5 - 6 Y閘 7 主記憶體區域 9 OTP區域 11 密碼區域 12 輸出控制電路 20 任意資料產生電路 13〜 15、17 反或電 16 AND電路 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 申Μ專利範圍 Α8 Β8 C8 D8 1 · 一種非依電性半導體記憶體,其係包含· -個儲存合格資料之合格資料儲存3部分; 一個儲存一密碼之密碼儲存部分.刀 -個判定電I其判定_包括在:位址信號内 碼是否與館存在該密碼儲存部分中的密碼相 寺,及 一個輸出控制部分,其根據該判定電路的判定 而控制自該合格資料儲存部分中讀出該合格資料 之動作。 2.如申請專利範圍第W之非依電性半導體記憶體, 其中: 若該判定電路判定包括在該位址信號中的密碼 與儲存在該密碼儲存部分中的密碼相等,該輸出 控制部分把根據包括在該位址信號中而針對該合 格資料儲存部分的一位址所讀出之合格資料輸 出。 3·如申請專利範圍第1項之非依電性半導體記憶體, 其中: 請 先 閲 讀 背 ι6 之 I 事 項 再頁 1 “線 經濟部智慧財產局員工消費合作社印製 用 共 分 部 存 儲 料 資 格 合 該 與 分 部 存 儲 碼 密 該 址 位 行 個 體 意 記 體: 導中 半其 性, 電域 依區 非體 之憶 項記 -—•主 第一 圍含 範包 利步 專一 請進 申係 如其 合 該 β, 立口 存 儲 料 資 ,L 胞 晶 體 憶 記 之 合 接 域 區 體 憶 記 主 該 與 個 - 括 包。 分列 16 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) •如申請專 其中: 利範圍第 1項之非依電性半導體記憶體, 該密碼儲存部八 袼資料儲存部八:存著分別對應於供應至該合 6·如申往I刹#刀、多個行位址之多個密碼。 τ叫專利範圍第】 其中: 項之非依電性半導體記憶體, 包括在該位址信 部分中形成,而=〜中的密碼在該位址信號的一 料储存部分。而該部分並未使用來存取該合格資 •如申請專利範圍第1 、 其中: 、之非依電性半導體記憶體, 至少该密碼儲在Λ 有一相等 。y刀及該合格資料儲存部分具 相專的把憶體晶胞陣列構造; 包括在該密瑪儲左 該判定電路;以及p分中的-位元線被連接至 包括在該合袼1粗 接至該輸出控制部分…分中的-位元線被連 體 :咕專利祀圍第J項之非依電性半導體記憶 其中: 存。 項之非依電性半導體記憶 體 9·如申請專利範圍第1 其中: -17- 536704 8 8 8 8 ABCD 六、申請專利範圍 若該判定電路判定包括在該位址信號中的密碼 與儲存在該密碼儲存部分中的密碼不相等,該輸 出控制部分即輸出假資料。 1 0 ·如申請專利範圍第9項之非依電性半導體記憶體, 其進一步包含一假資料產生電路,用以產生作為 該假資料而供應至該輸出控制部分之假資料。 經濟部智慧財產局員工消費合作社印製 -18- 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26442999A JP3209733B2 (ja) | 1999-09-17 | 1999-09-17 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW536704B true TW536704B (en) | 2003-06-11 |
Family
ID=17403071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089106295A TW536704B (en) | 1999-09-17 | 2000-04-06 | Non-volatile semiconductor memory |
Country Status (6)
Country | Link |
---|---|
US (1) | US6226199B1 (zh) |
EP (1) | EP1085521B1 (zh) |
JP (1) | JP3209733B2 (zh) |
KR (1) | KR100617333B1 (zh) |
DE (1) | DE60043485D1 (zh) |
TW (1) | TW536704B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102667941A (zh) * | 2009-10-21 | 2012-09-12 | 三星电子株式会社 | 具有安全功能的数据存储介质及其输出装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1234305A1 (en) | 2000-02-21 | 2002-08-28 | Trek Technology (Singapore) Pte Ltd | A portable data storage device |
JP2002331361A (ja) | 2001-05-01 | 2002-11-19 | Obara Corp | 溶接制御装置のメモリ保護方法 |
JP4240851B2 (ja) * | 2001-06-27 | 2009-03-18 | ソニー株式会社 | 暗証コード識別装置及び暗証コード識別方法 |
ATE335236T1 (de) | 2001-06-28 | 2006-08-15 | Trek 2000 Int Ltd | Verfahren und einrichtungen zum datentransfer |
FR2831315B1 (fr) * | 2001-10-22 | 2004-01-30 | St Microelectronics Sa | Memoire eeprom comprenant des moyens de lecture simultanee de bits speciaux d'un premier et d'un second type |
US6483734B1 (en) * | 2001-11-26 | 2002-11-19 | Hewlett Packard Company | Memory device having memory cells capable of four states |
CN1292356C (zh) * | 2002-04-17 | 2006-12-27 | 松下电器产业株式会社 | 非易失性半导体存储装置及其机密保护方法 |
TW588243B (en) | 2002-07-31 | 2004-05-21 | Trek 2000 Int Ltd | System and method for authentication |
FR2844090A1 (fr) | 2002-08-27 | 2004-03-05 | St Microelectronics Sa | Cellule memoire pour registre non volatile a lecture rapide |
US6728137B1 (en) * | 2003-04-29 | 2004-04-27 | Ememory Technology Inc. | Method for programming and reading a plurality of one-time programmable memory blocks |
JP2005149715A (ja) * | 2003-11-13 | 2005-06-09 | Samsung Electronics Co Ltd | Otpブロックが含まれたフラッシュメモリを有するメモリシステム |
JP2006031540A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | アクセス制御システム |
EP1854038A1 (en) | 2004-12-21 | 2007-11-14 | Philips Intellectual Property & Standards GmbH | Integrated circuit with improved device security |
JP4256859B2 (ja) * | 2005-04-21 | 2009-04-22 | シャープ株式会社 | 半導体記憶装置 |
JP2008545190A (ja) * | 2005-07-01 | 2008-12-11 | エヌエックスピー ビー ヴィ | 集積回路およびオンチップメモリへのアクセスの確保方法 |
KR100773398B1 (ko) * | 2005-12-14 | 2007-11-05 | 삼성전자주식회사 | 오티피 셀 어레이를 구비한 상 변화 메모리 장치 |
JP2008226442A (ja) * | 2008-04-17 | 2008-09-25 | Spansion Llc | 半導体記憶装置 |
KR20110102734A (ko) * | 2010-03-11 | 2011-09-19 | 삼성전자주식회사 | 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치 |
KR101797107B1 (ko) | 2011-07-08 | 2017-12-13 | 삼성전자주식회사 | 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 메모리 시스템 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1991019067A1 (en) * | 1990-05-15 | 1991-12-12 | Dallas Semiconductor Corporation | Electronic key integrated circuit |
US5974513A (en) * | 1993-11-04 | 1999-10-26 | Hitachi Maxell, Ltd. | IC memory card having read/write inhibit capabilities |
JP3668514B2 (ja) * | 1993-11-04 | 2005-07-06 | 日立マクセル株式会社 | 半導体記憶装置 |
US5640347A (en) * | 1995-10-30 | 1997-06-17 | Myson Technology, Inc. | EEPROM circuit configuration having security function |
DE19612439C2 (de) * | 1996-03-28 | 2001-02-01 | Siemens Ag | Halbleiterspeichervorrichtung |
JPH11110293A (ja) * | 1997-09-29 | 1999-04-23 | Mitsubishi Electric Corp | 不揮発性メモリ制御回路 |
-
1999
- 1999-09-17 JP JP26442999A patent/JP3209733B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-25 KR KR1020000009364A patent/KR100617333B1/ko not_active IP Right Cessation
- 2000-03-24 DE DE60043485T patent/DE60043485D1/de not_active Expired - Lifetime
- 2000-03-24 EP EP00105982A patent/EP1085521B1/en not_active Expired - Lifetime
- 2000-03-30 US US09/538,525 patent/US6226199B1/en not_active Expired - Lifetime
- 2000-04-06 TW TW089106295A patent/TW536704B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102667941A (zh) * | 2009-10-21 | 2012-09-12 | 三星电子株式会社 | 具有安全功能的数据存储介质及其输出装置 |
CN102667941B (zh) * | 2009-10-21 | 2016-02-17 | 三星电子株式会社 | 具有安全功能的数据存储介质及其输出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001084780A (ja) | 2001-03-30 |
KR20010029573A (ko) | 2001-04-06 |
EP1085521A1 (en) | 2001-03-21 |
DE60043485D1 (de) | 2010-01-21 |
US6226199B1 (en) | 2001-05-01 |
JP3209733B2 (ja) | 2001-09-17 |
KR100617333B1 (ko) | 2006-08-30 |
EP1085521B1 (en) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW536704B (en) | Non-volatile semiconductor memory | |
TW509948B (en) | Nonvolatile semiconductor memory apparatus and information managing method in information-distributing system | |
TW323359B (zh) | ||
TW399171B (en) | Memory devices | |
TW381267B (en) | Non-volatile semiconductor memory elements having single-bit and multi-bit memory cells | |
US20080189557A1 (en) | Method and architecture for restricting access to a memory device | |
WO2004077300A1 (ja) | Icメモリカード及びそのデータ保護方法 | |
US20010055227A1 (en) | Semiconductor device and control device for use therewith | |
TW200845007A (en) | Flash memory with improved programming precision | |
TW469432B (en) | Nonvolatile semiconductor memory for preventing unauthorized copying | |
TW532009B (en) | Memory device and memory access limiting method | |
TW550807B (en) | Semiconductor memory device | |
JPH11232884A (ja) | 不揮発性メモリ装置 | |
TWI275088B (en) | Multilevel cell memory architecture | |
JP2011243149A (ja) | 半導体装置 | |
JP3843777B2 (ja) | 半導体記憶装置 | |
TW472454B (en) | Fast reconfigurable programmable device | |
TW526496B (en) | Non-volatile memory in which encryption of commands can be performed | |
JP2677342B2 (ja) | 携帯形半導体記憶装置システム | |
JP2007087455A (ja) | 半導体記憶装置 | |
US10170178B2 (en) | Secure off-chip MRAM | |
JPS6051748B2 (ja) | メモリ書き込み方式 | |
JPH03276346A (ja) | メモリカード | |
JP2000250815A (ja) | 電子メモリおよびこのようなメモリを備えた電子デバイス | |
KR20090007122A (ko) | 보안기능을 갖는 레지스터 및 이를 구비하는 컴퓨터 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |