TW456003B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW456003B TW456003B TW087119623A TW87119623A TW456003B TW 456003 B TW456003 B TW 456003B TW 087119623 A TW087119623 A TW 087119623A TW 87119623 A TW87119623 A TW 87119623A TW 456003 B TW456003 B TW 456003B
- Authority
- TW
- Taiwan
- Prior art keywords
- thermal neutron
- semiconductor device
- neutron absorbing
- thermal
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
456003 五、發明說明(l) 發明的領域 本發明為關於能抑制以中子為起因之軟性誤差(Soft error)的半導體裝置。 習用的拮術 近年來於學會及論文等由IBM之Ziegler等(J. F. Ziegler et al., J. Appl. Phys. , 52(6) p.4305, 1 981 ),TI 之Mckee 等(ff_ R. Mckee et al·, IRPS Proceedings,P.l,1 99 6 ),富 士通之登坂等(Y. Tosaka et al. IEEE Trans. Nucl. Sci., Vol.44, p.1 73, 1 977 )等提出有關於形成於的基板之DRAM (Dynamic Ramdom Access Memory)及SRAM(Static Random Access Memory) 之中子為起因的軟性誤差之報告。 依上述的報告,於能量較高領域的中子,具體的為於 數+ MeV程度以上的中子與矽原子反應而由彈性散亂及衝 掣(burst)反應而發生電荷,該電荷中的電子被記憶節點( node)部收集而使記憶體晶胞蓄存的電荷發生變化以致破 壞晶胞蓄存的數據β比較以往的由α線構成的軟性誤差, 由上述反應發生的電荷較多而在對等上有困難。 又由曰本ΤI 之Robert Baumann #(R, Baumann et al. IRPS Proceedings p.297, 1995)則預測在中子之能量的 較低領域亦發生在裝置之金屬配線形成前的平坦化膜所含 的1GB與熱中子(能量約為0.05ev附近)的反應構成的軟性誤 差。其具體的反應式如下。 10B + n - α (1. 471 MeV) +Li( 8 3 9Kev) + r ( 479Kev)
第5頁 4 5 β Ο Ο 3 五、發明說明(2) 由上式的反應所發生的α線及Li與矽發生反應而產生 電荷,構成對於記憶節點的數據破壞。第丨丨圖表示上述2 種類之反應的產生電荷之模式。第11圖並為表示以Βρ%(
Boro-Phospho Silicate Glass)層 17 為含有 之平坦化膜 形成於矽基板1 6上的狀態。 如上所述以中子為起因之軟性誤差有2種類的報告, 但Η際上並不知具有何種程度之各能量的中子構成多少的 誤差。因此本發明申請人等作成於平坦化膜含有,%的別傾 及不含1GB之SRAM而實行以下的2種實驗。 第一實驗供用252 Cf(奸’ caiiforniuin)為中子線源, 以石蝶(para f f i η)球包上而變換為熱中子照射於^心。於 此由含有iDB之裝置的軟性誤差率比不含ι〇Β者為高時,得知 由熱中子與的反應而發生軟性誤差。由此實驗結果,其 軟性誤差率有3〇係以上之差,由此可知因熱中子與IDB的反 應發生軟性誤差。 第2實驗為對於自然界之中子的能量分佈調查其熱中 子的影響程度。具體的為對於高度飛行中之中子實施加速 實驗而評價各反應的效果。於高度飛行存在有地面之1〇〇 倍以上的中子(T, Nakamura, 1987, "Altitude ariation of cosmic-ray neutron", Health Ptys.53, 5 〇 9.) ’可於短間評價,可忽略由通常之α線引起的軟性 誤差予以評價。由上述實驗結果可知由熱中子起因之軟性 誤差約估由中子起因之軟性誤差的約一半。本發明申請者 由此判斷不僅對於以往一般所言之高速中子,而對於熱中
第6頁
五、發明說明 子的對策亦為重要 發明的概要 軟性誤差為目的。 本發明有鑑於上述的問題,而以抑制由熱中子構成之
中子吸收材。於此之熱中子吸收材為指稱對於1ΰβ等之熱中 本發明: 及熱中子吸Ί 半導體晶片 子之吸收斷面積為大的物質。 而可於片内部使 如上述於裝件表面貼附熱中子吸收片 熱中子吸收材與熱中子起反應。由此可抑制熱中子射入於 半導體晶片内’並由此可抑制於石夕基板内發生電荷。又^ 於將熱中子吸收體形成為片狀,不但可添加多量=熱中子 吸收材,並可增大其厚度。如此則不但提高對熱中^ 收性能,對於高速中子亦為有效》 … 上述熱甲子吸收片最好介以黏合劑貼附於穿 黏合劑最好含有熱中子吸收材。 如上述由於添加熱中子吸收材於黏合劑, ica A.r ^ w 〜 』更有效的 狎f」於夕基板内以熱中子為起因而發生電荷。 本發明之半導體裝置的另一形態為具備裝 明此思 tf4r T "T* 次队增。裝件為於其内部收容形成記憶體元件 K。勃占7 J卞导m晶 月 …中子吸收層為設於裝件内部’含有熱中子吸收材。 以上述狀態設熱中子吸收層亦可抑制熱中子鼾 艚曰Hrin 下卞射入+導 猫曰曰片内。並由此可抑制於矽基板内發生電
456003 五、發明說明(4) 本發明之半導體裝置換又一形態為具備半導餿晶片及 含有熱十子吸收部的α線吸收層。於半導體晶片的内部形 成&己憶體元件。線吸收層為形成於半導體晶片表面上, 熱中子吸收部含熱中子吸收材。 如上述的設熱中子吸收部於0:線吸收層可使熱中子於 α線吸收層内部起反應而發生〇:線。由於可在α線吸收層 内使其失去α線等的能量,因此可阻止^線等射入矽基板 内。由此可抑制矽基板内發生電荷。 上述α線吸收層最好形成在半導體晶片的上面與背面 上。 匕如上述不但可抑制由半導體晶片的上面,並可抑制由 其背面之熱中子的射入而能有效的抑制矽基板内發生電荷 〇 上述α線吸收層最好具有第〗及第2(3;線吸收部。第i α線吸收部位於半導體晶片側,不含熱中子吸收材。第2 α線吸收部為形成在第1α線吸收部上,含熱令子吸收材 «但第1與第2α線吸收部亦可形成於同一層内, 於別層内。 』』〜取 如上述由於在第〗^;線吸收部上設第線吸收部,因 ,可使熱中子於第2α線吸收部内起反應,其所生的“線 等的能量可由第1 α線吸收部内衰減。由此可有效的抑制 石夕基板内發生電荷。 本發明之半導體裝置的又一形態為具備裝件及含有熱 中子吸收部的散熱部。裝件為收容於其内部形成記憶體元
45 60 0 3 五、發明說明(5) 〜 件的半導體晶片。散熱部為突出於裝件表面上,熱中子吸 枚部為含有熱中子吸收材。 依上述狀態亦由熱中子於熱中子吸收部起反應, 可抑制熱t子射入半導體晶片内。並由此可抑制石夕基板内 發生電荷。 散熱部最好判由黏合劑裝設在裝件表面上。熱中子% 收部由添加熱中子吸收材於上述黏合劑構成亦可。 如上述於黏合劑中添加熱中子吸收材的狀態亦可抑制 熱中子射入半導體晶片内。由於只需於黏合劑中混合熱中 子吸收材,因此其作業容易。 °… 上述熱中子吸收部包含形成於散熱部表面上 吸收層。 …丫卞 如上述由設置熱中子吸收 入半導體晶片内。又由採用如 熱中子吸收層,能不致降低散 的射入。 層亦可有效的抑制熱中子射 氮化硼層之傳熱特性優良的 熱部的散熱性而抑制熱中子 二加於散熱部令亦可 中子吸收部為至少由散熱部; 如上述亦可有效的抑制埶 二構成 本發明之半導體裝置的又一子射入半導體晶片内。 中子吸收材的油脂(grease)。形態為具備裝件與含凑 憶體元件的半導體晶片。油 件為收容於其内部形4 如上述於裝件表面上塗^為^布於裝件表面上。 態同樣的可有效的抑制熱中沾难的狀態’亦與前述各 射入半導體晶片内。由於
第9頁 45 60 0 3 五、發明說明(6)
用油脂為熱中子吸收體,其 落時亦可簡單容易的重塗。 及使用場所容易的變更膜厚 塗布作業不但容易’在油脂抹 又可因應於裝置軟性誤差耐性 本發明之半導體裝置的又—形態為具備基板、容器、 及熱中子吸收片。基板上搭載其内部形成記憶體元件的 導體晶片。谷器為收容基板。熱中子吸收片為貼附於容 表面或基板,熱令子吸收片含有熱中子吸收材。 如上述=於貼附熱中子吸收片於收容搭載有半導體片 的基板之容器表面,因而可抑制熱中子射入容器内。 可抑制熱中子射入收容於容器内之半導體晶片内,由而可 抑制矽基板内因熱中子而發生電荷。又於基板上貼附埶 子吸收片時亦可期待同樣的效果。 … 上述熱_子吸收材最好選用氮化硼、鋰及鎘之至少 種的材質構成。 由於選擇上述之氮化硼等之熱中子的吸收斷面積大的 材質為其中子吸收材而能有效的抑制熱甲子射入半導體晶 片内。尤其於使用氮化硼為熱中子吸收材時,由於氮化硼 之優於傳熱性及絕緣性,能提高含有該氮化硼之層的傳熱 性及絕緣性。 ~ 於上述半導體裝置之表面上則以覆蓋熱中子吸收體的 狀態形成高速中子吸收體為宜。 如此則不但能抑制熱中子射入半導體晶片内,亦可抑 制高速中子射入。高速中子於高速中子吸收體内失去能量 達成熱t子位準,其後於執中子吸收體内與熱甲子吸收材
456003 五、發明說明(7) 起反應。 圖面的簡單說明 第1圖表示本發明之實施形態1的半導體裝置剖面圖。 第2圖表示本發明之實施形態2的半導體裝置剖面圖。 第3圖表示本發明之實施形態3的半導體裝置剖面圖。 第4圖表示第3圖之半導艎裝置的變形例之剖面圖。 第5圖表示本發明之實施形態4的丰導體裝置剖面圖。 第6圖表示本發明之實施形態5的半導體裝置剖面圖。 第7圖表示第6圖之半導體裝置的變形例之剖面圖。 第8圖表示本發明之實施形態6的半導體裝置剖面圖。 第9圖表示本發明之實施形態7的半導體裝置剖面圖° 第10圖表示本發明之實施形態8的半導體裝置剖面圖 第11圖表示中子之反應的模式圖。 發明的實施形態 以下參照第1圖至第10圖說明本發明的實施形態。 (實施形態1) 首先參照第1圖說明本發明之實施形態1。第1圖表示 本發明之實施形態1之半導體裝置1的剖面圖。 如第1圖所示,半導體裝置1具有内部形成有記憶體元 件之半導體晶片2、收容半導體晶片2的塑造裝件4、引線7 、及氮化硼含有片6。 於半導體晶片2的表面形成聚酰亞胺(poiyimide)層3 。該聚酰亞胺層3機能為α線吸收層於塑造裝件4的表面上
第1〗頁 456003 五、發明說明(8) 介以黏合劑5貼附氮化硼含有片6。 本發明申請人等以厚度〇·3ιπιη之氮化硼含有片(用氮化 硼含有量65%的矽樹脂浸塗於玻璃片者)將丨c卡覆蓋與不覆 蓋的狀態實行熱中子線照射實驗。對於鎘片(厚度:0.5mm ’吸收斷面積:2. 08x1 0-2fl cm2)亦做同樣的實驗。其結果 如以下表1所示。 [表1 ] 片材 不良位兀數 / 枚 熱Φ子鎳照if時間(H) 氮化硼含有片(2枚相重) 24 54.5 齡有片 4 广 54.5 未處 60 ^ 54.5 如表1所示’可知由使用氮化硼含有片或鎘含有片能 減低不良位元數。亦即可知能有效的抑制由熱中子起因的 軟性誤差。此可認為於上述片内1QB等之熱中子吸收材與熱 t子反應而發生的α線及Li等在到達半導體晶片2之前失 去能量所致。 其次說明氮化含有片6的厚度。假設用下述之gpsG 層為半導體晶片2中的平坦化膜,電該BPSG層的厚度考慮 氛化硼含有片6A所需的厚度。 設h〇3的濃度為8.0mol% ’則1!)B的厚子數〇(設全部领中 的2 0%為10Β)為6. 3 X 1〇2〇個/cm3。熱中子對於的吸收斷膜 面積a為3837barns(10—24cm2)。由而BPSG層之厚度為lcm的 反應確率如下。
第12頁 五、發明說明(9) 6. 3 xl〇20(個/ cm3) χ3837 xlO—24(cm2) = 2. 4/cm 設與熱中子反應的BPSG層的厚度為2cm,穿過2cm之 BPSG層之中子的比率為Y,假定的關係。 設對於軟性誤差的對策為降低反應確率約1位為目標 ,則Υ=0·1,因此Z = 0.96cm。 通常BPSG層最多只能形成到1. 〇 X l〇-4cm程度於半導體 晶片上,因此有必要使用如上述之氮化硼含有片6等之1DB 的含有量較多的膜。具體言之,為有必要使用含有6.3x 1〇20 x2, 4 xl04=l. 5 X 1 025 (個)之lflB 的膜。 於此之氮化硼含有片6可將硼的含有量增多至6 5%程度 (BPSG層約為10%以下),並且能形成樣膠片狀,因此能形 成為mm程度的膜厚。 由上述硼含有量的關係,比較BPSG層於使用氮化硼含 有片6時可考量為降低約1位數的膜厚。具體言之,約以 lmm程度的厚度即可降低1位的軟性誤差率。又氮化硼含有 片6的厚度及硼含有量可任意設定,因此亦可考慮由增大 該等之值以提高對熱中子吸收性能。 又由於上述氮化硼含有片6優於熱傳導性及電氣絕緣 性’因此亦可改善半導體裝置1之放熱特性及電氣絕緣性 〇 另亦可添加氮化硼於黏合劑5,由此更可提高對於熱 中子的遮斷效果。 (實施形態2) 其次參照第2圖說明本發明的實施形態2。第2圖表示
第13頁 4 5 60 0 3 五、發明說明(ίο) 本發明之實施形態2的半導體裝置之剖面圖。 參照第2圖,本實施形態2於塑造裝件4的内部形成氣 化硼層8。詳言之’將晶圓處理終了後的半導體晶月2塗抹 以氮化硼層8,再將該氮化硼層8以塑造裝件4覆蓋。氮化 棚層8為用添加有IL化砸的熱硬化性樹脂塗抹半導體晶片2 後使熱硬化性樹脂硬化而形成。其後以周知的方法形成塑 造裝件4。 由於如上述的形成氮化硼層8,可使該氮化硼層令的 10B與熱中子起反應。由此可抑制熱中子射入半導體晶片内 〇 本實施形態2之氮化硼層8亦與上述氮化硼含有片6的 狀態同樣的可增大硼含有量及其厚度。由此能有效的 熱中子。 又由於風1化爛層8為由塑造裝件4覆蓋,因此塑造裝件 4具有保護氮化硼層8的’功用。 (實施形態3) 其次參照第3圖及第4圖說明本發明之實施形態3及其 變形例。第3圖表示實施形態3之半導體裝置的到面圖。 參照第3圖,本實施形態3於半導體晶片2的表面上形 成氮化硼含有聚酰亞胺層3a。由該氮化硼含有聚酰亞胺層 3a可抑制熱中子到達晶片内層間絕緣膜,並可抑制以 達的基板。 其次參照第4圖說明第3圖之半導體裝置}的變形例。 如第4圖所示’本變形例於半導體晶片2的上下面形成氮化
第14頁 456003 五、發明說明(11) 蝴含有聚酰亞胺層3a。由此亦可抑制由半導體晶片2之下 面的熱中子的射入,能更有效的抑制軟性誤差。此外亦可 延伸於半導體晶片2的侧面上的形成氮化硼含有聚蛛亞胺 層3a。 (實施形態4) 其次參照第5圖說明本發明的實施形態4。如第5圖所 示,本實施形態4於不含氮化硼的聚酰亞胺層3上形成氮化 硼含有聚酰亞胺層3a»由以使熱中子於氮化硼含有聚酰亞 胺層3a中與lflB反應’而使由其反產生的α線及Li於聚酰亞 胺層3中衰減。由此可抑制矽基板中發生電荷而抑制軟性 誤差。 又第5圖所示為氮化硼含有聚酰亞胺層3a與聚酰亞胺 層3為由分割的層構成,但成一體化亦可。亦即只有聚酰 亞胺層3的表層部添加氮化硼亦可。以上述狀態亦可期待 同樣的效果。此外將聚酰亞胺層3及氮化硼含有聚酰亞胺 層3a於半導體晶片2的侧面上及裡面延伸形成亦可。 (實施形態5) 其次參照第6圖及第7圖說明本發明之實施形態5及其 變形例。 參照第6圖,本實施例形態5之半導體裝置1具僙散熱 部10。該散熱部丨0為介以氮化硼含有黏合劑9裝設在塑造 裝件4的表面上。如上述的使用氮化硼含有黏合劑9,因此 與前述各實施形態同樣的可遮斷熱中子° 其次參照第7圖說明本實施形態5的變形例。如第7圖 第15頁 456003 五、發明說明(12) 所示’本變形例於散熱部1 0的表面上形成氮化硼層8a。該 氮化棚層8a的形成方法可使用與前述實施形態2所示同樣 的方法。由於設置上述氮化硼層8a而能更有效的遮斷熱中 子。 此外亦可對散熱部丨0本身添加氮化硼。如此則至少可 將散熱部10的一部分當做熱中子吸收體使用’因此能更有 效的遮斷熱中子。 (實施形態6 ) 其次參照第8圖說明本發明的實施形態6。如第8圖所 示,本發明的實施形態6於塑造裝件4的表面上塗布氮化硼 含有油脂11。如此示與前述各實施形態同樣的能遮斷熱中 子。 本實施形態6因只於塑造裝件4的表面上塗布油脂,因 此其作業容易。又由於可添加多量的氮化硼於油脂,因此 能容易的增大氣化棚含有量。再則如因某理由於油脂被抹 落時,亦能簡易重塗。又可因應於裝置之軟性誤差耐性及 使用場所可容易的變更油脂的棋厚。 (實施形態7 ) 其次參照第9圖說明本發明的實施形態7 ◊如第9圖所 示,本實施形態7以覆蓋氮化硼含有片6(熱中子吸收體)的 狀態形成高速中子(持有高能量的中子)吸收體。 具體的為於氮化硼含有片6表面上設石蠟(蠟)廣15。 高速中子於通過石蠕廣15時因衝突失去其能量, 達 熱中子能量準纟。然後該熱中子為由氮化硼含有片6吸收
4 5 6 0 0 3 五、發明說明(13) 。因此本實施形態7不但對熱中子,對高速中子亦能遮斷 〇 本實施形態7的構想亦可適用於上述實施形態1至6及 後達之實施形態8。又只要具有南速中子的遮斷機能則使 用石蠟層15以外之高速中子吸收體亦可。 (實施形態8) 其次參第10圖說明本發明的實施形態8。如第1〇圖所 示,本發明的構想可適用於1C卡。 如第10圖所示,1C卡12具備外框13及裝載於實裝基板 U之收容於塑造裝件的半導體晶片2a。然後於收容實裝基 板14的容器之外框13表面上貼附氮化硼含有片6。如此亦 與前述各實施形態同的遮斷熱令子。 又氮化硼含有片6亦可貼附於外框13的外表面上,裝 件表面上或實裝基板14上。此外在外框13内塗布油脂亦可 〇 以上的實施形態中以使用含有氮化硼的材質為熱中子 吸收體,但亦可使用含有1GB之氮化硼以外的物質。又代替 氮化硼以使用對熱中子之吸收斷面積大的鎘(Cd)及鋰(Li) 等亦可。鎘為宜用於太空探查用的1C。有關鋰的吸收斷面 積例如於 G. F. Knoll 等之"Radiation Detection And Measurement "2nd edition p.483,第 14-1 圖所記載。該 第14-1圖中開示由熱中子領域(約〇, 〇3eV)至高速中子領域 (約0. IMeV)間,能量愈高其吸收斷面積愈小,但由於ι〇β等 的吸收斷面積本身較大,因此可以預計由增大該等的含有 第17頁 456003 五、發明說明(14) 量能使其對高速領域的中子之遮斷亦為有效° 本發明的實施形態為如以上所做的說明,但將上述各 實施形態的特徵相互組合亦可。又上述實施形態僅對本發 明舉例表示而本發明並不受其限制^本發明的範圍由申請 專利範圍界定,並包含申請專利範圍中均等的意義及在範 圍内之所有變更。 如以上的說明,本發明為於半導體晶片的表面上或於 其外部設:而能抑制熱令子射入半導體晶 片内。並由此可抑制由熱中子為起因換軟性誤差。
Claims (1)
- 456003 六、申請專利範圍 —種半導體裝置,具備: 片的 收容於其内部形成有記憶體元件之半導體晶 裝件;及 貼附於前述裝件表面之含有熱中子吸收材的熱中 子吸收片者。 如申請專利範圍第1項的半導體裝置,其中 前述熱中子吸收片為介由黏合劑貼附於前述裝件 表面,及 前述黏合劑為含有前述熱令子吸收材者。 一種半導體裝置,具備: 收容於其内部形成有記憶體元件之半導想晶片的 裝件;及 設在前述裝件内部之含有熱中子吸收材的熱中子 吸收層者。 一種半導體裝置,具備: 於内部形成有記憶體元件的半導體晶片;及 形成於前述半導體晶片上之具備含有熱中子吸收 材的熱中子吸收部的α線吸收層者。 如申請專利範圍第4項的半導體裝置,其中 前述α線吸收層為形成於前述半導體晶片的上面 及背面者。 如申請專利範圍第4項的半導體裝置,其_ 前述α:線吸收層含有位置於前述半導體晶片侧之 未含有前述熱中子吸收材的第Ια線吸收部,及形成^第19頁 4. 5 6 Ο Ο 3 六、申請專利範圍 該第1 α線吸收部上之含有前述熱中子吸收材的第2α 線吸收部者。 7. —種半導體裝置,具備: 收容於其内部形成有記憶體元件之半導體晶片的 裝件;及 突出於前述裝件上而含有熱中子吸收材的熱中子 吸收部之散熱部者。 8. 如申請專利範圍第7項的半導體裝置,其令 前述散熱部為介由黏合劑裝設在前述裝件的表面 上;及 前述熱中子吸收部為由添加前述熱中子吸收材於 前述黏合劑形成者。 9. 如申請專利範圍第7項的半導體裝置,其中 前述熱中子吸收部包含形成前述散熱部表面上的 熱中子吸收層者。 10. 如申請專利範圍第7項的半導體裝置,其中 前述熱中子吸收材為添加於前述散熱部,前述熱 中子吸收部至少為由熱器之一部分構成者。 11. 一種半導體裝置,具備: 收容於其内部形成有記憶體元件之半導體晶片的 裝件;及 塗布於前述裝件之表面上之含有熱中子吸收材料 的油脂者。 12. —種半導體裝置,具備:第20頁 456003 六、申請專利範圍 裝載有於其内部形成有記憶體元件之半導體晶片 的基板; 收容前述基板的容器;以及 貼附於前述容器的表面或前述基板之含有熱中子 吸收材的熱中子吸收片者。 13. 如申請專利範圍第1項的半導體裝置,其申 前述熱中子吸收材為選用氮化硼,鋰及鎘令之至 少1種的材質構成者。 14. 如申請專利範圍第1項的半導體裝置,其中 於前述半導體裝置的表面上以覆熱中子吸收體的 狀態形成高速中子吸收體。第21頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10157792A JPH11354690A (ja) | 1998-06-05 | 1998-06-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW456003B true TW456003B (en) | 2001-09-21 |
Family
ID=15657396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087119623A TW456003B (en) | 1998-06-05 | 1998-11-26 | Semiconductor device |
Country Status (6)
Country | Link |
---|---|
US (1) | US6255719B1 (zh) |
JP (1) | JPH11354690A (zh) |
KR (1) | KR100326221B1 (zh) |
CN (1) | CN1238560A (zh) |
DE (1) | DE19860768A1 (zh) |
TW (1) | TW456003B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6594156B1 (en) * | 2000-04-24 | 2003-07-15 | Minimed Inc. | Device and method for circuit protection during radiation sterilization |
ES2381658T3 (es) * | 2002-05-16 | 2012-05-30 | Abb Schweiz Ag | Elemento de refrigeración |
JP2005268730A (ja) | 2004-03-22 | 2005-09-29 | Toshiba Corp | 半導体装置 |
US8946874B2 (en) | 2011-01-25 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | IC in-process solution to reduce thermal neutrons soft error rate |
TWM409527U (en) * | 2011-02-23 | 2011-08-11 | Azurewave Technologies Inc | Forming integrated circuit module |
US8946663B2 (en) * | 2012-05-15 | 2015-02-03 | Spansion Llc | Soft error resistant circuitry |
EP2997595B1 (en) * | 2013-05-16 | 2020-11-18 | National Institute Of Aerospace Associates | Method of forming a radiation hardened microelectronic chip package |
KR102168333B1 (ko) | 2013-05-16 | 2020-10-22 | 내셔날 인스티튜트 오프 에어로스페이스 어소시에이츠 | 방사선 경화 마이크로전자 칩 패키징 기술 |
US10660208B2 (en) * | 2016-07-13 | 2020-05-19 | General Electric Company | Embedded dry film battery module and method of manufacturing thereof |
JP7138481B2 (ja) * | 2018-05-30 | 2022-09-16 | 株式会社トクヤマ | 六方晶窒化ホウ素粉末及びその製造方法 |
CN111341838B (zh) * | 2020-03-09 | 2021-05-07 | 华东师范大学 | 硅同位素Si-30在抗中高能中子辐射半导体材料或半导体器件的应用 |
CN114019561A (zh) * | 2021-11-08 | 2022-02-08 | 中国原子能科学研究院 | 一种中子探测器及探测系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975762A (en) | 1981-06-11 | 1990-12-04 | General Electric Ceramics, Inc. | Alpha-particle-emitting ceramic composite cover |
JPS59208862A (ja) | 1983-05-13 | 1984-11-27 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPH01227460A (ja) | 1988-03-07 | 1989-09-11 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ |
US6239479B1 (en) | 1995-04-03 | 2001-05-29 | Texas Instruments Incorporated | Thermal neutron shielded integrated circuits |
-
1998
- 1998-06-05 JP JP10157792A patent/JPH11354690A/ja not_active Withdrawn
- 1998-11-26 TW TW087119623A patent/TW456003B/zh not_active IP Right Cessation
- 1998-12-01 US US09/201,833 patent/US6255719B1/en not_active Expired - Fee Related
- 1998-12-30 DE DE19860768A patent/DE19860768A1/de not_active Ceased
-
1999
- 1999-02-26 CN CN99102540A patent/CN1238560A/zh active Pending
- 1999-02-27 KR KR1019990006711A patent/KR100326221B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1238560A (zh) | 1999-12-15 |
KR20000005604A (ko) | 2000-01-25 |
KR100326221B1 (ko) | 2002-02-27 |
JPH11354690A (ja) | 1999-12-24 |
DE19860768A1 (de) | 1999-12-16 |
US6255719B1 (en) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW456003B (en) | Semiconductor device | |
Dodd et al. | SEU-sensitive volumes in bulk and SOI SRAMs from first-principles calculations and experiments | |
Roche et al. | Technology downscaling worsening radiation effects in bulk: SOI to the rescue | |
Baumann | Soft errors in advanced semiconductor devices-part I: the three radiation sources | |
Leray et al. | CMOS/SOI hardening at 100 Mrad (SiO/sub 2/) | |
JPH079975B2 (ja) | 半導体集積回路デバイスの製造方法 | |
US6867444B1 (en) | Semiconductor substrate incorporating a neutron conversion layer | |
Ohsugi et al. | Radiation damage in silicon microstrip detectors | |
JPH0774269A (ja) | ホウ素10を除去してホウ素含有化合物からのアルファ粒子放出を減少させる電子装置および工程 | |
Tosaka et al. | Simple method for estimating neutron-induced soft error rates based on modified BGR model | |
Wen et al. | B10 finding and correlation to thermal neutron soft error rate sensitivity for SRAMs in the sub-micron technology | |
Long et al. | Dose enhancement effects in semiconductor devices | |
Fang et al. | Soft errors in 7nm FinFET SRAMs with integrated fan-out packaging | |
JP6320517B2 (ja) | 耐放射線強化した超小型電子チップのパッケージング技術 | |
McNulty et al. | Modeling charge collection and single event upsets in microelectronics | |
Baumann | Impact of single-event upsets in deep-submicron silicon technology | |
US7180114B2 (en) | Semiconductor device | |
Irom et al. | Single-event upset in highly scaled commercial silicon-on-insulator PowerPC microprocessors | |
Heald | How cosmic rays cause computer downtime | |
Long et al. | Handbook for dose enhancement effects in electronic devices | |
Chen et al. | Effective Radiation Damage to Floating Gate of Flash Memory | |
Solin | Electron collision dose enhancement | |
Shiono et al. | A 64K SRAM with high immunity from heavy ion induced latch-up | |
EP2997595B1 (en) | Method of forming a radiation hardened microelectronic chip package | |
Hirano et al. | High soft-error tolerance body-tied SOI technology with partial trench isolation (PTI) for next generation devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |