TW455813B - Full cache coherency across multiple raid controllers - Google Patents

Full cache coherency across multiple raid controllers Download PDF

Info

Publication number
TW455813B
TW455813B TW089101024A TW89101024A TW455813B TW 455813 B TW455813 B TW 455813B TW 089101024 A TW089101024 A TW 089101024A TW 89101024 A TW89101024 A TW 89101024A TW 455813 B TW455813 B TW 455813B
Authority
TW
Taiwan
Prior art keywords
data
cache
write
controller
read
Prior art date
Application number
TW089101024A
Other languages
English (en)
Inventor
Walter A Hubis
Original Assignee
Mylex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mylex Corp filed Critical Mylex Corp
Application granted granted Critical
Publication of TW455813B publication Critical patent/TW455813B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G06F2212/262—Storage comprising a plurality of storage devices configured as RAID
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/285—Redundant cache memory
    • G06F2212/286—Mirrored cache memory

Description

A7 4558 1 3 B7______ 五、發明說明（1 ) 廣義言之，本發明與在R A I D系統中讀與寫快取碟 的方法有關’更明確地說’與保持R A 1 D系統中快取碟 讀取及碟寫入所使用之多重快取之相關性的方法有關° 發明背景 圖1顯示典型之多重控制器RA I D系統1 00 ( RA I D是由獨立碟之冗餘陣列的第一個字母所組成）。 每一部主電腦1 0 2經由光纖通道或S C S I匯流排 1 0 6連接到各自的RA I D控制器1 〇 4。每一個 RA I D控制器1 0 4協調來自各自之主電腦1 0 2的讀 寫請求，引導到一組共用的儲存裝置1 0 8 ，R A I D控 制器1 0 4以後端光纖通道或S C S I磁碟機匯流排 1 10連接到儲存裝置108。控制器104使用相同的 儲存裝置1 0 8，以使每一部主電腦1 0 2都可以存取相 同的資料。在圖1中僅顯示2個控制器，不過，說明的架 構可以擴充到N個控制器的系統（N是大於2的整數）。 控制器1 0 4具有快取記憶體1 1 2 ，它們暫時儲存主電 腦1 0 2最近讀寫過的資料。現以圖2說明這些快取記憶 體1 1 2的操作。 圖2顯示快取1 1 2的方塊圖，其中包括一讀取快取 1 1 4、一寫入快取1 1 6以及一寫入映射快取1 1 。 控制器1 0 4 i (此處的A i 〃表示任意整數）將主電腦 1 0 2要寫入的資料1 0 3 (圖1 )放入它的寫入快取 1 1 6 i ’以及將主電腦1 0 2要從控制器1 〇 4讀取的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·---- 線 經濟部智慧財產局員工消費合作社印製 -4- 經濟部智慧財產局員工消費合作社印製 455813 A7 ______B7 五、發明說明（2 ) 資料1 0 5 (圖]_ )放入它的讀取快取1 1 4 i 。每一個 寫入映射快取1 1 8 1複製另一個控制器之寫入快取 1 1 6的內容1 〇 7 j ，寫入映射快取1 1 8 i在控制 器1 0 4 j的寫入操作開始時被控制器1 〇 4 j寫入。寫 入映射快取1 1 8允許儲存要被儲存在第二控制器中之寫 入資料1 0 7的複製，俾使無論那一個控制器1 〇 4失效 都不會喪失資料。 寫入映射快取1 1 8的資料1 〇 7通過後端S C S I 或光纖通道磁碟匯流排1 1 〇在控制器間傳送。映射快取 1 1 8中的資料僅只有在控制器1 〇 4寫入失敗時使用， 在此情況，映射的資料被傳送到磁碟1 〇 8供儲存- 此方法的問題是快取可能不同步，這可能導致主電腦 在快取操作之後接收到不一致資料。例如，如果主控制器 1 0 4 - 1執行對磁碟裝置1 〇 8的寫入，且第二主電腦 1 ◦ 2 - 1欲讀取相同的資料，一份複製的資料已在第二 控制器1 0 4 - 2的讀取快取1 1 4 - 2中，當讀取快取 尙未跨過控制器更新，第二主電腦將接收到狀態資料。此 外’跨過控制器複製所有的讀取資料將嚴重損及性能。當 群集的環境普遍增加時，問題將變得更加重要。 發明槪述 綜言之，本發明是一種確保跨過多重RA I D控制器 之快取相關性的方法。本發明同步寫入快取與讀取快取， 而習知技術只同步寫入快取的資料。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I .------------- 裝·-------訂·--------線 (請先閲讀背面之注意事項再填寫本頁) -5- A7 45 58 1 3 ______B7_____ 五、發明說明（3 ) 特別是，本發明同步讀取快取且不需要在控制器間複 製讀取快取的資料。結果是，本發明提供完全的快取相關 性’且控制器間的資料傳送不需要使用過量的帶寬。 本發明的一實施例是用於具有相關之讀取、寫入及映 射快取的多重R A I D控制器，其中的控制器間以及與一 組儲存裝置間，是經由一或多個後端通道相互連接，其步 驟包括： (1 )反應命令將資料寫到特定的位址•第一控制器 開始寫入操作，並將特定的資料經由一或多個後端通 道複製到一或多個其它控制器的映射快取。 (2 )接著，第一控制器確認寫入操作完成。 (3 )反應命令讀取特定位址上的資料’第二控制器 是其它控制器其中之一： (a )在它的映射快取中檢査資料，如有資料在 ，將該資料送回主電腦； (b )在它的寫入快取中檢查資料’如有資料在 ，將該資料送回主電腦； (c )在它的讀取快取中檢查資料’如有資料在 ，將該資料送回主電腦；以及 (d )如果資料不再任何一個快取中，從儲存裝 置取得資料，將資料放入它的讀取快取，並將資 料送回主電腦。 在一實施例中，後端通道可以是s C S I及/或光纖 通道匯流排的組合。在另一實施例中，儲存裝置是磁碟。 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） J---.T-------- 裝--------訂 *-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制农 -6 ^ 4 5 58 1 3 A7 __*______ B7 五、發明說明（4 ) 沒有任何一個實施例需要控制器與它相關之讀、寫、及寫 入映射快取間，或是與執行讀及寫命令的主電腦間具有一 對一的關係。 本發明也包括被規劃成實施前述方法之結合RAID 控制器的R A I D系統，以及電腦程式，與記錄在一記錄 媒體實體上的電腦程式產品|該記錄媒體也倂入本發明的 方法。 圖式簡單說明 從以下的詳細描述及所附申請專利範圍，並配合附圖 ，將可更加明瞭本發明的其它目的及特徵，其中： 圖1顯示典型之多重控制器RA I D系統1 〇 ◦( RA I D是由獨立碟之冗餘陣列的第一個字母所組成）的 方塊圖； 圖2顯示快取1 1 2的方塊圖，它包括讀取快取 1 1 4、寫入快取1 1 6及寫入映射快取1 1 8 ; 圖3顯示用以實施本發明的R A I D控制器方塊圖； 圖4顯示用以實施本發明之R A I D控制器寫入方法 的流程圖； 圖5顯示用以實施本發明之RAID控制器讀取方法 的流程圖；以及 圖6顯示一順序圖，用以說明在一快取映射系統的實 施例中，經由R A I D控制器之發送與接收所執行的動作 與交換的訊息。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 4 5 5813 五、發明說明（5 ) 經濟部智慧財產局員工消費合作社印製 表 1 0 0 多重控制器R A I D系統 1 〇 2 主電腦 1 〇 6 S C S I匯流排 1 0 4 R A I D控制器 1 0 8 儲存裝置 1 1 0 後端匯流排 1 1 2 快取記憶體 1 1 4 讀取快取 1 1 6 寫入快取 1 1 8 寫入鏡像快取 1 0 3 寫入的資料 1 0 5 讀取的資料 1 0 7 寫入的資料 1 0 8 磁碟 2 0 0 處理器 2 0 2 記憶體 2 0 4 控制器常式 1 2 6 讀取命令 1 2 8 寫入命令 1 3 2 位址 1 3 4 大小 1 4 〇 讀取資料 li----τ------- 裝·-------訂·-------- {請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） -8- 以 5 58 1 3 A7 _____ B7 五·、發明說明（6 ) 13 8 寫入資料 13 6 位址 (請先閱讀背面之注意事項再填寫本頁) 402 快取資料 4 0 4 快取共同資料 4 0 6 Vendor-Unique 命令 較佳實施例說明 圖3的方塊圖顯示實施本發明的電腦系統1 腦系統1 0 0包括很多與圖1相同的組件，相同者以圖1 的參考編號說明與描述。特別是，電腦系統1 0 〇包括至 少2部主電腦1 0 2 1 、1 0 2 j ，每一個都耦合到一 R A I D (獨立碟之冗餘陣列）控制器1 〇 4 i 、 1 0 4」' 。R A I D控制器1 〇 4提供主電腦1 0 2與共 用儲存裝置1 0 8間的讀/寫存取，儲存裝置1 0 8經由 一或多個後端磁碟匯流排（在後文中稱爲後端匯流排） 1 1 Q與控制器1 〇 4耦合。在不同的實施例中’後端匯 流排1 1 0可以是光纖通道匯流排、S C S I匯流排、或 其它類型的高速匯流排（例如乙太網路、I P I 、 經濟部智慧財產局員工消費合作社印-*11^ Η I P P I 、 Fire-Wire 、或I D Ε )。在不同的實施例中 ，共用儲存裝置1 〇 8可以是磁碟機、磁帶機、光碟機、 或其它類型的非揮發性儲存裝置（例如RAMDISK )。 每一個RA I D控制器1 〇 4包括一處理器2 0 0及 一記憶體2 0 2。記億體2 0 2可以是快速記憶體的任何 組合，如半導體隨機存取記憶體（R A Μ )、快速非揮發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 經濟部智慧財產局員工消費合作社印製 5 58 1 3 a7 _____B7__ 五、發明說明（7 ) 性記憶體，如唯讀記憶體（R Ο Μ )或可抹除唯讀記憶體 (EPROM)、以及較慢的磁性記憶體，如硬碟。記憶 體2 0 2包括一讀取快取1 1 4、一寫入快取1 1 6 '以 及一寫入映射快取1 1 8 (後文中稱爲、映射快取"）。 記憶體2 0 2也包括控制器常式2 0 4，它是由處理器 2 ◦ 0執行的程式，並決定控制器1 0 4反應主電腦 1 0 2所發出之讀及寫命令1 2 6、1 2 8及其它事件所 做的操作。在一實施例中，讀取命令1 2 6指定要從儲存 裝置1 0 8讀，位址1 3 2及大小1 3 4的資料1 4 0， 以及寫入命令1 2 8要將資料1 3 8寫入儲存裝置1 〇 8 的特定位址1 3 6。 控制器常式2 0 4包括，但不限於，讀及寫程式 208 ' 206。在一實施例中，控制器常式204是韌 體，表示它們可以儲存在非揮發性記億體中，一旦控制器 1 0 4開啓即可執行。控制器常式2 0 4也可使用儲存在 硬碟（未顯示）或其它非揮發性記憶體中之習用的軟體實 施，將其載入R A Μ或其它快速記憶體，在作業系統（未 顯示）的控制下由處理器2 0 0執行。讀及寫程式2 〇 8 、2 0 6是本發明之原理的具體表現，以下分別參考圖4 及圓5說明之。 圖4是控制器1 0 4 1在寫入程式2 〇 6的控制下所 執行之選擇步驟的流程圖。在習用的方法中，反應一·主寫 入命令128 (步驟302)，控制器l〇4i將指定的 寫入資料1 3 8寫入到共用儲存裝置1 0 8及它的寫入快 本紙張尺度適用中國國家標準（CNS)A4規格（2Ιϋ X 297公釐） 1 — n 1 ^^1 ^^1 1 -^1 · —^i n I^i t (請先閱讀背面之;i.意事項再填寫本頁) -10 - 4 5 58 1 3 經濟部智慧財產局員工消費合作社印制农 B7 五、發明說明（8 ) 取1 1 6 1 ( 3 0 4 )。按照本發明，控制器1 〇 4 1也 將指定的資料1 3 8複製到其它每一個控制器1 〇 4 j的 映射快取1 1 8 j ( 3 0 6 )。控制器1 0 4 i經由使用 特殊的映射快取寫入命令在後端匯流排1 1 〇上廣播寫入 資料1 3 8以完成此t映射複製"的操作。如果它無法確 認完成’控制器1 0 4 i使用先前儲存在寫入快取 1 1 6 i中的寫入資料1 3 8重新嘗試寫入操作。現將參 閱圖6說明映射複製操作3 0 6的實施例。 圖6顯示映射複製操作3 0 6之實施例的順序圖，它 可以使用一個發送控制器1 0 4 1及一或多個接收控制器 1 0 4 j執行。此圖顯示控制器1 〇 4所執行之動作的順 序及所交換的訊息，其中特殊的映射快取寫入命令是使用 S C S I協定規格所定義的'' Vendor-Unique 〃命令格式實 施。在本實施例中，發送控制器i 0 4 1將所要快取的資 料4 0 2與快取共同資料4 0 4 (快取資料的位址 4 0 4 a及大小4 0 4 b等資訊）結合，並將此資料嵌入 '^11(1〇1：-1[!11(^6命令 4 0 6 的資料相（（131341^56)(6.1) ° Vendor-Unique命令是習知技術，它允許決定與設定控制 器獨有的特徵（例如’未定義於S C S I或光纖通道規格 中的特徵可能並不適用標準S C S I或光纖通道的命令或 協定），並允許以其它特殊的操作控制裝置。（關於Vendor-Unique命令的其它背景資料可見於S C S I -瓜協定的規 格’它倂入本文參考：SCSI — 3主命令（SPC) { 日期：1997/03/28 ，Rev· i]_a ，狀態： 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I.-----------^--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) -11 - A7 45 58 1 3 ____ B7 五、發明說明（9 ) 發行，計畫 995 - D}X3.301 : 1997)。一 (請先閱讀背面之注意事項再填寫本頁) 開始，發送控制器1 0 4 i使用Vendor-Unique命令4 0 6 將快取資料及共同資料4 0 2、4 0 4傳送給接收控制器 1 0 4 j ( 6 . 2 )。被架構成識得Vendor-Unique命令 406且認識資料402、404之結構的接收器 1 0 4 j接收資料（6 · 3 )，並將資料傳送到接收機之 寫入映射快取118中的正確位置（64)。接收機 104j接著經由一般的SCSI機構回報命令406完 成（6.5)。除了架構正確的控制器104外，命令 4 ◦ 6發送給任何裝置都會造成該裝置錯誤的情況。在此 方法學中，SCS I協定沒有定義w廣播"方法，命令 4 0 6是發送給一個接收機。在多部接收機的情況’命令 是獨立地發送給所有接收機。獨立發送可同時發生，因爲 多後端（磁碟側）通道連接到控制器，允許命令在不同的 後端通道上發送給每一部接收機。 經濟部智慧財產局員工消費合作社印*'1^ 此種寫入方法的結果是，在執行寫入命令1 2 8之後 ，一個新寫入資料1 3 8的複製進駐到所有沒有執行寫入 命令1 2 8之控制器1 0 4 j的映射快取1 1 8 j中。被 映射的資料可以被控制器1 0 4 j後續起始的讀取操作使 用，保證爲新資料1 3 8所發出的讀取命令1 2 6能送回 該資料的最新版本1 4 0，這與習知方法的情況不同。本 發明的讀取方法將可做到此點，現將參閱圖5加以說明。 圖5顯示在讀取程式2 0 8的控制之下’由控制器 1 0 4 j所執行之選擇步驟的流程圖。按照本發明’控制 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 4 5 5 8 1 3 A7 _____B7______ 五、發明說明（10) (請先閱讀背面之注意事項再填寫本頁) 器1 Ο 4 j執行主讀取命令1 2 6的方法能保證它送回主 電腦1 0 2 j所請求的讀取資料是目前的版本。特別是， 反應讀取命令126 (320) ’控制器104」' 首先在 它的映射快取1 1 8 j中尋找指定的讀取資料1 4 0 (即 ，在位址1 3 2之大小1 3 4的資料）（ 3 2 2 ) •'如果 讀取資料140在映射快取118〗中（322 — Y) ’ 控制器將該資料送回給主電腦1 〇 2 j ( 3 2 4 ) °如果 讀取資料1 4 0不在映射快取中（3 2 2 — N ) ’則控制 器檢查它的寫入快取1 1 6 1 ( 3 2 6 )。如果讀取資料 140在它的寫入快取116j中（326—Y)，控制 器104 j將該資料送回給主電腦102] (328)。 如果讀取資料1 4 0不在寫入快取中（3 2 2 — N )，則 控制器檢查它的讀取快取114i (330)。如果讀取 資料140在它的讀取快取114j (330-Y)中， 經濟部智慧財產局員工消費合作社印*1衣 控制器104」將該資料送回給主電腦102 j (332 )。如果讀取資料1 4 0不在讀取快取中（3 3 0 — N ) ，控制器從儲存裝置1 0 8送回指定的讀取資料（3 3 4 )，並將相同的資料儲存到它的讀取快取1 1 4 ί供後續 使用（334)。（注意：一般而言，控制器104寫入 任何送回主電腦的資料也寫入它的讀取快取1 1 4 )。 由於反應讀取命令首先檢查寫入映射快取，因此本實 施例保證控制器1 0 4送回主電腦1 0 2所請求的讀取資 料是目前的版本，即使所請求之資料的早先版本仍駐在於 控制器的寫入及/或讀取快取中。同樣地，如果所請求的 本紙張尺度適用中國國家標準（CNSM4規格（210 X 297公釐） -13- A7 ^ ^ 5 8 1 3 -------B7_ 五、發明說明（11 ) 資料不在映射快取1 1 8中，則要求控制器1 0 4從它的 寫入快取1 1 6送回所請求的資料，而不是從它的讀取快 取i 1 4。最後，當兩種選擇都失敗時，控制器1 0 4才 從它的讀取快取1 1 4供應請求的資料，所描述的實施例 保證被控制器1 0 4讀取送回主電腦1 0 2的資料是延遲 最少的資料。 因此，本發明能保持包括多部主電腦及R A I D控制 器之R A I D系統中之快取的相關性。在一實施例中，如 圖3所示，所提供的優點是控制器1 〇 4間不需要額外寬 頻帶的資料傳送。這是因爲控制器1 〇 4並不涉及寫入操 作，僅是當它經由後端匯流排寫入共用儲存裝置1 0 8時 接收寫入資料1 3 8。 綜言之，在應用於具有多重R A I D控制器及一組儲 存裝置之RA I D系統的實施例中，主讀取及寫入處理包 括： (1 )反應寫入命令1 2 8將第一資料1 3 8寫入儲 存裝置1 0 8，第一控制器1 0 4 1將第一資料 1 3 8寫入儲存裝置1 0 8 ，並將第一資料複製到與 一或多個其它控制器1 〇 4 j相關的映射快取 1 1 8 j中；以及 (2 )反應讀取命令1 2 6從儲存裝置1 〇 8中讀取 第二資料1 3 4，第二控制器1 〇 4在相關之映射快 取其中之一中檢查第二資料1 3 4 ’如果資料1 3 4 在相關的映射快取中’將第二資料送回發出讀取命令 ί請先閱讀背面之注意事項再填寫本頁)
------- I 訂-------I I 經濟部智慧財產局員工消費合作社印制^ 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 4 5 5 8 « 3 a? B7 五、發明說明（12) 126的主電腦i〇2。 (請先閱讀背面之注意事項再填寫本頁) 在另一實施例中’第一控制器1 0 4 i在稱合控制器 i 〇 4與儲存裝置1 〇 8的後端匯流排1 1 〇上廣播第— 資料1 3 8 ’將第一資料1 3 8複製到相關的映射快取 1 8 j中。在一相關的實施例中實施廣播的步驟，因此 ，將第一資料1 3 8寫入儲存裝置1 〇 8所增加的佔空保 持最小。在另一相關實施例中，是藉同時執行廣播及寫入 步驟以使佔空保持最小。 在R A I D控制器1 〇 4具有相關之讀及寫快取 1 1 4、1 1 6的實施例中，主讀取及寫入處理除了上述 兩項遼包括以下的步驟： (3) 反應寫入命令1 28，將第一資料1 38寫入 儲存裝置108中，第一控制器1041也將第一資 料寫入它的相關寫入快取1 1 6 1中； (4) 反應讀取命令126，從儲存裝置108讀取 第二資料134，第二控制器104 : 經濟部智慧財產局員工消費合作社印刺^ (a )在相關的寫入快取1 1 6中檢査第二資料 1 3 4，以及，如果資料在其中，將第二資料 1 3 4送回主電腦1 〇 2 ·- (b )在讀取快取1 χ 4中檢查第二資料1 3 4 ’以及，如果資料在其中，將第二資料1 3 4送 回主電腦1 0 2 ;以及 (c )如果第二資料1 3 4不在相關的快取 116、 118中，從儲存裝置108中擷取第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15· A7 4 5 58 1 3 B7 五、發明說明（13) 二資料，並將第二資料1 3 4送回發出讀取命令 的主電腦1 〇 2 = 現在’吾人經由本發明精選的特定實施例回顧本發明 的態樣。本發明的第一態樣提供一種在具有多重R A I D 控制器及一組儲存裝置之R A I D系統中使用的同步方法 ，該方法的步驟包栝：反應寫入命令，將第一資料寫入儲 存裝置’許多控制器中的第一個將第一資料寫入儲存裝置 ’並將第一資料複製到與一或多個其它控制器相關的映射 快取中：以及’反應讀取命令，従儲存裝置中讀取第二資 料，第二控制器在相關的映射快取其中之一中檢查資料， 以及，如果資料在相關的映射快取中，將第二資料送回發 出讀取命令的主電腦。 在第二態樣中，此同步方法進一步提供給具有相關讀 及寫快取的R A I D控制器*該方法進一步包括反應寫入 命令將第一資料寫入儲存裝置，第一控制器也將第一資料 寫入與其相關的寫入快取；反應讀取命令從儲存裝置中讀 取第二資料’第二控制器在相關的寫入快取中檢查第二資 料，以及，如果資料在其中，將第二資料送回主電腦；在 讀取快取中檢查第二資料，如果資料在其中，將第二資料 送回主電腦；以及，如果第二資料不在相關的快取中，從 儲存裝置中擷取第二資料，並將第二資料送回發出讀取命 令的主電腦。 在第三態樣中，此同步方法將第一資料複製到相關的 映射快取中，包括在耦合控制器與儲存裝置的後端匯流排 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) I- Ί I ----- » --------. J I------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16- 45 58 1 3 A7 ------B7_ 五、發明說明（14 ) 上，將第一資料廣播到相關的映射快取。在第四態樣中， 同步方法提供第一資料的廣播，使得將第一資料寫入儲存 裝置所增加的佔空最少。在第五態樣中，第一資料的廣播 與寫入同時進行》 在第六態樣中，後端匯流排包括：一或多個光纖通道 匯流排；或，一或多個S C S I匯流排的任何組合。在第 七態樣中，儲存裝置包括磁碟。 在第八態樣中，同步方法將第一資料複製到相關的映 射快取，包括在耦合控制器與儲存裝置的後端匯流排上， 使用SCSI Vendor-Unique命令，將第一資料傳送到相關的 映射快取。 在第九態樣中，本發明提供一種用於具有複數個 R A I D控制器存取一組儲存裝置之R A I D系統的快取 系統，包括：複數個控制器可存取的映射快取：第一 RAID控制器被架構成當它接收到將資料寫入一特定位 址的寫入命令時，除了將資料寫入儲存裝置外，也將資料 複製到一或多個不同之R A I D控制器的映射快取，任何 —個R A I D控制器被架構成在接收到讀取特定位址之資 料的讀取命令時，嘗試首先從其中一個相關的映射快取中 擷取資料。 在第十態樣中，快取系統被進一步定義，俾使複數個 控制器與一組儲存裝置經由後端匯流排連接。在第十一態 樣中，快取系統被進一歩定義’俾使後端匯流排包括：一 或多個光纖通道匯流排，或一或多個s C S ί匯流排的任 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) --------訂·-------- 經濟部智慧財產局員工消費合作杜印制衣 -17- 4 5 58 1 3 A7 B7 五、發明說明（15) 何組合。 在第十二態樣中，快取系統被進一步包括：複數個控 制器可存取的寫入快取；複數個控制器可存取的讀取快取 :俾使：反應讀取命令讀取特定位址的資料時，第二控制 器：在它的映射快取中檢查資料，如果資料在其中，將資 料送回發出讀取命令的主電腦：在它的寫入快取中檢查資 料’如果資料在其中，將資料送回主電腦；在它的讀取命 令中檢查資料，如果資料在其中，將資料送回主電腦；以 及如果資料不在任何快取中，從儲存裝置中擷取資料，並 將資料送回主電腦。 在第十三態樣中，快取系統進一步被定義，俾使第一 R A I D控制器被架構成使用SCSI Vendor-Uiuque命令， 在耦合控制器與儲存裝置的S C S I匯流排上傳送，以將 第一資料複製到映射快取。在第十四態樣中，快取系統進 一步被定義，俾使S C S I匯流排構成後端匯流排。 在第十五態樣中，本發明進一步提供一種用於具有至 少第一及第二控制器以及至少一個儲存裝置之資料儲存系 統的同步方法，該方法包括：反應一寫入命令，將第一資 料寫入儲存裝置，第一控制器將第一資料寫入儲存裝置， 並將第一資料複製到與第二控制器相關的映射快取；以及 ’反應一讀取命令，從儲存裝置讀取第二資料，第二控制 器在其中一個相關的映射快取中檢查資料，以及，如果資 料在相關的映射快取中，將第二資料送回發出讀取命令的 主電腦。 本紙張尺度適用中國國家標準（CNS)A4規格（210>：297公釐） <請先閲讀背面之注意事項再填寫本頁) 裝 訂---------線 經濟部智慧財產局員工消費合作社印製 -18- 4 5 58 1 3 A7 _ B7 五、發明說明（16) 在第十六態樣中’同步方法進一步提供具有相關讀與 寫快取的控制器’該方法進一步包括：反應寫入命令，將 第一資料寫入儲存裝置’第一控制器也將第—資料寫入與 它相關的寫入快取；反應讀取命令，從儲存裝置中讀取第 二資料，第二控制器：在相關的寫入快取中檢查第二資料 ，以及’如果資料在其中，將第二資料送回主電腦；在讀 取快取中檢查第二資料’以及，如果資料在其中，將第二 資料送回主電腦；以及，如果第二資料不在相關的快取中 ，從儲存裝置中擷取第二資料，並將第二資料送回發出讀 取命令的主電腦。 在第十七態樣中1同步方法將第一資料複製到相關的 映射快取中包括’在耦合控制器與儲存裝置的匯流排上， 將第一資料廣播到相關的映射快取。在第十八態樣中，此 同步方法還提供第一資料的廣播，不會實質增加將第一資 料寫入儲存裝置的佔空。在第十九態樣中，同步方法進一 步提供廣播與第一資料的寫入實質上是同時執行。在第二 十態樣中’同步方法使用的匯流排是：一或多個光纖通道 匯流排，或，一·或多個S C S I匯流排的任意組合。 在第二十一態樣中，同步方法是與磁碟機儲存裝置共 同使用，其中儲存裝置包括磁碟機。 在第二十二態樣中，同步方法進一步被定義，俾使將 第一資料複製到相關之映射快取包括在耦合控制器與儲存 裝置的匯流排上，使用SCSI Vendor-Unique命令，將第一 資料傳送到相關的映射快取。在第二十三態樣中，同步方 本紙張尺度適用中國國湖嶋規格⑵_公愛） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·-------線 經濟部智慧財產局員工消費合作社印製 45 58 1 3 A7 ____B7__ 五、發明說明（17) 法進一步被定義，俾使匯流排是耦合控制器與儲存裝置的 後端匯流排。 在第二十四態樣中，本發明也提供一種電腦程式，以 及與電腦系統共同使用的電腦程式產品，電腦程式產品包 括一電腦可讀取儲存媒體，n一電腦程式機構儲存於其內 ’該電腦程式機構包括：一程式模組，它管理複數個控制 器至少其中之一與主電腦連接，以及，一或多個磁碟儲存 裝置所群組成的資料儲存系統，以特定的方法執行功能， 程式模組包括指令，用以：控制器中的第一個反應將第一 資料寫入儲存裝置的寫入命令，將第一資料寫入儲存裝置 ’並將第一資料複製到與一或多個其它控制器相關的映射 快取；以及，第二控制器反應從儲存裝置讀取第二資料的 讀取命令，檢查相關映射快取其中之一中的資料，如果資 料在相關的映射快取中，將第二資料送回發出讀取命令的 主電腦。 在第二十五態樣中，電腦程式及電腦程式產品進一步 被定義，俾使電腦程式機構與電腦機構進一步包括一程式 模組，其指令包括：第一控制器反應將第一資料寫入儲存 裝置的寫入命令，也將第一資料寫入與它相關的寫入快取 :第二控制器反應讀取命令，從儲存裝置讀取第二資料： 在相關的寫入快取中檢查第二資料，如果資料在其中’將 第二資料送回主電腦；在讀取快取中檢查第二資料’如果 資料在其中，將第二資料送回主電腦；以及，如果第二資 料不在相關的快取中，從儲存裝置中擷取第二資料’並將 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂---------線 經濟邢智慧財產局員工消費合作社印：^ -20- 455813 A7 ____B7_____—_ 五、發明說明（18 ) 第二資料送回發出讀取命令的主電腦。 雖然本發明是參考數個特定實施例加以描述，但其描 述是用以說明本發明，並非對本發明加以限制。熟悉此方 面技術之人士可對其做各種修改，都不會偏離所附申請專 利範圍所定義的真正精神與範圍。 例如，沒有一個實施例需要控制器1 〇 4與一組相關 的讀取、寫入及寫入映射快取1 1 4、1 1 6、1 1 8間 '或與主電腦1 0 2間具有一對一的關係才能執行讀與寫 的命令。此外，也不需要每一個控制器1 〇 4都具有一完 整足量的相關讀取' 寫入及寫入映射快取1 1 4、1 1 6 、1 1 8。本發明的需求是每一個控制器1 〇 4具有一相 關的寫入映射快取或其它可快速存取的記憶體位置，以供 其它控制器稍後將主寫入資料複製於其內，供前述控制器 1 0 4反應主讀取命令迅速地擷取。 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -21 -

Claims (1)

  1. 455813 A8 B8 C8 D8 六、申請專利範圍 1 . 一種在具有多重R A 1 D控制器及一組儲存裝置 之RA I D系統中使用的同步方法’該方法包括： 反應寫入命令，將第一資料寫入儲存裝置，許多控制 器中的第一個將第一資料寫入儲存裝置，並將第一資料複 製到與一或多個其它控制器相關的映射快取中；以及 反應讀取命令，從儲存裝置中讀取第二資料，第二控 制器在相關的映射快取其中之一中檢查資料，以及，如果 資料在相關的映射快取中’將第二資料送回發出讀取命令 的主電腦。 2 ·如申請專利範圍第1項的同步方法，其中的 R A I D控制器具有相關的讀及寫快取，該方法進一步包 括： 反應寫入命令’將第一資料寫入儲存裝置，第一控制 器也將第一資料寫入與其相關的寫入快取； 反應讀取命令，從儲存裝置中讀取第二資料，第二控 制器= 在相關的寫入快取中檢查第二資料，以及，如果資料 在其中，將第二資料送回主電腦； 在讀取快取中檢查第二資料，如果資料在其中，將第 二資料送回主電腦；以及 如果第二資料不在相關的快取中，從儲存裝置中擷取 第二資料’並將第二資料送回發出讀取命令的主電腦。 3 ·如申請專利範圍第1項的同步方法，其中將第一 資料複製到相關的映射快取’包括在耦合控制器與儲存裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公® ) —^----- Ί------ ϋ衣·-------訂--------- {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -22- A8 B8 C8 D3 45 58 1 3 夂、申請專利範圍 匱的後端匯流排上，將第一資料廣播到相關的映射快取。 4 ·如申請專利範圍第3項的同步方法，其中第一資 料的廣播，使第一資料寫入儲存裝置所增加的佔空最少。 5 .如申請專利範圍第4項的同步方法，其中第一資 料的廣播與寫入同時進行》 6 .如申請專利範圍第3項的同步方法，其中後端匯 流排包括： —或多個光纖通道匯流排；或 一或多個S C S I匯流排的任意組合。 7 ·如申請專利範圍第1項的同步方法，其中儲存裝 置包括磁碟。 8 .如申請專利範圍第1項的同步方法，其中將第一 資料複製到相關的映射快取，包括在耦合控制器與儲存裝 置的後端匯流排上，使用SCSI Vendor-Unique命令，將第 一資料傳送到相關的映射快取。 9 .—種用於具有複數個RA I D控制器存取一組儲 存裝置之R A I D系統的快取系統，包括： 複數個控制器可存取的映射快取； 第一 R A I D控制器被架構成當它接收到將資料寫入 一特定位址的寫入命令時，除了將資料寫入儲存裝置外， 也將資料複製到一或多個不同之R A I D控制器的映射快 取， 任何一個R A I D控制器被架構成在接收到讀取特定 位址之資料的讀取命令時，嘗試首先從相關的映射快取其 本纸張尺度適用中國國家標準（cns)A4規格（210 X 297公釐） 丨 TIIJ------- 裝·------fj11' — · — — —---. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -23- 8 5 5 3 經濟部智慧財產局員工消費合作社印s> 六、申請專利範圍 中之一擷取資料° 1 0 .如申請專利範圍第9項的快取系統，其中複數 個控制器與一組儲存裝置經由後端匯流排連接。 1 1 .如申請專利範圍第1 0項的快取系統，其中後 端匯流排包括： 一或多個光纖通道匯流排，或 一或多個s C S I匯流排的任何組合。 1 2 .如申請專利範圍第9項的快取系統，進一步包 括： 複數個控制器可存取的寫入快取： 複數個控制器可存取的讀取快取；俾使： 反應讀取命令讀取特定位址的資料，第二控制器： 在它的映射快取中檢查資料，如果資料在其中，將資 料送回發出讀取命令的主電腦； 在它的寫入快取中檢查資料，如果資料在其中，將資 料送回主電腦； 在它的讀取命令中檢查資料，如果資料在其中，將資 料送回主電腦：以及 如果資料不在任何快取中，從儲存裝置中擷取資料， 並將資料送回主電腦。 1 3 ·如申請專利範圍第9項的快取系統，其中第一 R A I D控制器被架構成使用SCSI Vendor-Umque命令在 耦合控制器與儲存裝置的S C S I匯流排上傳送，以將第 一資料複製到映射快取。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·1------- ^ --------訂---------線 (請先閒讀背面之注意事項再填寫本頁) ~ 24 - 4 5 5 8 1 3 A8 B3 C8 08 t、申請專利範圍 1 4 ·如申請專利範圍第1 3項的快取系統，其中 s C S I匯流排構成後端匯流排。 15·—種用於具有至少第一及第二控制器以及至少 一個儲存裝置之資料儲存系統的同步方法，該方法包括： 反應寫入命令，將第一資料寫入儲存裝置，第一控制 器將第一資料寫入儲存裝置，並將第一資料複製到與第二 控制器相關的映射快取；以及 反應讀取命令，從儲存裝置讀取第二資料，第二控制 器在相關的映射快取其中之一中檢查資料，以及，如果資 料在相關的映射快取中，將第二資料送回發出讀取命令的 主電腦。 1 6 ·如申請專利範圍第1 5項的同步方法，其中的 控制器具有相關讀與寫快取，該方法進一步包括： 反應寫入命令，將第一資料寫入儲存裝置，第一控制 器也將第一資料寫入與它相關的寫入快取； 反應讀取命令，從儲存裝置中讀取第二資料，第二控 制器： 在相關的寫入快取中檢査第二資料，以及’如果資料 在其中，將第二資料送回主電腦： 在讀取快取中檢查第二資料，以及，如果資料在其中 ，將第二資料送回主電腦；以及 如果第二資料不在相關的快取中，從儲存裝置中擷取 第二資料，並將第二資料送回發出讀取命令的主電腦。 1 7 .如申請專利範圍第1 5項的同步方法1其中將 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --1----------^·-------訂·--------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -25- A8 B8 C8 D8 455813 六、申請專利範圍 第一資料複製到相關的映射快取中，包括在耦合控制器與 儲存裝置的匯流排上，將第一資料廣播到相關的映射快取 0 1 8 ，如申請專利範圍第1 了項的同步方法，其中第 一資料的廣播不會實質增加將第一資料寫入儲存裝置的佔 空。 1 9 ·如申請專利範圍第1 8項的同步方法，其中廣 播與第一資料的寫入實質上是同時執行。 2 〇 ·如申請專利範圍第1 8項的同步方法，其中匯 流排是：一或多個光纖通道匯流排；或，一或多個 S C S I匯流排的任意組合。 2 1 .如申請專利範圍第1 5項的同步方法，其中的 儲存裝置包括磁碟機。 2 2 .如申請專利範圍第1 5項的同步方法，其中將 第一資料複製到相關之映射快取，包括在耦合控制器與儲 存裝置的匯流排上，使用SCSI Vendor-Umque命令，將第 一資料傳送到相關的映射快取。 2 3 .如申請專利範圍第2 2項的同步方法，其中的 匯流排是耦合控制器與儲存裝置的後端匯流排。 2 4 · —種與電腦系統共同使用的電腦程式，電腦程 式產品包括一電腦可讀取儲存媒體，且有一電腦程式機構 儲存於其內，該電腦程式機構包括： 一程式模組，它管理複數個控制器至少其中之一與主 電腦的連接，以及由一或多個磁碟儲存裝置所群組成的資 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐〉 -----：------- 裝·--I----訂*--------» (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -26- A8 B8 C8 D8 4 5 58 1 3 六、申請專利範圍 料儲存系統，以特定的方法執行功能，程式模組包括指令 ，用以： 控制器中的第一個反應將第一資料寫入儲存裝置的寫 入命令，將第一資料寫入儲存裝置，並將第一資料複製到 與一或多個其它控制器相關的映射快取；以及 第二控制器反應從儲存裝置讀取第二資料的讀取命令 ，在相關的映射快取其中之一中檢查資料，如果資料在相 關的映射快取中，將第二資料送回發出讀取命令的主電腦 〇 2 5 .如申請專利範圍第2 4項的電腦程式 > 電腦程 式機構與電腦機構進一步包括一程式模組，其指令包括： 第一控制器反應將第一資料寫入儲存裝置的寫入命令 ，也將第一資料寫入與它相關的寫入快取； 第二控制器，反應讀取命令，從儲存裝置讀取第二資 料： 在相關的寫入快取中檢查第二資料，如果資料在其中 ，將第二資料送回主電腦； 在讀取快取中檢查第二資料，如果資料在其中，將第 二資料送回主電腦；以及 如果第二資料不在相關的快取中|從儲存裝置中擷取 第二資料，並將第二資料送回發出讀取命令的主電腦》 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^ -------- 裝·-------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印 -27-
TW089101024A 1999-01-25 2000-01-21 Full cache coherency across multiple raid controllers TW455813B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/236,504 US6321298B1 (en) 1999-01-25 1999-01-25 Full cache coherency across multiple raid controllers

Publications (1)

Publication Number Publication Date
TW455813B true TW455813B (en) 2001-09-21

Family

ID=22889792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101024A TW455813B (en) 1999-01-25 2000-01-21 Full cache coherency across multiple raid controllers

Country Status (6)

Country Link
US (1) US6321298B1 (zh)
EP (1) EP1163586A4 (zh)
JP (1) JP3798627B2 (zh)
AU (1) AU2737200A (zh)
TW (1) TW455813B (zh)
WO (1) WO2000043888A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI507866B (zh) * 2009-11-30 2015-11-11 Intel Corp 儲存系統之冗餘儲存控制器間之映射資料

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US7810123B1 (en) * 1998-02-18 2010-10-05 Verizon Corporate Services Group Inc. Method and system for interactive multimedia
JP2000231546A (ja) * 1999-02-12 2000-08-22 Univ Hiroshima 共有メモリ
WO2002013000A2 (de) 2000-06-13 2002-02-14 Pact Informationstechnologie Gmbh Pipeline ct-protokolle und -kommunikation
JP2000268006A (ja) * 1999-03-15 2000-09-29 Fuji Xerox Co Ltd マルチプロセッサシステム
AU5805300A (en) 1999-06-10 2001-01-02 Pact Informationstechnologie Gmbh Sequence partitioning in cell structures
US6557168B1 (en) * 2000-02-25 2003-04-29 Sun Microsystems, Inc. System and method for minimizing inter-application interference among static synchronized methods
US6567974B1 (en) * 2000-02-25 2003-05-20 Sun Microsystems, Inc. Small memory footprint system and method for separating applications within a single virtual machine
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7313614B2 (en) * 2000-11-02 2007-12-25 Sun Microsystems, Inc. Switching system
US8949471B2 (en) * 2000-11-02 2015-02-03 Oracle America, Inc. TCP/UDP acceleration
US6745285B2 (en) * 2000-12-18 2004-06-01 Sun Microsystems, Inc. System and method for synchronizing mirrored and striped disk writes
JP4187403B2 (ja) * 2000-12-20 2008-11-26 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記録システム、データ記録方法およびネットワークシステム
US20020083150A1 (en) * 2000-12-27 2002-06-27 Linden Minnick Accessing information from memory
US9552047B2 (en) 2001-03-05 2017-01-24 Pact Xpp Technologies Ag Multiprocessor having runtime adjustable clock and clock dependent power supply
US9141390B2 (en) 2001-03-05 2015-09-22 Pact Xpp Technologies Ag Method of processing data with an array of data processors according to application ID
US9037807B2 (en) * 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9250908B2 (en) 2001-03-05 2016-02-02 Pact Xpp Technologies Ag Multi-processor bus and cache interconnection system
US9411532B2 (en) 2001-09-07 2016-08-09 Pact Xpp Technologies Ag Methods and systems for transferring data between a processing device and external devices
US9436631B2 (en) 2001-03-05 2016-09-06 Pact Xpp Technologies Ag Chip including memory element storing higher level memory data on a page by page basis
US10031733B2 (en) 2001-06-20 2018-07-24 Scientia Sol Mentis Ag Method for processing data
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US6681292B2 (en) * 2001-08-27 2004-01-20 Intel Corporation Distributed read and write caching implementation for optimized input/output applications
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7243229B2 (en) * 2001-10-02 2007-07-10 Hitachi, Ltd. Exclusive access control apparatus and method
US6889294B1 (en) 2001-10-29 2005-05-03 Lsi Logic Corporation Virtual shared volume via proxy data transfer
US7107320B2 (en) * 2001-11-02 2006-09-12 Dot Hill Systems Corp. Data mirroring between controllers in an active-active controller pair
US6842829B1 (en) * 2001-12-06 2005-01-11 Lsi Logic Corporation Method and apparatus to manage independent memory systems as a shared volume
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
US8127061B2 (en) 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US7136966B2 (en) 2002-03-18 2006-11-14 Lsi Logic Corporation Method and apparatus for using a solid state disk device as a storage controller cache
US20110161977A1 (en) * 2002-03-21 2011-06-30 Martin Vorbach Method and device for data processing
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US9170812B2 (en) 2002-03-21 2015-10-27 Pact Xpp Technologies Ag Data processing system having integrated pipelined array data processor
US7149846B2 (en) * 2002-04-17 2006-12-12 Lsi Logic Corporation RAID protected external secondary memory
US7162587B2 (en) * 2002-05-08 2007-01-09 Hiken Michael S Method and apparatus for recovering redundant cache data of a failed controller and reestablishing redundancy
JP2004021556A (ja) * 2002-06-14 2004-01-22 Hitachi Ltd 記憶制御装置およびその制御方法
GB0214670D0 (en) * 2002-06-26 2002-08-07 Ibm Arrangement and method for update of configuration cache data
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
WO2004038599A1 (de) 2002-09-06 2004-05-06 Pact Xpp Technologies Ag Rekonfigurierbare sequenzerstruktur
US20050166086A1 (en) * 2002-09-20 2005-07-28 Fujitsu Limited Storage control apparatus, storage control method, and computer product
JP4439798B2 (ja) * 2002-10-17 2010-03-24 株式会社日立製作所 ディスクアレイ装置の制御方法、及びディスクアレイ装置
JP2004171437A (ja) * 2002-11-22 2004-06-17 Fujitsu Ltd ストレージ制御装置及びその制御方法
JP2004192105A (ja) * 2002-12-09 2004-07-08 Hitachi Ltd 記憶装置の接続装置およびそれを含むコンピュータシステム
US6965979B2 (en) 2003-01-29 2005-11-15 Pillar Data Systems, Inc. Methods and systems of host caching
US7120013B1 (en) 2003-04-11 2006-10-10 Raytheon Company System and method for transferring large amounts of stored data
US7702863B1 (en) * 2003-07-01 2010-04-20 Symantec Operating Corporation Method of data caching in mirrored storage
US7028156B1 (en) 2003-07-01 2006-04-11 Veritas Operating Corporation Use of read data tracking and caching to recover from data corruption
US20050050273A1 (en) * 2003-08-27 2005-03-03 Horn Robert L. RAID controller architecture with integrated map-and-forward function, virtualization, scalability, and mirror consistency
JP4700611B2 (ja) 2003-08-28 2011-06-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データ処理装置およびデータ処理方法
WO2005055067A1 (ja) * 2003-12-03 2005-06-16 Seiko Epson Corporation データ通信端末
JP2005267497A (ja) * 2004-03-22 2005-09-29 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置、その制御方法及び磁気ディスク記憶装置
US7577794B2 (en) * 2004-10-08 2009-08-18 International Business Machines Corporation Low latency coherency protocol for a multi-chip multiprocessor system
US8332592B2 (en) * 2004-10-08 2012-12-11 International Business Machines Corporation Graphics processor with snoop filter
US20060080511A1 (en) * 2004-10-08 2006-04-13 International Business Machines Corporation Enhanced bus transactions for efficient support of a remote cache directory copy
JP4448005B2 (ja) * 2004-10-22 2010-04-07 株式会社日立製作所 記憶システム
US7558981B2 (en) * 2005-10-18 2009-07-07 Dot Hill Systems Corp. Method and apparatus for mirroring customer data and metadata in paired controllers
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
EP1974265A1 (de) 2006-01-18 2008-10-01 PACT XPP Technologies AG Hardwaredefinitionsverfahren
US20070226549A1 (en) * 2006-03-17 2007-09-27 Alcatel Apparatus for detecting errors in a communication system
EP2477109B1 (en) 2006-04-12 2016-07-13 Soft Machines, Inc. Apparatus and method for processing an instruction matrix specifying parallel and dependent operations
US8086805B2 (en) * 2006-10-05 2011-12-27 Waratek Pty Ltd. Advanced contention detection
EP2523101B1 (en) 2006-11-14 2014-06-04 Soft Machines, Inc. Apparatus and method for processing complex instruction formats in a multi- threaded architecture supporting various context switch modes and virtualization schemes
JP2008140387A (ja) * 2006-11-22 2008-06-19 Quantum Corp クラスタ化されたストレージネットワーク
US7669007B2 (en) * 2007-01-04 2010-02-23 International Business Machines Corporation Mirrored redundant array of independent disks (RAID) random access performance enhancement
JP2011503733A (ja) * 2007-11-17 2011-01-27 トーマス リヒター リコンフィギュラブルな浮動小数点レベルおよびビットレベルのデータ処理ユニット
US20090132765A1 (en) * 2007-11-21 2009-05-21 Inventec Corporation Dual controller storage apparatus and cache memory mirror method thereof
WO2009068014A2 (de) * 2007-11-28 2009-06-04 Pact Xpp Technologies Ag Über datenverarbeitung
WO2009071329A1 (en) * 2007-12-07 2009-06-11 Pact Xpp Technologies Ag Using function calls as compiler directives
CN101493753B (zh) * 2008-01-22 2012-06-06 中兴通讯股份有限公司 一种高速缓冲存储器及其数据操作方法
US8615678B1 (en) 2008-06-30 2013-12-24 Emc Corporation Auto-adapting multi-tier cache
WO2010050947A1 (en) * 2008-10-30 2010-05-06 Hewlett-Packard Development Company, L.P. Redundant array of independent disks (raid) write cache sub-assembly
JP2010157130A (ja) * 2008-12-27 2010-07-15 Toshiba Corp メモリシステム
TWI371686B (en) * 2009-04-02 2012-09-01 Lsi Corp System and method to reduce drive overhead using a mirrored cache volume in a storage array
US8732396B2 (en) * 2009-06-08 2014-05-20 Lsi Corporation Method and apparatus for protecting the integrity of cached data in a direct-attached storage (DAS) system
KR101685247B1 (ko) 2010-09-17 2016-12-09 소프트 머신즈, 인크. 조기 원거리 분기 예측을 위한 섀도우 캐시를 포함하는 단일 사이클 다중 분기 예측
US9274793B2 (en) 2011-03-25 2016-03-01 Soft Machines, Inc. Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines
TWI533129B (zh) 2011-03-25 2016-05-11 軟體機器公司 使用可分割引擎實體化的虛擬核心執行指令序列程式碼區塊
KR101620676B1 (ko) 2011-03-25 2016-05-23 소프트 머신즈, 인크. 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 레지스터 파일 세그먼트
KR101639854B1 (ko) 2011-05-20 2016-07-14 소프트 머신즈, 인크. 복수의 엔진에 의해 명령어 시퀀스들의 실행을 지원하기 위한 상호접속 구조
EP2710481B1 (en) 2011-05-20 2021-02-17 Intel Corporation Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines
EP2783281B1 (en) 2011-11-22 2020-05-13 Intel Corporation A microprocessor accelerated code optimizer
KR101842550B1 (ko) 2011-11-22 2018-03-28 소프트 머신즈, 인크. 다중 엔진 마이크로프로세서용 가속 코드 최적화기
US8930674B2 (en) 2012-03-07 2015-01-06 Soft Machines, Inc. Systems and methods for accessing a unified translation lookaside buffer
US9015525B2 (en) * 2012-06-19 2015-04-21 Lsi Corporation Smart active-active high availability DAS systems
GB2503274A (en) * 2012-06-22 2013-12-25 Ibm Restoring redundancy in a RAID
US9367412B2 (en) * 2012-06-25 2016-06-14 Netapp, Inc. Non-disruptive controller replacement in network storage systems
US9251194B2 (en) * 2012-07-26 2016-02-02 Microsoft Technology Licensing, Llc Automatic data request recovery after session failure
US9916253B2 (en) 2012-07-30 2018-03-13 Intel Corporation Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput
US9740612B2 (en) * 2012-07-30 2017-08-22 Intel Corporation Systems and methods for maintaining the coherency of a store coalescing cache and a load cache
US9430410B2 (en) 2012-07-30 2016-08-30 Soft Machines, Inc. Systems and methods for supporting a plurality of load accesses of a cache in a single cycle
US9710399B2 (en) 2012-07-30 2017-07-18 Intel Corporation Systems and methods for flushing a cache with modified data
US9229873B2 (en) 2012-07-30 2016-01-05 Soft Machines, Inc. Systems and methods for supporting a plurality of load and store accesses of a cache
US9678882B2 (en) 2012-10-11 2017-06-13 Intel Corporation Systems and methods for non-blocking implementation of cache flush instructions
WO2014150806A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for populating register view data structure by using register template snapshots
KR102083390B1 (ko) 2013-03-15 2020-03-02 인텔 코포레이션 네이티브 분산된 플래그 아키텍처를 이용하여 게스트 중앙 플래그 아키텍처를 에뮬레이션하는 방법
EP2972845B1 (en) 2013-03-15 2021-07-07 Intel Corporation A method for executing multithreaded instructions grouped onto blocks
WO2014150971A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for dependency broadcasting through a block organized source view data structure
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure
US9811342B2 (en) 2013-03-15 2017-11-07 Intel Corporation Method for performing dual dispatch of blocks and half blocks
US9569216B2 (en) 2013-03-15 2017-02-14 Soft Machines, Inc. Method for populating a source view data structure by using register template snapshots
US9904625B2 (en) 2013-03-15 2018-02-27 Intel Corporation Methods, systems and apparatus for predicting the way of a set associative cache
US9891924B2 (en) 2013-03-15 2018-02-13 Intel Corporation Method for implementing a reduced size register view data structure in a microprocessor
US9886279B2 (en) 2013-03-15 2018-02-06 Intel Corporation Method for populating and instruction view data structure by using register template snapshots
US10140138B2 (en) 2013-03-15 2018-11-27 Intel Corporation Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation
WO2014150991A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for implementing a reduced size register view data structure in a microprocessor
US9323630B2 (en) 2013-09-16 2016-04-26 HGST Netherlands B.V. Enhanced data recovery from data storage devices
US20170115894A1 (en) * 2015-10-26 2017-04-27 Netapp, Inc. Dynamic Caching Mode Based on Utilization of Mirroring Channels
JP2018022404A (ja) * 2016-08-05 2018-02-08 富士通株式会社 ストレージシステム、ストレージ制御装置およびストレージ制御プログラム
US11210263B1 (en) * 2017-09-27 2021-12-28 EMC IP Holding Company LLC Using persistent memory technology as a host-side storage tier for clustered/distributed file systems, managed by cluster file system
CN108984432B (zh) * 2018-07-16 2020-08-14 杭州宏杉科技股份有限公司 一种处理io请求的方法及装置
US10664189B2 (en) * 2018-08-27 2020-05-26 International Business Machines Corporation Performance in synchronous data replication environments

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636355A (en) 1993-06-30 1997-06-03 Digital Equipment Corporation Disk cache management techniques using non-volatile storage
US5586291A (en) * 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories
US5588110A (en) * 1995-05-23 1996-12-24 Symbios Logic Inc. Method for transferring data between two devices that insures data recovery in the event of a fault
US5761705A (en) 1996-04-04 1998-06-02 Symbios, Inc. Methods and structure for maintaining cache consistency in a RAID controller having redundant caches
US5974506A (en) 1996-06-28 1999-10-26 Digital Equipment Corporation Enabling mirror, nonmirror and partial mirror cache modes in a dual cache system
US5802561A (en) * 1996-06-28 1998-09-01 Digital Equipment Corporation Simultaneous, mirror write cache
US6073218A (en) * 1996-12-23 2000-06-06 Lsi Logic Corp. Methods and apparatus for coordinating shared multiple raid controller access to common storage devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI507866B (zh) * 2009-11-30 2015-11-11 Intel Corp 儲存系統之冗餘儲存控制器間之映射資料

Also Published As

Publication number Publication date
EP1163586A4 (en) 2007-01-10
US6321298B1 (en) 2001-11-20
WO2000043888A1 (en) 2000-07-27
JP2004538532A (ja) 2004-12-24
JP3798627B2 (ja) 2006-07-19
AU2737200A (en) 2000-08-07
EP1163586A1 (en) 2001-12-19

Similar Documents

Publication Publication Date Title
TW455813B (en) Full cache coherency across multiple raid controllers
US5787304A (en) Multipath I/O storage systems with multipath I/O request mechanisms
US7971011B2 (en) Remote copy method and storage system
US7337281B2 (en) Storage system and data caching method in the system
US6529989B1 (en) Intelligent expansion ROM sharing bus subsystem
US7234004B2 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
EP1754172A2 (en) Method, system, and program for migrating source data to target data
JP5263902B2 (ja) ストレージ・コントローラと複製エンジンとの間で書き込みを分割する方法、システムおよびコンピュータ・プログラム
US20060106997A1 (en) Bridge permitting access by multiple hosts to a single ported storage drive
JPH02289017A (ja) コンピユータシステム内でデータ転送方法
US5754887A (en) System for limiting access of plurality of requests to peripheral bus by halting transmission to particular peripheral devices and resuming transmission after second predetermined time period expiration
JPH1031561A (ja) データ多重化方法および情報処理装置ならびに記憶サブシステム
US8024534B2 (en) Replication engine communicating with a splitter to split writes between a storage controller and replication engine
US5923857A (en) Method and apparatus for ordering writeback data transfers on a bus
JP2005352833A (ja) 共有排他制御方法
JP4936088B2 (ja) ディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法
JP3122295B2 (ja) 磁気ディスクコントローラの二重化方法
JP4422298B2 (ja) 多重化記憶制御装置
WO2022180905A1 (ja) データ記録システム及びデータ記録システムの制御方法
JP2866376B2 (ja) ディスクアレイ装置
WO2005048110A2 (en) Management of local client cache buffers in a clustered computer environment
JP2570972B2 (ja) ファイルアクセス方式
JP2005346426A (ja) データ共有ディスク装置
JPH06324961A (ja) 通信制御装置
JPH05298227A (ja) ディスク装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees