TW452866B - Manufacturing method of thin film on a substrate - Google Patents

Manufacturing method of thin film on a substrate Download PDF

Info

Publication number
TW452866B
TW452866B TW089103407A TW89103407A TW452866B TW 452866 B TW452866 B TW 452866B TW 089103407 A TW089103407 A TW 089103407A TW 89103407 A TW89103407 A TW 89103407A TW 452866 B TW452866 B TW 452866B
Authority
TW
Taiwan
Prior art keywords
ion
patent application
scope
thin film
substrate
Prior art date
Application number
TW089103407A
Other languages
English (en)
Inventor
Tien-Hsi Lee
Original Assignee
Lee Tien Hsi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lee Tien Hsi filed Critical Lee Tien Hsi
Priority to TW089103407A priority Critical patent/TW452866B/zh
Priority to US09/630,531 priority patent/US6486008B1/en
Priority to JP2000344701A priority patent/JP2001244444A/ja
Application granted granted Critical
Publication of TW452866B publication Critical patent/TW452866B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

4 5286 6 五、發明說明α) 本發明之技術領域 。 本發明係揭露一種半導體晶圓材料等級之薄膜轉移技 I術’尤其是指一轉移面積大小為晶圓片尺寸、厚度為次微 米等級、薄膜厚薄均勻度為VLSI電子元件等級、低薄膜缺 陷密度的同材質或異材質材料的薄膜轉移技術。 發明背景 晶圓鍵合技術（Wafer Bonding Technology)自美國的 拉斯基（J. B. Lasky)在一九八五年IEEE主辦的IEDM會議 宣告成功將兩石夕晶圓片，不需用穋’純由晶圓間《ε夕原子鍵 結合。此法能將兩晶格常數相差甚遠的單晶晶圓片相結 合’中間的鍵合介面不需使用任何膠，保持完全潔淨，卻 仍能得到和基板一樣強度的鍵合強度（Bonding | Strength) ’滿足現代電子材料及光電材料對介面潔淨程 度及雜質分布嚴苛的要求。因此法有以上鍵合面潔淨的特 性’自研發成功後，即備受矚目。
I 隨後’美國的馬舒拉（W. Maszara)於一九八八年應用 彈性力學原理，引入插入法（lnserti〇n Method)測量鍵合 強度方法’使晶圓鍵合技術有一簡易對鍵合品質評估的方 法。馬舒拉亦同時應用一 p+型腐蝕停止層（Etch — Stop)， 來製作次微米厚度的鍵合式絕緣層矽晶圓（Silicon on
第4頁 45286 五、發明說明（2) ! I n s u 1 a t 〇 r ; S Ο I )，使得晶圓鍵合技術應用範圍擴充至電 子材料、光電材料（Optoelectronics)及微機電系統 (Microelectromechanical Systems，MEMS)領域。然而 晶圓鍵合技術仍然有腐蝕停止層在晶圓腐蝕面、各點之停 止腐蝕機構工作時間不一以及影響薄膜厚度均勻度（Total . Thickness Variation, TTV)等之缺點。此外，該製程十 分費時，不但浪費供應基板，而且其所產生之廢棄溶液也 易造成環境污染問題，使得製作成本居高不下。同一時 期，應用氧離子直接植入法 （Separation by i Implantation Oxygen，SI M0X)來製作 SO I材料方法，也急 速發展。由於S I MOX有絕佳的薄膜厚度均勻度，使得該晶 圓鍵合技術在製作SOI領域之應用備受威脅。 | 一九九四年底，法國的布魯爾（M.Bruel)正式宣告一 薄膜轉移技術發展成功，即「智切法」（Smart-Cut process) ° 智切法能使鍵合式SOI材料薄膜厚度亦具有如 SIM0X優異的均勻度》依據布魯爾於美國專利文件（us Patent 5, 374, 564)所請求之專利範圍（Claims)描述，該 :製程步驟是先於一供應基板中植入高劑量如氩、純氣等氣 丨 丨體的離子，然後與另一需求基板鍵合成一體，接著再施以 丨昇溫加熱處理（Thermally Treating}，使該等離子在植入 層中聚合，產生氣泡。隨後繼續增高溫度以增高壓力，進 而分離上下材質’產出薄膜。由於智切法所得之薄膜均句 度十分良好，缺陷密度小，且無腐蝕液產生，氩氣逸出後
第5頁 45286 t 五、發明說明（3) 也無毒無害，沒有環境汚染問題，且可以回收供應基板材 料，使得應用晶圓鍵合法作薄骐轉移的相關技術進展，一 日千里。 但是智切法仍伴隨有高溫加熱處理所產生的熱應力以 及低生產效率等缺失問題。因為在智切法的薄膜轉移技術 中的昇溫加熱處理，係利用各種加熱源，輸入熱能來升高 試料溫度，藉以激發該等植入之氫離子的動能，進而聚合 成氣泡產生膨脹，終致撕裂開離子分離層，達到薄膜轉移 目的。所以在進行智切法的加熱過程中，熱能會先傳導至 試料的表面，升高表面溫度，然後才再向試料内部傳送， 完成試料昇溫。如此將造成下列五項缺失： 一、依低溫鍵合原理（Low Temperature Bonding)， 初步鍵合之晶圓對（Bonded Wafer Pair)需長時間加熱以 增強鍵合強度，因為在鍵合強度未達足以抵抗氫離子在植 入層聚合產生氣泡’進而生成巨大剝離力之前，溫度需控 制在使氫離子產生氣泡的溫度之下（約45(TC )。因此初步 鍵合之晶圓對需控制於一低溫狀態下進行退火，這將使得 該退火加熱的等待時間滯長’不但消耗大量時間，更成為 丨 整個^膜轉移製程的瓶頸’嚴重影響產能（thr〇ughput); —、該試料需整體在高溫中加熱’方能達到均勻昇溫 2效果’而且該先前技藝加熱溫度需約在50(rc之上，才 ^確保有預期之薄膜分離的結果。然而在異材質材料 usimilar· Materials)之薄膜轉移應用中的加溫過程，
笫6頁 45286 t 五'發明說明（4) 一 _ '… 卻常因兩材料之熱膨脹係數的差異，而在高溫下產生一極 大的熱應力，破壞兩材料的鍵合結構，進而導致一些異材 鍵合結構’ |未產生薄膜分離前，即因熱應力過大 而破裂； Λ v 7 瞬&間熱量傳送不均’使得試料内部各點瞬間溫 丨又'刀布亦：：’導致在各瞬間薄膜分離點，薄膜分離時間 不致 内部應力，造成薄膜的轉移面粗輪化，甚至 產生許多的細微裂縫： 四 以退火方式將熱能轉換成動能的熱效率非當 i低，必須消耗大量加熱源的能量來進行，增加營運成 以及 ’ 五、對某些材料而言，如氧化鋁或氧化鋁 等，利用智切法所揭露之製程來進行氫離子植入以& 的高溫加熱處理等步驟時，無法產生明顯的微細氣泡4續 (Microbubbles)來達到分離薄膜的目的。 、， 因此本發明即利用一高頻交替電場或磁場來直 i植入離子或分子離子（Molecular I〇ns)產出的離子及其 |合而成之分子動能’增加碰撞頻率’使微細氣泡急劇ς眾 丨脹’產生撕裂效應，進而將薄膜自供應基板中分^轉^ !需求基板表面。經理論驗證’本發明之方法不但能有效 低成本、提高產能，同時也大幅改善產物的品皙， 诅山*丄丨士 & ^故：因而 4 5286 I五、發明說明（5) i發明概述 ! 本發明之目的是提供一種具備轉移晶圓片尺寸大小、 |次微米等級厚度、VLSI製程要求之高均勻度膜厚的半導體 材料薄膜轉移技術。 ί 本發明之方法是先進行一離子佈植製程，將離子或分 |子離子植入該供應基板表面，形成一離子分離層，接著利 |用晶圓鍵合法’將該供應基板與該需求基板鍵結成一接合 i體’然後再將該接合體置於一高頻交替（High Frequency Alternating)電場或磁場裝置之中，進行一高能離子活化 丨處理’藉由如微波（Microwave)、高周波（Radio i Frequency)或電感應耗合（inductive Coupled)場等之高 •量場作用，產生一感應能量並轉移至該等植入離子及其 |聚合而成的分子中’激烈增加動能，使該等植入之離子聚 合成氣體分子，填充於該氣體分子所造成之裂縫中，進而 形成一分離膜’分離該薄膜層並轉移至該需求基板上。本 發明另可配合一冷卻裝置來移走該高能離子活化處理所產 生的熱流，以避免由異質材料鍵合的該接合體受熱應力破 壞。 對於低介電損失值（Dielectric Loss)以及絕緣性供 應基板之薄膜轉移，如SrTi03、A 1 20 3、SiO漭等，本發明 之方法則係利用分段式離子植入方法，先於高溫下植入離
I 45286 五、發明說明¢6) 子，藉以產生晶界間裂紋，接著再於低溫下植入離子到該 i裂紋中，避免植入離子大量擴散損失，進而有效補充劑 量，達到足夠離子濃度以產生微細氣泡及聚合而成分離 膜。然後再利用一高頻交替電場或磁場來進行一離子活化 丨處理，產生感應能量並轉移至該等植入離子及其聚合而成 I的分子中，激烈增加動能，使該等植入之離子聚合成氣體 I分子並造成裂縫，進而達成薄膜分離之目的。如此不但有 效降低所需之離子植入總劑量，而且更有節省成本、減少 薄膜缺陷密度的效果。 此外，本發明之方法更可應用在薄膜的切割製程上。 例如先利用一離子植入法，以於一薄膜内形成一層或一層 i以上的離子分離層，接著利用一高頻交替電場或磁場照射 :該薄膜，使該離子分離層中的植入離子聚合為氣體分子，
I 形成一分離膜，分離該薄膜，完成薄膜切割。 i發明詳細說明
I i i
I 請參閱圖一至圖五，圖一至圖五為本發明之薄膜轉移 方法的製程示意圖。本發明是提供一種將薄膜12自供應基 板（Supply Substrate) 10中分離，並轉移至一需求基板 (Demand Substrate) 14上的方法 p ! 如圖一所示，本發明是先利用一離子植入（Ion
第9頁 4 5286 6 五、發明說明（7)
Implantation)法，將離子或分子離子16對著一供應基板 10的正面18植入，形成一離子分離層20。離子分離層2 0將 供應基板10上、下分隔為兩區：一為含有植入離子或分子 離子16的植入區域，此為薄膜層（Thin Fiim) 12; —為不 含植入離子或分子離子16的區域，其定義為餘質層 i (Remnant Substrate) 22。由於薄膜層12植入深度係由離 I子植入能量決定，因此吾人能精確地界定供應基板10待轉
:移之薄膜層12的厚度。其中該離子植入法可為一以電漿浸 I ：· ! 泡離子植入法（Plasma Ion Implantation Immersion)或 以相異植入溫度的分段植入離子法，而該離子植入法中所 植入之離子包含有氩、氧、氮、氟、氣、氦或氖的離子或 者是分子離子（Μ ο 1 e c u 1 a r I ο n s )。 進行該離子植入法之目的是為了將大量離子或分子離 子16嵌入供應基板1〇的表層，藉以在植入離子或分子離子 1 6的最終停止處產生撞擊，撞開原有存在於供應基板1 〇晶 體結構中的原子，並打斷該原子與其鄰近原子間的鍵結， 甚至取代原有的原子與其他鄰近原子形成新的微弱鍵結， 進而破壞在此層的原有的晶體結構。同時，植入離子或分 子離子可能與供應基板10内之離子分離層2 0中的原子起化 學反應’造成腐蝕效應，加劇離子分離層2 0内之晶體結構 的破壞作用。此外，離子分離層20中的植入離子或分子離 子1 6在供應基板1 〇内係處於一受激狀態，猶如作為活性 |種’其餘過多植入劑量的離子或一些未因撞擊而分裂成為
第10頁
45286 G 五、發明說明（8) 單原子的被植入分子離子1 6，亦將嵌入晶格空隙中，產生 體積應變，致使離子分離層2 0變成一應力集中區。而且植 入有離子之晶界間的凝聚力也相對的較低，更造成供應基 板10在離子分離層2 0附近之處的機械性質脆弱，如同氫脆 現象（Hydrogen Embrittlement)。 i i ! 接著如圖二所示，利用晶圓鍵合法（Wafer Bonding ^Technology)，並配合一適當的表面電漿處理，使供應基 I板10與需求基板14的鍵合面能夠獲致足夠的鍵合強度 丨（Bonding Strength)，以將供應基板10與需求基板14相接 i合成一接合趙（Bonded Structure)。其中該晶圓鍵合法可 i為一直接鍵合法（Direct Bonding)、陽極鍵合法（Anodic j Bonding)、低溫鍵合法（Low Temperature Bonding)、真 I空鍵合法（Vacuum Bonding)或電漿強化鍵合法（piasma I Enhanced Bonding)。 i
I 如圖三所示，隨後將供應基板10與需求基板14的接合 體，施以一高頻交替電場或磁場照射2 4處理。由於植入的 |離子、分子離子16或經撞擊後分裂產生的離子，會與供應 丨基板10原子產生微弱鍵結生成的原子鍵結對，因具有陰電 丨性差’產生電柄極’故能對高頻交替電場或磁場照射24感 j應，進而使得離子分離層2 0附近之原子的震盪頻率劇烈增 快’終致斷鍵脫離’其並可與由其他處分裂出來的相同^ 原子相結合，再度形成氣體分子，在該處形成充滿氣體分
第11頁 45286 ι _ί?。年9月心曰修正/曼.正/補充_ 五、發明說明（9) 子的晶界裂紋。 此外，供應基板1 0經由攙雜原子所產生之載子（電子 或電洞）^自南頻父替電場或磁場中感應成伴隨電流5快 速流動，然後因供應基板1 0之高電阻值，而產生大量的熱 能，聚集於晶界裂紋區，以非彈性碰撞方式，直接轉移該 熱量至周圍環繞的氣體分子，快速提昇該氣體分子動能， 增加碰撞頻率，使氣體急劇膨脹，將原有之體積應變急劇 加大。如圖四所不*此效應將使在離子分離/苜2 0中的裂 縫，受到由體積應變快速增大而來的拉伸應力，沿著斷裂 尖端，急速延伸擴大，產生撕裂效應，將薄膜層丨2自供應 基板1 0中與餘質層2 2分離，轉移至需求基板14上。 如圖五所示，甴於此薄膜分離效應重點在離子分離層 2 0，不希望餘質層2 2或需求基板1 4產生過多的熱量，所以 本發明之方法另可藉由一冷卻裝置2 6來吸收該高頻交替電 場或磁場照射2 4處理所產生之過多熱量，以使供應基板1 0 與需求基板1 4的異材質材料接合體得以適當地保持在一小 於4 0 0°C的低溫狀態之下，視供應基板1 〇與需求基板1 4的 材料而定，避免因溫度上升之副作用所導致的巨大熱應 力，進而擴大本發明之薄膜轉移方法的應用範圍。 由於高頻交替電場或磁場裝置所形成之高能離子活化 效應可使植入離子與承受植入離子基板原子間的鍵結產生
第12頁 4 5286 ί 五、發明說明（ίο) 電耦極化效應，進而加速斷鍵形成裂縫，並使該等植入離 子急劇聚合成氣體分子。而且該高能離子活化效應亦可對 攙雜於半導趙材料内之帶電性的載子（Carrier)，如電子 或電洞’產生高強度之伴隨感應電流效應，進而快速生成 大量能量。另一方面，植入之離子或分子離子，在離子分 ， 離層所聚合成的分子及其造成之晶界裂缝介面，於基板内 之作用宛如活性種（Activated Species)，吸引這些帶著 i能量、快速流動的載子，發生集膚效應（Skin Effect)效 I \ 果’在該層集中流動，使得該感應能，得以藉由載子與離 i 子分離層中的分子作非彈性碰撞，直接轉換至該分子，增 | 加其動能。 |
! I 追種利用高頻交替電場或磁場來激發分子動能的方法 i不需依賴熱傳導傳遞外部熱量進入基板，而直接由基板載 I子本身透過電磁感應產生能量。因載子在基板内分布均 i勻’且電磁波以光速傳輸’故具有直接增加能量效應，因 丨而有高速加熱、高熱效率、均勻加熱、高速響應等的特點 丨表現’可以有效地用來取代先前技藝中，使用傳統半導體 製程之昇溫加熱處理製程，大幅改進加熱點瞬間薄膜分離 溫度不均勻、費時、大量消耗能量的缺失。因此本發明即 利用這種高頻交替電場或磁場來直接激發分子動能的方法_ 搭配晶圓鍵合技術及離子植入製程，完美的由一晶圓材料 等級半導體材料基板切下大尺寸面積、厚薄均句、低缺陷 i密度的薄膜，轉移至另一基板上，結合形成一新穎材料，
45286 l> ί ™ , ^---—.— ______ i五、發明說明（11) ^ I或單純地用來製作次微米厚度的鍵合式絕緣層妙晶圓 ί KSilicon on Insulator; S0I)° i
I 請參閱圖六以及圖七’圖六和圖七分別為本發明與先 前技術之供應能量示意圖。如圓六所示，本發明係以高頻 交替電場或磁場來激發植入之離子或分子離子以及基板内 之載子等的動能，達到分離薄膜效應β由於溫度上昇效應 為動能增加的現象，故隨著分子或原子動能增加，基板溫 度亦隨之上升。也就是說，溫度上升乃是以高頻交替電場 或磁場來激發動能的副產品，並非為本發明方法的主要手 段。如圖七所示，先前技術係以昇溫加熱的方式來增加該 鍵合結構之溫度為其主要手段，藉以間接地激發該等植入 | 丨之離子或分子離子的動能，達到分離薄膜之目的β因此， ί很明顯地，先前技術係以昇溫加熱為其主要手段，來間接 |的激發動能，與本發明直接利用高頻交替電場或磁場來激 丨發動能的原理是全然迥異的。 ί
I 此外，對於低介電損失值（Dielectric Loss)、絕緣 丨性供應基板之薄膜轉移’如SrTi03、a1 20 3、SiO漭，因其 |氫離子植入若在低溫環境下執行，雖然有後績之高温加熱 |處理，並無明顯離子聚合以產生微細氣泡現象，致無法分 i離薄膜。現今雖有相關論文報告該項基板能經由高溫環境 下植入離子後，再經高溫退火處理，能產生氣泡。但該項 辦法離子聚合效率不佳，需提高植入離子的劑量，以補充
第14頁 45286 6 五、發明說明（12) 在尚溫下植入過程中，因大量擴散損失之離子’導致植入 成本增高《而本發明則可利用分段離子植入方法，先在高 溫下植入離子，產生晶界間裂紋，再於低溫下植入離子到 該裂紋中’避免大量擴散損失，有效率補充劑量，使之達 -到足夠濃度，產生微細氣泡及聚合而成分離膜，其所需之 離子植入總劑量較習知方法為低，有降低成本及薄膜缺陷 密度效果，並能達到分離薄膜目的〇 |
I 綜合上述說明，本發明之方法可歸納成下列三種操作 方法： 一.先在咼溫下植入離子，在植入時立即產生晶界裂 紋，但植入之劑量還不能夠引發表面氣泡產生。接著再於 低溫下持續植入離子，補充劑量，然後將此供應基板丨〇與 需求基板14鍵合。由破裂力學理論推知，斷裂離子分離層 2 0所需之力，可由破裂面沿存在的裂缝先端延蔓方式而減 I 小，使鍵合結構在高頻交替電場或磁場照射2 4處理時，供 ： 應基板10内的植入離子或分子離子16，在溫度上昇的過程 中’熱應力破壞鍵合結構之前，立即有足夠能力分離薄膜 層1 2。 二在供應基板10内離子植入形成離子分離層2 0之 後，便將供應基板10作一預熱（pre-baking)處理，使植入 丨離子或分子離子16，在植入層作初步聚合，增大内壓，產 生晶界裂紋，使供應基板10表面處於一欲分離之高應力臨 界狀態。然後將供應基板10與需求基板14鍵合，最後再將
第15頁 4 5286 6 五、發明說明（13) —' Ί 此鍵合結構施以高頻交替電場或磁場照射2 4處理，使其在 | 吸收能量時，產生膨脹壓力，超過材料韌度臨界值，進而| :斷裂離子分離層20，分離薄膜層12。 二.製作一重度攙雜原子濃度層來改變局部載子濃 · 度’達到不同能量傳輸量效果◎因為在微波照射處理過程 中，載子會吸收能量，而且不同之載子濃度將導致不同的 能量傳輸量，所以植入之離子或分子離子16在植入層，即 可因離子分離層2 0内的高載子濃度，而能於短時間内立即 吸取大量能量，產生晶界裂紋。加上熱傳延滯昇溫效應， 故能在結合趙的溫度急速上升，產生熱應力破壞 離薄膜層1 2。 | 第一種方法是先以高溫離子植入先產生晶界裂紋，再 於低溫下，續補充植入離子於此裂紋中，使植入之離子或 離子分子吸收由高頻交替電場或磁場照射處理之能量能 迅速反應，擴大體積以分離薄膜，其亦為在絕緣性基板^ 效轉移薄之臈製程。因其感應能量無法在該基板，藉由攙 I雜原子產生載子來感應高頻交替電磁場能量，需由充 紋中之氣體分子離子替代載子功能。而第三種方法則係利 用離子植入、分子束磊晶成長、液相磊晶成長或氣相磊晶 成長等方式，以於該供應基板中形成該相異攙雜 $ 層，藉以利用攙雜原子濃度差異，創造選擇性吸 j = 量’進而減緩該鍵合結構之溫度上升所產生熱壞 副作用。 您刀峨银的
45286 I五、發明說明（14) … 在本發明中，溫度升高現象乃本發明製程中產出的副 產品，非如在傳統加熱方法中，為主要使用手段《且溫度 升高現象’不利異質材料薄膜轉移*所以本發明另可利用 一冷卻裝置，在不影響離子分離層中的薄膜轉移過程丁， i移去額外產出的熱量，達到降低溫度目的，減少整體鍵合 結構的熱應力。 ° 相 高頻交 裝置產 接激發 製程的 進而能 過層的 現的溫 生產品 式，還 加熱方 等優勢 較於習 替電場 生之交 該等植 昇溫， 有效率 每一層 度上升 質效果 能大幅 式相較 知之薄膜 或磁場， 替電磁場 入離子或 間接激發 地輸入所 可以同時 效應所產 。除此之 節省製程 更有降 轉移製程，本發明之方 如微波，高周波，電感 照射處理，利用電磁感 離子分子的動能，取代 植入離子或離子分子之 需的能量’減少能源消 均一地激發’使動能被 生的加熱溫度分布均勻 外’本發明之電磁感應 時間’縮短生產周期， 低時間成本’製程潔淨 法是施以一 應耦合場等 應方式，直 以傳統加熱 動能方法， 耗。而且透 激發後所出 ’達到改善 激發動能方 與傳統昇溫 ’操作方便
452866 1五、發明說明（15) 該薄膜，使該離子分離層中的植入離子聚合為氣體分子，I 形成一分離膜，分離該薄膜，完成薄膜切割。 請參閱圖八至圖十，圖八至圖十為本發明之薄膜切割 方法的製程示意囷。如圖八所示，本發明之方法是先利用 一離子植入法，以於一薄膜30内形成一平行於薄膜30之水 平表面的離子分離層32，接著利用一高頻交替電場或磁場 照射薄膜3 0，使離子分離層3 2内的植入離子聚合成氣體分 子，填充於該氣體分子所造成之裂縫中，進而形成一分離 膜，以分離薄膜3 0成二具有與薄膜3 0相同之水平截面積的 薄膜層3 4、3 6，完成薄膜3 0的切割製程。 如圖九所示，若利用複數道植入能量不同之離子植 入，來回地植入薄膜40中，形成複數條垂直於薄膜40之水 平表面的離子分離層42，則可垂直切割薄膜40。也就是 說，每一離子分離層42係為一由複數條佈植深度不同的離 | 子植入線反覆地形成於薄膜4 0中之特定區域所構成的條狀 垂直切面，藉以在後績進行該高頻交替電場或磁場照射 時，離子分離層42内的植入離子聚合成氣體分子，形成分 離膜，分離薄膜40成複數個薄膜層44。如圖十所示，離子 分離層5 2亦可以以交錯的方式來形成於薄膜5 0之中，來將 薄膜5 0切割成複數個更小的薄膜塊5 6。 以下本發明更提供一些較佳之具體實施例，藉以進一
第18頁 45286ι
五、發明說明（16) 步說明本發明的架構製作方法與特點。 實施例說明 i 首先應用微波輻射激發離子分離層中的分子動能為 例’說明本發明以電磁感應方式，激發植入離子或離子分 子動能’達到薄膜轉移目的的原理。 第一實施例實施時’供應基板為—p型，晶格方向 (100)，電阻值為15-25 ohm-cm，表面覆蓋1 5 0 0Λ氮化矽 C S 1SN 〇及5 0 Η二氧化矽（s i 〇 2)，單面拋光矽晶圓片，經 過劑量為3. 5 X 1016/cm2，植入能量為200 Kev，氫分子離 子（Η2+)植入。需求基板為一 p型，晶格方向（1〇〇),電阻 ，為15-2 5 ohni-cm’單面拋光矽晶圓片。兩矽晶圓片於室 溫經電装加強鍵合法鍵合為一鍵合體，置於一商用微波爐 以I· 4 5 GMz頻率，5分鐘微波照射後，一矽薄膜自供應基 板为離轉移至需求基板’厚度約為〇75仁m，合成一以氮 化石夕為絕緣層之SO I晶圓材料。 Μ η 二實施例實施時’供應基板為一 P型’晶格方向 )’電阻值為15-2 5 〇hm-cm，表面覆蓋1500&氮化矽 .a二|3®4)、’ 500么二氧化矽（Si〇2)，單面拋光矽晶圆片，經 直+為3.5 X 1016/cm2，植入能量為2〇〇 Kev，氩分子離 2)植入。需求基板為一 p型’晶格方向（1〇〇)，電阻
45286 ; 五、發明說明（17) 值為15-25 ohm-cm，單面拋光矽晶圓片。兩矽晶圓片於室 溫經電漿加強鍵合法鍵合為一鍵合體，置於一商用微波爐 以一含冰之冷卻裝置，使在微波照射過程中，鍵合體有效 冷卻在0°C至4°C之間，經2, 45 GMz頻率’ 5分鐘微波照射 後，一矽薄膜自供應基板分離轉移至需求基板，厚度約為 0.75" m，合成一以氣化石夕為絕緣層之SOI晶圓材料》 第三實施例實施時，供應基板為一 P型，晶格方向 (100)，電阻值為15-25 ohm-cm，單面拋光石夕晶圓片，經 過兩次氫分子離子（H 2+)植入製程，第一次氫分子離子植入 之植入溫度為5 50°C，劑量為1· 5 X 1016/cm2，植入能量為 200 Kev;緊接第二次氫分子離子植入，植入溫度為室 溫’劑量為4 X 1〇16/cm2’植入能量為200 Kev°需求基板 為一單面拋光玻璃晶圓片。兩矽晶圓片於室溫經電漿加強 鍵合法鍵合為一鍵合體，置於一商用微波爐，經2.45 GMz 頻率，5分鐘微波照射後，一矽薄膜自供應基板分離轉移 至需求基板’厚度約為0.7 5μ m，合成一以玻璃基板為主 體之SOI晶圓材料。 第四實施例實施時，供應基板為一p型，晶格方向 (100)’電阻值為15-25 ohm-cm，單面拋光石夕晶圓片，經 過劑量為3. 5 X i〇i6/cm2，植入能量為2〇〇 Kev，氫分子離 子（Η 2+)植入。需求基板為一單面拋光玻璃晶圓片。供應基 板置於高溫爐中以5 5 0°C，1 5分鐘作預熱處理，使該基板
4 5 2 8 6 五、發明說明（18) 内欲分離之薄膜層達到臨界壓力，兩晶圓片於室溫經電漿 加強鍵合法鍵合為一鍵合體，一商用微波爐以2.45 GMz頻 率，5分鐘微波照射後，一矽薄膜自供應基板分離轉移至 需求基板，厚度約為0.7m，合成一以玻璃基板為主體 之SOI晶圓材料。 | 第五實施例實施時，供應基板為一 P型，晶格方向 (100)，電阻值為0.10-0.25 ohm-cm，單面抛光石夕晶圓 片，經過劑量為5 X l〇iVcm2，植入能量為200 Kev，氩分 子離子（Η 2+)植入。需求基板為一單面拋光玻璃晶圓片。兩 晶圓片於室溫經電漿加強鍵合法鍵合為一鍵合體，一商用 微波爐以2. 45 GMz頻率，5分鐘微波照射後，一矽薄膜自 供應基板分離轉移至需求基板’厚度約為〇·75/z m，合成 一以玻璃基板為主體之SOI晶圓材料β ； 第六實施例實施時，供應基板為一Ρ型，晶格方向 i |(100)，電阻值為15-25 ohm-cm，單面抛光石夕晶圓片，經 ί過兩次離子植入製程。首先植入劑量為1 X 1〇14/cm2，植 I入能量為180 Kev，硼離子（B+);其次植入劑量為5 X |l〇ls/cm2，植入能量為129 Kev，氩分子離子（Η2+)β需求基 板為一單面拋光玻璃晶圓片。兩晶圓片於室溫經電漿加強 鍵合法鍵合為一鍵合體，一商用微波爐以2.45 GMz頻率， 5分鐘微波照射後，一矽薄膜自供應基板分離轉移至需求 基板，厚度約為0.3m’合成一以玻璃基板為主體之SOI |'
第2〖頁 45281 五、發明說明（19) 晶圓材料8 第七實施例實施時，供應基板為一内建具有厚度為1. 5 " m 濃度為（B/Ge: 2·0 X 102®/2.〇 X 10 2,/cm—3)硼鍺掺 雜之高濃度磊晶層’其上有一 0.35 # nif度之無掺雜矽磊 晶層之晶格方向（1 0 0 ) *單面拋光矽晶圓片，經過劑量為5 ! X 10ie/cm2，植入能量為120 Kev，氫分子離子（h2+)植入。 i需求基板為一單面抛光玻璃晶圓片。兩晶圓片於室溫經電 i衆加強鍵合法鍵合為一鍵合體，一商用微波爐以2.45 GMz I頻率’ 5分鐘微波照射後，一矽薄膜自供應基板分離轉移 至需求基板，厚度約為〇.3μ m’合成一以玻璃基板為主體 之SOI晶圓材料。 第八實施例實施時’供應基板為一晶格方向（〇 〇 01)， 雙面拋光氧化鋁晶圓片，經過第一次劑量為 I3 x l〇u/cm2’植入能量為200 Kev，氫分子離子（H2+)在 650C溫度下植入。緊接第二次氩分子離子植入，植入溫 度為室溫，劑量為3 X 1016/cm2，植入能量為200 Kev。需 求基板為一單面拋光一晶格方向（1〇〇)矽晶圓片。兩晶圓 |片於室溫經電漿加強鍵合法鍵合為一鍵合體，一商用微波 爐以2. 4 5 G Μ z頻率，5分鐘微波照射後’一矽薄膜自供應 基f分離轉移至需求基板，厚度約為0.6以tn，合成一以覆 蓋單晶氧化鋁薄膜為表面的矽晶圓基板材料。
第22頁 45286 五、發明說明（20) 一 由於微波本身並不生熱’其係為一種電磁波，波長在 lcm-lm (頻率30GHz-300MHz)的區域内，介於紅外和無線電 波之間，其中lcm-25cm波長區域專門用於雷達的傳^，其 餘部分則用於電訊傳輸。為了不干擾這些通訊的應^，商 業上用於加熱技術的微波波長，固定在12. 2 (2. 45GHz)或33 _ 3 cm ( 9 00MHz)。微波在空間中產生電場 ，磁場的變化，能均勻地透過物質，它產生的正極和物質 褢的極性分子中的負極相吸，然後在極高的頻 $ f極為負極，變換的負極吸引極性分子中的正極 的極性分子跟著電場交互的改變極化方—，繞 振動。由於微波輻射引起的吸收極化作S，使 極ί ^頻率下振動（每秒二十四億五千萬次， = = 生度上升，微波 丰# I*曰fii 3· 5釐未（cm)左右，但已足夠應付現今 平等體a日圓材料的厚度需求。 利用植入的離J 2 J: 士：述極•分子$耦極化原理’ 結，產生之執極^子〗離二與基’原子在離子分離層鍵 微波能量，成為動丄P〇 t感應電場或磁場方向變化’轉化 中，使t動之外，尚使用攙雜原子在供應基板 料。如此處理的:庙型或搜，具有某一電阻值的材 對將隨微波之電^ f基板在微波照射處理下，基板内載子 电％與磁場快速的變化’以電磁感應方式，
45286 五、發明說明（21) 產生因流動速甚高’引發的強度相當大的相對應之伴隨感 丨應電流。因基板為半導體材料，電阻值高，致該伴隨感應 電流依電阻加熱原理（Resistive Heating)產生能量，藉 由非彈性碰撞，直接迅速轉移該能量至植入的離子或分子 離子形成之分子’增加其分子動能，而不需經過加熱過程 來提高鍵合基板對的溫度，間接激發分子動能。 本發明應用以上原理，首先能夠在短時間内，藉由表 !面極性分子簇图（Polar Molecular Cluster，可由表面處 理獲得，如石夕晶圓經標準潔淨（R C A c 1 e a n i n g m e t h 〇 d )處 理得到在晶圓表面的水分子聚合體，或經氧電漿處理的表 面得到的氧離子聚合體）活化欲鍵合之晶圓表面狀態，增 加鍵合後接合體中兩晶圓接觸面原子間的反應速率，而與 對方互相形成化學鍵，快速增強鍵合能量（Bonding Energy)，使之在後續照射處理中，將薄膜自供應基板分 離之前，能達到一定要求的強度，避免在進行薄膜分離 時，因氣泡之形成而與供應基板脫落。 其次是增強植入離子或分子離子動能，逃脫鄰近基板 原子的束缚，打斷與其形成的鍵結，和另一脫離之植入離 子相遇，結合形成氣體分子，在產生之細微裂縫中，聚合 而成氣膜。植入離子或分子離子動能的增強，一方面依靠 其極性直接吸收照射之微波的能量，一方面藉由與基板載 子的非彈性碰撞，大量快速轉移載子因電磁感應所產生的
第24頁 4528 t 五、發明說明（22) i能量，轉化成為分子動能，增加氣體碰撞頻率，產生’足夠 内壓，擴大氣體體積，將薄膜自基板分離。據現有相關於 氮化矽/氮化矽鍵合報告，氮化矽層需經化學機械抛光處 理，再經約11 0 (TC高溫退火處理，鍵合強度始能達到應用 腐蝕原理製作薄膜要求。所以本發明所提供之實施例一即 是應用以上表面極性分子簇團電磁感應製程產出之成果， ί驗證本發明之立論正確。 由於微波為電磁波的一種，本身並不具有生熱的特 性’且石夕晶體相對於微波而言，為一不吸收微波之透明 體，此更說明在本發明中，雖有因植入離子或分子離子互 相摩擦生熱’以及部分因供應基板中的電子或電洞感應流 動’產生熱量所致的溫度上升現象’但乃是以電磁場交替 方式，使植入離子或分子離子直接感應變化，導致動能被 激發增高’再自身產生熱量，斷裂與基板原子間的鍵結， i聚合成氣體分子’更能與基板内的電子或電洞因非彈性碰 丨 撞’直接吸取其電磁感應而來的能量，增加氣想分子動 能’擴展體積。部份由基板内的電子或電洞產出的熱，可 藉由本發明設計之一冷卻裝置移去，而不影響薄膜分離結 | 果。驗證本發明與前述之先前技藝的傳統退火製程，經:| 外部熱源加熱，升高基板溫度，再間接激發植入離子動能 丨 方法’明顯地有所不同。本發明實施例二即是應用本製=| 理論產出之成果。
第25頁 45286 6 五、發明說明（23) 在相異材質鍵合例子中，為減緩餘質層產生之熱 影響，在離子植入過程，首先利用高溫離子植入立即在 子植入層產生晶界裂紋，再於低溫下繼續植入離子，辦 植入劑量，然後將此供應基板與需求基板鍵合。鍵合^ 在微波照射處理之後，供應基板内的植入離子或分子離 子，立即有足夠能力在剎那間分離薄膜。本發明實施 = 即是應用本製程產出之成果β 一
I 在相異材質鍵合例子中，為減緩餘質層產生之熱應力 影響’第二項方法是在供應基板内離子植入形成離子分離 層之後’將供應基板作預熱處理，使植入之離子或分子離 I子在植入層產生晶界裂紋，使供應基板表面處於欲分離之 臨界狀態，然後與需求基板鍵合，將此鍵合結構施以微波 照射處理，使其在吸收能量之後，應力立即超過臨界值， 分離轉移薄膜。本發明實施例四即是應用本製程產出之成 果。
I j 在相異材質鍵合例子中，為減缓餘質層產生之熱應力 影響’以製作不同攙雜原子濃度來改變載子濃度，達到不 同能量傳輸量效果。即在供應基板内離子分離層所在之 層，在一設定之厚度内，含重度攙雜原子濃度。此供應基 板在微波照射處理過程中，載子吸收能量時’因不同載子 濃度導致不同能量傳輸量，使植入之離子或分子離子在植 入層’因含高載子濃度，能於短時間内立即吸取大量能
第26頁 45286 6 i ' .. .......... — i五、發明說明（24) |量，產生晶界裂紋，而餘質層内則因載子濃度低，吸收 能量遠較離子分離層低，使溫度上升效應減緩，達到低 應力分離轉移薄膜效果。本發明實施例五、六、七即是 用本製程產出之成果。 在轉移低介電損失值、絕緣性供應基板薄膜例子中 |首先以高溫離子植入，在離子分離層内創出晶界裂紋， 丨不產出表面亂泡。再以低溫離子植入’在該晶界裂紋填 |離子，使之在内形成飽和離子狀態或分子離子型態，然 |利用熱源，電磁波，或高能量光源活化裂紋中之離子， 之聚合成氣體分子，續增之能量將轉移至該分子，增加 動能，有效增加離子分離層之内壓，達到薄膜分離目的 本發明實施例八即是應用本製程產出之成果。 以上所述僅為說明本發明之較佳實施例，並非用以 定本發明之申請專利範圍；凡其他未脫離發明所揭示之 神下所完成之等效改變或修飾，均應包含在下述之申請 利範圍内。 之 執 應 但 入 後 使 其 限 精 專
第27頁 圖式簡單說明 圖示之簡單說明 圖一至圖五為本發明之薄膜轉移方法的製程示意圖。 圖六和圖七分別為本發明與先前技術之供應能量示意 圖。 圖八至圖十為本發明之薄膜切割方法的製程示意圖。 圖示之符號說明 10 供應基板 12 薄膜 14 需求基板 16 離子或分子離子 18 供應基板正面 20 離子分離層 22 餘質層 24 高頻交替電場或磁場照射 30' 34、 36、 40' 44、 50' 56 薄膜 32' 4 2、5 2 離子分離層
第28頁

Claims (1)

  1. 45286 6 和车〇用厶日修正/更正/掩矣本_ 六、申請專利範圍 1. 一種薄膜轉移製程，該薄膜轉移製程係包含有下列步 驟： 提供一供應基板（Supply Substrate); 利用一離子植入（I ο η I m p i a n t a t i ο η )法，於該供應基 板内形成一離子分離層，使得該供應基板籍由該離子分離 層形成： 一薄膜層（T h i n F i丨m )，該薄膜層係為該供應基板 中承受離子植入的區域；以及 一餘質層（R e m n a n i: S u b s t r a ΐ e )，該餘質層係為該 供應基板中不為離子植入的區域； 利用一晶圓鍵合（W a f e r Β ο n d i n g )法，將一需求基板 (Demand Substrate )鍵合於該供應基板，使該需求基板以 及該供應基板鍵結成一接合體（Β ο n d e d S t r u c t u r e );以及 利用一高頻交替（H i g h F r e q u e n c y A ί t e r n a t i n g )電場 或磁場照射處理該接合體來分離該薄膜層與該餘質層，使 該薄膜層得以自該彳共應基板表面轉移至該需求基板之上。 2. 如申請專利範圍第1項所述之薄膜轉移製程」其中該 離子植入法係為一以電漿浸泡離子植入法（P丨a s m a I ο η Implantation Immersion)或以相異植入溫度的分段植入 離子法。 3. 如申請專利範圍第1項所述之薄膜轉移製程_，其中該 離子植入法所植入之離子包含有氫、氡、H、氟、氣、氦
    第29頁 W286 6 六、申請專利範圍 或氛的離子。 4. 如申請專利範圍第1項所述之薄膜轉移製程，其t該 離子植入法所植入之離子係為一分子離子（Molecular Ions) ° 5. 如申請專利範圍第1項所述之薄膜轉移製程，其中該 晶圓鍵合法係為一直接鍵合法（D i r e c t Β ο n d i n g )、陽極鍵 合法(Anodic Bonding) ' 溢鍵名、；去(L ο ,v Temperature Bonding)、真空鍵合法（Vacuum Bonding)或電蒙強化鍵合 法(Plasma Enhanced Bonding)0 6. 如申請專利範圍第1項所述之薄膜轉移製程，其中該 晶圓鍵合法另包含有一表面離子化處理，使該洪應基板與 該需求基板之鍵合面能夠獲得足夠的鍵合強度（Β ο n d i n g Strength)° 7. 如申請專利範圍第1項所述之薄瞑轉移製程_，另包含 有一預熱程序，進行於該離子分離層形成之後以及該晶圓 鍵合程序之前，用來初步聚合該等植入之離子或分子離 子，產生晶界裂紋，使該供應基板表面處於一欲形成氣泡 之高應力臨界狀態。 8. 如申請專利範圍第1項所述之薄膜轉移製_程，其t該
    第30頁 4 5286 6 六、申請專利範圍 高頻交替電場或磁場照射處理係利用一可產生高頻交替電 場或磁場之相關裝置以產生該高頻交替電場或磁場，該可 產生高頻交替電場或磁場之相關裝置係為一微波 (Microwave)、高周波（Radio Frequency)、感應耦合 (Inductive Coupled)場產生裝置或其他足以直接激發該 接合體内之植入離子、分子離子或該等離子與基板原子之 反應產物的動能的裝置。 9. 如申請專利範圍第8項所述之薄膜..轉_移製程，其中該 接合體内之植入離子、分子離子或該等離子與基板原子之 反應產物的動能係直接被激發增大，與該接合體之溫度無 關。 1 0 .如申請專利範圍第1項所述之薄瞎_轉.移製程’其中該 高頻交替電場或磁場照射處理係利用一可產生高頻交替電 場或磁場之相關裝置以產生該高頻交替電場或磁場，該可 產生高頻交替電場或磁場之相關裝置係為一微波 (Microwave)、高周波（Radio Frequency)、感應搞合 (inductive Coupled)場產生裝置或其他足以使該接合體 内之載子產生感應電流的裝置° 1 1.如申請專利範圍第1項所述之薄_膜轉移__製程，其中該 供應基板另包含有一相異攙雜原子濃度層，藉以利用該供 應基板中之相異攙雜原子濃度層來形成一相異載子濃度
    第31頁 45286 6 六、申請專利範圍 層，以於該高頻交替電場或磁場照射時，產生選擇性感應 能量。 1 2.如申請專利範圍第1 1項所述之薄膜轉移製程，其中該 供應基板的相異攙雜原子濃度層係利用離子植入、分子束 蟲晶成長、液相晶晶成長或氣相遙晶成長等方式所形成。 1 3 .如申請專利範圍第1項所述之薄膜轉移..製..._程_.._，其中該 高頻交替電場或磁場照射處理所使周之微波系統係為一固 定頻率之微波系統或為一可轉變頻率之微波系統，該固定 頻率微波系統之微波係使用2 . 4 5 G Μ z或9 Ο Ο Μ Η z頻率。 1 4.如申請專利範圍第1 3項所述之薄膜轉務__製程_，其中該 微波照射時間大於一分鐘。 1 5.如申請專利範圍第1項所述之薄膜轉移_製_程，其t在 進行該高頻交替電場或磁場照射處理時，該接合體係藉由 一冷卻裝置進行冷卻，使該接合體的溫度低於4 0 0°C。 1 6. —種薄膜轉移製程，該薄膜轉移製程係包含有下列步 驟： 提供一供應基板； 利用一離子植入法，於該供應基板内形成一離子分離 層，使得該供應基板藉由該離子分離層形成：
    4528 S 6 六、申請專利範圍 一薄膜層，該薄膜層係為該供應基板中承受離子植 入的區域；以及 一餘質層，該餘質層係為該供應基板中不為離子植 入的區域， 利用一晶圓鍵合法，將該供應基板與一需求基板相互 鍵合，形成一接合體；以及 利用一激發植入離子動能裝置，使該等植入離子聚合 為氣體分子，形成一分離膜，分離該薄膜層與該餘質層， 使該薄膜層得以自該供應基板表面轉移至該需求基板之 17.如申請專利範圍第16項所_述_主_薄膜轉務_._|.程，其中該 供應基板係為一氧化鋁（A 1 20 3)、氧化鋁鑭（La A 1 0 3)、氧化 鈦锶（SrT 1 0 3)、石英（S i 0 2)或絕緣性氧化物基板。 1 8 .如申請專利範圍第1 6項所述之薄膜轉移製程，其中該 離子植入法係為一多段式植入法，以分別於至少兩相異之 植入溫度下，分段植入離子。 1 9 ·如申請專利範圍第1 8項所述之薄膜轉移製其中該 供應基板係由矽所構成，該離子植入法包含有一溫度控制 在5 0 0°C至8 0 0°C之間，植入劑量不超過8 X 1 0 i6/ cm乏單 原子氫離子（H h)的離子植入，以及一不大於1 5 0°C溫度， 植入劑量大於2 X 1 0 !6/cm钠單原子氫離子（H D植入或以大
    第33頁 4 5 2 8 ο 〇 六、宇請專利範圍 於1 x 1016/cm劑量的氫氣體分子離子（Η 植入。 20 ·如申請專利範圍第1 8項所述之薄.膜轉移製氣，其中該 供應基板係由矽所構成，該離子植入法包含有一溫度控制 於5 0 0°C至7 0 0°C之間，植入劑量不超過4 X 10 !e/cm乏氫 · 氣體分子離子（Η 2+)的離子植入，以及一不大於1 5 0°C溫 度，植入劑量大於2 X 1 0 lfi/cm的單原子氫離子（Η +)植入或 以大於1 X 10 16/cm劑量的氫氣體分子離子（Η 2Γ)植入。 2 1.如申請專利範圍第1 8項所述之薄.摸轉___務製程.，其中該 供應基板係由氧化鋁（A 1 20 3)所構成，該離子植入法包含有 一的溫度控制於5 5 0°C至8 0 0°C之間，楂入劑量不超過 1 . 4 X 1 0 n/cm乏單原子氫離子（Η υ的離子植入，以及一不 大於2 0 0°C溫度，植入劑量大於6 X 1 0 1S/ c ιιΓ的單原子氫離 子（H+)植入或以大於3 X 1 0 16/cm劑量的氩氣體分子離子 (Η 2')植入。 2 2 .如申請專利範圍第1 8項所述之薄蔽轉移.._1.程，其中該 供應基板係由氧化鋁（A 1 20 3)所構成，該離子植入法包含有 一的溫度控制於5 5 0°C至8 0 0°C之間，植入劑量不超過7 X 10li3/cm乏氫氣體分子離子（fi2+)的離子植入，以及一不大 於2 0 0°C溫度，植入劑量大於6 X 1 0 1(V cm钠單原子氫離子 (Hf)植入或以大於3 X 1 0 ls/cm劑量的氫氣體分子離子（H2f) 植入°
    第34頁 六、申請專利範圍 2 3 .如申請專利範圍苐1 6項所述之薄膜轉移製程，其中該 激發植入離子動能裝置係為一用來產生高頻交替電場或磁 場的裝置。 24.如申請專利範圍第23項所述之薄膜轉移..製程」其中該 激發植入離子動能裝置係為一微波、高周波或感應耦合場 產生裝置。 2 5 .如申請專利範圍第1 6項所述之薄膜轉移製程，其中該 激發植入離子動能裝置係為一高能量光束激發裝置，用來 產生紫外線< X光或雷射光。 2 6 .如申請專利範圍第1 6項所述之薄.膜轉務___製程？其中該 激發植入離子動能裝置係為一高溫爐或紅外光加熱等之外 部熱源加熱裝置。 27.如申請專利範圍第26項所述之薄膜轉_.務_..製..程，其中在 利用該外部熱源加熱裝置來對該接合體加熱，進行一退火 處理時，該退火溫度須介於該離子植入法之最高離子植入 溫度與最低離子植入溫度之間。 2 8 . —種切割薄膜（T h i n F i 1 m )的方法，該切割方法係包 含有下列步驟：
    第35頁 45286 六、申請專利範圍 利用一離子植入法，於該薄膜内形成一層或一層以上 之離子分離層；以及 利用一高頻交替電場或磁場照射該薄膜，使該等植入 離子聚合為氣體分子，形成一分離膜，分離該薄膜，完成 薄膜切割。 2 9 .如申請專利範圍第2 8項所述之方法，其中該離子分離 層係平行於該薄膜之水平表面。 3 0 .如申請專利範圍第2 8項所述之方法，其中該離子分離 層係垂直於該薄膜之水平表面。 3 1.如申請專利範圍第2 8項所述之方法，其中該薄膜係由 氮化鎵（G a N )、矽（S i 1 i c ο η )、氧化鋁（A1 20 3)、氧化鋁鑭 (L a A 1 0 3) '氧化鈦鹤（S r T i 0 ,;)、石英（S i 0 2)或絕緣性氧化 物所構成。 3 2 .如申請專利範圍第2 8項所述之方法，其中該離子植入 法係為一以電漿浸泡離子植入法或以相異植入溫度的分段 植入離子法。。 3 3 .如申請專利範圍第2 8項所述之方法，其中該離子植入 法所植入之離子包含有氫、氧、氮、氟、氣、氦或氖的離 子或分子離子。
    第36頁 4 52
    第37頁
TW089103407A 2000-02-25 2000-02-25 Manufacturing method of thin film on a substrate TW452866B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW089103407A TW452866B (en) 2000-02-25 2000-02-25 Manufacturing method of thin film on a substrate
US09/630,531 US6486008B1 (en) 2000-02-25 2000-08-01 Manufacturing method of a thin film on a substrate
JP2000344701A JP2001244444A (ja) 2000-02-25 2000-11-13 薄膜転移及び薄膜分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089103407A TW452866B (en) 2000-02-25 2000-02-25 Manufacturing method of thin film on a substrate

Publications (1)

Publication Number Publication Date
TW452866B true TW452866B (en) 2001-09-01

Family

ID=21658911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103407A TW452866B (en) 2000-02-25 2000-02-25 Manufacturing method of thin film on a substrate

Country Status (3)

Country Link
US (1) US6486008B1 (zh)
JP (1) JP2001244444A (zh)
TW (1) TW452866B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423309B (zh) * 2009-02-04 2014-01-11 Micron Technology Inc 半導體材料製造
CN110718486A (zh) * 2019-10-17 2020-01-21 沈阳硅基科技有限公司 一种薄膜转移方法

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529742B1 (ko) * 2000-08-01 2005-11-17 존 울프 인터내셔날 인코포레이티드 기판상의 박막 제조 방법
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
DE10128719A1 (de) * 2001-06-13 2002-12-19 Muehlbauer Ernst Gmbh & Co Kg Zahnärztlicher Abformlöffel
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
WO2003103026A1 (en) * 2002-06-03 2003-12-11 Tien-Hsi Lee Methods for transferring a layer onto a substrate
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
DE60310026D1 (de) * 2003-01-24 2007-01-11 St Microelectronics Srl Pipeline Analog-Digital-Wandler mit Korrektion von Verstärkungsfehlern zwischen den Stufen
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7115480B2 (en) 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US6864149B2 (en) * 2003-05-09 2005-03-08 Taiwan Semiconductor Manufacturing Company SOI chip with mesa isolation and recess resistant regions
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US6902965B2 (en) 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US6967149B2 (en) * 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
CN100342486C (zh) * 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
CN1672883A (zh) * 2004-03-23 2005-09-28 富士胶片株式会社 切割聚合物膜的方法
US7418640B2 (en) * 2004-05-28 2008-08-26 Synopsys, Inc. Dynamically reconfigurable shared scan-in test architecture
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US20100112780A1 (en) * 2005-07-12 2010-05-06 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-Induced Ion Cleaving and Patternless Transfer of Semiconductor Films
US20080311686A1 (en) * 2005-08-03 2008-12-18 California Institute Of Technology Method of Forming Semiconductor Layers on Handle Substrates
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP2007174335A (ja) * 2005-12-22 2007-07-05 Fuji Xerox Co Ltd 画像読取装置および画像読取装置における電子文書作成方法および電子文書作成プログラム
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
EP1981063B1 (en) 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
EP1981064B1 (en) * 2005-12-27 2021-04-14 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US8962447B2 (en) * 2006-08-03 2015-02-24 Micron Technology, Inc. Bonded strained semiconductor with a desired surface orientation and conductance direction
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
TWI469252B (zh) * 2007-07-20 2015-01-11 Tien Hsi Lee 薄膜製造方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US8647512B2 (en) * 2008-06-18 2014-02-11 Board Of Trustees Of The University Of Arkansas Use of magnetic carbon composites from renewable resource materials for oil spill clean up and recovery
US8790615B2 (en) * 2008-06-18 2014-07-29 Board Of Trustees Of The University Of Arkansas Methods of synthesizing carbon-magnetite nanocomposites from renewable resource materials and application of same
US9643165B2 (en) 2008-06-18 2017-05-09 Board Of Trustees Of The University Of Arkansas Doped-carbon composites, synthesizing methods and applications of the same
US8753603B2 (en) * 2008-06-18 2014-06-17 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of carbon nanotubes from tannin, lignin, and derivatives
US8920688B2 (en) * 2008-06-18 2014-12-30 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of transition metal phosphide
US9095837B2 (en) 2008-06-18 2015-08-04 Broad of Trustees of the University of Arkansas Renewable resource-based metal oxide-containing materials and applications of the same
US20100035775A1 (en) * 2008-06-18 2010-02-11 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of carbon and carbon-metal composites from lignin, tannin and asphalt derivatives and applications of same
US20110171108A1 (en) * 2008-06-18 2011-07-14 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of nanodiamonds from tannin, lignin, asphalt, and derivatives
US8574337B2 (en) 2008-06-18 2013-11-05 Board Of Trustees Of The University Of Arkansas Renewable resource-based metal-containing materials and applications of the same
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法
JP5496608B2 (ja) 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5182379B2 (ja) 2009-01-29 2013-04-17 株式会社村田製作所 複合基板の製造方法
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
US8148237B2 (en) 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
JP5565768B2 (ja) * 2009-10-23 2014-08-06 独立行政法人日本原子力研究開発機構 基板加工方法および半導体装置の製造方法
US8299860B2 (en) * 2010-02-04 2012-10-30 Honeywell International Inc. Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells
US7935612B1 (en) 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8173452B1 (en) 2010-12-29 2012-05-08 Twin Creeks Technologies, Inc. Method to form a device by constructing a support element on a thin semiconductor lamina
US8268645B2 (en) 2010-12-29 2012-09-18 Twin Creeks Technologies, Inc. Method and apparatus for forming a thin lamina
US8536448B2 (en) 2010-12-29 2013-09-17 Gtat Corporation Zener diode within a diode structure providing shunt protection
US8435804B2 (en) * 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US9336989B2 (en) * 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
FR2992464B1 (fr) 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
US9329336B2 (en) * 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US10662513B2 (en) 2016-07-26 2020-05-26 Verkko Biomedical, LLC Dynamic, non-homogenous shape memory alloys
TWI637481B (zh) 2017-11-29 2018-10-01 財團法人工業技術研究院 半導體結構、發光裝置及其製造方法
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
US10991617B2 (en) * 2018-05-15 2021-04-27 Applied Materials, Inc. Methods and apparatus for cleaving of semiconductor substrates
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN114381808B (zh) * 2021-12-27 2023-03-28 济南晶正电子科技有限公司 微波加热制备复合薄膜的方法、复合薄膜及电子元器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423309B (zh) * 2009-02-04 2014-01-11 Micron Technology Inc 半導體材料製造
CN110718486A (zh) * 2019-10-17 2020-01-21 沈阳硅基科技有限公司 一种薄膜转移方法
CN110718486B (zh) * 2019-10-17 2022-10-04 沈阳硅基科技有限公司 一种薄膜转移方法
TWI799706B (zh) * 2019-10-17 2023-04-21 大陸商瀋陽矽基科技有限公司 一種薄膜轉移方法

Also Published As

Publication number Publication date
JP2001244444A (ja) 2001-09-07
US6486008B1 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
TW452866B (en) Manufacturing method of thin film on a substrate
US8486772B2 (en) Method of manufacturing SOI substrate
TWI337762B (en) A method of fabricating a thin film
JP5643509B2 (ja) 応力を低減したｓｏｓ基板の製造方法
US20090149001A1 (en) Producing soi structure using high-purity ion shower
JP5917036B2 (ja) Ｓｏｉ基板の作製方法
KR101952982B1 (ko) 복합 웨이퍼의 제조 방법
WO2010137588A1 (ja) 界面近傍における欠陥密度が低いｓｏｓ基板
WO2010137587A1 (ja) 表面欠陥密度が少ないｓｏｓ基板
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
TW200952050A (en) Method for manufacturing bonded substrate
JP2010278341A (ja) 貼り合わせｓｏｓ基板
CN1632911A (zh) 一种在基板上转移制作薄膜的方法
US8497188B2 (en) Method for producing bonded wafer
US8871610B2 (en) Method for manufacturing SOI substrate
CN107785235A (zh) 一种在基板上制造薄膜的方法
TW201807805A (zh) 一種在基板上製造薄膜的方法
WO2011103093A1 (en) Semiconductor structure made using improved ion implantation process
KR100529742B1 (ko) 기판상의 박막 제조 방법
TWI290342B (en) A method to fabricate a thin film on a substrate
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP6117134B2 (ja) 複合基板の製造方法
JP2014003320A (ja) 界面近傍における欠陥密度が低いｓｏｓ基板
Lin et al. Nova Cut/spl trade/process: fabrication of silicon on insulator materials
JT et al. THERMAL-MICROWAVE HYBRID SOI MATERIALS TECHNOLOGY

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees