Claims (1)
Дл достижени поставленной цели :в систему передачи данных по каналам с обратной св зью, содержащую на редающей стороне последовательно соединенные блок разделени информации, накопитель и стохастический преобразователь , а также счетчик, выход которого через ключ подключен к дру20 гому входу накопител , датчик контрольных комбинаций и приемник обратного канала, а на приемной стороне последовательно соединенные блок 39 разделени информации, счетчик, бло рбнаружени ошибок, первый ключ и выходной накопитель, а также стохастический преобразователь, соединенный с вторым выходом блока разделени информации, датчик контроль ных комбинаций,, буферный блок и пе редатчик обратного канала, введены на передающей стороне накапливающий сумматор и блок выбора символов причем выход блока разделени инфор мации через накапливающий сумматор подклю1чен к другому входу ключа,вто рой выход блока разделени информации подключен к -входу счетчика, выход приемника обратного канала чере блок выбора символов подключен к управл ющему входу накопител , а вы ход датчика контрольных комбинаций подключен к .другому входу стохастического преобразовател , а на прием ной стороне введены накопитель, накапливающий сумматор, блок выбора режима работы, два регистра, блок сравнени , второй ключ и блок исправлени , ошибок, причем выход датчика контрольных комбинаций подключен к другому входу стохастического преобразовател , выход которого под ключен к входу первого регистра и через буферный блок соответственно к входу второго регистра и к первом ключу, а через последовательно соединенные накапливающий сумматор,бло обнаружени ошибок, блок выбора режима работы и блок исправлени ошибок - к второму входу выходного накопител , третий вход которого соединен с выходом накопител и вторым входом блока исправлени ршибок, третий, четвертый и п тый входы которого соединены соответственно с выходами первого и второго регистро и блока сравнени , разр дные входы которого соединены с разр дными выходами первога и второго регистров, другие разр дные выходы второго регистра через второй ключ подключены к входам накопител , выход блока ср нени соединен с входом управлени второго ключа, а входы передатчика обратного канала соединены соответственно с вторыми выходами блока об наружени ошибок, блока выбора режима работу и выходами блока исправлени ои|ибок. . , На чертеже представлена структур на схема системы. Система передачи данных содержит на передающей стороне блок 1 разделени информации, накапливающий сумматор 2, ключ 3, накопитель , стохастический преобразователь 5, датчик 6 контрольных комбинаций, счетчик 7, приемник 8 o6paYHoro канала и блок 9 выбора символов. На приемной стороне система содержит блок 10 разделени информации, стохастический преобразователь 11, накапливающий сумматор 12, блок 13 обнаружени ошибок, блок 14 выбора режима работы, датчик 15 контрольных комбинаций, буферный блок 16, первый ключ 17, выходной накопитель 18, счетчик 19, первый регистр 2(1, блок 21 сравнени , блок 22 исправлени ошибок, второй ключ 23, накопитель 2k, второй регистр 25 и передатчик 26 обратного канала. Система работает следующим образом . Информационна последовательность, подлежаща передаче, разбиваетс на отрезки длиной 1 (на q-ичные символы ), в блоке 1. После суммировани К q-ичных символов в накапливающем сумматоре 2 результат суммировани поступает в виде q-ичного избыточного символа (К+1,К)-кода в накопитель 4, куда поступает и К -информационных символов кода из блока 1. Каждый из К+1 q-ичных символов подвергаетс стохастическому преобразованию стохастического преобразовател 5 под воздействием квазислучайной последовательности от датчика 6, после чего поступает в канал св зи. На приеме последовательность разбиваетс на q-ичные символы в блоке ТО, которые подвергаютс стохастическому преобразованию в стохастическом преобразователе 11 под воздействием квазислучайной последовательности от датчика 15. Преобразованные символы суммируютс в накапливающем сумматоре 12. После суммировани всех К+1 q-ичных символов кода результат суммировани анализируетс в блоке 13. Если сумма равна нулю, то К информационных символов, предварительно записанных в буферный блок 16, поступают через ключ 17 в выходной накопитель 18. При отличии суммы от нул фиксируютс обнаруженные ошибки. При этом в блоке И выбора режима про- i вер етс была ли это ошибка в перво начально прин том блоке или в повто ренном. При обнаружении ошибки в первоначальном прин том блоке посылаетс сигнал Запрос из блока 1 через передатчик 26, значение бл ка с ошибкой остаетс в буферном . блоке 1б. . Если ошибка обнаружена в повторенном блоке, т.е. буферном блоке 16 уже хранитс ранее прин тое значение этого блока, устройство переходит в режим исправлени ошибок по сигналу из блока V. При этом прин тые вновь К+1 символов кодового блока поступают.в регистр 20, ранее прин тое значение записываетс в регистр 25. Кажда пара одноименных q-ичных символов, хран щихс в регистрах 20 и 25, сравниваетс в бло ке 21. Совпавшие значени q-ичных символов считаютс прин тыми верно и через ключ 23 поступают в накопитель , в блок 22 исправлени ошибок и в выходной накопитель .18. Есл число несовпавших q-ичных символов let не превышает заданного порога, т выполн етс исправление ошибок в бл ке 22,куда поступили номера и значени декодированных символов, а также оба значени каждого из оСнедекодированных символов из регистро 20 и 25. В блоке 22 повтор етс 2 суммирований различных сочетаний не декодированных q-ичных символов из первого и повторенного блоков и декодированных значений остальных сим волов. Если одна из этих сумм оказываетс равна нулю, то исправление считаетс выполненным, участвую щие в суммировании значени q-ичных символов записываютс в выходной накопитель 18, а в передатчик 26 поступает сигнал Подтверждение на этот кодовый блок. Повторение кодового блока не производитс . Если ни одна из сумм не рав на нулю, то в передатчик 2б поступа ет сигнал Повторить d, символов с указанием их номеров. Эти символы выбираютс из накопител с помощью блока 9. Повторенные q-ичные символы после обратного стохастического преобразовани поступают в регистр 20, происходит сравнение этих символов с ранее прин тыми их значени ми, поступающими из буферного блока 1б. Сравниваемые значени из регистра 20 поступают в регистр 25, сравне- . ние производитс в блоке 21. Совпавшие значени этих символов переписываютс в накопитель 2, а оттуда в накопитель 18. Если из ot повторенных символов некотора часть ot d остаетс неприн той при сравнении , то производитс исправление ошибок в блоке 22. Исправление производитс аналогично описанному, но после второго повторени при исправлении имеетс уже не менее трех значений каждого недекодированного q-ичного символа. Дл успешного декодировани блока достаточно, чтобы хот бы одно из этих значений q-ичного символа было прин то верно. Если после второго повторени остаютс недекодированными d q-ичных символов, то выполн етс повторение только этих символов. Причем, в случае, когда во втором и последующих повторени х передаетс только d q-ичных символов при oi к+1 , то в повтор емом блоке длиной п к + 1 недекодированные oL символы передаютс несколько раз. Такое выполнение повторени резко увеличивает надежность приема недостающих d. символово Даже в канале очень низкого качества с каждым повторением величина d уменьшаетс , увеличива помехоустойчивость передачи повтор емой информации. Система позвол ет начать исправление после приема с обнаруженной ошибкой двух значений кодового блока , позвол ет повысит скорость передачи и уменьшить среднее врем передачи информации по каналам с обратной св зью. Система позвол ет вести достоверный прием не только всего кодового блока, но и отдельно каждого q-ичного символа. Поэтому после успешного декодировани отдельных q-ичных символов их можно не повтор ть, а передать на их месте в кодовом блоке дополнительные значени недостающих символов. Это значительно увеличивает надежность успешного декодировани этих символов. Поэтому веро тность выполнени второго, третьего и т.д. повторений при реализации устройства быстро падает с ростом номера повторени значительно быстрее , чем в известных устройствах. За счет этого уменьшаетс разброс времени доставки сообщени , так как веро тность многократного повторени увеличивающего врем передачи, оказываетс очень малой. Технико-экономический эффект при менени предлагаемого устройства состоит в уменьшении веро тности повторени искаженных блоков и объе ма повтор емой информации, что повы шает среднюю скорость передачи инфо мации. Дл систем, в которых важным параметром вл етс не только средн скорость передачи информации, но и врем передачи некоторого конкретного сообщени , начина с передачи первого символа, конча 11равил ным приемом всех элементов,.сообщени , предлагаема система позвол ет уменьшить врем передачи, так ка повышаетс не только скорость перед чи, но и надежность передачи недост ющих символов, которые были исключе ны и не исправлены. Кроме того,умен шаетс разброс случайного значени времени передачи. Применение предлагаемого устройтва оправдано с точки зрени унификации средств защиты от ошибок, так как примен емый стохастический код позвол ет эффективно исправл ть ошиб ки в каналах без обратной св зи, т.е переход от циклических кодов к стохастическим, можно добитьс не только улучвюни характеристик передачи в системах с решающей обратной св зью, но и унификации аппарату ры передачи данных по используемому коду. Формула изобретени Система передачи данных по каналам с обратной св зью, содержаща на передающей стороне последователь но соединенные блок разделени инфор мации, накопитель и стохастический преобразователь, а также счетчик, выход которого через ключ подключен к другому входу накопител , датчик контрольных комбинаций и приемник обратного канала, а на приемной стор не последовательно соединенные блок разведени информации, счетчик, блок обнаружени ошибок, первый ключ и выходной накопитель, а также стохастический преобразователь, соединенный с вторым выходом блока разделени информации, датчик контрольных комбинаций, буферный блок и передатчик обратного канала, о т 38 личающа сЯ тем, что, с целью повышени скорости передачи, на передающей стороне введены накапливащий сумматор и блок выбора символов , причем первый выход блока разделени информации через накапливающий сумматор подключенк другому входу ключа, второй выход блока разделени информации подключен к входу счетчика, вход приемника обратного канала через блок выбора символов подключен к управл ющему входу накопител , а выход датчика контрольных комбинаций подключен к другому входу стохастического преобразовател , а на приемной стороне введены накопитель , накапливающий сумматор, блок выбора режима работы, два регистра, блок сравнени , второй ключ и блок исправлени ошибок, причем выход датчика контрольных комбинаций подключен к другому входу стохастического преобразовател , выход которого подключен к входу первого регистра и через буферный блок соответственно к входу второго регистра и первому ключу, а через последовательно соединенные накапливающий сумматор, блок обнаружени ошибок, блок выбора режима работы и блок исправлени ошибок - к второму входу выходного накопител , третий вход которого соединен с выходом накопител и вторым входом блока исправлени ошибок, третий, четвертый и п тый входы которого соединены соответственно с выходами первого и второго регистров и блока сравнени , разр дные входы которого соединены с разр дными выходами первого и второго регистров, другие разр дные выходы второго регистра через второй ключ подключены к входам накопител , выход блока сравнени соединен с входом управлени второго ключа, а входы передатчика обратного канала соединены соответственно с вторыми выходами блока обнаружени ошибок, блока выбора режима работы и выходами блока исправлени ошибок. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР W 138036, кл. G 08 С 25/00, 1971 (прототип).To achieve this goal: to the data transmission system through channels with feedback, containing on the transmitting side serially connected information separation unit, storage device and stochastic converter, as well as a counter, the output of which is connected via a key to the other input of the storage device, the sensor of control combinations and a reverse channel receiver, and on the receiving side serially connected information separation unit 39, a counter, an error detection block, a first key and an output drive, as well as a stochastic parameter A converter connected to the second output of the information separation unit, a sensor of control combinations, a buffer block and a reverse channel transmitter are inserted on the transmitting side an accumulating adder and a symbol selector unit with the output of the information separator unit connected to another key input through the accumulator A swarm output of the information separation unit is connected to the input of the counter, the output of the receiver of the reverse channel through the character selector unit is connected to the control input of the storage device, and the output of the sensor Binations are connected to the other input of the stochastic converter, and on the receiving side there are entered a accumulator accumulating adder, a mode selector, two registers, a comparison block, a second key and a correction block, and the output of the sensor of the control combinations is connected to another input of the stochastic converter the output of which is connected to the input of the first register and through the buffer block, respectively, to the input of the second register and to the first key, and through the series-connected accumulator, block and errors, a mode selection block and an error correction block are connected to the second input of the output accumulator, the third input of which is connected to the output of the storage device and the second input of the error correction block, the third, fourth and fifth inputs of which are connected respectively to the outputs of the first and second register and block comparison, the bit inputs of which are connected to the bit outputs of the primary and second registers, the other bit outputs of the second register are connected to the accumulator through the second key, the output of the block of the voltage is connected to the control input detecting a second key, and the reverse channel transmitter inputs connected respectively to the second output of naruzheni error block and the mode selection operation unit outputs correction oi | Ibok. . The drawing shows the structures on the system diagram. The data transmission system contains on the transmitting side information separation unit 1, accumulating adder 2, key 3, accumulator, stochastic transducer 5, sensor 6 of control combinations, counter 7, receiver 8 o6paYHoro channel and block 9 of symbol selection. On the receiving side, the system contains information separation unit 10, stochastic converter 11, accumulating adder 12, error detection unit 13, operation mode selection unit 14, test pattern sensor 15, buffer unit 16, first key 17, output accumulator 18, counter 19, first register 2 (1, comparison block 21, error correction block 22, second key 23, accumulator 2k, second register 25, and reverse channel transmitter 26. The system works as follows. The information sequence to be transmitted is divided into lengths oh 1 (on q-ary symbols), in block 1. After summing up K of q-ary symbols in accumulative adder 2, the result of summing comes in the form of q-ary redundant symbol (K + 1, K) -code to drive 4, where it goes and K-code information symbols from block 1. Each of K + 1 q-ary symbols undergoes a stochastic transformation of the stochastic converter 5 under the influence of a quasi-random sequence from the sensor 6, and then enters the communication channel. At the reception, the sequence is divided into q-ary symbols in the TO block, which undergoes a stochastic transformation in the stochastic transducer 11 under the influence of a quasi-random sequence from the sensor 15. The transformed symbols are summed in the accumulating adder 12. After summing up all the K + 1 q-ary code symbols, the result is is analyzed in block 13. If the sum is equal to zero, then K of information symbols, previously recorded in buffer block 16, are transferred through key 17 to output bin 18. When differences in the amount from zero are fixed for detected errors. In this case, in the AND mode selection block, it is checked whether this was an error in the initially received block or in the repeated one. When an error is detected in the initial received block, a Request signal is sent from block 1 via transmitter 26, the block value with an error remains in the buffer. block 1b. . If an error is detected in the repeated block, i.e. the buffer block 16 already stores the previously received value of this block, the device goes into error correction mode by the signal from block V. At the same time, the received K + 1 symbols of the code block are received. Register 20, the previously received value is written to register 25. Each pair of similar q-ary characters stored in registers 20 and 25 is compared in block 21. The matched values of q-ary characters are assumed to be accepted correctly and through key 23 go to the drive, to the error correction unit 22 and to the output drive. 18. If the number of unmatched q-ary characters let does not exceed the specified threshold, t performs error correction in block 22, which received the numbers and values of decoded characters, as well as both values of each of the Undecoded characters from register 20 and 25. In block 22, 2 summations of various combinations of non-decoded q-ary symbols from the first and repeated blocks and decoded values of the remaining symbols. If one of these sums turns out to be zero, then the correction is considered completed, the values of q-ary characters participating in the summing are written to the output memory 18, and the transmitter 26 receives a Confirmation signal to this code block. Code block repetition is not performed. If none of the sums is equal to zero, then the transmitter 2b receives a signal Repeat d, the characters with their numbers. These characters are selected from the accumulator using block 9. Repeated q-ary characters after the inverse stochastic transformation go to register 20, these symbols are compared with their previously received values received from buffer block 1b. The compared values from register 20 are transferred to register 25, compared to. The output is performed in block 21. The matched values of these characters are written to drive 2, and from there to drive 18. If some ot d of ot repeated characters are not accepted by comparison, then errors are corrected in block 22. The correction is made as described, but after the second repetition, during correction, there are already at least three values of each non-decoding q-ary symbol. To successfully decode a block, it is enough that at least one of these values of the q-ary symbol is accepted correctly. If, after the second repetition, d-q-like characters remain undecoded, then only those characters are repeated. Moreover, in the case when in the second and subsequent repetitions only d q-ary symbols are transmitted with oi k + 1, then in the repeated block with length n k + 1, non-decoded oL symbols are transmitted several times. This implementation of the repetition dramatically increases the reliability of receiving missing d. symbol Even in a very low quality channel, with each repetition, the value of d decreases, increasing the noise immunity of transmitting repeatable information. The system allows you to start the correction after receiving, with the detected error of two values of the code block, allows you to increase the transmission rate and reduce the average transmission time of information on the feedback channels. The system allows reliable reception not only of the entire code block, but also of each q-ary symbol separately. Therefore, after successful decoding of individual q-ary characters, they can be not repeated, but they can transmit additional values of missing characters in their place in the code block. This greatly increases the reliability of successful decoding of these symbols. Therefore, the likelihood of doing the second, third, etc. The number of repetitions when a device is implemented rapidly decreases with an increase in the number of repetitions much faster than in known devices. Due to this, the scatter of the message delivery time is reduced, since the probability of multiple repetitions of the transmission time increasing is very small. The technical and economic effect of the proposed device is to reduce the likelihood of repetition of distorted blocks and the amount of repeated information, which increases the average information transfer rate. For systems in which an important parameter is not only the average information transfer rate, but also the transmission time of a particular message, starting with the transmission of the first character, ending with the reception of all the elements, the proposed system reduces the transmission time. Not only the transfer rate is increased, but also the reliability of the transmission of missing characters that were eliminated and not corrected. In addition, the variation in random transmission time decreases. The application of the proposed device is justified from the point of view of unification of error protection means, since the stochastic code used allows efficiently correcting errors in the channels without feedback, i.e. the transition from cyclic to stochastic codes, one can achieve not only improved transmission characteristics in systems with decisive feedback, but also unification of data transfer equipment using the code used. The invention The data transmission system on channels with feedback, contains on the transmitting side sequentially connected information separation unit, a drive and a stochastic converter, as well as a counter, the output of which is connected via a key to another drive input, a control combination sensor and a reverse channel receiver , and on the receiving page not connected in series the information dilution unit, the counter, the error detection unit, the first key and the output drive, as well as the stochastic transducer, with Coupled with the second output of the information separation unit, the sensor of the control combinations, the buffer block and the reverse channel transmitter, 38 is characterized by the fact that, in order to increase the transmission rate, a accumulating adder and a symbol selection block are entered on the transmitting side, and the first output of the separation block information through the accumulating adder is connected to another key input, the second output of the information separation unit is connected to the counter input, the receiver input of the reverse channel is connected via the character selector to the controller in The accumulator sensor output is connected to another input of the stochastic converter, and a receiver accumulating accumulator, operating mode selection unit, two registers, a comparison unit, a second key and an error correction unit are input on the receiving side, and the output of the control combinations sensor is connected to another input of the stochastic converter, the output of which is connected to the input of the first register and through the buffer block, respectively, to the input of the second register and the first key, and Inline accumulative adder, error detection unit, operation mode selection unit and error correction unit - to the second input of the output accumulator, the third input of which is connected to the output of the storage device and the second input of the error correction unit, the third, fourth and fifth inputs of which are connected respectively to the outputs of and the second register and the comparison unit, the bit inputs of which are connected to the bit outputs of the first and second registers, the other bit outputs of the second register are connected via a second key to the accumulator inputs bodies, the output of the comparator unit is connected to the control input of the second key, and the inputs of the reverse channel transmitter are connected respectively to the second outputs of the error detection unit, the operation mode selection unit and the outputs of the error correction unit. Sources of information taken into account in the examination 1. USSR author's certificate W 138036, cl. G 08 C 25/00, 1971 (prototype).