Изобретение относитс к вы«шслительной технике и может быть использовано дл сн ти и записи в пам ть ЭВМ диаграмм функционировани цифровых объектов дл целей исследовани и контрол . Известны устройства дл сбора дискретной информации, работающие по принципу последовательного циклического опроса точек контактировани с источником информации (дискретным датчиком, узлом ЭВМ и т.п.) и содержание коммутатор точек наблюдени или каналов, счетчик адресов точек наблюдени , св занный с коммутатором, схему сравнени и блок местного управлени 1. Недостаток зтих устройств состоит в ограниченной области применени , так как использование последовательного циклического опроса не позвол ет примен ть их при высоких частотах смены информации и большом числе информационных каналов из-за того, что за врем опроса могут произойти неоднократные изменени информации и, следовательно, ее потери. Наиболее близким к изобретению по сущ;Ности технического решени вл етс устройство дл сбора данных от двухпозиционных датчиков, содержащее регистр адреса, соединен ный выходом со входами блока сопр жени с ЭВМ и дешифратора, выходами подключенного ко входам блока пам ти и триггера, второй вход которого соединен с формирователем импульса, генератор импульсов, переключатель режима работы, коммутатор, соединенный соответствующими входами с выходами регистра и блока пам ти, а выходом - с первыми входами регистра сдвига и блока сравнени , второй вход которого подключен к выходу элемента ИЛИ, а выход - ко входу дополнительного переключател . 2. Недостаток данного устройства состоит в низкой достоверности работы, что обусловлено возможностью потери информации. Цель изобретени - повышение достоверности работы устройства. Поставленна цель достигаетс тем, что в устрой,ство, содержащее регистр адреса, выход которого вл етс выходом адреса устройства. григгер управлени , формирователь импульсов, коммутатор, схему сравнени и пам ть, введены группа формирователей импульсов, элемент ИЛИ, счетчик, элемент И и элемент задержки , причем выход элемента ИЛИ соединен со входом счетчика и первым входом коммутатора , а каждый вход через соответствующий формирователь импульсов группы - с соответствующим входом первой группы входов устройства, второй и третий входы коммутатора подключены соответственно к входу пере ключени режима работы устройства и выходу схемы сравнени , первый вход которой соединен с выходом счетчика и первым входом элемента И, а второй - с выходом регистра адреса, первый и второй входы которого соединены соответственно со входом адреса устройства и выходом элемента И, вторым входом подключенного ко входу пам ти через последовательно соединенные формирователь импульсов и элемент задержки к выходу триг гера управлени и выходу управлени устройства , входы триггера управлени соединены соответственно со входом обнулени устройства и выходом коммутатора, перва и втора группы входов и группа выходов пам ти соединены соответственно с первой и второй группами входов и группой выходов устройств На чертеже представлена блок-схема устройства . Устройство содержит группу входов 1 дл дискретной информации от входов исследуемой схемы (ИС), группу входов 2, подключаемых к выходам ИС, формирователи 3 импульсов перехода входов объекта в новое состо ние, вырабатьшающие короткие импульсы под воздействием входного сигнала с О на Г или с 1 на О, элемент ИЛИ4, пам ть 5 дл запоминани входного слова и хранени входной информации на врем ее передачи в ЭВМ, группу выходов 6 устройства, счетчик 7, предназначенный дл присвоени каждому входному слову пор дкового номера, регистр 8 адреса, предназначенный дл запоминани номера слова, используемого при размещении входного слова в оперативной пам ти ЭВМ, выход 9 адреса, элемент И 10, вход 11, посту пающий из ЭВМ и используемый при повторно записи информации с ИС, схему сравнени 12) вырабатьшающую сигнал дл записи в ЭВМ входного слова, пропущенного в предыдущем цикле записи, выход 13 управлени , коммутатор 14, вход 15 переключени режима работы устройства, триггер 16 управлени , предназначенный дл взаимной синхронизации работы устройства и ЭВМ, вход 17 обнулени , элеменх задержки 18, формирователь 19 импульса, который реагирует только на положительный фронт сигнала и предназначен дл формирова74 ни сигнала разрешени записи информации в регистры пам ти 5 и регистр 8. Устройство работает следующим образом. Устройство имеет два режима работы, установка которого производитс сигналом по входу 15. В режиме записи информации на вход 15 на ЭВМ поступает сигнал, обеспечивающий прохождение через коммутатор 14 импульсов с выхода элемента ИЛИ 4. Изменение логического состо ни хот бы на одном из входов ИС воздействует на соответствующий формирователь 3, с выхода которого на вход элемента ИЛИ 4 поступает короткий импульс. Сигнал с выхода элемента ИЛИ 4 вызывает приращение на единицу счетчика 7 и через коммутатор 14 производит установку триггера 16 в единичное состо ние, которое по.выходу 13 передаетс в ЭВМ и воспринимаетс ей как команда на вьшолнение программы записи входного слова. При этом формирователь 19 под воздействием положительного фронта сигнала с триггера, задержанного элементом задержки 18, формирует сигнал, который производит запись информации в пам ть 5 и переписывает новое содержимое счетчика 7 в регистр адреса. Необходимость введени задержки импульса записи обусловлена переходными процессами как в самой ИС, так и в счетчике 7. Получив команду, ЭВМ вьшолн ет программу записи входного слова, при этом сначала считываетс значение адресной информации с выхода 9, затем с выхода 6 считьшаетс входное слово и записываетс в чейку пам ти, номер которой обусловлен считанным адресом. В процессе вьшолнени данной программы по вление нового слова на входах устройства вызывает приращение кода счетчика 7 на единицу, но не мен ет состо ние триггера управлени . Сброс триггера 16 осуществл етс ЭВМ после вьшолнени программы записи импульсом , поступающим на вход 17, что переводит устройство в состо ние ожидани нового входного слова. Очередной импульс с выхода элемента ИЛИ 4, обусловленный изменением кода на входах 1, вновь вызьтает. программу записи в ЭВМ, при этом адрес записи смещаетс на число пропущенных слов. По окончании программы функционировани ИС в пам ти ЭВМ хранитс массив информапда , в котором зафиксированы изменени логических состо ний всех точек контактировани ИС с устройством. Возможные потери информации, возникающие в процессе записи из-за конечного быстродействи ЭВМ, про вл ютс в виде пробелов в массиве ОЗУ. Восстановление пропущенной информации, т.е. заполнение этих пробелов, производитс в процессе повторных циклов функционировани The invention relates to a scanning technique and can be used to remove and record in a computer memory the diagrams of the functioning of digital objects for the purposes of research and control. Devices for collecting discrete information are known that operate on the principle of sequential cyclical polling of points of contact with an information source (discrete sensor, computer node, etc.) and the maintenance of a switch of observation points or channels, a count of addresses of observation points associated with a switch, a comparison circuit and local control unit 1. The disadvantage of these devices is limited in scope, since the use of sequential cyclic polling does not allow them to be used at high frequencies changes of information and a large number of information channels due to the fact that during the survey time there can be repeated changes of information and, consequently, its loss. The closest to the invention in essence; Technical solution is a device for collecting data from two-position sensors, containing an address register connected by an output to the inputs of a computer interface unit and a decoder, outputs connected to the inputs of a memory block and a trigger, the second input of which connected to a pulse shaper, a pulse generator, an operation mode switch, a switch connected by the corresponding inputs to the outputs of the register and the memory block, and the output to the first inputs of the shift register and the block nor, the second input of which is connected to the output of the element OR, and the output - to the input of the additional switch. 2. The disadvantage of this device is low reliability of work, due to the possibility of losing information. The purpose of the invention is to increase the reliability of the device. The goal is achieved by the fact that the device containing the address register, the output of which is the output of the device address. control griggers, pulse shaper, switch, comparison circuit and memory, a group of pulse shapers, an OR element, a counter, an AND element and a delay element are entered, the output of the OR element is connected to the counter input and the first input of the switch, and each input through the corresponding pulse shaper groups - with the corresponding input of the first group of device inputs, the second and third inputs of the switch are connected respectively to the device switching input and the output of the comparison circuit, the first input of which connected to the output of the counter and the first input of the element I, and the second to the output of the address register, the first and second inputs of which are connected respectively to the input of the device address and the output of the element AND, the second input connected to the memory input through the serially connected pulse driver and the delay element the control trigger output and the device control output, the control trigger inputs are connected to the device zeroing input and the switch output, the first and second groups of inputs, and the output group p, respectively ti m are connected respectively to the first and second groups of inputs and outputs of a group of devices The figure is a block diagram of the device. The device contains a group of inputs 1 for discrete information from the inputs of the circuit under study (IC), a group of inputs 2 connected to the outputs of the IC, drivers of 3 transitions of the object inputs to the new state, producing short pulses under the influence of the input signal from O to G or from 1 on O, element OR4, memory 5 for storing the input word and storing the input information at the time of its transfer to the computer, group of outputs 6 of the device, counter 7 for assigning each input word of a sequence number, register 8 addresses, predn started to memorize the word number used when placing the input word in the computer's RAM, output 9 addresses, element 10, input 11, coming from the computer and used when re-recording information from the IC, comparison circuit 12) generating signal for recording in Computer input word skipped in the previous recording cycle, control output 13, switch 14, device operation mode input 15, control trigger 16 for mutual synchronization of device operation and computer, zero input 17, delay elements 18, Vatel pulse 19, which responds only to the positive signal edge and is intended for formirova74 audio information recording authorization signal to the memory registers 5 and register 8. The device operates as follows. The device has two modes of operation, the installation of which is performed by a signal on input 15. In the information recording mode, a signal is sent to input 15 on the computer that allows 14 pulses to pass through the output of the element OR 4. A change in the logical state of at least one of the inputs of the IC affects to the corresponding driver 3, from the output of which a short pulse arrives at the input of the element OR 4. The signal from the output of the element OR 4 causes an increment to the unit of the counter 7 and, through the switch 14, sets the trigger 16 to one, which is output to the computer 13 and is interpreted as a command to execute the recording program of the input word. In this case, the imaging unit 19, under the influence of the positive edge of the signal from the trigger delayed by the delay element 18, generates a signal that records the information in the memory 5 and rewrites the new contents of the counter 7 into the address register. The necessity of introducing a write pulse delay is due to transients both in the IC itself and in the counter 7. After receiving the command, the computer executes the recording program for the input word, first reading the value of the address information from output 9, then from output 6 the input word is read and written into the memory cell whose number is due to the address read. In the process of implementing this program, the occurrence of a new word at the inputs of the device causes the counter 7 code to increment by one, but does not change the state of the control trigger. The trigger 16 is reset by the computer after the recording program is executed with a pulse arriving at the input 17, which puts the device in the waiting state of the new input word. Another impulse from the output of the element OR 4, due to a change in the code at the inputs 1, reappears. a program for writing to a computer, with the address of the record being shifted by the number of missing words. At the end of the program for the operation of the IC, the data-storage array is stored in the computer memory, which records changes in the logical states of all contact points of the IC with the device. The possible loss of information that occurs during the recording process due to the final speed of the computer is manifested as gaps in the RAM array. Recovery of missing information, i.e. these gaps are filled in during the repeated cycles of functioning
ИС, при этом устройство переводитс в режим восстановлени информации путем смены сигнала на входе 15, что обеспечивает прохождение через коммутатор 14 сигналов со схемы сравнени 12.The IC, in this case, the device is transferred to the information recovery mode by changing the signal at input 15, which allows the passage of signals through the switch 14 from the comparison circuit 12.
Перед началом очередного цикла ИС устанавливаетс в исходное состо ние, и в ЭВМ производитс поиск первой незаполненной чейки массива ОЗУ и запись ее адреса в регистр 8 по входу 11. В каждом цикле функционировани ИС код адреса первой пустой чейки массива с выхода регистра 8 сравниваетс схемой сравнени 12 с текущим значени% ем содержимого счетчика 7, и при равенстве и кодов со схемы сравнении выдаетс сигнал, под действием которого триггер управлени переходит в единичное состо ние, что вызьтает формирование импульса разрешени записи информации в блок 5 и запуск в ЭВМ по выходу 13 программы записи.Before the beginning of the next cycle, the IC is reset, and the computer searches for the first empty cell of the RAM array and writes its address to the register 8 at input 11. In each IC operation cycle, the address code of the first empty cell from the register 8 output is compared with the comparison circuit 12 with the current value of the content of the counter 7, and with equality and codes, the comparison circuit generates a signal, under the action of which the control trigger goes into one state, which causes the formation of a write enable pulse information in block 5 and launch in the computer on the output 13 of the recording program.
Необходимое число повторных циклов функционировани дл полного восстановлени пропущенной информации определ етс общим количеством незаполненных чеек в отведенном дл записи массиве ОЗУ.The required number of repeated cycles of operation for the complete recovery of the missing information is determined by the total number of empty cells in the designated RAM array.
Таким образом, предложенное устройство способно регистрировать повтор ющиес процессы функционировани ИС, превыпающие по быстродействию примен емую ЭВМ, так как максимально допустима скорость этих процессов не определ етс быстродействием машины, а ограничена только разрешающей способностью данного устройства, котора повышаетс как минимальное врем между моментами поступлени двух соседних слов, при котором устройство еще способно различить их как два самосто тельных слова. В данном устройстве эта характеристика складываетс из времени переходного процесса в счетчике номера состо ний и времени записи информации в регистры.Thus, the proposed device is capable of detecting repetitive processes of functioning of the IC, exceeding in speed the computer used, since the maximum permissible speed of these processes is not determined by the speed of the machine, but is limited only by the resolution of this device, which increases as the minimum time between the arrival times of two neighboring words, in which the device is still able to distinguish them as two independent words. In this device, this characteristic is the sum of the transient time in the counter of the number of states and the time of recording information in registers.