SU877542A1 - Interrupting device - Google Patents

Interrupting device Download PDF

Info

Publication number
SU877542A1
SU877542A1 SU782705085A SU2705085A SU877542A1 SU 877542 A1 SU877542 A1 SU 877542A1 SU 782705085 A SU782705085 A SU 782705085A SU 2705085 A SU2705085 A SU 2705085A SU 877542 A1 SU877542 A1 SU 877542A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
interrupt
output
block
register
Prior art date
Application number
SU782705085A
Other languages
Russian (ru)
Inventor
Олег Борисович Бахчисарайцев
Андрей Александрович Васильев
Юрий Зиновьевич Горелик
Белла Монусовна Крыжановская
Виктор Георгиевич Козлов
Самуил Матвеевич Мессерман
Владимир Владимирович Митюк
Павел Александрович Никитин
Александр Михайлович Чуманов
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU782705085A priority Critical patent/SU877542A1/en
Application granted granted Critical
Publication of SU877542A1 publication Critical patent/SU877542A1/en

Links

Landscapes

  • Bus Control (AREA)

Description

(54) УСТРОЙСТВО ПРЕРЫВАНИЯ(54) DEVICE INTERRUPTION

Claims (2)

Изобретение относитс  к вычислител ной технике. Известно устройство прерьшани , со держащее регистры прерываний igi защиты , блок вы влени  разрешенных прерываний , блок сбора сигналов разрешенных прерываний, включающий блоки сбор сигналов прерываний по числу групп в блоке и блок обобщенного сигнала прерьшани , блок управлени , блок формировани  старшей по приоритету группы прерываний, блок вьщелени  старшего по приоритету прерьгоани  в группе, реверсивные счетчики и блок сбора кодов счетчиков DlНедостаток устройства состоит в том, что оно не может обеспечить выдачу приоритетных прерываний в процес се функционировани  цифровой системы, работающей в различных частотных кана лах и наход щейс  в режиме ожидани  ответа на запросы на получение информации от внещних абонентов. Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому  вл етс  устройство пре рывани , содержащее регистр прерываний , регистр защиты,схему вы влени  разрещенных прерываний, схему сбора сигналов разрешенных прерывани., схемы группового сбора сигналов разрешенных прерьшаний в группе по числу групп, схему сбора сигналов от групп,. содержащих разрещенные прерьгаани , схемы управлени , схему формировани  кода номера стэршей по приоритету группы разрешенных прерываний, счетчик , дешифратор и схему обнаружени  старшего по приоритету прерывани  L2J. Известное устройство не позвол ет оперативно измен ть режимы его работы в зависимости от запросов со стороны вс1числительной системы, что сужает его функциональные возможности. Цель изобретени  - расширение функциональных возможностей устройства путем оперативного изменени  режимов работы. Поставленна  цель достигаетс  тем, что в устройство-прерывани , содержащее регистр прерываний, регистр защиты выход которого соединен с первым входом блока вы влени  разрешенных прерываний, блок обнаружени  старшего по приоритету прерывани , запросный вход, первый и второй управл ющие. входы которого соединены соответствен но с выходом блока вы влени  разрешенных прерываний, с первыми выходами дешифратора и блока управлени , второй выход которого соединен со счетным входом счетчика, введены регистр адреса, регистр обобщенного прерывани , входной и выходной коммутаторы и блок сопр жени , причем выходь4 вход ного коммутатора соединены со входами ре, прерываний, защиты и адреса выход блока сопр жени  соединен с информационным входом входного коммутатора и входом дешифратора, второй, третий и четвертый выходы которого .со единены соответственно с управл ющими входами входного и выходного крммутаторов и с блокирующим входом блока уп равлени , третий и четвертый выходы блока управлени  соединены со вторым входом блокавы влени  разрешенных прерываний и с разрешающим входом регистра обобщенного прерьшани , первый второй информационные входы и выходы которого соединены соответственно с в ходами регистра прерываний и счетчика и с третьим входом блока вы влени  разрешенных прерываний, первый, второй информационные входы и выход выхо ного коммутатора соединены соответственно с выходами регистра адреса и блока обнаружени  старшего по приоритету прерывани  и со входом блока сопр жени , вход-выход блока сопр жени   вл етс  входом-выходом устройства , а вход-выход блока управлени  соединен со входом-выходом выходного ко мутатора, , На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - схема блока управлени , Устройство прерывани  содержит дешифратор , входной коммутатор 2, выходной коммутатор 3, регистр 4 адреса , блок 5 обнаружени  старшего по приоритетупрерывани ,, регистр 6 защиты , блок 7 вы влени  разрешенных прерываний, регистр 8 прерываний, ре гистр 9 обобщенного прерывани ,, счет чик 10, блок 11 управлени , блок 12 сопр жени , вход-выход 13 устройства, выходы 14-17 дешифратора, триггер 18, дифференцируквдий узел 19, генератор 20 одиночного импульса, узел 21 задержки, генератор 22 частоты, элемент И 23. Устройство, работает следующим образом . В зависимости от вида информации, полученной со входа-выхода 13 через блок 12 сопр жени , дешифратор 1 управл ет записью кода либо в регистр 4, либо в регистр 6, либо в регистр 8 или вьщает в блок 5 сигнал об окончании обработки прерывани  во внешней системе. Независимо от вида полученной информации дешифратор 1 вьщает с выхода 17 сигнал, запускающий блок 1 1 управлени . Блок 11 управлени  останавливает счетчик 10, предназначенный дл  подсчета реального времени. За вки на частотные прерывани , сформиро-. ванные счетчиком 10, поступают в регистр 9, откуда с учетом запросов на прерывани  из регистра 8 обобщенные запросы на прерывани  поступают на вход блока 7 вы влени  разрешенных прерываний . Блок 7 в зависимости от кода, поступающего из регистра 6 защиты, блокирует выдачу за вок на прерывани  в блок 5 обнаружени  старшего по приоритету прерывани . Блок 5 обнаружени  старшего по приоритету прерывани  формирует сигнал прерывани , имеющего в текущий момент старший приоритет, и в случае, наличи  сигнала об окончании обработки предыдущего прерьшани , выдает сигнал прерывани  через коммутатор 3. В случае наличи  сигнала прерывани  коммутатор 3 формирует запрос на получение информации от внешней системы через вход-выход 13 и через блок 12 .сопр жени  посылает сигнал прерывани , по которому внешн   система должна начать выполнение запроса на выдачу информации, V Полученна  от внешней системы информаци  через блок 12 сопр жени  и входной коммутатор 2 записываетс  в регистр 4 адреса. Одновременно дешифратор 1 сигналом с выхода 16 запускает коммутатор 3, Этим сигналом гаситс  запрос на получение информации от внешней системы. Коммутатор 3 вьщает на вход-выход 13 очередной старший ПО приоритету сигнал прерьшани  и одновременно код, записанный в регистре 4 адреса, Одновременно с выдачей сигнала прерывани  коммутатор 3 формирует сигнал, блокирующий работу блока 11 управлени  При этом блок II управлени  запускает счетчик 10. Таким образом, введение новых узлов и св зей между ними и известньми узлами позвол ет расширить функциональ ные возможности устройства. Формула изобретени  Устройство прерывани , содержащее регистр прерываний, регистр защиты, вы выход которого соединен с первым входом блока вы влени  разрешенных прерываний , блок обнаружени  старшего по приоритету прерывани , запросный вход, а также первый и второй управл ющие входы которого соединены соответственно с выходом блока вы влени  разрешенных прерываний, с первыми выходами де- 25 шифратора и блока управлени , второй рыход которого соединен со счетным дом счетчика, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет оперативного изменени  режимов работы, оно содержит регистр адреса, регистр обобщенного прерывани , входной и выходной коммутаторы и блок сопр жени j причем выходы входного коммутатора соединены соответственно со входами регистров прерываний, защиты и адреса, выход блока сопр жени  соединен с информационным входом входного коммутатора и входом дешмЬратора второй, третий и четвертый выходы которого соединены соответственно с управл ющими входами входного и выходного коммутаторов и с блокирующим входом блока управлени , третий и четвертый выходы блока управлени  соединены со вторьм ВХОДОМ блока вы влени  разрешенных прерываний и с разрешающим входом регистра обобщенного прерьшани , первый , второй информационные входы и вы ход которого соединены соответственно с выходами регистра прерываний и счетчика и с третьим входом блока вы влени  разрешенных прерываний, первый , второй информационные входы и выход выходного коммутатора соединены соответственно с выходами регистра адреса и блока обнаружени  старшего по приоритету прерывани  и со входом блока сопр жени , вход-вькод блока сопр жени   вл етс  входом-выходом устройства, а п тый выход блока управлени  соединен с четвертым входом выходного коммутатора. Источники информации, прин тые во внимание при экспертизе . Авторское свидетельство СССР № 470807, кл G06 F 9/18, 1973. This invention relates to a computing technique. A break device is known which contains the interrupt registers igi of protection, a detection unit for enabled interrupts, a block for collecting interrupt signals, including blocks for collecting interrupt signals by the number of groups in a block, and a block for a generalized interrupt signal, a control block, a block for generating a priority group of interrupts, the block of the senior priority of the priority group in the group, the reversible counters and the block for the collection of the counter codes Dl The disadvantage of the device is that it cannot ensure the issuance of priority n interruptions in the operation of a digital system operating in various frequency channels and waiting for a response to requests for information from external subscribers. The closest in technical essence and the achieved effect to the proposed is an interrupt device containing an interrupt register, a protection register, an allowed interrupt detection circuit, an interrupt allowed signal collection circuit, a group collection signal of allowed interferences in a group by the number of groups, signals from groups. containing authorized interrupts, control circuits, code generation scheme for the number of the erasable priority group of enabled interrupts, a counter, a decoder, and a detection circuit for the higher priority interrupt L2J. The known device does not allow to quickly change its modes of operation depending on requests from the general system, which limits its functionality. The purpose of the invention is to expand the functionality of the device by quickly changing the modes of operation. The goal is achieved by the fact that the interrupt device containing the interrupt register, the protection register of the output of which is connected to the first input of the block for detecting allowed interrupts, the block for detecting the higher priority of the interrupt, the request input, the first and second control. the inputs of which are connected respectively with the output of the detected interrupt detection unit, with the first outputs of the decoder and the control unit, the second output of which is connected to the counter input of the counter, the address register, the generalized interrupt register, the input and output switches and the interface block are entered, and output 4 is input the switch is connected to the inputs of the re, interrupts, protection and addresses of the output of the interface block connected to the information input of the input switch and the input of the decoder, the second, third and fourth outputs of which .connected respectively to the control inputs of the input and output switches and with the blocking input of the control unit; the third and fourth outputs of the control unit are connected to the second input of the allowed interrupt register, and the second second information inputs and outputs of which are connected respectively, with the moves of the register of interruptions and the counter and with the third input of the unit for detecting allowed interrupts, the first, second information inputs and the output of the output switch are connected respectively to the outputs of the address register and the detection block of the higher priority interrupt and to the input of the interface block, the input-output of the interface block is the input-output of the device, and the input-output of the control unit is connected to the input-output of the output switch, FIG. 1 shows a block diagram of the device; in fig. 2 shows the control unit circuit; the interrupt device comprises a decoder, an input switch 2, an output switch 3, an address register 4, an overriding priority block 5, a protection register 6, an enabled interrupt detection block 7, an interrupt register 8, a generic register 9 interrupts ,, counter 10, control block 11, interface block 12, device input-output 13, decoder outputs 14-17, trigger 18, differentiation node 19, single pulse generator 20, delay node 21, frequency generator 22, AND element 23. The device, it works conductive manner. Depending on the type of information received from I / O 13 through interface 12, decoder 1 controls the writing of the code either to register 4, to register 6, or to register 8, or to block 5 to signal the end of interrupt processing in the external the system. Regardless of the type of information received, the decoder 1 exits the signal 17, triggering the control unit 1 1. The control unit 11 stops the counter 10, designed to count the real time. Frequency Interrupt Applications The baths with counter 10 arrive at register 9, from where, taking into account interrupt requests from register 8, generalized interrupt requests arrive at the input of block 7 for detecting allowed interrupts. Block 7, depending on the code received from security register 6, blocks the issue of a request for interruptions in block 5 for detecting a priority by priority interrupt. The detection unit 5 of the higher priority interrupt generates an interrupt signal having the highest priority at the moment, and in the case of the presence of a signal that the processing of the previous interruption has finished, sends an interrupt signal through switch 3. In the case of an interrupt signal, switch 3 generates a request to receive information from external system through the input-output 13 and through the block 12. Contraction sends an interrupt signal on which the external system should start the execution of the request for the issuance of information, V Received from the external system we information through the interface unit 12 and the input switch 2 is recorded in the address register 4. At the same time, the decoder 1, with a signal from output 16, triggers switch 3; with this signal, the request for receiving information from the external system is quenched. The switch 3 inputs the next high priority signal to the input-output 13 and the code recorded in the address register 4 at the same time. Simultaneously with the output of the interrupt signal, the switch 3 generates a signal that blocks the operation of the control unit 11. At this, the control unit II starts the counter 10. Thus The introduction of new nodes and links between them and lime nodes allows the functionality of the device to be expanded. Claim device The interrupt device containing the interrupt register, the protection register, the output of which is connected to the first input of the detected interrupt detection unit, the detection block of the higher priority interrupt, the request input, and the first and second control inputs of which are connected respectively to the output of the block interrupt enabled, with the first outputs of the decoder and control unit, the second output of which is connected to the counting counter house, characterized in that, in order to expand the functional Due to the operational mode change, it contains the address register, the generalized interrupt register, the input and output switches and the junction block j, the outputs of the input switch are connected respectively to the inputs of the interrupt registers, protection and addresses, the output of the gateway block is connected to the information input of the input the switch and the remote controller input the second, third and fourth outputs of which are connected respectively to the control inputs of the input and output switches and to the blocking input of the unit control, the third and fourth outputs of the control unit are connected to the second INPUT of the block for detecting allowed interrupts and with the enable input of the generalized alarm register, the first, second information inputs and output of which are connected respectively to the outputs of the interrupt register and the counter and the third input of the block for detecting allowed interrupts, the first, second information inputs and the output of the output switch are connected respectively to the outputs of the address register and the high priority interrupt detection unit and course CIU, input-vkod CIU is an input-output device, and a fifth output of the control unit is connected to a fourth input of the output switch. Sources of information taken into account in the examination. USSR Author's Certificate No. 470807, CL G06 F 9/18, 1973. 2. Авторское свидетельство СССР № 283686, кл. G06F 9/18, 1969 (прототип).2. USSR author's certificate No. 283686, cl. G06F 9/18, 1969 (prototype).
SU782705085A 1978-11-13 1978-11-13 Interrupting device SU877542A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782705085A SU877542A1 (en) 1978-11-13 1978-11-13 Interrupting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782705085A SU877542A1 (en) 1978-11-13 1978-11-13 Interrupting device

Publications (1)

Publication Number Publication Date
SU877542A1 true SU877542A1 (en) 1981-10-30

Family

ID=20802066

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782705085A SU877542A1 (en) 1978-11-13 1978-11-13 Interrupting device

Country Status (1)

Country Link
SU (1) SU877542A1 (en)

Similar Documents

Publication Publication Date Title
SU877542A1 (en) Interrupting device
SU790004A1 (en) Synchronizing unit for reading-out devices
SU962948A1 (en) Variable priority device
SU1677862A1 (en) Sensor switch
SU1388846A2 (en) Device for comparing codes
SU1418715A1 (en) Variable priority device
SU769737A1 (en) Switching device
SU981984A1 (en) Initiative signal input device
SU1156004A1 (en) Device for programmed control
SU1001103A1 (en) Program interruption device
SU1432535A1 (en) Device for interfacing subscribers with computer
SU1098001A1 (en) Interruption controller
SU1529429A1 (en) Device for protection of contacts from rattling
SU739526A1 (en) Device for comparing two numbers
SU1080120A1 (en) Programmed control device
SU1603367A1 (en) Element of sorting network
SU976499A1 (en) Switching device
SU593216A1 (en) Device for setting object operation time cycles
SU728128A1 (en) Call handling device
SU421008A1 (en) DEVICE FOR INTERRUPTION OF PROGRAMS
SU1104494A1 (en) Information input device
SU1599858A1 (en) Device for cyclic interrogation of initiative signals
SU842775A1 (en) Interface
SU1211773A2 (en) Device for reading graphic information
SU1142836A1 (en) Device for processing interruptions