SU834581A1 - Digital analyzer - Google Patents

Digital analyzer Download PDF

Info

Publication number
SU834581A1
SU834581A1 SU792715875A SU2715875A SU834581A1 SU 834581 A1 SU834581 A1 SU 834581A1 SU 792715875 A SU792715875 A SU 792715875A SU 2715875 A SU2715875 A SU 2715875A SU 834581 A1 SU834581 A1 SU 834581A1
Authority
SU
USSR - Soviet Union
Prior art keywords
converter
adder
logarithmic
code
register
Prior art date
Application number
SU792715875A
Other languages
Russian (ru)
Inventor
Анатолий Антонович Яремчук
Петр Павлович Орнатский
Николай Евгеньевич Тарабан
Назар Иванович Поворознюк
Сергей Фаустович Каминский
Original Assignee
Киевский Ордена Ленина Политехническийинститут Им.50-Летия Великой Октябрьскойсоциалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехническийинститут Им.50-Летия Великой Октябрьскойсоциалистической Революции filed Critical Киевский Ордена Ленина Политехническийинститут Им.50-Летия Великой Октябрьскойсоциалистической Революции
Priority to SU792715875A priority Critical patent/SU834581A1/en
Application granted granted Critical
Publication of SU834581A1 publication Critical patent/SU834581A1/en

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Description

Изобретение относитс  к электрои радиоизмерительной технике и может быть использовано дл  измерени  спек тра, взаимного спектра и коэффициента когерентности. Известен цифровой анализатор, содержащий/логарифмический аналого-цифровой преобразователь, два сумматора , преобразователь логарифмического кода в линейный, соединённый со вторым сумматором, оперативное запоминающее устройство, соединенное цеп ми перезаписи кодов с втором сум матором, посто нное запоминающее уст ройство, блок управлени , соединен- ный со всеми блоками . Однако известный цифровой анализатор не позвол ет измерить взаимный спектр и коэффициент когерентности , а также представить результаты измерени  в пол рных координатах и в логарифмическом масштабе. Цель изобретени  - расширение диапазона анализа. Поставленна  цель достигаетс  тем, что в цифровой анализатор, содержащий аналоговый коммутатор, подключенный ко входу логарифмического аналого-цифрового преобразовател , два сумматора, преобразователь логарифмического кода в линейный , оперативное запоминающее устройство , посто нное запоминающее устройство , преобразователь линейного кода в логарифмический и блок управлени , дополнительно введены регистр сдвига, регистр пам ти, преобразователь линейного кода; в код арктангенса и цифровой коммутатор, входы которого св заны с одним из выходов первого сумматора, выходом посто нного запоминающего устройства, выходом логарифмического аналого-цифрового преобразовател , с выходом преобразовател  линейного кода в логарифмический и с выходом регистра пам ти, причем второй сумматор включен между выходом преобразовател  логариф-The invention relates to an electrical measurement technology and can be used to measure the spectrum, mutual spectrum and coherence coefficient. A digital analyzer containing a logarithmic analog-to-digital converter, two adders, a logarithmic code-to-linear converter, connected to a second adder, a random access memory, connected to a rewriting circuit of a second sum, a permanent storage device, a control unit, is known. - ny with all the blocks. However, the known digital analyzer does not allow to measure the mutual spectrum and coherence coefficient, as well as to present the measurement results in polar coordinates and on a logarithmic scale. The purpose of the invention is to expand the range of analysis. The goal is achieved by the fact that a digital analyzer containing an analog switch connected to the input of a logarithmic analog-digital converter, two adders, a converter of a logarithmic code into a linear, random access memory, a permanent memory, a converter of a linear code into a logarithmic memory and a control unit, additionally introduced shift register, memory register, linear code converter; an arctangent code and a digital switch, the inputs of which are connected to one of the outputs of the first adder, the output of a permanent storage device, the output of a logarithmic analog-to-digital converter, the output of a linear-to-code converter, and the second adder are connected between output converter logarith

мического кода в линейный и выходом оперативного запоминающего устройства , первый сумматор включен между выходом цифрового коммутатора и входом регистра сдвига, выход которого подключен ко входу регистра пам ти и одновременно к последовательно соединенным преобразователю логарифмического кода в линейный, преобразователю линейного кода в код арктангенса и оперативному запоминающему устр-ойству , второй вход которого подключе к выходу преобразовател  линейного кода в логарифмический, соединенному также со вторым входом регистра пам ти, третий вход подключен к выходу второго сумматора и одновременно ко входу преобразовател  линейного кода в логарифмический.a linear code and a random access memory output, the first adder is connected between the digital switch output and the shift register input, the output of which is connected to the memory register input and simultaneously to the serially connected linear-to-linear code converter, the linear tangent code of the arctangent and the operational memory the device, the second input of which is connected to the output of the linear code to log converter, is also connected to the second input register and the memory, the third input is connected to the output of the second adder and simultaneously to the input of the linear-to-log converter.

На чертеже приведена структурна  схема цифрового анализатора,The drawing shows a block diagram of a digital analyzer,

Схема включает последовательно соединенные, аналоговый коммутатор 1, соединенный с входами анализатора LLvjH ит,уо,логарифмический анаВл i Az;/ The circuit includes series-connected analog switch 1 connected to the inputs of the analyzer LLvjH it, wo, logarithmic analogue i Az; /

ЛОГО-1ДИФРОВОЙ преобразователь (АЦП; 2, цифровой коммутатор 3, первый сумматор 4, регистр 5 сдвига, преобразователь 6 логарифмического кода Б линейный, второй сумматор 7, опеpaTHBiioe запоминающее устройство 8, выходной код которого представл ет собой результат измерени , а также посто нное запоминающее устройство 9, выход которого подключен к входу цифрового коммутатора 3, регистр 10 пам ти, преобразователь П линейного кода в логарифмический, преобразователь 12 линейного кода в код арктангенса, блок 13 управлени , соедииенньй со всеми блоками. Вход лреобразохзател  11 линейного кода в ло1арифмйческий подклю.чен к выходу второго сумматора, а выход соединен со входами оперативного запоминающего устройства .8, регистра 10 и цифрового коммутатора 3. Регистр 10 содержит, кроме того, второй вход, который подключен к выходу регистра 5 сдвига, а выход 10 регистра соединен с входом .цифрового коммутатора 3. Вход преобразовател  12 линейного кода в код арктангейса подключен к выходу преобразовател  6 логарифмического кода в лин ейный, а выход - к входу оперативного запоминающего устройства 8,LOGO-1 DIFFERENTIAL Converter (ADC; 2, digital switch 3, first adder 4, shift register 5, transducer 6 of logarithmic code B linear, second adder 7, DTHBiioe memory device 8, the output code of which is a measurement result, as well as a constant memory device 9, the output of which is connected to the input of digital switch 3, memory register 10, linear-to-log converter P, linear-code-to-arctangent converter 12, control unit 13, connected to all the blocks. The linear code transducer 11 is connected to the output of the second adder and is connected to the inputs of the random access memory .8, register 10 and digital switch 3. The register 10 also contains a second input, which is connected to the output of the shift register 5, and the output 10 of the register is connected to the input of the digital switch 3. The input of the converter 12 of the linear code into the code of the arctangeys is connected to the output of the converter 6 of the logarithmic code into the line code, and the output to the input of the random access memory 8,

Анализатор работает следующим образом.The analyzer works as follows.

Claims (1)

При измерении составл ющих преобразовани  Фурье производитс  подключение первого входного., сигнала к входу преобразовател  2, логарифмичекое аналого-цифровое преобразование (АЦП) этого сигнала с помощью преобразовател  2, передача кодов логарифмического АЦП и посто нного запоминающего устройства 9 на сумматор 4. С выхода сумматора 4 сумма логарифмов входного напр жени  и sin cos- составл ющих, хран щихс  в устройстве 9, подаетс  через регистр 5 сдвига (без сдвига в этом режиме) на преобразователь.6 логарифмического кода в линейный, после чего производитс  накопление sin-, cosсоставл ющих с помощью второго сумматора 7 и оперативного запоминающего устройства 8. При этом в оперативном запоминающем устройстве 8 каждому исследуемому сигналу, каждой частоте соответствует четыре  чейки: две--дл  хранени  и накоплени  sin-, cos- составл ющих, две - дл  хранени  и накоплени  модул  и фазы спектра , кроме того, в устройстве 8 каждой частоте соответствует еще 3  чейки: две- дл  хранени  и накоплени  модул  и фазы взаимного спектра, а треть  - дл  хранени  вычисленного значени  коэффициента когерентности. После измерени  и вычислени  одной дискреты по первому каналу коммутатор 1 подключает второй канал (Ug--) к входу преобразовател  2, и производитс  аналогичное измерение и вычисление при тех же значени х sin-, cos- составл кицих, извлекаемых из устройства 9. После вычислени  одной дискреты по всем каналам извлекаетс  следунщее значение составл ющих из посто нного запоминающего устройства 9, снова аналоговьтй коммутатор 1 подключает к преобразователю 2 первый канал (Upj(), и производ тс  аналогичные измерени  и вычислени . Измерение частоты ортогональных составл ющих достигаетс  изменением.тактовой частоты опроса  чеек посто ниого запоминающего устройства 9 После окончани  измерени  sin-, cos- составл ющих по всем частотам и каналам на первом участке исследуемого сигнала производитс  их преобразование в пол рную сиетему координат с модулем К - и фазой 1 на частоте ив j-том канале. Уравнение преобразовани  координат имеет следую01ий п д: V 09 4 og ant i log2logS--«-anti logZlogGj, f rrarctg -4- arctg ant i log logS, 1 « Т li . J.- -logG j sin- составл юща  j-того входного сигнала на частоте ; cos- составл юща  j-того входного сигнала на частоте f -. реализации уравнени  (1) состав л юща  S.-: считываетс  из оперативного за,поминающего устройства 8, передаетс  через второй сумматор 7, преобразуетс  в логарифмический код в преобразователе 11, затем передаетс  через цифровой коммутатор 3 и сумматор 4 на регистр 5 где происходит удвоение кода путем сдвига, после чего информаци  через преобразователь 6 логарифмического кода в линейный и через сумматор 7 записываетс  в третью  чейку оперативного запоминающего устройства 8, со ответствующую частоте , к j-тому каналу. Аналогичное преобразование производитс  1|ад G :, после чего производитс  суммирование двух анти логарифмов в сумматоре 7, затем пре образование полученной суммы в прео разователе 11, передача через комму татор 3 и сумматор 4, сдвиг в сторо ну младших разр дов в регистре 5 га, что соответствует умножению на , далее преобразование в линейный код в преобразователе 6, и, наконец ., вычисленное значение R,-; записываетс  через сумматор 7 в оперативное запоминающее устройство 8. Дл  реализации уравнени  (2) составл юща  считываетс , передаётс  через сумматор 7, преобразуетс  в логарифмический код в преобразовэ .. еле 11 и запоминаетс  в регистре О, после чего считываетс  из запоминающего устройства 8 составл кица  и преобразуетс  в логарифмический код в преобразователе I1. Затем полученные значени  логарифмов передЧаютс  через коммутатор 3 на сумма тор 4, где производитс  их вычитание- далее информаци  без сдвига сд 81 . 6 передаетс  через регистр 5 сдвига : преобразуетс  в линейный код в преобразователе 6, после чего преобразуетс  в код арктангенса .в преобразователе 12 и эаписывае.тс  в устройство 8 в четвертую  чейку, соответствуницую j-тому каналу. Дл  получени  логарифмического представлени  (log и log Kf) производитс  считывание соответствун  их  чеек из устройства 8, передача через сумматор 7 на преобразователь 11, после чего преобразованна  информаци  вновь записываетс  в оперативное запоминаницее устройство 8. Определение модул  и фазы взаимного спектра 1-той частоты каналов j и (j+l) производитс  в соответствии с уравнени ми: V /.V °9 ( g -(i+oV ) Дл  реализации уравнени  (Э) СЧИтьшаетс  из устройства 8, передаетс  через сумматор 7, преобразуетс  в преобразователе 11 и запоминаетс  в регистре 10. Затем считываетс  , передаетс  через сумматор 7, преобразуетс  в преобразователе 1I« после чего полученные логарифмические коды через коммутатор 3 поступают на сумматор 4, где суммируетс . Результат суммировани  без сдвига передаетс  через регистр 5 сдвига, преобразуетс  в линейный код в преобразователе 6 и через сумматор 7 записываетс  в устройство 8. Реализаци  уравнени  (4) осуществл етс  с помощью вычитани  в сумматоре 7 кодов, считанных из устройства 8. Дл  уменьшени  погрешности из-за флюктуации измер емых спектральных характеристик исследуемого случайного сигнала в анализаторе производитс  усреднение этих характеристик между участками сигнала. Усреднение производитс  путем накоппенц  измеренных на каждом участке характеристик с помощью второго сумматоа 7 и оперативного запоминающего стройства 8. В результате усреднеи  получаютс  средние значени  . -/4 )Определение коэффициента когеретности между j-тьм и (j +1) каналами на i -той частоте производитс  в соответствии с уравнением: i-j, + -1 i-n Г - antitog- tog МН ,. i jj-H -T-(og R,-- (.,f Дл  реализации уравнени  (5) считываетс  из устройства 8, через сумматор 7 подаетс  на преобразователь 11, а затем преобразованный код запоминаетс  в регистре 10. Далее считываетс  из устройства 8 и также через сумматор 7 подаетс  на преобразователь 11. Логарифмические коды с выходов преобразовател  П и регистра 10 через коммутатор 3 поступают на сумматор 4, где определ етс  их сумма, котора  поступает на вход регистра 5 сдвига Последний сдвигает сумму на один разр д в сторону младших разр дов, чем обеспечиваетс  умножение на 4Затем информа1щ  с выхода регистра 5 сдвига поступает на-регистр 10, Далее считываетс  Г 7 из устройства 8 и через сумматор 7 подает с  на преобразователь 11, после чего логарифмические коды с выходов преобразовател  11 и регистра 10 поступают через коммутатор 3 на сум матор 4, где производитс  вычитание Полученный результат без сдвига передаетс  через регистр 5 сдвига, преобразуетс  в линейный код в прео разователе б и через сумматор 7 за-письшаетс  в устройстве 8. Такш- образом, цифровой анализатор с использованием логарифмических преобразований позвол ет измери взаимнь1й спектр и коэффициент когерентности , а также представить результаты измерени  в пол рных коорд Iкатах и логарифмичеёком масштабе. Это дает возможность применить его дл  автоматизации научного зксперимента , что обеспечивает повышение производительности труда при измерении статистических характеристик случайных сигналов. Применение анализатора в радиотехнической и радио электронной промышленност х позволи повысить оперативность получени  ха рактеристик случайных сигналов и достоверность измерительной информа 834581.8 ции за счет исследовани  большего числа информативных характеристик случайных сигналов, Формула изобретени  Цифровой анализатор, содержащий аналоговый коммутатор, подключенный ко входу логарифмического аналогоцифрового преобразовател , два сумматора , преобразователь логарифмического кода в линейный , -оперативное запоминающее устройство, посто нное запоминающее устройство, преобразователь линейного кода в логарифмический и блок управлени , отличающийс  тем, что, с целью расширени  диапазона анализа, в него дополнительно введены регистр сдвига, регистр пам ти, преобразователь линейного кода в код арктангенса и цифровой коммутатор, входы которого св заны с одним из выходов первого сумматора, выходом посто нного запоминающего устройства, выходом логарифмического аналого-цифрового преобразовател , с выходом преобразовател  линейного кода в логарифмический и с выходом регистра пам ти, причем второй сумматор включен между выходом преобразовател  логарифмического кода в линейньш и выходом оперативного запоминающего устройства, первый сумматор включен между выходом цифрового коммутатора и входом регистра сдвига, выход которого подключен ко входу регистра пам ти и одновременно юпослёдовательно соединенным преобразователю, логарифмического кода в линейный, . преобразователю линейного кода в код арктангенса и оперативному запоми- . нающему устройству, второй вход которого подключен к выходу преобразовател  линейного кода в логарифмический , соединенному также со вторым входом регистра пам ти, третий вход подключен к выходу второго сумматора и одновременно ко входу преобразовател  линейного кода в логарифмический . Источники информации, прин тые во внимание при экспертизе 1. AjBTOpcKoe свидетельство СССР № 473118, кл. G 01 R 237.16, 1975.When measuring the components of the Fourier transform, the first input signal is connected to the input of the converter 2, the logarithmic analog-to-digital conversion (ADC) of this signal using the converter 2, the transfer of the logarithmic ADC codes and the permanent memory 9 to the adder 4. From the output of the adder 4, the sum of the logarithms of the input voltage and sin-cos components, stored in the device 9, is fed through the shift register 5 (without the shift in this mode) to the transducer. 6 of the logarithmic code into the linear one, after h it is accumulated by the sin and cos components using the second adder 7 and the random access memory 8. In the random access memory 8, each cell under investigation has four cells for each frequency: two for storing and accumulating the sin and cos components , two for storing and accumulating the module and phase of the spectrum; in addition, in device 8, each frequency corresponds to 3 more cells: two for storing and accumulating the module and the phase of the mutual spectrum, and a third for storing the calculated value of the coefficient gerence After measuring and calculating one sample on the first channel, switch 1 connects the second channel (Ug--) to the input of converter 2, and a similar measurement and calculation is performed for the same sin-, cos- kitsi values extracted from device 9. After calculating the single value of the components of the permanent storage device 9 is retrieved for all channels on all channels, again analog switch 1 connects to the converter 2 the first channel (Upj (), and similar measurements and calculations are made. Measurement frequency ort gonal components are obtained by changing the sampling frequency of the storage cells 9 after the measurement of the sin, cos components for all frequencies and channels in the first section of the signal under investigation, they are converted into a polar coordinate system with the K module and phase 1 at the frequency of the i-j channel. The coordinate transformation equation has the following step: V 09 4 og ant i log2logS - "- anti logZlogGj, f rrarctg -4- arctg ant i log logS, 1" T li. J.- -logG j sin- component of the j-th input signal at the frequency; cos is the component of the jth input signal at frequency f -. implementing equation (1), the compiler S.-: is read from the operative memory of the device 8, transmitted through the second adder 7, converted into a logarithmic code in the converter 11, then transmitted through the digital switch 3 and the adder 4 to the register 5 where the doubling occurs code by shifting, after which the information is recorded through the converter 6 of the logarithmic code into the linear one and through the adder 7 is recorded into the third cell of the random access memory 8, corresponding to the frequency, to the j-th channel. A similar transformation is performed 1 | ad G:, after which the sum of two anti-logarithms in adder 7 is performed, then the obtained amount is transformed in converter 11, transmitted through commutator 3 and adder 4, the lower part of the register in the register is 5 hectares , which corresponds to multiplication by, further conversion to a linear code in the converter 6, and, finally, the calculated value of R, -; is written via adder 7 into random access memory 8. To implement equation (2), the component is read, transmitted through adder 7, converted into a logarithmic code in the transform. Hardly 11 and stored in register O, after which it is read from memory 8 by component and is converted to a logarithmic code in the I1 converter. Then, the obtained logarithm values are transferred through the switch 3 to the sum of the torus 4, where they are subtracted - then the information without the shift is cd 81. 6 is transmitted through shift register 5: converted into a linear code in converter 6, after which it is converted into an arc tangent code in converter 12 and written to the device 8 in the fourth cell, corresponding to the jth channel. To obtain a logarithmic representation (log and log Kf), the corresponding cells are read from device 8, transmitted through adder 7 to converter 11, after which the transformed information is again recorded in operational memory 8. Device definition and mutual phase spectrum of the 1st frequency channel j and (j + l) are produced in accordance with the equations: V / .V ° 9 (g - (i + oV)) To implement equation (E), it is READED from device 8, transmitted through adder 7, converted into converter 11 and stored in the register 10. Then it is read, transmitted through adder 7, converted into converter 1I "and then the resulting logarithmic codes through commutator 3 are fed to adder 4, where it is summed. The result of the sum without shift is transmitted through shift register 5, converted into a linear code in converter 6 and through The adder 7 is recorded in the device 8. The implementation of equation (4) is performed by subtracting in the adder 7 codes read from the device 8. To reduce the error due to the fluctuation of the measured spectral characteristics investigated random signal analyzer manufactured by averaging these parameters between the portions of the signal. Averaging is carried out by accumulating the characteristics measured at each site using the second summation 7 and the operational storage device 8. As a result, the averages are obtained. - / 4) The determination of the coherence coefficient between the j-th and (j +1) channels at the i-th frequency is made in accordance with the equation: i-j, + -1 i-n G - antitog-tog МН,. i jj-H -T- (og R, - (., f) To implement equation (5), it is read from device 8, through adder 7 is fed to converter 11, and then the converted code is stored in register 10. Next, it is read from device 8 and also through the adder 7 is fed to the converter 11. Logarithmic codes from the outputs of the converter P and register 10 through the switch 3 are fed to the adder 4, where their sum is determined, which is fed to the input of the shift register 5 The latter shifts the amount by one bit to the lower bits, which provides multiplication by 4 I send information from the output of the shift register 5 to the register 10, then read G 7 from device 8 and via adder 7 feeds to converter 11, after which the logarithmic codes from the outputs of converter 11 and register 10 flow through switch 3 to the sum of matrix 4, where the subtraction is performed. The result obtained without the shift is transmitted through the shift register 5, is converted into a linear code in the transmitter B and through the adder 7 is written in the device 8. Also, a digital analyzer using logarithmic transformations allows you to measure the mutual spectrum and coherence coefficient, as well as present the measurement results in polar coordinates and logarithmic scale. This makes it possible to apply it to automate the scientific experiment, which ensures an increase in labor productivity in measuring the statistical characteristics of random signals. The use of the analyzer in the radio and radio electronic industries will improve the efficiency of obtaining the characteristics of random signals and the accuracy of measurement information 834581.8 by examining a larger number of informative characteristics of random signals, the Invention Formula A digital analyzer containing an analog switch connected to the input of a logarithmic analog-digital converter, two adder, converter logarithmic code into linear, -operative memory Real estate, read-only memory, linear-to-log converter and control unit, characterized in that, in order to expand the analysis range, a shift register, a memory register, a linear code converter in an arctangent code and a digital switch, whose inputs associated with one of the outputs of the first adder, the output of a persistent storage device, the output of a logarithmic analog-digital converter, with the output of a linear code converter into a logarithmic and with the output of the memory register, the second adder being connected between the output of the logarithmic code to the linear converter and the output of the operational memory, the first adder is connected between the output of the digital switch and the input of the shift register, the output of which is connected to the input of the memory register and simultaneously connected to the converter, logarithmic code to linear,. linear code to arctangent transducer and operational memory. The second device is connected to the second memory register input, the third input is connected to the output of the second adder and at the same time to the input of the linear code to log converter. Sources of information taken into account in the examination 1. AjBTOpcKoe USSR certificate № 473118, cl. G 01 R 237.16, 1975.
SU792715875A 1979-01-16 1979-01-16 Digital analyzer SU834581A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792715875A SU834581A1 (en) 1979-01-16 1979-01-16 Digital analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792715875A SU834581A1 (en) 1979-01-16 1979-01-16 Digital analyzer

Publications (1)

Publication Number Publication Date
SU834581A1 true SU834581A1 (en) 1981-05-30

Family

ID=20806497

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792715875A SU834581A1 (en) 1979-01-16 1979-01-16 Digital analyzer

Country Status (1)

Country Link
SU (1) SU834581A1 (en)

Similar Documents

Publication Publication Date Title
GB2042739A (en) Method and apparatus for determining the attenuation and/or group delay of a signal path
SU834581A1 (en) Digital analyzer
Juang et al. Portable RDFT-based EIS system design with a low-complexity impedance calculation
US3513467A (en) Function generator circuit
SU1247775A1 (en) Device for recognizing single and group composite pulse signals
RU2022284C1 (en) Method of determination of complex parameters of shf devices
JPS5956170A (en) Transfer function measuring instrument
SU659989A1 (en) Complex resistance digital meter
SU534698A1 (en) Device for measuring active power
SU818315A1 (en) Device for measuring space characteristics of charged particle beam
Moskaletz et al. Methods of the Theory of Random Processes in Optical Spectrometry
SU911355A1 (en) Converter of ac voltage effective value to dc voltage value
SU748266A1 (en) Spectrum analyzer
SU892337A1 (en) Analog-digital dispersion spectrum analyzer
SU934210A2 (en) Inclination angle measuring device
SU1541778A1 (en) A-d converter
RU1780039C (en) Apparatus for measuring coefficient of harmonica
SU834709A1 (en) Device for determining random process probability distribution laws
SU1048420A1 (en) Digital panoramic frequency meter
SU945780A1 (en) Device for determination of acoustic emission signal source coordinates
SU977993A1 (en) Device for measuring machine building structure fatigue durability
SU1012012A1 (en) Thickness gauge
SU1649566A1 (en) Device of calculation of signal spectrum
SU1386937A1 (en) Amplitude-phase analyzer of periodic signal harmonics
SU517856A1 (en) Real-time Digital Recycling Spectrum Analyzer