SU796893A1 - Information receiving device - Google Patents

Information receiving device Download PDF

Info

Publication number
SU796893A1
SU796893A1 SU792722628A SU2722628A SU796893A1 SU 796893 A1 SU796893 A1 SU 796893A1 SU 792722628 A SU792722628 A SU 792722628A SU 2722628 A SU2722628 A SU 2722628A SU 796893 A1 SU796893 A1 SU 796893A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
code
block
unit
Prior art date
Application number
SU792722628A
Other languages
Russian (ru)
Inventor
Лев Григорьевич Журавин
Михаил Алексеевич Мариненко
Евгений Иванович Семенов
Original Assignee
Ленинградский Ордена Ленина Электро-Технический Институт Им.B.И.Ульянова(Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электро-Технический Институт Им.B.И.Ульянова(Ленина) filed Critical Ленинградский Ордена Ленина Электро-Технический Институт Им.B.И.Ульянова(Ленина)
Priority to SU792722628A priority Critical patent/SU796893A1/en
Application granted granted Critical
Publication of SU796893A1 publication Critical patent/SU796893A1/en

Links

Description

вместе со входом блока синхронизации подсоединен ко входу устройства 2.together with the input of the synchronization unit is connected to the input of the device 2.

Недостатком устройства  вл етс  относительно низка  ломехоустойчи-.. вость, так как дл  передачи информации используетс  код Хэминга, позвол ющий обнаружение сбоев одного или двух символов в коде, а сбои трех , четырех и т.д. символов не обнаруживаютс . Причем необнаруживаемые сбои могут быть как в младших, так и в старших разр дах кода информации,что приводит к большим погрешност м.The disadvantage of the device is relatively low resistance to noise, since the Heming code is used for transmitting information, which allows the detection of one or two character failures in the code, and three, four failures, etc. no characters are found. Moreover, undetectable failures can be both in the lower and higher bits of the information code, which leads to large errors.

Цель устройства - повышение его помехоустойчивости.The purpose of the device is to increase its noise immunity.

Поставленна  цель достигаетс  тем что в устройство дл  приема информации в каждый информационный канал введены блок вычитани , блок умножени , блок выделени  максимума,блок сравнени ,элемент ИЛИ и счетчик,выход блока пам ти соединен с первым входом блока вычитани ,выход которого соединен с первым входом блока сравнени  и с первым входом блока выделени  макси 1«ума, выход которого соединен с первым входом блока умножени , выход которого соединен со вторым входом блока сравнени , первый выход блока сравнени  соединен с третьим входом элемента И и первым входом счетчика, выход которого соединен со вторым входом блока умножени , второй, выход блсЗка сравнени  соединен с первым входом элемента ИЛИ, выход которого соединен со вторым входом счетчика,второй выход которого соединен со вторым входом блока выделени  максимума, выходы распределител  соединены со вторыми входами блоков вычитани , третьи входы которых объединены и подключены к выходу блока промежуточной пам ти , третий выход дешифратора соединен со вторыми входами элементов. ИЛИ информационных каналов.The goal is achieved by the fact that a subtraction unit, a multiplication unit, a maximum allocation unit, a comparison unit, an OR element and a counter, the memory unit output are connected to the first input of the subtraction unit, the output of which is connected to the first input, are entered into a device for receiving information of the comparison unit and with the first input of the allocation unit maxi 1 "of the mind, the output of which is connected to the first input of the multiplication unit, the output of which is connected to the second input of the comparison unit, the first output of the comparison unit is connected to the third input And the first input of the counter, the output of which is connected to the second input of the multiplication unit, the second one, the output of the comparison terminal is connected to the first input of the OR element, the output of which is connected to the second input of the counter, the second output of which is connected to the second input of the maximum allocation unit, the outputs of the distributor with the second inputs of the subtraction units, the third inputs of which are combined and connected to the output of the intermediate memory block, the third output of the decoder is connected to the second inputs of the elements. OR information channels.

В св зи с этим сбои, которые не обнаруживаютс  с помощью помехозащищенного кода и уровень которых больше уровн  обнаружени , не будут записаны в блок пам ти.Therefore, faults that are not detected by the anti-interference code and whose level is greater than the detection level will not be written to the memory block.

На чертеже приведена блок-схема устройства.The drawing shows a block diagram of the device.

Устройство дл  приема информации содержит блок 1 синхронизации, распределитель 2, дешифратор 3, блок 4 промежуточной пам ти (БПП), а также в каждом информационном канале 5 содержит блок б вычитани , блок 7 выделени  максимума, блок 8 умножени  блок 9 сравнени , элемент 10 ИЛИ, реверсивный счетчик 11, элемент 12 И, цифроаналоговый преобразователь 13, блок 4 пам ти, вход 15 устройства , выходы 16 устройства. Блок 1 синхронизации служит дл  выделени  синхроимпульсов и обеспечени  синхронной работы распределител  2 передающей и распределител  приемнойThe device for receiving information contains a synchronization unit 1, a distributor 2, a decoder 3, an intermediate memory block 4, and also contains in each information channel 5 a subtraction unit b, a maximum extraction unit 7, a multiplication unit 8, a comparison unit 9, element 10 OR, reversible counter 11, element 12 I, digital-to-analog converter 13, memory block 4, device input 15, device outputs 16. The synchronization unit 1 serves to allocate clock pulses and ensure synchronous operation of the transmitter distributor 2 and the receiver distributor.

стороны (на чертеже не показан). Распределитель 2 формирует на своих выходах управл ющий единичный импульс , последовательно сдвигающийс  в соответствии с тактовой частотой от блока 1 синхронизации. Дешифратор 3 осуществл ет проверку прин того кода информации и обнаруживает слои одного.и двух символов за счет избыточности кода. При обнаружении сбо  формируетс  единичный импульс на втором (управл ющем) выходе дешифратора , если сбо  нет, иди он не обнаружен (так как сбиты три и более символа), то сигнал 1 формируетс  на третьем (управл ющем) выходе. На п том (информационном) выходе дешифратора 3 формируетс  код отсчета..г Блок 4 промежуточной пам ти предназначен дл  оперативного запоминани  кода отсчета (на врем  одного такта) Блок 14 пам ти предназначен дл  запоминани  кода на его входе,причем момент запоминани  соответствует по влению сигнала 1 на его первом (управл ющем) входе. Блок б вычитани  осуществл ет вычитание кодов на двух своих входах и формирует код разности на своем выходе при наличии разрешающего сигнала 1 на его втором (управл ющем) входе. Блок 8 умножени  осуществл ет операцию умножени  входных кодов и формирует результат на своем выходе. Блок 9 сравнени  предназначен дл  сравнени  на двух своих входах, при наличии разрешак цего сигнала 1 на его третьем (управл ющем) входе , и если код на первом его втором входе (от блока 8) больше (меньше) кода на первом его входе (от блока 6) то на первом его выходе формируетс  сигнал 1 (О), а второй выход  вл етс  инверсным к первому. В случае сигнала О на управл клцем входе на обоих выходах. Элемент ИЛИ 10 и элемент и 12 выполн ют соответствующие логические операции. Реверсивный счетчик 11 предназначен дл  подсчета числа единиц, поступивших на первый вход в пр мом коде (т.е. дл  суммировани ), и в инверсном коде (вычитани ) импульсов, поступивших на .второй вход. На первом выходе счетчика 11 формируетс  код результата суммировани  (вычитани ). Исходное состо ние счетчика должно соответствовать единице. Кроме того, на втором выходе счетчика 11 формиесли выходнойside (not shown). The distributor 2 forms, at its outputs, a controlling single pulse, successively shifting in accordance with the clock frequency from synchronization unit 1. The decoder 3 checks the received information code and detects layers of one and two characters due to the redundancy of the code. When a fault is detected, a single pulse is generated at the second (control) output of the decoder, if there is no failure, or it is not detected (since three or more characters are knocked down), then signal 1 is generated at the third (control) output. At the fifth (informational) output of the decoder 3, a reference code is formed. The intermediate memory unit 4 is designed to quickly store the reference code (for one clock cycle). The memory unit 14 is designed to store the code at its input, and the memorization time corresponds to signal 1 at its first (control) input. The subtraction unit b performs subtraction of the codes at its two inputs and generates a difference code at its output in the presence of an enable signal 1 at its second (control) input. The multiplication unit 8 performs the operation of multiplying the input codes and forms the result at its output. Comparison unit 9 is designed to compare at its two inputs, if there is a enable signal 1 at its third (control) input, and if the code at its first second input (from block 8) is greater (less) than the code at its first input (from block 6) then the signal 1 (O) is formed at its first output, and the second output is inverse to the first one. In the case of signal O on the control input on both outputs. The element OR 10 and the element and 12 perform the corresponding logical operations. The up / down counter 11 is intended to count the number of units received at the first input in the forward code (i.e., for summation) and in the inverse code (subtraction) of the pulses received at the second input. At the first output of the counter 11, a summation (subtraction) result code is generated. The initial state of the counter must correspond to one. In addition, the second output of the counter 11 was formed

руетс  сигналRoute signal

код счетчика соответствует единице, в противном случае - О. Цифроаналоговый преобразователь 13 служит дл  формировани  аналогового напр жени  на выходе, соответствунхцего коду на входе.the counter code corresponds to one, otherwise - O. The digital-to-analog converter 13 serves to form an analog voltage at the output, corresponding to the code at the input.

Устройство дл  приема информации работает следующим образом.A device for receiving information operates as follows.

Из входной информации Б блоке 1 формируютс  тактовые импульсы,управл ющие .работой распределител  2, а в дешифраторе 3 осуществл етс  проверка прин того помехозащищенного кода, с помощью которой вы вл ютс  сбои одного или двух символов.При , обнаружении сбо  на одном выходе дешифратора 3 формируетс  запирающий сигнал который поступает на вход всех элементов И 12, благодар  этому записи кода данного отсчета в блоке 14 не произойдет. Кроме того, на другом выходе дешифратора 3 формируетс  управл ющий сигнал 1, кото .рый пройдет .через соответствующий элемент ИЛИ 10 на второй вход реверсивного счетчика 11, последний при этом изменит свое состо ние на единицу , и на управл ющем (втором) входе блока 7 возникает (или же сохранитс ) запрещающий сигнал 1.Если же в дешифраторе 3 не произошло овнаружени  сбо , то на втором управл ющем его выходе образуетс  разрешающий сигнал 1, на первом управл ющем выходе - сигнсш О, и код отсчета через блок 4 пройдет на входы всех блоков 4 и 6. В блок 6 каиала, по которому пришел отсчет (блок 6 и 9 стробируютс  сигнгшами от распределител  2), определ етс  разность между пришедшие, отсчетом и предьщущим (последний хранитс  в пам ти дан ного блока 5): . Код, соответствующий этой разности, поступает на вход блока 9 данногр канала и сравниваетс  с допустимой разностью , котора  вычисл етс  в блоке 8 как uXjj nuXfn, где - максимальное изменение сигнала за такт дискретизации при нулевой экстрапол ции , п - кратность сбоев отсчетов, величина ziXv« вычисл етс  в блоке 7 отдельно дл  каждого канала, так как эта величина зависит от свойств телеметрируемого сигнала, причем лХуу, определ етс  только из тех приращений сигнала за такт дискретизации, которые соответствуют разности двух соседних прин тых отсчетов, в других случа х на управл ющем входе блока 7 запрещающий сигнал О. Величину необходимо умножить на п с тем, чтобы не забраковать несбитый отсчет после п подр д сбитых отсчетов. Кроме того, после каждого прин того отсчета , состо ние счетчика 11 уменьшаетс  на единицу. Если ЛХ:,- &Х, то на втором выходе блока -9 формируетс  сигнал 1, который через элемент ИЛИ 10 поступит на вход реверсивного счетчика 11, последний изменит свое состо ние на единицу, а на первом выходе блока 9 формируетс  запрещающий сигнал О, который закрывает элемент 12 И, вследствие чего записи кода отсчета в блок 5 не последует, т.е. произойдет обнаружение сбо  трех или большего числа символов в коде отсчета. Если л. -i ЛХото на втором выходе блока 9 формируетс  сигнал О, а на первом выходе формируетс  разрешающий сигнал 1, благодар  этому произойдет запись -информации в блок 6 и выходной код .реверсивного счетчика 11 уменьшитс  на единицу.From the input information B of block 1, clock pulses are generated that control the operation of the distributor 2, and in the decoder 3 a received jamming code is checked, with the help of which one or two characters are detected. One of the decoder 3 detects a failure. a locking signal is generated which is fed to the input of all elements AND 12, due to which the writing of the code of this reference in block 14 will not occur. In addition, a control signal 1 is formed at the other output of the decoder 3, which will pass through the corresponding element OR 10 to the second input of the reversible counter 11, the latter will change its state by one and on the control (second) input of the block 7, a inhibit signal 1 is generated (or is saved). If no failure is detected in decoder 3, then an enable signal 1 is generated at its second control output, a signal O is generated at the first control output, and the inputs of all blocks 4 and 6. In block 6 The count on which the countdown arrived (block 6 and 9 are gated with the signals from the distributor 2), the difference between the arrivals, the count and the previous one (the latter is stored in the memory of this block 5) is determined:. The code corresponding to this difference is fed to the input of block 9 of this channel and is compared with the allowable difference, which is calculated in block 8 as uXjj nuXfn, where is the maximum signal change per sampling clock at zero extrapolation, n is the number of sample failures, ziXv "Is calculated in block 7 separately for each channel, since this value depends on the properties of the telemetry signal, and xyyy, is determined only from those signal increments per sampling cycle that correspond to the difference of two adjacent received signals accounts, in other cases at control unit input inhibit signal 7 A. The value must be multiplied by n so as to not reject Nesbit counting when n consecutive samples downed. In addition, after each received reference, the state of counter 11 decreases by one. If LH:, - & X, then the second output of block -9 generates a signal 1, which through the element OR 10 enters the input of the reversible counter 11, the latter changes its state to one, and the first output of block 9 forms a inhibitory signal O which closes the element 12 I, as a result of which the reference code will not be written in block 5, i.e three or more characters are detected in the reference code. If l. The signal i is generated at the second output of block 9, and the permitting signal 1 is generated at the first output, thereby recording the information in block 6 and the output code of the reversible counter 11 decreases by one.

Таким образом, в предлагаемом уст ,. ройстве происходит обнаружение сбоев одного или двух разр дов кода отсчета (благодар  избыточному коду) и обнаружение сбоев трех и более разр дов , вес которых больше АХ&,т.е. помехоустойчивость устройства повышаетс .Thus, in the proposed mouth,. One of the two bits of the reference code is detected (due to the redundant code) and three or more bits are detected, the weight of which is greater than AH & device immunity is enhanced.

Claims (2)

1.БарсуковФ.И. Руссхнов Ю.Б. Элементы и узлы РТС. М., Энерги , 1973, с. 17.1.BarsukovF.I. Russkhnov Yu.B. Elements and nodes RTS. M., Energie, 1973, p. 17 2.Корнилов Б.А. и др. Многоканальное кодоимпульсное телеметрическое устройство МКГ-2. - Приборы и системы управлени , 1972, № 11 (прототип ) .2. Kornilov B.A. and others. Multichannel code-pulse telemetric device MKG-2. - Instruments and control systems, 1972, No. 11 (prototype).
SU792722628A 1979-02-08 1979-02-08 Information receiving device SU796893A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792722628A SU796893A1 (en) 1979-02-08 1979-02-08 Information receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792722628A SU796893A1 (en) 1979-02-08 1979-02-08 Information receiving device

Publications (1)

Publication Number Publication Date
SU796893A1 true SU796893A1 (en) 1981-01-15

Family

ID=20809374

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792722628A SU796893A1 (en) 1979-02-08 1979-02-08 Information receiving device

Country Status (1)

Country Link
SU (1) SU796893A1 (en)

Similar Documents

Publication Publication Date Title
US4155075A (en) Remote control system for selective load switching, specifically for automotive vehicles
SU796893A1 (en) Information receiving device
SU1513626A1 (en) Series-to-parallel code converter
SU1051541A1 (en) Device for detecting and localizing errors when transmitting information
SU739526A1 (en) Device for comparing two numbers
SU1196884A1 (en) Device for input of information from discrete transducers
SU974595A1 (en) Reversible counting device
SU1764202A1 (en) Three channels majority-redundant device
SU1275417A1 (en) Device for linking serial interface with bus
SU1732464A1 (en) Counter of pulses in code
SU1238278A1 (en) Device for majority sampling of signals
SU1012451A1 (en) Device for detecting digital signal errors
SU836645A1 (en) Pulse counting device
SU1193655A1 (en) Serial code-to-parallel code converter
SU573888A1 (en) Device for on-lwe monitoring of communication channels
SU1624701A1 (en) Device for checking p - codes
SU1042217A1 (en) Majority-type redundancy device
SU411484A1 (en)
SU1081637A1 (en) Information input device
SU1156260A1 (en) Device for correcting erasures
SU1148116A1 (en) Polyinput counting device
SU959286A2 (en) Apparatus for detecting errors of bipolar signal
SU799119A1 (en) Discriminator of signal time position
SU1633494A1 (en) Decoder for phase-shift code
SU984053A1 (en) Scaling device