SU645198A1 - Digital recording apparatus - Google Patents

Digital recording apparatus

Info

Publication number
SU645198A1
SU645198A1 SU772484073A SU2484073A SU645198A1 SU 645198 A1 SU645198 A1 SU 645198A1 SU 772484073 A SU772484073 A SU 772484073A SU 2484073 A SU2484073 A SU 2484073A SU 645198 A1 SU645198 A1 SU 645198A1
Authority
SU
USSR - Soviet Union
Prior art keywords
recording apparatus
digital recording
pulses
register
circuit
Prior art date
Application number
SU772484073A
Other languages
Russian (ru)
Inventor
Николай Иванович Ревенко
Георгий Николаевич Розоринов
Олег Васильевич Порицкий
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU772484073A priority Critical patent/SU645198A1/en
Application granted granted Critical
Publication of SU645198A1 publication Critical patent/SU645198A1/en

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

входами. Регистр 1 выполнен на триггерах 19 и 20.entrances. Register 1 is executed on triggers 19 and 20.

Выход схемы И 7 подключен к установочному входу регистра 1. Вход узла 3 задержки подключен к выходу генератора 4, а выходы узла 3 задержки -к входам схем И 9-12.The output of the circuit And 7 is connected to the setup input of the register 1. The input of the node 3 delay is connected to the output of the generator 4, and the outputs of the node 3 delay-to the inputs of the circuits And 9-12.

Устройство работает следующим образом .The device works as follows.

Входна  двоична  последовательность (фиг. 2, а), подаетс  от источника 2 на регистр 1, где задерживаетс  на два такта. Схемой 16 совпадени , схемой И 7 и триггером 18 формируютс  импульсы (фиг. 2,6), которые указывают на наличие во входной последовательности трех и более единиц Подр д. Этими импульсами осуществл етс  сброс регистра 1.The input binary sequence (Fig. 2, a) is fed from source 2 to register 1, where it is delayed by two clocks. Circuit 16, circuit I 7 and trigger 18 generate pulses (Fig. 2.6), which indicate the presence of three or more units in the input sequence. These pulses reset register 1.

Сдвиг сигналов в регистре осуществл етс  с помощью тактовых -импульсов (фиг. 2, б), формируемых генератором 4. Из тактовых импульсов узлом: 3 задержки, счетчиком 5, -схемой 17 совпадени  и схемами И И-13 формируютс  четыре последовательности синхроимпульсов (фиг. 2, г-ж). При этом синхроимпульсы (фиг. 2, г, д) сдв инуты во времени друг относительно друга на один такт, а относительно синхроимпульсов (фиг. 2, е, ж) - соответственно, на одну треть и две трети такта. Синхроимпульсы (фиг. 2, г) и сдвинзтые тактовые импульсы (фиг. 2, з, и) подаютс  на схемы И 8-10, где из нихThe shift of the signals in the register is carried out using clock pulses (Fig. 2, b) generated by generator 4. Of the clock pulses by the node: 3 delays, counter 5, -circuit 17 matches, and AND-13 circuits form four sync pulses (Fig 2, gf). In this case, the sync pulses (Fig. 2, d, e) of the input in time with respect to each other by one clock cycle, and with respect to the sync pulses (Fig. 2, e, g), respectively, by one third and two thirds of the clock cycle. Sync pulses (Fig. 2, d) and shifted clock pulses (Fig. 2, g, i) are applied to AND 8-10 circuits, where

формируютс  сигналы предыскажений, «врезок (фиг. 2, к,-Л, м). После этого «врезки и синхроимпульсы суммируютс  схемой ИЛИ 6 и преобразуютс  счетным триггером 15 в сигнал записи (фиг. 2, н). Введение «врезок в записываемый сигнал позвол ет уменьшить временные искажени  при последующем воспроизведении.Pre-distortion signals are generated, "sidebar" (Fig. 2, k, -l, m). After that, the “taps and sync pulses are summed by the OR 6 circuit and converted by a counting trigger 15 into a recording signal (FIG. 2, n). Introducing the "sidebar" into the recorded signal allows to reduce temporal distortion during subsequent playback.

Claims (2)

1.Патент США № 3357003, кл. 340- 174.1, опублик. 1964.1. US patent number 3357003, cl. 340- 174.1, publ. 1964. 2.Патент США № 3374475, кл. 340- 174.1, опублик. 1968.2. US patent number 3374475, cl. 340- 174.1, publ. 1968.
SU772484073A 1977-05-10 1977-05-10 Digital recording apparatus SU645198A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772484073A SU645198A1 (en) 1977-05-10 1977-05-10 Digital recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772484073A SU645198A1 (en) 1977-05-10 1977-05-10 Digital recording apparatus

Publications (1)

Publication Number Publication Date
SU645198A1 true SU645198A1 (en) 1979-01-30

Family

ID=20708197

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772484073A SU645198A1 (en) 1977-05-10 1977-05-10 Digital recording apparatus

Country Status (1)

Country Link
SU (1) SU645198A1 (en)

Similar Documents

Publication Publication Date Title
DE3176024D1 (en) Voice analyzing apparatus
ES411578A1 (en) Circuit arrangement for reproducing information at an output thereof at an instantaneous rate which is different from its instantaneous rate at an input thereof
SU645198A1 (en) Digital recording apparatus
ES383528A1 (en) Device for converting two magnitudes into a number of pulses proportional to the integral of their product
GB1454531A (en) Frequency comparison circuit arrangements
JPH0288985A (en) False signal generator
SU1372599A1 (en) Apparatus for shaping pulse trains
SU497736A1 (en) Reverse device in the intersymbol distortion corrector
SU1569879A1 (en) Device for restoration of clock pulses
JPS5715536A (en) Rectangular wave output circuit
JPS5218154A (en) Frequency addition circuit
SU532078A1 (en) Multi-channel propagation delay control device
GB785568A (en) Improvements in or relating to frequency divider circuits
SU696528A1 (en) Device for self-synchronizing in reproduction apparatus
SU1635251A1 (en) Digital filter
SU1100749A1 (en) Device for transmitting binary signals
SU557371A1 (en) Variable threshold digital correlator for codeword detection
SU702503A1 (en) Rectangular pulse display device
SU434452A1 (en) DEVICE MAGNETIC RECORDING
SU781801A1 (en) Time-spaced pulse shaper
SU1438006A1 (en) Device for counting the unit number of binary code by modulo k
SU1117689A2 (en) Device for recording and reproducing binary information on magnetic tape
SU898498A1 (en) Device for shapping synch pulses at reproducing from magnetic record carrier
JPS5373047A (en) Generation circuit for timing signal
JPS56168572A (en) Fish direction finder